DE3103009C2 - - Google Patents

Description

Die Erfindung betrifft eine Anordnung zur Fehlererkennungscodierung für eine Schaltung zur Kompensation fehlerhaft übermittelter Datenwörter, insbesondere bei einem Video-Aufzeichnungs- und Wiedergabekanal, gemäß dem Oberbegriff des Patentanspruchs 1.

Bei Video-Aufzeichnungs- und Wiedergabebandgeräten wird das wiedergegebene Signal durch eine Vielzahl unerwünschter Effekte beeinträchtigt. Derartige Beeinflussungen ergeben sich durch Rauschen, das Haften der Köpfe auf dem Band, durch Signalsprungerscheinungen, die durch das Umschalten der Köpfe hervorgerufen werden und durch Zeitbasisfehler aufgrund von Änderungen der Bandabmessungen, ebenso wie durch Instabilitäten, welche durch Temperatur- oder Servoregeleffekte hervorgerufen werden. Das für die Aufzeichnung benutzte FM-Signal ist weiterhin anfällig gegen Oberflächenungenauigkeiten des Magnetbands, beispielsweise Kratzer. Die Geräte sind empfindlich gegen sogenannte Periodensprünge und zeigen eine Signalbeeinträchtigung bei mehrfachen Wiedergaben, wie zum Beispiel bei einem Redigiervorgang oder der Kopienfertigung. Die vorgenannten Fehler lassen sich bei analogen FM-Signalen nicht vollständig vermeiden.

Eine Verbesserung bringen digitale Aufzeichnungs- und Wiedergabebandgeräte, bei welchen die analogen Informationssignale digitalisiert und in Form von Datenwörtern aufgezeichnet werden.

Aus dem US-Patent 41 46 099 ist eine gattungsgemäße Anordnung bekannt, bei welcher zusammen mit den Datenwörtern von einer Codierschaltung aus höherwertigen Bits der Datenwörter erzeugte Paritätsbits mit den Datenwörtern aufgezeichnet werden. Hierbei wird jedem gesicherten Wort ein Paritätsbit zugeordnet. Eine Ausfallerkennungsschaltung (Drop-Out-Erkennungsschaltung) ersetzt bei der Wiedergabe ein anhand der Paritätsbits als fehlerhaft erkanntes Wort durch ein vorangegangenes Wort. Bei der aus dem US-Patent 41 46 099 bekannten Anordnung stellt jedoch nicht ein Wort sondern zum Beispiel zwei Worte einen Abtastwert dar, für den die Codierschaltung jedes Paritätsbits nur aus den Bits eines Worts, d. h. nur aus verschiedenwertigen Bits erzeugt.

Aus den US-Patenten 41 19 945 und 41 10 735 sind Anordnungen zur Fehlererkennung und -korrektur bekannt, bei welchen der gemäß einem Faltungscode fortlaufend aus gleichwertigen Bits in vorgegebenen Abständen aufeinanderfolgender Worte ein Paritätsbit pro Wort erzeugt wird.

Es ist Aufgabe der Erfindung, einen Weg zu zeigen, wie bei der Übertragung großer Mengen digitaler, um Paritätsbits ergänzter Datenworte, insbesondere von Videodaten, der konstruktive Aufwand für die Erzeugung der Paritätsbits und die Kompensation fehlerhafter Daten verringert werden kann.

Diese Aufgabe wird durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst.

Entsprechend der Erfindung werden für eine Gruppe von Datenwörtern so viele Paritätsbits erzeugt, wie die Gruppe Datenwörter und damit Abtastwerte umfaßt. Hierbei werden lediglich die höherwertigeren Bits der Datenwörter ausgenutzt, vorzugsweise jeweils die gleichwertigen Bits. Da beim Erkennen eines Fehlers die gesamte Wortgruppe ersetzt wird, läßt sich mit vergleichsweise geringem Aufwand sowohl auf der Codierseite als auch auf der Seite der Fehlerkompensation eine speziell für Videosignale geeignete Fehlererkennungscodierung und Kompensation durchführen.

Bei einem Videomagnetbandgerät der eingangs erläuterten Art, bei welchem die digitalen Videosignale pulscodemoduliert sind, lassen sich die Auswirkungen des Kopfhaftens eliminieren und moir´artige Rauscherscheinungen, wie auch Chroma- und Luminanzrauschen auf einen Wert von besser als -54 dB reduzieren. Die mechanischen Toleranzen bei der Quadratjustierung von Videomagnetköpfen lassen sich um einen Faktor von etwa 100 vergrößern, während sich geräteeigene Zeitbasisfaktoren auf einen Wert von weniger als ½ Nanosekunde verringern lassen. Das Videomagnetbandgerät bleibt vollständig unempfindlich gegen Periodensprünge, und auch Bandungenauigkeiten, wie beispielsweise Kratzer und Oberflächenrauhigkeiten führen zu weit geringfügigeren Schwierigkeiten als bisher.

Bevorzugte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt

Fig. 1 ein Systemblockschaltbild für ein Aufzeichnungs- und Wiedergabegerät mit einer Anordnung zur Fehlererkennungscodierung;

Fig. 2 ein Zeittaktdiagramm, das den Zusammenhang von Zeittaktsequenzen zeigt, welche während des Betriebs von Teilen des hier beschriebenen Gerätes während einer Aufzeichnungsoperation auftreten;

Fig. 3 ein Zeittaktdiagramm, welches den Zusammenhang von Zeittaktsequenzen erläutert, welche während des Betriebs von Teilen des hier beschriebenen Gerätes während einer Wiedergabeoperation auftreten;

Fig. 4 den Zusammenhang einer einzigen Zeile eines Farbfernsehsignals mit dem Horizontalsynchronimpuls und dem im Horizontalaustastintervall enthaltenen Farbsynchronsignal-Intervall zusammen mit dem relativen Zeittakt von digitaler Synchroninformation, welche für jede Zeile in einen Teil des Horizontalaustastintervalls eingesetzt wird;

Fig. 5 ein Schaltbild einer zusätzlichen Schaltungsanordnung, welche zur Steuerung der Speicher mit wahlfreiem Zugriff während einer Wiedergabeoperation verwendet wird;

Fig. 6a und 6b zusammen ein Schaltbild eines 24-auf-8- Bit-Konverters, eines Parallel-Serien­ konverters und eines Kodierers;

Fig. 7a und 7b zusammen ein Schaltbild eines 8-auf-24-Bit-Konverters, eines 2-zu-1-Schalters, eines Identifikationszahl-Decoders, einer Ausfall-Verarbeitungsschaltungsanordnung sowie einer Paritätsprüf-Schaltungsanordnung und

Fig. 8 ein Blockschaltbild eines Teils einer im hier beschriebenen Gerät verwendbaren Ausfallkompensations-Schaltungsanordnung.

In dem in Fig. 1 generell in Blockform dargestellten Aufzeichnungs- und Wiedergabegerät ist eine Anzahl von Blöcken gezeigt, welche einerseits durch breite ausgezogene Leitungen miteinander gekoppelt sind. Diese Leitungen verdeutlichen den Signalflußweg während einer Aufzeichnungsoperation. Weiterhin sind die Blöcke mit breiten gestrichelten Leitungen miteinander gekoppelt, welche den Signalflußweg während einer Wiedergabeoperation verdeutlichen. Relativ dünne Leitungen führen Steuersignale, Taktsignale und andere Signale, welche nicht speziell den Signalflußweg der Videosignale definieren. Es sei darauf hingewiesen, daß die Breite der Leitungen nicht die Anzahl der vorhandenen getrennten parallelen Leiter oder Leitungen angeben soll. Wie im folgenden noch genauer erläutert wird, kann der Signalweg durch eine einzige Leitung für serielle Daten oder durch Leitungen für 8 Bits von parallelen Daten oder 24 Bits von parallelen Daten gebildet werden. Das Gerät wird generell in Verbindung mit dem Blockschaltbild nach Fig. 1 zunächst für eine Aufzeichnungsoperation und sodann für eine Wiedergabeoperation beschrieben. Bestimmte Blöcke werden jedoch bei beiden Operationen benutzt und daher für beide Operationen erläutert, wenn sie zum ersten Mal eingeführt werden.

Ein Eingangssignal in Form eines zusammengesetzten analogen Farbfernsehsignals wird über eine Leitung 30 in eine Eingangsverarbeitungsschaltung 32 eingegeben, welche in bezug auf dieses Signal verschiedene Funktionen, wie beispielsweise eine Gleichspannungsklemmung, eine Filterung, eine Abtrennung der Horizontalsynchronsignale aus dem zusammengesetzten Signal und Ähnliches durchführt, wonach das verarbeitete Signal über eine Leitung 34 in einen Analog-Digital-Wandler 36 eingegeben wird. Die Eingangsverarbeitungsschaltung 32 wird im einzelnen nicht beschrieben, da es sich hier um eine an sich bekannte digitale Zeitbasis-Korrekturschaltung handeln kann, wie sie von der Anmelderin unter der Typenbezeichnung TBC-800 hergestellt wird.

Das geklemmte und von den Horizontalsynchronimpulsen befreite analoge Farbfernsehsignal vom Eingang der Eingangsverarbeitungsschaltung 32 wird wie erwähnt über die Leitung 34 in den Analog-Digital-Wandler 36 eingegeben, welcher das Signal in ein binärkodiertes Signalformat mit 8 Bit überführt. Dieses kodierte Signal wird über 8 parallele Leitungen 38 in einen digitalen Synchronsequenzaddierer 40 eingegeben. Der Analog-Digital-Wander tastet das analoge Farbfernsehsignal mit einer Folgesequenz, welche vorzugsweise gleich der dreifachen Frequenz der Hilfsträgerkomponente des zusammengesetzten Farbfernsehsignals ist. Die Tastung des Signals kann jedoch auch mit einer höheren Folgefrequenz gleich der vierfachen Hilfsträgerfrequenz erfolgen. Bei NTSC-Fernsehsignalformaten ist die Frequenz des Hilfsträgers etwa gleich 3,58 MHz, während sie für PAL- und SECAM-Farbfernsehsignal-Formate etwa gleich 4,45 MHz ist. Die Tastfolgefrequenz für NTSC-Systeme ist somit vorzugsweise gleich der dreifachen Hilfsträgerfrequenz von 3,58 MHz oder etwa gleich 10,7 MHz, während sie für PAL- und SECAM-Systeme etwa 13,3 MHz ist.

Der Takt, welcher zur Steuerung der durch den Analog-Digital-Wandler 36 durchgeführten Tastung verwendet wird, wird durch eine Taktgenerator- und Farbsynchronsignal-Speicherschaltung 42 erzeugt, welche eine derartige Phasenverschiebung des Tasttaktes durchzuführen vermag, daß die Tastwerte immer an genauen Stellen relativ zur Phase der Farbsynchronsignal-Komponente aus dem analogen Farbfernsehsignal genommen werden. Speziell erfolgt die Tastung im positiven Nulldurchgang oder in der 0°-Phasenlage in bezug auf den Austastpegel sowie in den 120°- und 240°-Phasenlagen. In diesem Zusammenhang ist darauf hinzuweisen, daß sich die 0°-, 120°- und 240°-Phasenlagen auf das während des Horizontalaustastintervalls auftretende Farbsynchronsignal der Hilfsträgerperioden beziehen und daß der Bezug auf die 0°-, 120°- und 240°-Phasenlagen lediglich während des Vorhandenseins des Farbsynchronsignals relevant ist, obwohl die Tastung offensichtlich während des Videoinformationsintervalls des Farbfernsehsignals weiterläuft. Durch genaue Steuerung der Tastung in dem Sinne, daß sie mit diesen Phasenlagen zusammenfällt, ergeben sich während der nachfolgenden Operationen des Gerätes verschiedene Vorteile einschließlich des wesentlichen Vorteils, daß im Gerät bei Wiedergabe keine Messung der Hilfsträger-Phasenänderungen erforderlich ist, wie dies in Zeitbasis-Korrekturschaltungen eines FM-Aufzeichnungsgerätes der Fall ist. Über eine Leitung 44 wird ein stabiles Referenz-Hilfsträgersignal (beispielsweise von der Senderreferenz) in die Taktgenerator- und Farbsynchronsignal-Speicherschaltung 42 eingegeben, welche über Leitungen 46 mit dem Analog-Digital-Wandler 36 gekoppelt ist. Der Farbsynchronsignal-Speicherteil der Schaltung 42 wirkt mit einer dem Analog-Digital-Wandler 36 zugeordneten Farbsynchronsignal-Speicherung zusammen, um das Taktsignal wie notwendig so in der Phase zu verschieben, daß das analoge Farbfernsehsignal immer in den richtigen Phasenlagen getastet wird. Dies wird dadurch erreicht, daß die aus dem Eingangsvideosignal erhaltenen Tastwerte des Farbsynchronsignals in jeder zweiten Horizontalzeile als Ergebnis der Tastung durch das von den vorher gespeicherten Farbsynchron-Signal-Tastwerten abgeleitete Taktsignal geprüft werden, bis festgelegt ist, daß sich die Phase der Tastung des ankommenden Farbsynchronsignals geändert hat, wonach die Farbsynchronsignal-Speicherung, aus der das Tasttaktsignal abgeleitet wird, auf den neuesten Stand gebracht wird, um einen neuen "Standard" zur Erzeugung des Tasttaktsignals zu realisieren. Nach Durchführung einer Phasenjustierung wird die Farbsynchronsignal-Speicherung des Analog-Digital-Wandlers 36 nicht auf den neuesten Stand gebracht, bis die Schaltung 42 feststellt, daß der Phasenzusammenhang des ankommenden analogen Farbfernsehsignals sich so ausreichend geändert hat, daß eine neue Farbsynchronsignal-Information im Farbsynchronsignal-Speicherteil des Analog-Digital-Wandlers 36 zum Zwecke der Auffrischung der Tastung gespeichert werden muß. Es ist darauf hinzuweisen, daß die Farbsynchronsignal-Speicherung im Taktgenerator und im Analog-Digital-Wandler 36 extrem schnell ist und daß damit eine vollständig neue Phaseneinstellung der Tastung in weniger als der Zeit einer einzigen Fernsehzeile nach der Durchführung der Auffrischentscheidung möglich ist. Tritt im Eingangssignal ein "wildes Schalten" auf, wodurch das Eingangssignal einen radikal anderen Phasenzusammenhang relativ zu dem Signal besitzt, das vor einem derartigen Schalten vorhanden war, so wird die Entscheidung zur Neueinstellung der Phase der Tastung innerhalb einiger Zeilen durchgeführt und die Farbsynchronsignal-Speicherung im Analog-Digital-Wandler 36 in der nächsten Fernsehzeile hinsichtlich der Phase neu eingestellt.

Die mittels des Analog-Digital-Wandlers 36 gewonnenen digitalen Tastwerte werden in Form eines parallelen digitalen Wortes mit 8 Bit über 8 Leitungen 38 in den digitalen Synchronsequenzaddierer 40 eingegeben, welcher in einem Teil des Horizontal-Austastintervalls digitale Synchroninformation und andere Information einfügt. Dies erfolgt zum Zwecke der Gewinnung der notwendigen Synchroninformation, welche während Aufzeichnungs- und Wiedergabeoperationen verwendet wird. Anstelle der Eingabe der digitalen Wörter in den Synchronsequenzaddierer 40 über die Leitungen 38 können diese Wörter auch auf Leitungen 39 zur Verfügung gestellt werden, welche durch ein anderes Gerät gespeist werden, das beispielsweise für einen Redigierprozeß verwendet wird. Es ist darauf hinzuweisen, daß in üblicher Weise verwendeten Fernsehsignal-Systemen zwischen dem Horizontalsynchronimpuls und der Phase des Hilfsträgers des zusammengesetzten analogen Farbfernsehsignals kein präziser Phasenzusammenhang besteht. Aus diesem Grunde wird der Horizontal-Synchronimpuls abgetrennt und nachfolgend am Ausgang rückgebildet. Wenn jedoch die Horizontalsynchronimpulse abgetrennt werden, so muß eine Möglichkeit vorhanden sein, die aktive Videoinformation auf einer zeilenweisen Basis zu bestimmen. Dies wird durch den digitalen Synchronsequenzaddierer 40 durch Einfügen von Information in die Datenfolge durchgeführt. Durch Hinzuaddieren der digitalen Synchroninformation zu den digitalen Tastwerten des Videodatenintervalls des Fernsehsignals wird ein verarbeitetes Farbfernsehsignal gebildet, das über Leitungen 48 in Schaltungen 50 und 52 eingegeben wird, die je einen 8-auf-24-Bit-Konverter sowie einen 2-zu-1-Schalter zur Koppelung eines von zwei Eingangssignalen auf den Ausgang enthalten. Bei Aufzeichnung werden die Signale auf der Leitung 48 auf den Ausgang gegeben. Bei Wiedergabe werden die auf Wiedergabesignalpfaden 146 bzw. 148 erscheinenden Signale auf den Ausgang gegeben. Der 8-auf-24-Bit-Konverter überführt lediglich drei aufeinanderfolgende 8 Bit-Wörter in ein Parallelwort mit 24 Bit zur Verarbeitung durch Speicher mit wahlfreiem Zugriff. Ein derartiger Konverter kann unnötig sein, wenn die im Gerät verwendeten speziellen Speicher ausreichend schnell sind, um die Information mit der 8 Bit-Folge zu verarbeiten. In dieser Hinsicht ist darauf hinzuweisen, daß die Überführung von drei Wörtern mit 8 Bit in ein Wort mit 24 Bit die Taktung der Daten mit einem Drittel der Taktfolgefrequenz der 8 Bit-Daten möglich macht. Die Daten von den Schaltungen 50 und 52 werden über Leitungen 54 und 56 in der dargestellten Weise in eine Gruppe von Speicher mit wahlfreiem Zugriff 60, 62, 64 und 66 eingegeben. Das Schaltbild zeigt auch den Signalflußweg von den Schaltern 50 und 52 zu den Speichern bei Wiedergabe. Es ist zu bemerken, daß lediglich eine Gruppe von Leitungen für diese Verbindung verwendet wird, d. h., im Signalweg bei Aufzeichnung werden die gleichen Leiter wie im Signalweg bei Wiedergabe verwendet.

Die Leitungen 54 von der Schaltung 50 laufen zu Speichern 60 und 62 mit wahlfreiem Zugriff, welche mit RAM 1 bzw. RAM 3 bezeichnet sind, während die Leitungen 56 zu Speichern 64 und 66 verlaufen, welche als RAM 2 bzw. RAM 4 bezeichnet sind. Da der Betrieb der Speicher 60 bis 66 im einzelnen im Zusammenhang mit den Zeittaktdiagrammen gemäß den Fig. 2 und 3 hinsichtlich des Einschreibens und des Auslesens von Daten beschrieben wird, ist die Bezeichnung "RAM 1" oder "RAM 4" vornehmlich im Sinne der Klarheit bei der Diskussion der Zeittaktdiagramme verwendet. Die Ausgangssignale der Speicher 60 und 62 werden über Leitungen 70 in einen 24-auf-8-Bit-Konverter 72 eingegeben, während die Ausgangssignale der Speicher 64 und 66 in gleicher Weise über Leitungen 74 in einen 24-auf-8-Bit-Konverter 76 eingegeben werden. Es sei bemerkt, daß die 24-auf-8-Bit-Konverter offensichtlich unnötig sind, wenn die Speicher Daten mit der 8 Bit-Wortfolgefrequenz verarbeiten können. Die Ausgabesignale der Konverter 72 und 76 werden über entsprechende Leitungen 78 und 80 auf Schaltungen 82 und 84 gegeben, welche ein Paritätsinformationsbit hinzufügen, die parallele 8 Bit-Information in serielle Daten überführen und diese mittels einer Pulscodemodulation kodieren. Durch die letztgenannte Operation werden die Daten in ein vorteilhaftes Kode-Format kodiert, das als gleichspannungsfreies, selbsttaktendes NRZ-Format bezeichnet werden kann. Die kodierten Daten von der Schaltung 82 werden über Leitungen 86 in Verstärker 88 und 90 eingegeben, deren Ausgangsleitungen 92 und 94 auf mit 1, 3, 5 und 7 bezeichnete Wandlerköpfe 96 geführt sind. Der Ausgang der Schaltung 84 ist entsprechend über eine Leitung 96 auf Verstärker 98 und 100 geführt, deren Ausgänge über Leitungen 102 und 104 auf mit 2, 4, 6 und 8 bezeichnete Wandlerköpfe 106 geführt sind. Wie sich aus der Zeichnung ergibt, zeichnen die Wandlerköpfe 96 die kodierten Daten aus einem Signalkanal auf, während die Wandlerköpfe 106 die kodierten Daten aus dem zweiten Kanal aufzeichnen.

Im folgenden wird nun die Wirkungsweise des Blockschaltbildes nach Fig. 1 bei Wiedergabe beschrieben, wobei noch einmal darauf hingewiesen sei, daß der Wiedergabe-Signalflußweg durch breitere schraffierte Leitungen dargestellt ist. Die Wandlerköpfe 96 und 106 geben Signale auf Vorverstärker 109, welche das zurückgenommene Signal verstärken und es in 2-zu-1-Schalter 110 und 112 einspeisen, welche die entsprechenden Signale von den Vorverstärkern auswählen und sie auf entsprechende Ausgangsleitungen 114 und 116 geben, die auf entsprechende Entzerrer- und Ausfallverarbeitungsschaltungen 118 und 120 geführt sind. Ausgänge 124 und 126 der Entzerrer sind über Schalter 128 und 130 auf Eingangsleitungen 132 und 134 geführt, welche ihrerseits auf Dekoder-, Ausfallverarbeitungs-, Takterfassungs- und Serien-Parallel-Wandler-Schaltungen 138 und 140 geführt sind. Die Schalter 128 und 130 dienen dabei zur Schaltung des Ausgangs des Entzerrers 118 oder 120 auf die Eingangsleitungen 132 und 134. Da zwei Informationskanäle wiedergegeben werden, verarbeitet jeder Kanal gleichzeitig aufeinanderfolgende Zeilen der verarbeiteten Fernsehsignal-Information, wobei die Umkehr der beiden Informationskanäle bei Wiedergabe die Wirkung der Umkehr der vertikalen Lage von benachbarten Paaren von Horizontalzeilen hat, wodurch ein etwas verstümmeltes Videobild erzeugt wird. Die gleichzeitige Verarbeitung aufeinanderfolgender Zeilen der verarbeiteten Fernsehinformation pro Kanal wird im folgenden noch genauer erläutert. Die Schalter 128 und 130 können aus dem vorgenannten Grund das Ausgangssignal entweder des Entzerrers 118 oder des Entzerrers 120 entweder auf die Schaltung 138 oder 140 geben. Die Stellung der Schalter 128 und 130 wird durch ein Steuersignal gesteuert, das über eine Leitung 142 von einer Wiedergabe-Speichersteuer-Logikschaltung (Fig. 5) geliefert wird. Dieses Signal wird durch das Zeilenidentifikationssignal festgelegt, das durch den in der Schaltung 52 enthaltenen Decoderteil erfaßt wird.

Nachdem die entsprechenden Schaltungen 138 und 140 die Daten konvertiert haben, die Paritätsprüfung zur Feststellung von möglichen Fehlern in den Daten durchgeführt haben, die Taktsignale aus den Daten selbst zur Verwendung bei Wiedergabe erfaßt haben und die seriellen Daten in parallele Daten überführt, d. h. die seriellen Daten in parallele digitale Wörter mit 8 Bit überführt haben, werden die Daten über Leitungen 146 und 148 in die Schaltungen 50 und 52 zur Einspeisung in die Speicher 60 bis 66 eingegeben. Die Daten werden sodann aus den Speichern 60 und 62 auf eine Leitung 150 ausgelesen, welche auf einen 2-zu-1-Schalter 152 führt, welche die Daten aus den Speichern 64 und 66 über eine Leitung 154 ebenfalls auf den Schalter 152 gegeben werden. Der Schalter 152 wählt die Daten von einer der Leitungen 150 und 154 aus und gibt sie über eine Leitung 156 auf eine Ausfallkompensationsschaltung 160, welche zur Einfügung von Information in die Datenfolge dient. Diese Einführung von Information erfolgt zwecks Kompensation von Fehlstellen, Fehlern und anderen Defekten, die bei Wiedergabe in den Daten festgestellt wurden. Für den Fall, daß die Ausfallkompensationsschaltung 160 eine Verzögerung um zwei Zeilen bewirkt, fügt sie ein Datenwort ein, das an der gleichen relativen Stelle längs der Horizontalvideozeile, aber zwei Zeilen früher und damit vier Horizontalzeilenpositionen früher im Videoraster auftrat, das relativ repräsentativ für die Information ist, welche in der Datenfolge verloren ging. In dieser Hinsicht besitzt das NTSC-Fernsehbild mit 525 Zeilen etwa 570 Tastwerte mit 8 Bit im Videoteil jeder Zeile, wobei die Einfügung desjenigen Datenwortes in die Datenfolge für die defekte Information in den meisten Fällen keine wahrnehmbaren Störungen in die Videoinformation einführt, da die zweite vorangehende Zeile eine Information enthält, welche die gleiche Hilfsträgerphase besitzt und in den meisten Fällen in ihrem Inhalt nahe bei der tatsächlichen Videoinformation in der ersetzten Zeile liegt. Für eine genauere Kompensation ist die Ausfallkompensationsschaltung 160 jedoch so ausgelegt, daß sie (für ein Gerät mit NTSC-Norm) eine Verzögerung von 262 Zeilen aufweist und das Datenwort einsetzt, das im vorhergehenden Teilbild auftrat. Dies führt zu einer genaueren Kompensation von defekten Daten, da das eingesetzte Datenwort um eine Zeilenposition vom defekten Datum im Fernsehraster mit 525 Zeilen liegt, wobei für den Betrachter die Darstellung nahezu identisch erscheint, da die eingesetze Information eine Sechzigstel Sekunde vor der defekten Information auftrat.

Werden die Daten vom 2-zu-1-Schalter 152 nicht als verloren, fehlerhaft oder andersartig defekt festgestellt, so werden sie über die Leitung 156 auf einen Schalter 162 gegeben, dessen beweglicher Kontakt 164 in eine untere Stellung 2 geschaltet ist. Die Daten laufen dann über den Schalter 162 und eine Leitung 166 auf einen Digital-Analog-Wandler 170. Werden die Daten als defekt festgestellt, so wird der Schalter so gesteuert, daß sein beweglicher Kontakt in einer Stellung 1 steht, so daß der Schalter Daten von der Ausfallkompensationsschaltung 160 über eine Leitung 168 aufnimmt. Durch Schalten zwischen den Stellungen 1 und 2 werden laufende Daten oder Ersatzdaten von der Ausfallkompensationsschaltung 160 auf den Digital-Analog-Wandler 170 geführt.

Zur Steuerung des Betriebs sowohl des Schalters als auch der Ausfallkompensationsschaltung 160 ist eine Steuerleitung 174 vorgesehen. Signale auf dieser Leitung 174 schalten den Schalter 162 in die Stellung 2, wenn Daten durch Erfassen eines Hüllkurvenausfalls oder eines Paritätsfehlers als verloren oder fehlerhaft erfaßt werden, was im folgenden noch genauer erläutert wird. Die Leitung 174 ist weiterhin auch auf die Ausfallkompensationsschaltung 160 geführt, um bestimmte Funktionen von dessen Betrieb, speziell die Speicherung oder Einschreibung von Daten in diese Schaltungen zu steuern. Da es erwünscht ist, lediglich gute Daten durch die Ausfallkompensationsschaltung einzuführen, ist darauf hinzuweisen, daß die Speicherung von schlechten Daten in der Ausfallkompensationsschaltung 160 in einem späteren Zeitpunkt zur Weitergabe von schlechten Daten durch den Schalter 162 führen kann. Aus diesem Grunde sperren die Signale auf der Leitung 174, welche den Schalter 162 betätigen, aus das Einschreiben von verlorenen oder fehlerhaften Daten in die Ausfallkompensationsschaltung 160.

Ausfallkompensationsschaltungen mit einer Verzögerung von zwei Zeilen werden hier im einzelnen nicht beschrieben, da sie durch die oben bereits genannte Schaltung mit der Typenbezeichnung TBC-800 der Anmelderin gebildet sein können.

Es ist darauf hinzuweisen, daß eine Ausfallkompensationsschaltung 160 mit einer Verzögerung von 262 Zeilen für das NTSC-System vorgesehen ist und daß eine derartige Schaltung zur Speicherung eines Informationsbildes für das PAL- oder SECAM-System eine Verzögerung von 312 Zeilen und einen 180°-Chromaphaseninverter aufweisen muß.

Nachdem die Datenfolge einer Ausfallkompensation unterzogen wurde, wird sie über den Schalter 162 und die Leitung 166 in den Digital-Analog-Wandler 170 eingegeben, welcher die digitalen Wörter mit 8 Bit unter Verwendung konventioneller Schaltungen, beispielsweise des Typs TBC-800 der Anmelderin in ein analoges Signal überführt. Die digitalen Daten auf der Leitung 166 können auch in einem gesonderten 24-auf-8-Bit-Konverter 173 eingegeben werden, um auf einer Leitung 175 ein Wort mit 8 Bit zu erzeugen. Die Leitung 175 kann für Redigierzwecke mit einem weiteren Gerät gekoppelt werden.

Nachdem die Daten in ein analoges Signal überführt sind, werden sie über eine Leitung 184 in eine Ausgangs-Verarbeitungsschaltung 186 eingespeist, welche den richtigen Gleichspannungspegel für das Analogsignal erzeugt, dieses Signal filtert, die Amplitude entzerrt, eine Schwarzbeschneidung durchführt, sowie das Horizontalsynchronsignal, das Hilfsträger-Farbsynchronsignal, das Vertikalsynchronsignal sowie Ausgleichsimpulse in das Signal einführt, so daß am Ausgang auf einer Leitung 188 wie gewünscht ein vollständiges zusammengesetztes analoges Farbfernsehsignal vorhanden ist. Spezielle Schaltungseinzelheiten in der Ausgangs-Verarbeitungsschaltung 186 sind nicht dargestellt, da sie durch konventionelle Schaltungen in der Video-Ausgangsschaltungsanordnung für die digitale Zeitbasis-Korrekturschaltung des Typs TBC-800 der Anmelderin realisiert werden können.

Eine Stations-Videoreferenz wird über eine Leitung 190 in einen Synchrongenerator 192 eingespeist, welcher über eine Leitung 194 ein Referenz-Taktsignal für eine Taktgenerator- und Schalterschaltung 196 liefert, die auf generell mit 198 bezeichneten Leitungen verschiedene Taktsignale für die Gesamtschaltung im Blockschaltbild nach Fig. 1 liefert. An die Servoregelschaltungen zur Ansteuerung des Bandes und der Kopftrommel ist eine Logik- und Servorückkoppelschaltung 200 angekoppelt, welche beispielsweise von den Tachometern, die dem Bandantrieb und der rotierenden Kopftrommel zugeordnet sind, Bandtransport-Servosignale aufnimmt. Weiterhin werden in die Schaltung 200 Redigier- und Haupt-Aufzeichnungs- und -Wiedergabe-Regelsignale eingespeist, wobei die Schaltung 200 Steuersignale für die Taktgenerator- und Schalterschaltung 196 zur Steuerung des Betriebs des hier beschriebenen Aufzeichnungs- und Wiedergabegeräts liefert.

Während vorstehend anhand der Ausführungen zu Fig. 1 eine generelle Erläuterung der Wirkungsweise des Gerätes in Form von Signalwegen bei der Aufzeichnung und Wiedergabe sowie der durch die dargestellten Schaltungen ausgeführten generellen Operationen gegeben wurde, ist der relative Zeittakt der Wiedergabe- und Aufzeichnungsoperation bisher lediglich generell angedeutet worden. Bei dem bei Aufzeichnungsoperationen an den Eingang 30 gegebenen zusammengesetzten Farbfernsehsignal sowie bei dem bei Wiedergabeoperationen am Ausgang auf der Leitung 188 gelieferten Farbfernsehsignale handelt es sich um Echtzeitdaten, d. h., das Signal ist kontinuierlich und synchron mit der Stationsreferenz und besitzt den grundlegenden Zeittakt ausgedrückt in Horizontal- und Vertikal-Synchronimpulsen, Hilfsträgerfrequenz und ähnliches. Die Verarbeitung des Digitalsignals, das auf dem Magnetband aufgezeichnet wird, erfolgt jedoch derart, daß die Daten zeitlich gedehnt werden, um den Effekt von Bandungenauigkeiten auf das ausgedehnte Signal minimal zu halten. In anderen Worten ausgedrückt, wird das Signal im Vergleich zur Echtzeit-Taktfolgefrequenz mit einer kleineren Taktfolgefrequenz aufgezeichnet, wobei jedoch anstelle einer Aufzeichnung in einem einzigen Kanal eine Aufzeichnung in zwei Kanälen erfolgt, so daß keine Information verloren wird.

Betrachtet man die gesamte Anordnung nach Fig. 1 in einem Überblick, so kann die Aufzeichnung und die Wiedergabe generell als in vier getrennten Schritten erfolgend beschrieben werden, d. h., das verarbeitende digitale Farbfernsehsignal wird erstens in die Speicher RAM 1 bis RAM 4 mit einer Echtzeit-Taktfolgefrequenz eingeschrieben, zweitens mit einer kleineren Folgefrequenz jedoch in zwei Kanälen aus den Speichern ausgelesen und aufgezeichnet, drittens in zwei Kanälen vom Band wiedergegeben und mit einer kleineren Folgefrequenz in die Speicher eingeschrieben und viertens mit der größeren Echtzeit-Folgefrequenz aus den Speichern ausgelesen und in einem einzigen Kanal kombiniert, um das Farbfernsehsignal mit der Echtzeit-Folgefrequenz wiederzugeben. Aufgrund der vorstehenden Ausführungen ist festzuhalten, daß die Speicher mit wahlfreiem Zugriff oder andere Speicheranordnungen, in die eingelesen und aus denen ausgelesen werden kann, sowohl während der Aufzeichnungs- als auch während der Wiedergabeoperationen verwendet werden kann, wobei Daten während der Aufzeichnung mit einer größeren Folgefrequenz eingeschrieben und einer kleineren Folgefrequenz ausgelesen und bei Wiedergabe mit einer kleineren Folgefrequenz eingeschrieben und mit einer größeren Folgefrequenz ausgelesen werden.

Gemäß Fig. 1 in Verbindung mit Fig. 2 werden die Daten unter Berücksichtigung der Tatsache, daß die Eingangsdaten auf der Leitung 48 über die Schaltungen 50 und 52 auf die vier Speicher RAM 1 bis RAM 4 gegeben werden, selektiv in die Speicher eingeschrieben und von Fernsehzeile zu Fernsehzeile aus diesen ausgelesen, wobei jeder Speicher die Daten für eine verarbeitete Fernsehzeile speichern kann. Das Fernsehsignal auf der Leitung 48 kann daher als aus vier aufeinanderfolgenden Gruppen von vier Zeilen von Daten zusammengesetzt betrachtet werden, welche auf zeilenweiser Basis selektiv in die Speicher eingeschrieben werden. Hinsichtlich der Folge des Einschreibens der Zeilen von Daten wird gemäß Fig. 2 die erste Zeile in RAM 1 eingeschrieben, wonach Daten der Zeile 2 in RAM 2, Daten der Zeile 3 in RAM 3 und schließlich Daten der Zeile 4 in RAM 4 eingeschrieben werden. Die RAMs 1 und 3 sind ebenso wie die RAMs 2 und 4 zusammengeschaltet, wobei die Daten mit einer Echtzeit-Folgefrequenz in die RAMs eingeschrieben werden. Wie weiterhin aus Fig. 2 hervorgeht, werden die Daten von Zeile 1 und Zeile 2 gleichzeitig mit einer kleineren bzw. zeitlich gedehnten Folgefrequenz aus den RAMs 1 und 2 ausgelesen, wie dies durch längere Strecken im Zeittaktdiagramm nach Fig. 2 dargestellt ist, wobei die Auslesung der Information aus den RAMs 1 und 2 während des Einschreibens der Zeilen 3 und 4 in die RAMs 3 und 4 auftritt. Entsprechend tritt das Auslesen der Daten der Zeilen 3 und 4 aus RAM 3 und RAM 4 auf, während nachfolgend das Einschreiben der Daten der Zeilen 1 und 2 in RAM 1 und RAM 2 erfolgt. Ersichtlich tritt daher das Einschreiben in die Speicher während der Aufzeichnungsoperation mit einer Echtzeit-Folgefrequenz auf, während das Auslesen der Daten aus den Speichern mit einer kleineren, zeitlich gedehnten Folgefrequenz auftritt. Für keines der RAMs kann eine gleichzeitige Lese- und Schreiboperation auftreten. Darüber hinaus werden die Daten der Zeile 1 und der Zeile 2 auf getrennte Kanäle gegeben, wie auch das gleichzeitige Auslesen der Daten der Zeile 3 und der Zeile 4 aus RAM 3 und RAM 4 in getrennten Kanälen erfolgt. Das Einschreiben der Daten in die Speicher erfolgt mit einer Taktfolgefrequenz, welche vom Videosignal selbst abgeleitet wird, wobei der Takt, der zum Auslesen der Daten aus den Speichern mit einer kleineren Folgefrequenz verwendet wird, das Zeittaktsignal ist, das durch das den Speichern folgende System benutzt wird, um die Signalverarbeitungsoperationen zu regeln. Dieses Zeittaktsignal wird durch die Kreise in der Schaltung 82 erzeugt.

Bei Wiedergabe läßt sich der relative Zeittakt der Lese- und Schreiboperationen für die Speicher anhand von Fig. 3 in Verbindung mit dem Blockschaltbild nach Fig. 1 erläutern, wonach die Daten für Zeile 1 und Zeile 2 gleichzeitig mit zeitlich gedehnter kleinerer Folgefrequenz in RAM 1 und RAM 2 eingeschrieben werden, worauf das gleichzeitige Einschreiben der Daten für Zeile 3 und Zeile 4 in RAM 3 und RAM 4 mit der gleichen kleineren Folgefrequenz erfolgt. Während das Einschreiben in RAM 3 und RAM 4 erfolgt, werden die Daten für Zeile 1 und Zeile 2 sequentiell mit der größeren Echtzeit-Folgefrequenz aus RAM 1 und RAM 2 ausgelesen. Die Auslesung der Daten für Zeile 3 und Zeile 4 erfolgt sequentiell aus RAM 3 und RAM 4 mit der größeren Echtzeit-Folgefrequenz während des gleichzeitigen Einschreibens der Daten für Zeile 1 und Zeile 2 in RAM 1 und RAM 2. Die Ausgänge der RAMs liefern daher die richtige Sequenz von Datenzeilen mit der größeren Echtzeit-Folgefrequenz auch wenn die Daten mit der zeitlich gedehnten kleineren Folgefrequenz in die Speicher eingeschrieben werden und keiner der Speicher gleichzeitig gelesen oder geschrieben wird. Der Takt, welcher das Einschreiben der Daten in die Speicher steuert, wird durch die Dekoderschaltung erzeugt und aus den Daten selbst erfaßt. Der Takt der Auslesung der Daten aus den Speichern ist mit der Stationsfrequenz synchronisiert und als Referenztakt bezeichnet, der natürlich in Echtzeit vorliegt.

Nach der generellen Erläuterung des Zeittaktes für die Einschreib- und Ausleseoperationen der Speicher mit wahlfreiem Zugriff bei Aufzeichnung und Wiedergabe werden die tatsächlichen Daten, welche auf das und von dem Magnetband aufgezeichnet und wiedergegeben werden, erläutert. In diesem Zusammenhang zeigt Fig. 4 die verarbeiteten Fernsehsignal-Daten, welche für jede Horizontalzeile des Fernsehbildes aufgezeichnet werden, für das NTSC-System im Gegensatz zum PAL- oder SECAM-System. Fig. 4 (1) zeigt eine vollständige Horizontalzeile, welche 227,5 Perioden des Farbhilfsträgers (SC) enthält, wobei der erste Teil im linken Bereich das Horizontalaustastintervall enthält, auf das der aktive Fernsehteil folgt, welcher etwa 190 Perioden des während dieser Zeit auftretenden Farbhilfsträgers enthält. In an sich bekannter Weise besitzt das zusammengesetzte analoge Farbfernsehsignal den Horizontalsynchronimpuls am Beginn jeder Fernsehzeile, worauf ein Farbsynchronsignal mit etwa 8 bis 11 Perioden des Hilfsträgerfrequenzsignals folgt, bevor die aktive Videoinformation auftritt. In Fig. 4 (1) sind der Horizontal-Synchronimpuls und die Farbsynchronsignal-Perioden im Horizontalaustastintervall gestrichelt dargestellt, wobei das Horizontalsynchronintervall eine 37 Perioden des Hilfsträgers gleiche Dauer besitzt.

Wie oben ausgeführt, werden das Horizontalsynchronsignal und das Farbsynchronsignal des Hilfsträgers durch den digitalen Synchronsequenzaddierer 40 vom zusammengesetzten Farbfernsehsignal abgetrennt, wobei hier das beschriebene Gerät zur Einfügung der digitalen Synchroninformation in diese Zeitperiode dient Die vorschriftsmäßige Information wird im Horizontalaustastintervall in einer Zeit geschrieben, welche wesentlich kleiner als die Dauer des vollständigen Horizontalaustastintervalls ist, wobei das Einschreiben der Daten am Beginn jedes Horizontalzeilenintervalls um eine etwa 25 Zeilen des Hilfsträgers gleiche Periode verzögert werden, damit sie in das Intervall der letzten 12 Perioden des Hilfsträgers des Horizontalaustastintervalls gelegt werden. Es ist darauf hinzuweisen, daß die Verzögerung in der Figur als gleich 25 Zeilen des Farbhilfsträgers eingetragen ist. Das Signal, welches das Einschreiben der Daten in den Speicher steuert, ist tatsächlich um 25,5 Perioden verzögert, während das Schreibsignal so synchronisiert ist, daß 12 Perioden der Synchronsequenz gefolgt von 190 Perioden der aktiven Videoinformation für jede Zeile geschrieben werden. Diese Gesamtheit von 202 Perioden bildet das verarbeitete Fernsehsignal-Zeilenintervall, das immer in den Speicher eingeschrieben wird. Die verbleibenden 25,5 Perioden bleiben unberücksichtigt, d. h. sie werden unterdrückt. Es ist festzustellen, daß die digitale Synchronsequenz so festgelegt werden kann, daß sie etwas größer oder kleiner als 12 Perioden des Hilfsträgers ist, und daß die Anzahl der Hilfsträgerperioden des aktiven Videointervalls jeder Fernsehzeile etwas größer als 190 sein kann. Die Gesamtheit des aktiven Videointervalls, der Synchronfrequenz und der Verzögerung muß jedoch für jede Horizontal-Fernsehzeile gleich 227,5 sein. Die in die Fernsehzeile eingefügte Synchroninformation gewährleistet wesentlich mehr Information als die durch das Horizontalsynchronsignal und das Farbsynchronsignal gelieferte Information, was im folgenden noch genauer erläutert wird. Gemäß Fig. 4 (1) wird das Einschreiben von Daten in die Speicher mit wahlfreiem Zugriff für eine Periode am Beginn jeder Horizontalzeile entsprechend etwa 25 Perioden des Hilfsträgers verzögert, wobei die digitale Synchronsequenz während der Periode des Horizontalaustastintervalls der letzten 12 Perioden des Hilfsträgers in die Datenfolge eingefügt wird. Dies erfolgt durch den Synchronsequenzaddierer 40. Die digitale Synchronsequenz wird sodann mit dem Videoinformationsintervall der Fernsehzeile als verarbeitete Fernsehzeileninformation in den Speicher eingeschrieben, wobei das Videoinformationsintervall für eine 190 Perioden des Hilfsträgers gleiche Zeitperiode andauert.

Da das analoge Eingangs-Farbfernsehsignal vorzugsweise mit einer der dreifachen Hilfsträgerfrequenz gleichen Folgefrequenz getastet wurde, sind für den Videointervallteil jeder Fernsehzeile 570 digitale Tastwerte mit 8 Bit vorhanden. Diese Daten erscheinen zusätzlich zur hinzuaddierten Synchrondatensequenz auf der Leitung 48 zum Einschreiben in einen der mit RAM 1 bis RAM 4 bezeichneten Speicher.

Es ist zu bemerken, daß die Verzögerung um 25 Perioden des Hilfsträgers beim Einschreiben der verarbeiteten Fernsehsignalinformation in den Speicher während jedes Zeilenintervalls ein Zeitintervall gewährleistet, in dem keine Daten in den Speicher eingeschrieben werden. Dies bedeutet, daß dieses Zeitintervall nachfolgend benutzt werden kann, um eine Kopfschaltung und eine Zeitbasiskorrektur durchzuführen. Da die Verzögerung bei Aufzeichnung und auch bei Wiedergabe, wenn die verarbeiteten Fernsehsignaldaten erneut in die Speicher eingeschrieben werden, vor dem Einschreiben der Information begonnen hat, bedeutet dies mit anderen Worten, daß eine angemessene Verzögerung vorhanden ist, welche vor dem Auslesen der Daten aus den Speichern mit Vorteil zur Rückbildung der zeilenweisen Sequenz des Fernsehsignals ausgenutzt werden kann.

Die digitale Synchroninformation, welche in dem letzten Teil des Horizontalaustastintervalls eingesetzt wird, enthält Taktinformation, Bild- und Halbbildidentifizierungsinformation sowie eine ungerade und gerade zeilenidentifizierende Information.

Während des jedem vierten Teilbild der Sequenz aus vier Teilbildern eines NTSC-Farbfernsehsignals folgenden Fernsehintervall fügt der Synchronsequenzaddierer 40 eine Folge von eindeutigen Digitalwörtern in das aktive Videointervall des Zeilenintervalls 1050 ein. Diese Folge von Wörten wird durch die Servosysteme ausgenützt, um die Vertikalsynchronisation zur Durchführung der richtigen Farbbildeinstellung zu realisieren.

Gemäß Fig. 4 (2), welche eine gedehnte Darstellung des Horizontalaustastintervalls zeigt, ist die Schreibverzögerung um 25 Perioden des Hilfsträgers im linken Teil gezeigt. Darauf folgt ein Intervall von 12 Perioden des Hilfsträgers, in dem die digitale Synchronsequenz eingefügt wird. Einer Identifikations-Taktperiode Nr. 1 bzw. "ID 1"-Taktperiode gehen neun Perioden der Taktsequenz voraus. Auf die "ID 1"-Taktperiode folgt eine Bildlageinformations-Taktperiode und darauf eine Identifikationsperiode Nr. 2 bzw. "ID 2"-Periode. Die ID 1- und ID 2-Information gewährleistet verschiedene Vorteile während der nachfolgenden Operation des Gerätes einschließlich des wesentlichen Vorteils, daß das Gerät im wesentlichen immun gegen Periodensprünge ist, wie sie in FM-Aufzeichnungsgeräten überwiegend vorhanden sind. Dieser Vorteil ergibt sich aufgrund der Tatsache, daß die Synchronisation der Horizontalteile auf die Hilfsträgerphase vor der Aufzeichung vorhanden ist, wobei diese Synchronisation in der Taktsequenz mit neun Perioden und in der ID 1- und ID 2-Information enthalten ist. Jede der neun Perioden der Taktsequenz enthält die im gedehnten linken Teil nach Fig. 4 (3) dargestellte Information, d. h., speziell die binärkodierten Ziffern 0, 0 und 5. Die binäre Darstellung einer Taktsequenzperiode ist auch im linken Teil von Fig. 4 (4) dargestellt. Sie enthält zwei Folgen von 8 Bits mit tiefem Pegel für die Nullen, während für die binärkodierte Ziffer 5 das Bit 2⁰ und 2² auf hohem Pegel und das Bit 2¹ auf tiefem Pegel liegt, wobei es sich um die binäre Zahl für die Dezimalzahl 5 handelt. Wie im folgenden noch erläutert wird, wird auch ein Paritäts-Bit in die Daten eingefügt, das bei Überführung der Sequenz in Serienform bewirkt, daß die Sequenz als 24 aufeinanderfolgende Nullen gefolgt von der Sequenz "101" erscheint. Dies wird bei der Decodierung bei Wiedergabe ausgenutzt, um die Wortsynchronisation zu identifizieren, was im folgenden noch genauer erläutert wird. Die mit ID 1 bezeichnete Periode enthält drei Tastwerte einer speziellen Zahl, wie beispielsweise die digitale Darstellung der 2 in dem Fall, daß die Videozeile eine ungeradzeilige Zeile ist, während die digitale Darstellung von 20 für den Fall vorhanden ist, daß es sich um eine gerade Zeile handelt. Entsprechend kann die mit ID 2 bezeichnete Periode die digitale Darstellung beispielsweise von 10 für eine ungerade Zeile und die digitale Darstellung von 40 für eine gerade Zeile enthalten. Damit sind vier getrennte Zahlen in den Perioden ID 1 und ID 2 vorgesehen, wobei die Zahlen wirksam identifizieren, ob eine Zeile gerade oder ungerade ist.

In der zwischen der ID 1- und ID 2-Periode liegenden 11. Periode kann eine Bildlageinformation vorgesehen werden, so daß für das Gerät unmittelbar die Information zur Verfügung steht, welche das Teilbild und das Vollbild identifiziert, in dem die Zeile liegt. In dieser Hinsicht enthält das NTSC-System eine Sequenz von vier Teilbildern, wobei die in der Bildlagezelle enthaltene Information identifiziert werden kann, ob es sich um das erste oder zweite Teilbild entweder des ersten oder des zweiten Bildes der vollen Sequenz mit vier Teilbildern handelt. Da eine Sequenz mit vier Teilbildern notwenigerweise 1050 Fernsehzeilen an Information enthält, kann darüber hinaus die spezielle Zeile der vier Teilbilder von Zeilen, d. h., die Zahl 526 geliefert werden, welche anzeigt, daß die erste Zahl des ersten Teilbildes des zweiten Bildes identifiziert wird. Die Zeilenzahl sowie weitere Information wird gemäß der Darstellung im rechten Teil von Fig. 4 (3) eingefügt. Dabei handelt es sich um drei mit A, B und C bezeichnete Wörter. Die Zahl 1050 erfordert 11 binäre Bits. Für ein PAL-System mit insgesamt 2500 Zeilen in einer Farbbildsequenz sind insgesamt 12 Bits erforderlich. Diese Bits sind so getrennt, daß die ersten 6 höchstwertigen Bits im Wort A enthalten sind, worauf die 6 geringstwertigen Bits im Wort B folgen. Das Wort C kann 3 Datenbits enthalten, welche eine Information etwa für ein NTSC-, PAL- oder SECAM-System oder für ein Farb- oder ein Schwarz-Weiß-System identifizieren. Drei weitere Bits können zur Identifizierung der Teilbildzahl in der vollen Sequenz verwendet werden. Obwohl die exakte Zeilenzahl auch die Teilbildzahl liefert, kann in einem weniger komplizierten Gerät oder in einem tragbaren Gerät lediglich die Teilbildzahl statt der tatsächlichen Zeilenzahl benutzt werden. Das letzte Bit in den Wörtern A, B und C liegt auf hohem Pegel, so daß ein sequentieller Null-Zähler keine falsche Wortsynchronisation feststellen kann, was im folgenden noch genauer erläutert wird. Durch Bereitstellung dieser Information sind die exakte Farbbildeinstellung und die Zeilenidentifikation auf der Basis einer Folge von Zeile zu Zeile verfügbar, wobei die Information in vorteilhafter Weise bei einer Redigieroperation verwendet werden kann. In der Zeitperiode von 12 Perioden des Farbhilfsträgers wird daher wesentlich mehr Information im aufgezeichneten Fernsehsignal bereitgestellt, als dies im gesamten Horizontalintervall des analogen Farbfernsehsignals der Fall ist.

Wie oben bereits ausgeführt, werden die Daten in den Speichern zur Aufzeichnung über die durch die Leitungen 70 und 74 gebildeten Kanäle gegenüber der Folgesequenz, mit der die Daten in die Speicher eingeschrieben werden, mit einer kleineren Folgesequenz ausgelesen. Da die Tastfolgefrequenz des Analog-Digital-Wandlers 36 ein Vielfaches der Hilfsträgerfrequenz, vorzugsweise gleich der dreifachen Hilfsträgerfrequenz ist (etwa 10,7 MHz), liegen die Daten auf den Leitungen 48 mit einer Folgefrequenz von 10,7 MHz vor. Aufgrund der Überführung von 8 Bits von parallelen Daten in 24 Bits von parallelen Daten ist die effektive Folgefrequenz, mit der die Daten bei Aufzeichnung in den Speicher eingeschrieben werden, gleich der Hilfsträgerfrequenz von etwa 3,58 MHz. Die kleinere Folgefrequenz, mit der die Daten aus den Speichern auf die Leitungen 70 und 74 ausgelesen werden, ist etwa gleich 1,6 MHz. Die genaue Frequenz, mit der dies durchgeführt wird, wird im folgenden anhand von Fig. 4 (1) diskutiert, welche das aktive Videointervall der Horizontalzeile zusammen mit 12 Hilfsträgerperioden der digitalen Synchronsequenzinformation zeigt. Die jeder Periode der 12 Hilfsträgerperioden zugeordneten Daten der digitalen Synchronsequenz und das folgende Videodatenintervall werden aus den Speichern als 24 Bits von parallelen Daten unter Ausnutzung von 202 Perioden des Taktes mit 1,6 MHz ausgelesen, wobei die einzige Zeile der verarbeiteten Fernsehinformation aus den Speichern ausgelesen und in einer Zeit entsprechend zwei Horizontalintervallen aufgezeichnet wird. Ist diese Frequenz gewählt, so ist die Frequenz, mit der Daten in jedem Kanal aufgezeichnet werden müssen, durch folgende Beziehung gegeben:

F = 7,86713185 kHz × 202 × 3 × 9 = 42,90733711 MHz.

Die 9 Bits pro Tastwert geben die Hinzufügung eines Paritäts-Bits zum Datenwort mit 8 Bit wieder. Da das Datenwort mit 9 Bit vor der Überführung in Serienform durch die Paritätsbit-Additions-, Parallelserien-Wandler- und Kodierschaltungen 82 und 84 in paralleler Form vorliegt, ist die Frequenz der Daten etwa gleich 42,90733711 MHz dividiert durch 9 oder gleich 4,767481901 MHz. Die aus den Speichern bei Wiedergabe ausgelesenen aufgezeichneten Daten liegen jedoch mit einer Folgefrequenz entsprechend 27 Bits von parallelen Daten (unter Berücksichtigung der Hinzufügung von drei Paritäts-Bits zu dem aus den Speichern ausgelesenen Wort mit 24 Bits) und nicht mit 9 Bits vor, so daß die Frequenz, mit der die Daten aus den Speichern ausgelesen werden, entsprechend gleich 4,767481901 MHz dividiert durch 3 oder gleich 1,589160634 MHz ist. Diese Frequenz wird im folgenden als auf 1,6 MHz abgerundet angesehen. Die vorstehenden Berechnungen der Frequenzen gelten für ein NTSC-System, nicht aber für ein PAL- oder SECAM-System, für die notwenigerweise unterschiedliche Frequenzen erforderlich sind, welche entsprechend berechnet werden können, aber hier nicht angegeben werden. Werden die Daten für die Aufzeichnung unter Verwendung eines Taktes 1,6 MHz aus den Speichern ausgelesen, so wird ersichtlich die gleiche Taktfrequenz bei Wiedergabe verwendet, um die Daten in die Speicher einzuschreiben. Entsprechend wird die Hilfsträgerfrequenz von 3,58 MHz entsprechend genutzt, um die Daten zur Einspeisung in den Schalter 152 auszulesen.

Das die digitale Synchronsequenz enthaltende verarbeitete Fernsehsignal wird über die 8 Leitungen 48 auf die Schaltungen 50 und 52 geführt, von denen eine im einzelnen in den Fig. 7a und 7b dargestellt ist. Diese beiden Figuren zeigen ein Schaltbild der Schaltung 52 und der Zeilenidentifikations-Dekoderschaltung, welche zur Steuerung der Schalter 128 und 130 über die Leitung 142 von der Logik- und Servorückkoppelschaltung verwendet werden. Gemäß Fig. 18a sind die die aufzuzeichnenden Daten führenden 8 Leitungen 48 an einen Satz von Eingängen eines 2 : 1-Schalters 508 angekoppelt, welcher zwischen den Leitungen 48 oder den Leitungen 148 wählt, welche die wiederzugebenden Daten von der Dekoder-, Ausfallverarbeitungs-, Takterfassungs- und Serien-Parallel-Wandler-Schaltung 140 führen. Die Leitungen 148 führen MECL-Signale, welche durch mit 582 bezeichnete Schaltungsteile in TTL-Pegel überführt werden, wobei alle Eingangssignale mit Ausnahme des Paritäts-Bits auf Eingänge der 2 : 1-Schalter 580 geführt werden. Bei Aufzeichnungen werden die Leitungen 48 und bei Wiedergabe die Leitungen 148 ausgewählt. In diesem Zusammenhang ist darauf hinzuweisen, daß die gesamte in den Fig. 7a und 7b dargestellte Schaltungsanordnung doppelt ausgeführt ist und daß ein Satz von Leitungen von den Dekoderschaltungen in einem der Kanäle durch die Leitungen 146 gebildet wird, während die Leitungen von der Dekoderschaltung des anderen Kanals durch die Leitungen 148 gebildet werden. Die Auswahl eines Satzes von Eingangsleitungen für die 2 : 1-Schalter 580 wird über eine Leitung 586 gesteuert, welche ihrerseits durch eine Logik als Funktion der Auswahl entweder einer Aufzeichnungs- oder einer Wiedergabeoperation gesteuert wird. Wenn der Pegel auf der Leitung 586 tief liegt, so werden die das aufzuzeichnende verarbeitete Fernsehsignal führenden Leitungen 48 ausgewählt, wobei das Signal für eine evtl. Einspeisung in die Speicher RAM 2 und RAM 4 über den Schalter 580 geführt wird. Liegt der Pegel hoch, so wird das vom Dekoder empfangene wiedergegebene verarbeitete Fernsehsignal über den Schalter 580 für eine evtl. Einspeisung in die Speicher geführt.

Die Datenleitungen 148 umfassen auch eine Paritäts-Bitleitung, welche jedoch nicht auf den 2 : 1-Schalter sondern direkt auf einen Eingang eines Schieberegisters 584 geführt ist. Der 2 : 1-Schalter 580 empfängt weiterhin Taktsignale, wobei es sich um vom Dekoder über Leitungen 590 und 1328 sowie Leitungen 1332 und 594 empfangene Wiedergabetaktsignale mit 4,8 MHz sowie von der Eingangstaktgenerator-Schaltung 42 über die Leitungen 238 und 592 sowie 239 und 596 empfangene Aufzeichnungstaktsignale mit 3,58 und 10,7 MHz handelt. Wie oben anhand des Blockschaltbildes nach Fig. 1 erläutert wurde, ist die Taktfolgefrequenz der parallelen Daten mit 8 Bit, welche vom 2 : 1-Schalter 580 über die Leitungen 48 zur Einschreibung in die Speicher 60-66 mit wahlfreiem Zugriff während der Aufzeichnungsoperation empfangen werden, im wesentlichen gleich der Tastfolgefrequenz von 10,7 MHz, während die parallelen Daten mit 9 Bit welche von den Dekodern auf den Leitungen 146 oder 148 während der Wiedergabeoperation empfangen werden, mit einer Folgefrequenz von 4,8 MHz vorliegen. Die empfangenen Daten werden während der Aufzeichnungsoperationen als parallele Daten mit 24 Bit und einer Folgefrequenz von 3,58 MHz und während der Wiedergabeoperationen mit einer Folgefrequenz von 1,6 MHz auf die Speicher 60-66 übertragen. Die vier Taktsignale werden in den 2 : 1-Schalter 580 eingespeist, welcher zwischen den Aufzeichnungstaktsignalen mit 3,85 und 10,7 MHz und den Wiedergabetaktsignalen mit 1,6 und 4,8 MHz wählt. Somit erschient einer dieser Sätze von Taktsignalen, d. h. die Aufzeichnungs- oder Wiedergabe-Taktsignale auf Leitungen 598 und 600, wobei diese Signale zur Steuerung des Zeittaktes der Komponenten der Schaltungsanordnung nach den Fig. 7a und 7b dienen. Speziell steuert der Takt auf der Leitung 600 das Schieberegister 584 sowie eine Folge von Schieberegistern 602, deren Eingangsleitungen 604 die Daten vom 2 : 1-Schalter 580 führen. Die Schieberegister 602 und 584 empfangen drei aufeinanderfolgende Datenbits und übertragen sie auf Ausgangsleitungen 606, welche 24 Datenbits führen. Ausgangssignale auf Ausgangsleitungen 608 von einer Paritäts-Prüfschaltung werden den 24 Informationsbits hinzuaddiert, wobei die Leitungen 606 und 608 auf eine Folge von D-Flip-Flops 610 geführt sind, welche die Daten unter Ausnutzung des Aufzeichnungstaktsignals mit 3,58 MHz auf einer Leitung 612 neu takten, welche über einen Impulsformenden monostabilen Multivibrator 614 an die Leitung 598 gekoppelt ist. Die Ausgänge der Flip-Flops 610 liegen an den Leitungen 56, welche die Eingangsleitungen für die Speicher RAM 2 und RAM 4 bilden. Es ist im Zusammenhang mit den obigen Ausführungen darauf hinzuweisen, daß die Aufzeichnungs- und Wiedergabewege im Blockschaltbild nach Fig. 1 zwar als getrennte Wege dargestellt sind; die tatsächlichen Leitungen sind jedoch aufgrund des 2 : 1-Schalters 50 die gleichen. Die beiden Wege sind im Blockschaltbild aus Gründen der Übersichtlichkeit getrennt dargestellt, um den Datenfluß während der beiden Operationen zu zeigen.

Die vorstehende Erläuterung der Fig. 7a und 7b vervollständigt die Erläuterung der Schaltungsfunktion, welche während einer Aufzeichnungsoperation auftritt. Aus der Zeichnung ist jedoch zu ersehen, daß weitere Schaltungsteile vorhanden sind, welche während einer Wiedergabeoperation wirksam werden. Diese Schaltungsteile werden nun beschrieben. Nach Überführung der Signale auf den Eingangsleitungen 148 auf TTL-Pegel werden diese Leitungen über Überbrückungen 615 auf die 2 : 1-Schalter und weiterhin in den Schaltungsteil nach Fig. 7b auf eine Folge von Schaltern 614, 616, 618 und 620 geführt, welche zur Dekodierung der entsprechenden Identifikations-Zahl dienen. Es werden dabei NAND-Gatter 622, 624, 626 und 628 wirksamgeschaltet, welche ein wahres Ausgangssignal liefern, wenn die entsprechenden ID-Zahlen 2, 20, 10 und 40 in den wiedergegebenen Daten auf der Eingangsleitung 148 enthalten sind. Die Ausgangssignale der NAND-Gatter laufen durch Schalter 630 und 632, wodurch entsprechende Signale auf Leitungen 634 und 636 gegeben werden, wenn die ID 1- und ID 2-Zahlen dekodiert worden sind. Die Signale auf den Leitungen 634 und 636 werden auf die Logik- und Servorückkoppelschaltung 200 gegeben, welche im folgenden beschrieben wird. Da die Schaltungsanordnung nach den Fig. 7a und 7b zweifach ausgeführt ist, werden die Schalter 630 und 632 für eine der Schaltungen in eine Stellung und für die doppelt vorhandene Schaltung in die andere Stellung geschaltet. Da jeder Signalkanal entweder lediglich gerade Videozeilen und der andere Kanal lediglich ungerade Zeilen enthält, können die Schalter 630 und 632 entsprechend geschaltet werden, um die Zahlen 2 und 10 oder 20 und 40 zu dekodieren.

Hinsichtlich der Verwendung der Parität im Gerät zur Realisierung einer Anzeige, ob Daten richtig ausgezeichnet und wiedergegeben werden, führt die Schaltungsanordnung nach den Fig. 7a und 7b eine Paritätsprüfung durch und liefert ein Fehlersignal, das die Ausfallkompensationsschaltung 160 derart steuert, daß Daten an der Stelle in die Datenfolge eingeführt werden, an der Daten als fehlend oder falsch angezeigt werden. Es ist noch einmal daran zu erinnern, daß das Paritäts-Bit durch die Schaltung 82 in die Datenfolge eingefügt wird, wo die Daten aufgezeichnet werden. Bei Wiedergabe enthält das Signal von der Schaltung 140 ein Paritäts-Bit, das in das Schieberegister 584 eingespeist wird. Für drei aufeinanderfolgende Wörter mit 8 Bit wird damit ein höchstwertiges Paritäts-Bit auf einer Leitung 640 ein zweithöchstwertiges Bit auf einer Leitung 642 sowie ein dritt- und viertwertiges Paritäts-Bit auf einer Leitung 646 erzeugt, wobei diese Leitungen auf Paritäts-Prüfstufen 648, 650 und 652 geführt sind. Die Ausgangsleitungen 606 des Schieberegisters 602 führen wie oben ausgeführt die Bit-Daten für drei aufeinanderfolgende Tastwerte, wobei das höchstwertige Datenbit von drei aufeinanderfolgenden Tastwerten der Datenfolge in die Paritäts-Prüfstufe 648 eingespeist wird. Entsprechend werden die Daten der drei aufeinanderfolgenden Tastwerte des zweithöchstwertigen Bits in die Paritäts-Prüfstufe 650 und die Daten dreier aufeinanderfolgender Tastwerte sowohl des dritt- als auch des vierthöchstwertigen Bits in die Paritäts-Prüfstufe 652 eingespeist.

Der logische Pegel des Paritätsbits wird selektiv entweder als logische Eins oder logische Null addiert, so daß für drei aufeinanderfolgende Tastwerte einschließlich des Paritäts-Bits eine gerade Anzahl von logischen Einsen (keine Eins wird als gerade betrachtet) erhalten wird, wobei die Paritätsprüfstufen 648, 650 und 652 lediglich die in sie eingespeisten Daten verarbeiten und ein wahres Signal an Ausgängen 654, 656 und 658 liefern, wenn eine gerade Anzahl von Einsen empfangen wird. Die Signale werden auf NAND-Gattern 660, 662 und 664 gegeben. Weiterhin sind die drei Ausgangsleitungen auf ein weiteres UND-Gatter 666 geführt. Wenn alle Ausgangssignale wahr sind, so liefert das UND-Gatter 666 ein hochliegendes wahres Ausgangssignal auf einer Leitung 668, das die UND-Gatter 660, 662 und 664 wirksamgeschaltet und darüber hinaus ein wahres Signal liefert, das durch die Flip-Flops 610 getaktet wird, um ein Signal auf einer Leitung 670 zu erzeugen, die auf eine generell mit 672 bezeichnete logische Schaltung geführt ist, deren Wirkungsweise im folgenden beschrieben wird. Wenn eine der Paritäts-Prüfstufen einen Paritäts-Fehler feststellt, so werden alle Paritäts-Kanäle aufgrund der Abschaltung der UND-Gatter 660, 662 und 664 über die Leitung 668 dazu gebracht, die gleiche Anzeige zu liefern. Die Ausgänge der UND-Gatter 660, 662 und 664 sind auf die Leitungen 608 geführt, wobei die Signale auf diesen Leitungen durch das Flip-Flop 610 getaktet werden und somit Signale zur Ausnutzung in der Ausfallkompensationsschaltung erzeugt werden, um festzustellen, daß eines oder mehrere der ersten vier höchstwertigen Bits dreier aufeinanderfolgender Tastwerte einen Paritäts-Fehler enthalten oder daß ein HF-Ausfall aufgetreten ist und daher andere Daten eingeführt werden sollen.

Das Paritäts-Fehlersignal auf der Leitung 670 wird in die Schaltung 672 eingespeist, welche das Fehlersignal zur Feststellung integriert, ob es etwa 4 eng benachbarte Gruppen von drei Tastwerten übersteigt. Ist dies der Fall, so wird ein monostabiler Multivibrator 673 mit einer Ausgangsleitung 674 getriggert, welche auf ein ODER-Gatter 675 geführt ist. Der Ausgang dieses ODER-Gatters ist über eine Leitung 676 auf die UND-Gatter 660, 662 und 664 geführt und schaltet diese für eine längere Zeit ab, als dies tatsächlich durch die Ausgangssignale der Paritäts-Prüfstufen festgelegt wird. Die Abschaltung erfolgt dabei für weitere 3 bis 6 Tastwerte. Es handelt sich dabei um einen Sicherheitsabstand gegen die Möglichkeit, daß Rauscherscheinungen eine wahre Paritäts-Prüfung in einer Folge von schlechten Datenperioden erzeugen können. Dabei wird die Dauer der Paritäts-Fehlersignale auf den Leitungen 608 verlängert. Würden Rauscheffekte, welche ein wahres Paritäts-Ausgangssignal erzeugen würden, auf die Leitungen 608 durchgreifen können, so würden die schlechten Videodaten, welche durch die falsche Parität als gut angezeigt würden, entweder zu einem Flackern oder zu einer schwarzen Stelle im angezeigten Videobild führen. Obwohl Rauscherscheinungen keine beträchtliche Anzahl von wahren Paritäts-Anzeigen erzeugen würden, gewährleistet die Schaltung 672 eine Unterbindung dieses Effektes während des Vorhandenseins einer Folge von erfaßten Paritäts-Fehlern.

Gemäß einem weiteren Merkmal der in den Fig. 7a und 7b dargestellten Schaltungsanordnungen wird für den Fall, daß die Schaltung 138 oder 140 einen HF-Ausfall beispielsweise bei fehlender Wiedergabe der Information aufgrund eines Fehlers im Band feststellt, ein Ausfallanzeigesignal erzeugt und auf eine Leitung 676 gegeben, auf der das Signal in einen TTL-Pegel überführt wird. Sodann wird das Signal in die in Fig. 7b dargestellte Schaltung 672 eingespeist. Das Signal auf der Leitung 677 wird auf ein Gatter 678 gegeben, dessen Ausgangssignal über eine Leitung 679 in das Gatter 675 eingespeist wird. Dieses Gatter erzwingt ein Paritätsfehlersignal auf der Leitung 676. Das Signal auf der Leitung 677 triggert weiterhin einen monostabilen Multivibrator 681, dessen Ausgangsleitung 680 auf das ODER-Gatter 675 gekoppelt ist. Das durch den Multivibrator 681 erzeugte Ausgangssignal dauert für die Länge des Ausfalls an, während das erzwungene Paritäts-Fehlersignal über die tatsächliche Länge, d. h., beispielsweise weitere 6 oder 9 Tastwerte andauert, damit sich beispielsweise die internen Taktsignale nach dem Ende des Ausfalls neu einstellen können. Das Signal auf der Leitung 677 erzeugt weiterhin ein zusammengesetztes Ausfall-Ausgangssignal auf einer Leitung 682, welche auf die Logik- und Servorückkopplungsschaltung 200 geführt ist, wodurch diese Schaltung darin gehindert wird, die ID 1- und ID 2-Signale zur Erfassung der Wortsynchronisation zu verarbeiten. Ein über eine Leitung 686 zugeführtes H/8-Signal wird in eine generell mit 688 bezeichnete Schaltung eingespeist, welche eine Fehlerfrequenzfolge entsprechend der Zahl der Parität und des durch die auftretenden Fehler induzierten Ausfalls erzeugt. Da das H/8-Signal die Frequenz besitzt, mit der die Kopfumschaltung erfolgt, sollten während dieser Zeitperiode die Fehler nicht gezählt werden, da sie keine wahre Anzeige der im aktiven Videosignal auftretenden Fehlerfolgefrequenz darstellen.

Die Erzeugung des auf der Leitung 682 erzeugten Ausfallsignals wird während des Synchronsequenzintervalls durch das durch die Schaltung nach Fig. 5 auf eine Leitung 1270 (Fig. 7a) gelieferte Sequenz-Fenstersignal unterbunden. Dieses Sequenz-Fenstersignal triggert einen monostabilen Multivibrator 601, um einen folgenden D-Puffer 603 so zu setzen, daß auf seinen Ausgangsleitungen 605 und 607 Sperrsignale erzeugt werden, welche auf die Schaltung zur Sperrung der Erzeugung des Ausfall-Signals gekoppelt werden. Der Sperrzustand bleibt auf den Leitungen 605 und 607 erhalten, bis durch die Schaltung nach Fig. 5 das zusammengesetzte ID-Signal auf einer Leitung 1726 erzeugt wird. Das zusammengesetzte ID-Signal wird durch einen Verzögerungskreis so verzögert, daß der Sperrzustand auf den Leitungen 605 und 607 durch Rücksetzen des D-Puffers 603 unmittelbar vor dem Beginn des Videointervallteils der verarbeiteten Fernsehzeile aufgehoben wird.

Bei Aufzeichnungsoperationen werden die aus den Speichern mit wahlfreiem Zugriff RAM 1 bis RAM 4 ausgelesenen Daten auf die Leitungen 70 und 74 gegeben, welche auf die entsprechenden 24-auf-8-Bit-Konverter 72 und 76 geführt sind, von denen einer auf der linken Seite einer generell vertikalen gestrichelten Linie in Fig. 6 dargestellt ist. Die Daten auf den Leitungen 70 oder 74 werden in eine generell mit 850 bezeichnete Folge von D-Flip-Flops eingespeist, welche die Daten unter Ausnutzung eines Taktsignals mit 1,6 MHz auf eine Leitung 852 rücktakten. Das genannte Taktsignal wird durch eine generell mit 900 bezeichnete Kodierer-Schaltungsanordnung gemäß den Fig. 6a und 6b erzeugt. Die durch die Flip-Flops 850 getakteten Daten erscheinen auf Leitungen 854, welche auf eine Anzahl von Parallel-Serien-Schieberegistern 856 geführt sind, die durch ein Taktsignal mit 1,6 MHz auf einer Leitung 858 geladen werden. Die Daten von den Eingangsleitungen 854 werden sequentiell mit einer dreimal größeren Folgefrequenz auf Leitungen 860 getaktet, wobei diese Folgefrequenz durch ein Taktsignal mit 4,8 MHz festgelegt wird, welche durch die Kodiererschaltung 900 erzeugt und auf eine an eine Ausgangstaktklemme jedes der Schieberegister 856 gekoppelte Leitung 862 gegeben wird. Die auf die Eingangsleitungen 854 gegebenen 24 Daten-Bits werden daher in 8 Daten-Bits umgewandelt, welche mit einer dreimal größeren Folgefrequenz übertragen werden. Die Daten auf den Leitungen 860 werden über Überbrückungen 861 und sodann über Gatter 863 geführt und in ein weiteres Parallel-Serien-Schieberegister 864 eingespeist, dessen Ausgangsleitung 868 die in Serienform überführten NRZ-Daten auf Ausgangsleitungen 866 führt. Die Überbrückungen können zur Änderung der Folge der Daten-Bits ausgenutzt werden, so daß die drei höchstwertigsten Bits nicht benachbart zueinander liegen und daher nach der Überführung in serielle Daten in der seriellen Datenfolge nicht benachbart zueinander liegen. Damit wird die Möglichkeit des Verlustes der signifikantesten Bits aufgrund eines Ausfalls mit einer Dauer von 2 bis 4 Bit verringert. Wird die Folge der Daten geändert, so muß sie bei Wiedergabe durch Verwendung der Überbrückungen 615 in den Schaltungen 50 und 52 (Fig. 7a) entsprechend in die richtige Ordnung zurückgeändert werden. Die Taktfrequenz der Daten auf den Eingangsleitungen 866 beträgt wie oben erwähnt 4,8 MHz und umfaßt 8 Daten-Bits bei dieser Folgefrequenz. Um ein serielles Ausgangssignal zu realisieren, werden die Daten unter Verwendung eines Taktsignals, das neunmal größer als das Taktsignal mit 4,8 MHz, d. h., etwa gleich 43 MHz ist, auf die Leitung 868 getaktet. Die Taktfrequenz ist nicht achtmal sondern neunmal größer, da jedem Wort mit 8 Bit auf einer Eingangsleitung 870 ein Paritäts-Bit hinzugefügt wird, das von einer im folgenden zu beschreibenden Paritäts-Generatorschaltungsanordnung erzeugt wird. Das signifikanteste Bit, das zweitsignifikanteste, das drittsignifikanteste und das viertsignifikanteste Bit für drei aufeinanderfolgende Datenwörter werden zusätzlich zur Einspeisung in die Schieberegister 865 in Paritäts-Generatorschaltungsanordnungen 872, 874 und 876 eingespeist. Somit führen die drei auf die Paritäts-Generatorschaltungsanordnung 872 geführten Leitungen 854 die signifikantesten Bits drei aufeinanderfolgenden Tastwerte. Entsprechend führen die auf die Paritäts-Generatorschaltung 874 geschalteten Leitungen die zweitsignifikantesten Bits für drei aufeinanderfolgende Tastwerte, während die auf die Paritäts-Generatorschaltungsanordnung 876 geschalteten Leitungen die dritt- und viertsignifikantesten Bits für drei aufeinanderfolgende Tastwerte führen. Die Paritäts-Generatorschaltungsanordnung prüfen die Daten an den Eingängen und erzeugen einen tiefen Pegel auf Ausgangsleitungen 878 für den Fall, daß eine gerade Anzahl von logischen Einsen in den Daten auftritt, welche in die entsprechende Paritäts-Generatorschaltungsanordnung eingespeist werden. Die drei Leitungen 876 werden durch einen Takt mit 1,6 MHz auf einer Leitung 880 rückgetaktet, so daß die Daten auf Leitungen 882 geliefert werden, welche an ein Parallel-Serienschieberegister 884 angekoppelt sind. Dieses Schieberegister 884 wird durch ein Taktsignal mit 4,8 MHz auf einer Leitung 886 getastet, so daß das Paritäts-Bit von jeder der Leitungen 882 seriell auf eine Ausgangsleitung 870 gegeben wird, welche auf das Parallel-Serien-Schieberegister 846 geführt ist. Die dargestellte und im einzelnen beschriebene Paritäts-Generatorschaltungsanordnung stellt eine Ausführungsform dar, welche zweckmäßig in dem hier in Rede stehenden Gerät verwendbar ist. Es ist jedoch darauf hinzuweisen, daß die speziell überprüften signifikanten Bits nicht aus drei aufeinanderfolgenden Tastwerten stammen müssen; sie können vielmehr auch aus drei einzelnen Tastwerten stammen, welche nicht aufeinander folgen. Drei aufeinanderfolgende Tastwerte sind jedoch am zweckmäßigsten, da sie gleichmäßig im parallelen Vorhandensein von drei aufeinanderfolgenden Datenwörtern mit 8 Bits vorhanden sind.

Die in der Schaltungsanordnung verwendeten Frequenzen, d. h., die Taktsignale mit 43 MHz, 4,8 MHz und 1,6 MHz werden durch einen generell mit 890 bezeichneten 86 MHz-Oszillator erzeugt, welcher die grundlegende Takttakt-Referenz für einen Kodierer 900 liefert. Der Oszillator 890 liefert ein Ausgangssignal auf eine Leitung 892, welche auf eine Pegel- und Signalformerschaltung 894 geführt ist, um auf einer Leitung 896 sowie einer Leitung 898 ein Signal mit 86 MHz zu erzeugen, wobei dieses Taktsignal mit 86 MHz auf der Leitung 896 zur Rücktaktung der in Serienform überführten Daten nach der Kodierung durch den Kodierer 900 in ein im folgenden zu beschreibendes Format ausgenutzt wird. Das Signal mit 86 MHz auf der Leitung 898 wird in ein Paar von Teilern 902 und 904 mit dem Teilerfaktor 2 eingespeist, wobei der letztere Teiler ein Signal mit etwa 43 MHz erzeugt, das auf Leitungen 906 und 908 komplementäre Phasen besitzt. Die Signale mit 43 MHz und komplementären Phasen werden in Impuls-formende Logikschaltungen 909 und 910 eingespeist, um sehr schmale Impulse mit gegensinniger Phase und einer Taktfrequenz von 43 MHz auf Leitungen 911 und 912 zu erzeugen, wobei diese Signale für den Kodierer 900 ausgenutzt werden. Der um den Faktor 2 teilende Teiler 902 ist mit seinem Ausgang an einen ersten von drei aufeinanderfolgenden Teiler 914 mit dem Teilerfaktor 3 angekoppelt, welche zur Erzeugung eines Taktes mit 1,6 MHz auf einer Leitung 916, eines Taktes mit TTL-Pegel und 1,6 MHz auf der Leitung 852 und eines Taktes mit 4,8 MHz auf der Leitung 862 ausgenutzt werden.

Die mit einer Folgefrequenz von 43 MHz auf die Leitung 868 getakteten in Serienform überführten NRZ-Daten werden auf den Kodierer 900 gegeben, welcher die Daten in einen "quadrierten" Miller-Kanalkode kodiert, wobei es sich um einen selbsttaktenden gleichspannungsfreien Kode handelt. Durch diesen gleichspannungsfreien Kode wird die Einführung möglicher Gleichspannungs-Komponenten in die kodierten Daten aufgrund des Überwiegens eines logischen Pegels in einer bestimmten Zeitperiode vermieden. Da das Aufzeichnungs- und Wiedergabegerät keine Gleichspannung überträgt, kann das Vorhandensein einer Gleichspannungskomponente in den aufzuzeichnenden kodierten Daten Fehler bei der Rückgewinnung der Daten bei der Aufzeichnung hervorrufen. In diesem Zusammenhang wird auf die US-PS 40 27 335 verwiesen. Wie in dieser US-Patentschrift beschrieben wird, kann das kodierte Format als ein selbsttaktendes Format charakterisiert werden, das die Übertragung von binären Daten für einen Informationskanal begrenzter Bandbreite und mit einem Signal-Rauschverhältnis möglich macht, wobei die Daten in einem gleichspannungsfreien selbsttaktenden Format übertragen werden.

Bei Wiedergabe gibt der auf der Kopftrommel vorgesehene Wandlerkopf 86 die in den Spuren aufgezeichneten Signale wieder und führt sie auf die Vorverstärker 109. Eingangsleitungen 950 sind mit rotierenden Wandlern konventionelle Ausbildung gekoppelt, wobei das abgeleitete Signal verstärkt wird und auf den Ausgangsleitungen 111 erscheint, welche mit den 2 : 1-Schaltern 110 und 112 gekoppelt sind. Diese Schalter verbinden die Leitungen 109 selektiv mit den auf die Entzerrer 118 und 120 geführten Ausgangsleitungen 114 oder 116.

Jeder Entzerrer 118 und 120 umfaßt eine herkömmliche Schaltung, die das Vorhandensein eines HF-Ausfalls im wiedergewonnenen Signal erfaßt und ein Ausfall-Signal liefert.

Die noch im "quadrierten" Miller-Kode kodierten entzerrten Daten werden auf die Leitungen 124 und 126 gegeben, welche mit den beiden Schaltern 128 und 130 gekoppelt sind. Diese Schalter dienen zur Auswahl der Ausgangssignale der Entzerrer und speisen diese Signale über die Leitungen 132 und 134 in eine der Dekoder-, Ausfallverarbeitungs-, Takterfassungs- und Serienparallel-Wandler-Schaltungen 138 und 140 ein. Die Schalter 128 und 130 dienen zur Umkehr der Entzerrer-Ausgangssignale, wenn dies für den Fall notwendig ist, daß die aufeinanderfolgenden Zeilen, welche dekodiert und relativ zur Aufzeichnung umgekehrt werden, wie oben erwähnt eine verstümmelte Anzeige des Videobildes erzeugen. Die Schalter 128 und 130 werden durch ein Signal auf der Leitung 142 gesteuert, das durch die Logik- und Servorückkoppelschaltung 200 erzeugt wird.

Wie oben bereits ausgeführt, enthält die digitale Synchronsequenz, welche vorher in jede Videozeile eingeführt wird, die ID 1- und ID 2-Zahlen, welche während der Wiedergabeoperation dazu ausgenutzt werden, um die Funktion der Speicher in bezug auf die in sie eingeschriebenen Daten zeitlich richtig ablaufen zu lassen. Wie oben anhand der Ausführungen zum Synchronsequenzaddierer dargelegt wurde, werden die Zahlen ID 1 und ID 2 dreimal aufeinanderfolgend in jeder Periode des Hilfsträgers geschrieben. Der in Fig. 5 dargestellte Schaltungsteil dient zur Verarbeitung der ID 1- und ID 2-Zahlen, welche durch die in den 8-auf-24-Bit-Konvertern 50 und 52 enthaltenen Identifikationszahl-Dekodern dekodiert werden, um sicherzustellen, daß sie gültig sind. Da die Identifikationszahl die Horizontalsynchronlage bei Wiedergabe festlegen, ist es wichtig, daß sie zuverlässig vorliegen, da sonst das resultierende Bild in den Zeilen horizontal verschoben wird, in denen die Identifikationsinformation schlecht ist. In diesem Zusammenhang werden die ID 1- und ID 2-Signale über die Leitungen 634 und 636 zusammen mit einem zusammengesetzten Ausfallsignal auf der Leitung 682 auf NAND-Gatter 1640 und 1642 zu deren Wirksamschaltung gegeben, wenn kein festgesetzter zusammengesetzter Ausfall vorhanden ist, so daß die drei aufeinanderfolgenden ID 1- und ID 2-Impulse durch entsprechende Gatter auf Leitungen 1644 und 1646 getaktet werden. Diese Leitungen 1644 und 1646 sind auf mit 1648 und 1650 bezeichnete Integratoren geführt, welche die Impulse integrieren und ein Ausgangssignal auf Leitungen 1652 und 1654 liefern, wenn zwei aus drei aufeinanderfolgenden Identifikationsimpulsen auftreten. Die Leitungen 1652 und 1654 sind auf Flip-Flops 1656 und 1658 geführt, welche durch ein Taktsignal auf einer Taktleitung 1660 getaktet werden, das aus dem über die Leitung 1468 empfangenen Taktsignal mit 1,6 MHz abgeleitet wird. Dieses Taktsignal wird durch die Dekoder 138, 140 aus den wiedergegebenen Taktsignalen abgeleitet und zeitlich eingestellt. Das Taktsignal mit 1,6 MHz wird aus den wiedergegebenen Daten so abgeleitet, daß es mit den Daten kohärent ist. Die Identifikationsimpulse werden daher mit diesem Taktsignal rückgetaktet und erscheinen auf Leitungen 1662 und 1664. Das Taktsignal mit 1,6 MHz auf der Leitung 1468 wird auf zwei monostabile Multivibratoren 1668 und 1670 gegeben, um das Taktsignal zeitlich einzustellen, wobei das Ausgangssignal des monostabilen Multivibrators 1668 auf einen zweiten monostabilen Zeit-Multivibrator 1672 gegeben wird, welcher das Taktsignal mit 1,6 MHz zur Taktung eines Zählers mit der Zählkapazität 202 auf eine Leitung 1674 liefert. Das Ausgangszählsignal des monostabilen Multivibrators 1670 auf die Leitung 1660 wird weiterhin in einen durch 2 teilenden Teiler 1676 mit Ausgangsleitung 1680 und 1678 gegeben, welche über Inverter auf die Integratoren 1648 und 1650 geführt sind. Speziell ist die Leitung 1680 über einen Inverter 1682 an eine Leitung 1684 und an einen Inverter 1686 angekoppelt, welcher an eine mit dem Integrator 1650 gekoppelte Leitung 1688 angekoppelt ist. Entsprechend ist die Leitung 1678 über einen Inverter 1692 an eine Leitung 1690 und über einen Inverter 1696 an eine Leitung 1694 angekoppelt.

Dem Inverter 1648, welcher in seiner Wirkungsweise identisch mit dem Integrator 1650 ist, werden die ID 1-Impulse auf der Leitung 1644 über Inverter 1700 und 1702 zugeführt, welche parallele Pfade auf mit Kondensatoren 1708 und 1710 verbundenen Leitungen 1704 und 1706 bilden. Wie oben ausgeführt, führt das Vorhandensein von jeweils zwei der drei aufeinanderfolgenden Impulse zur Erzeugung eines Ausgangssignals, das von einer von zwei Spannungsvergleichsschaltungen 1712 und 1714 geliefert wird. Der durch zwei teilende Teiler 1676 ändert abwechselnd den Pegel auf den Leitungen 1690 und 1684, um die Kondensatoren 1708 und 1710 abwechselnd zu entladen, wodurch ermöglicht wird, daß einer der Konsistoren bei Vorhandensein des Satzes von 3 ID-Impulsen geladen wird, während sich der andere entläd. Während des Vorhandenseins der nächsten Sätze von ID 1-Impulsen wird der andere Kondensator geladen, während der erste entladen wird. Sind jeweils zwei von drei aufeinanderfolgenden ID-1-Impulsen vorhanden, so liefert die entsprechende Spannungsvergleichsschaltung 1712 oder 1714 einen Ausgangspegel auf die Leitung 1652, welcher das Vorhandensein der ID 1-Identifikationsimpulse bestätigt. Der Integrator 1650 arbeitet in der entsprechenden Weise bei der Erfassung der ID 2-Impulse.

Die rücktaktenden Flip-Flops 1656 und 1658, welche die erfaßten ID 1- und ID 2-Impulse rücktakten, besitzen Ausgangsleitungen 1720 und 1722, welche beide auf ein NAND-Gatter 1724 geführt sind. Dieses Gatter liefert ein Signal auf einer Leitung 1726, welches das Vorhandensein der erfaßten ID 1- und ID 2-Impulse anzeigt. Dieses Signal wird auf die 8-auf-24-Bit-Konverter und 2 : 1-Schalter 50 und 52 gegeben, wobei bei Fehlen dieses Signals die Folge ist, daß die entsprechende Schaltung ein Signal für die Paritätskanäle liefert, wodurch die Ausfall-Kompensationsschaltungen nicht mehr die Daten in der Datenfolge ausnutzen, sondern eine volle Informationszeile einfügen. Der Grund dafür liegt darin, daß die fehlende Erfassung der Identifikationsimpulse anzeigt, daß der Horizontal-Zeittakt unrichtig sein kann und daß die gesamte Zeile horizontal verschoben sein kann, was zu einer Diskontinuität des Videobildes führen kann.

Die Leitungen 1720 und 1722 sind weiterhin auf einen generell mit 1732 bezeichneten Integrator geführt, welcher feststellt, ob die Signale von den Kanälen invertiert oder nicht invertiert sind. Der Integrator liefert dabei ein Signal auf die Leitung 142, das einen tiefen Pegel besitzt, wenn die Signale korrekt sind. Die letztgenannte Leitung steuert die Funktion der im Blockschaltbild nach Fig. 1 dargestellten Schalter 128 und 130. Durch einen Adreßgenerator wird ein H/2-Wiedergabe-Signal auf eine Leitung 1560 gegeben, das einen monostabilen Multivibrator 1740 mit einer Ausgangsleitung 1742 triggert. Die Ausgangsleitung ist mit einem Flip-Flop 1744 gekoppelt, dessen Ausgang mit einem monostabilen Positions-Multivibrator 1746 gekoppelt ist. Dieser Multivibrator wird durch einen von einem monostabilen Multivibrator auf einer Leitung 1750 gelieferten horizontalfrequenten Impuls getriggert. Das Ausgangssignal des monostabilen Multivibrators 1746 wird auf einen weiteren monostabilen Multivibrator 1752 gegeben, der auf einer Leitung 1754 ein Ausgangssignal geeigneter Dauer liefert, das durch ein Gatter 1756 getaktet wird, um auf einer Leitung 1758 ein Schwingfenstersignal zu erzeugen, das in einer Wiedergabe-Speichersteuerschaltungsanordnung ausgenutzt wird.

Der monostabile Multivibrator 1740 taktet weiterhin ein Flip-Flop 1760, das einen monostabilen Multivibrator 1762 triggert, wodurch das Sequenzfenstersignal auf der Leitung 1270 erzeugt wird, das in die Schaltungen 138 und 140 eingespeist wird. Diese Schaltungen dienen zur Dekodierung des Auftretens der Synchronsequenz bei Wiedergabe im oben beschriebenen Sinne.

Eine Ausführungsform der Ausfallkompensationsschaltung 160 des Blockschaltbildes nach Fig. 1 ist in Fig. 8 dargestellt. Diese Figur zeigt ein Blockschaltbild der Ausfallkompensationsschaltung 160 zusammen mit dem nachgeschalteten 2 : 1-Datenauswahlschalter 162. Gemäß 902 für 2 ½ Perioden (des Taktes mit 3,58 MHz) eingespeist, wobei die Verzögerungsschaltung die Einspeisung der Daten in den 2 : 1-Schalter 162 über Leitungen 1904 zum Zwecke der Kompensation interner Verzögerungen, die dem Speicher 1900 eigen sind, verzögert. Die das Vorhandensein eines Ausfalls anzeigende Information wird über die drei parallelen Leitungen 156 in eine gleichartige Verzögerungsschaltung 1906 mit einer Verzögerung von 2 ½ Perioden sowie in eine Ausfallsteuerschaltung 1908 eingespeist, welche entweder das über eine Leitung 1904 empfangene Videodatenintervall oder das auf einer Leitung 1910 erscheinende Ausgangssignal des Speichers 1900 auswählt. Die Auswahlsteuerschaltung 1908 steuert den 2 : 1-Schalter 162 über eine Leitung 1909, wodurch die Daten vom Speicher 1900 weitergeführt werden, wenn ein Ausfall- oder Paritätsfehler auftritt. Dabei werden die Daten geliefert, welche um 262 Zeilen oder einem Vielfachen davon vor den Daten auftreten, in denen der Ausfall angezeigt wird, so daß fehlerhafte aktive Videodaten nicht über den 2 : 1-Schalter 162 auf Ausgangsleitungen 1911 gegeben werden. Diese Ausgangsleitungen 1911 sind auf einen Puffer 1912 geführt, der durch ein Taktsignal mit 3,58 MHz auf einer Leitung 1914 getaktet wird. Das Taktsignal wird von einem monostabilen Ausgangsmultivibrator 1916 geliefert, der die Ausgangsdaten richtig einstellt. Dieses Taktsignal wird über eine Leitung 1918 von einem monostabilen Multvibrator 1920 geliefert, der ein von der Taktgenerator- und Schalterschaltung 196 geliefertes Taktsignal mit 3,58 MHz auf einer Leitung 1922 so einstellt, daß es mit dem Hilfsträger synchronisiert ist. Das Ausgangssignal der Verzögerungsschaltung 1906 wird auf eine Leitung 1924 geliefert, welche auf die Auswahlsteuerschaltung 1908 geführt ist, um den entsprechenden Befehl für den 2 : 1-Schalter zu erzeugen. Die Auswahlsteuerschaltung 1908 besitzt eine Ausgangsleitung 1926, welche auf den Speicher 1900 geführt ist, wodurch das Einschreiben von schlechten Daten verhindert wird, wenn ein Ausfall- oder ein Paritätsfehler vorhanden ist. Die Leitungen 1924 sind weiterhin auf einen Puffer 1928 geführt, welcher durch das Taktsignal mit 3,58 MHz auf der Leitung 1914 getaktet wird, und auf einer Leitung 1930 ein Ausgangssignal liefert, das in anderen nicht dargestellten Schaltungsteilen ausgenutzt werden kann.

Die dargestellte Ausfallkompensationsschaltung besitzt den Vorteil einer Ringkompensationsschaltung in dem Sinne, daß die Daten, welche im Speicher 1900 gespeichert werden, lediglich nicht defekte Daten repräsentieren, so daß lediglich nicht defekte Daten für das Lesen zur Verfügung stehen und auf die Ausgangsleitungen 166 gegeben werden. Wird ein Ausfall- oder Paritätsfehler festgestellt, so wird das Einschreiben der defekten Daten in diesem Zeitpunkt in den Speicher verhindert. Tritt 262 Zeilen später ein weiterer Ausfall- oder Paritäts-Fehler auf, so wird erneut das Einschreiben in den Speicher verhindert, wobei die Daten ausgelesen werden, die 524 Zeilen früher, d. h., ein Vielfaches von 262 Zeilen früher aufgetreten sind und eingeschrieben wurden. Sobald nicht defekte Daten für die Speicheradreßstellen vorhanden sind, für welche das Einschreiben verhindert wurde, so werden sie natürlich in den Speicher 1900 eingeschrieben.

Die um 2 ½ Perioden verzögernden Verzögerungsschaltungen 1902 1906 kompensieren die der speziellen Speicherschaltung 1900 eigene Verzögerung von 2 ½ Perioden, wobei diese Speicherschaltung die Videodaten liest und sodann unmittelbar Daten schreibt. Im Betrieb des Speichers tritt das Lesen kontinuierlich auf, auch wenn ein Ausfall vorhanden ist, der das Einschreiben von Daten verhindern würde. Auch wenn das Einschreiben während des Vorhandenseins eines Ausfalls verhindert wird, wird der Speicher 1900 in einer Weise betrieben, bei der das Lesen nach einem unterbundenen Schreibzyklus auftritt.

Das Auslesen aus dem Speicher 1900 tritt um 2 ½ Perioden nach einer Schreiboperation auf. Aus diesem Grunde ist die Verzögerung von 2 ½ Perioden in die die Videodaten führenden Datenleitungen 156 eingeführt. Die Auswahlsteuerschaltung des Einschreibens in den Speicher, wenn eine durch eine Bedienungsperson steuerbare, von der Ausfallkompensations-Speichersteuerung kommende Teilbild-Nebenschlußleitung 1932 aktiv ist. Weiterhin wird das Einschreiben über die Auswahl-Steuerschaltung 1908 auch verhindert, wenn eine ebenfalls von der Ausfallkompensations-Speichersteuerung kommende Schaltsperrleitung 1934 aktiv ist. Die Schaltsperrleitung unterbindet das Einschreiben in den Ausfallkompensations-Speicher während des Vertikalaustastintervalls sowie auch während des Horizontalaustastintervalls, da während dieser Zeiten keine aktive Videoinformation vorhanden ist, wodurch die Kapazität des Speichers entsprechend verringert werden kann. Es ist darauf hinzuweisen, daß die Ausfallkompensationsschaltung Daten vom vorhergehenden Teilbild für den Fall einfügt, daß die aktiven Videodaten entweder fehlen oder ungenau sind. Die Ausfallkompensationsschaltung dient zur Korrektur des Videobildes, wobei sie jedoch keinen Einfluß auf die Horizontal- und Vertikalsynchronsignale hat. Die Schaltsperrleitung 1934 schaltet während der Horizontal- und Vertikalintervalle das Einschreiben in den Speicher 1900 ab.

Claims (3)

1. Anordnung zur Fehlererkennungscodierung für eine Schaltung zur Kompensation fehlerhaft übermittelter Datenwörter, insbesondere bei einem Videoaufzeichnungs- und Wiedergabekanal, bei der eine Codierschaltung Paritätsbits nur aus höherwertigen Bits erzeugt, bei der einem gesicherten Wort ein Paritätsbit zugeordnet ist und bei der ein als fehlerhaft erkanntes Wort durch ein anderes Wort ersetzt wird,
dadurch gekennzeichnet,
daß jedes Wort abgesichert ist und einen Abtastwert der zu übermittelnden Information darstellt,
daß die Codierschaltung (864, 872, 874, 876, 884) jedes Paritätsbits aus einer Wortgruppe mit einer vorbestimmten Mehrzahl von Wörtern erzeugt, wobei für die Erzeugung jedes Paritätsbits wenigstens ein Bit aus jedem Wort der Gruppe und für die Erzeugung unterschiedlicher Paritätsbits unterschiedliche Wortbits herangezogen werden,
und daß beim Erkennen eines Fehlers die Kompensationsschaltung (152, 160, 162, 648-666) mindestens eine Wortgruppe ersetzt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Überwachungsschaltung (672, 673, 681) nach dem Erkennen von Fehlern in einer bestimmten Anzahl von Wortgruppen die Kompensationsschaltung (152, 160, 162, 648-666) veranlaßt, eine zusätzliche Anzahl nachfolgender Wortgruppen zu ersetzen.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Codierschaltung (864, 872, 874, 876, 884) jedes Paritätsbit aus einer Wortgruppe mit drei Wörtern erzeugt, wobei die Codierschaltung (864, 872, 874, 876, 884) zur Erzeugung eines ersten Paritätsbits jeweils das höchstwertige Bit, zur Erzeugung eines zweiten Paritätsbits jeweils das Bit zweithöchster Wertigkeit und zur Erzeugung eines dritten Paritätsbits jeweils die Bits dritt- und vierthöchster Wertigkeit heranzieht.