DE3103009A1 - Anordnung und verfahren zur feststellung von genauigkeisfehlern in mehrbit-datenwoertern - Google Patents
Anordnung und verfahren zur feststellung von genauigkeisfehlern in mehrbit-datenwoerternInfo
- Publication number
- DE3103009A1 DE3103009A1 DE3103009A DE3103009A DE3103009A1 DE 3103009 A1 DE3103009 A1 DE 3103009A1 DE 3103009 A DE3103009 A DE 3103009A DE 3103009 A DE3103009 A DE 3103009A DE 3103009 A1 DE3103009 A1 DE 3103009A1
- Authority
- DE
- Germany
- Prior art keywords
- line
- signal
- data
- circuit
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Description
Beschreibung
Die vorliegende Erfindung betrifft eine Anordnung und ein Verfahren zur Feststellung von Genauigkeitsfehlern
in Mehrbit-Datenwörtern nach dem Oberbegriff des Patentanspruchs 1 bzw. dem Oberbegriff des Patentanspruchs
7.
Video-Aufζeichnungs- und Wiedergabe-Bandgeräte, welche
heute in weitem Umfang in kommerziellen Fernsehsendestationen verwendet werden, sind als Geräte mit Vierfachformat
bekannt, bei denen bespielte Spuren quer zur Längsrichtung eines Magnetbandes verlaufen. Dies wird
durch eine rotierende Kopftrommel erreicht, welche typischerweise vier Wandlerköpfe in gleichem Abstand an ihrem
Umfang aufweist. Diese Wandlerköpfe zeichnen die Fernsehsignale auf das Band auf und geben sie von diesem wieder
ab. Ein derartiges Gerät mit kommerzieller Qualität zeichnet FM-Signale auf und gibt sie wieder ab, wobei jedoch
trotz erheblicher Entwicklungsanstrengungen immer noch unerwünschte Eigenschaften vorhanden sfind. Eine Beeinträchtigung
des resultierenden Fernsehsignals nach Aufzeichnung und Wiedergabe ist einer der ins Gewicht fallenden
unerwünschten Effekt, welcher auf mehreren Ursachen beruhen kann. Derartige Beeinflussungen ergeben sich durch
Rauscherscheinungen, beispielsweise eines moireartigen Rauschens, durch verschiedene Arten von Kopfhaften aufgrund
der Überschreitung mechanischer Toleranzen, durch Signalsprungerscheinungen, die durch das Schalten
der Köpfe und Zeitbasisfehler aufgrund von Änderungen der Bandabmessungen durch Feuchtigkeit hervorgerufen werden,
oder durch Instabilitäten, welche durch Temperatur- oder Servoregeleffekte hervorgerufen werden. Das FM-Signal
ist weiterhin anfällig gegen Oberflächenungenauigkeiten, wie beispielsweise Kratzer, welche auf dem Magnetband
vorhanden sein können und welche das bei Wiedergabe erzeugte Signal beeinflussen. Derartige Geräte sind auch ^
empfindlich gegen sogenannte Periodensprünge und zeigen eine Signalbeeinträchtigung bei mehrfachen Wiedergaben,
wie dies beispielsweise bei einem Redigiervorgang oder bei Wiedergabe weiterer Kopien einer Videoband-Aufzeichnung
der Fall ist. Zwar kann das wiedergegebene Fernsehsignal in eine digitale Zeitbasis-Korrekturschaltungsanordnung
zum Zwecke der Korrektur von Zeitbasisfehlern eingegeben werden. Das vom Band erhaltene hinsichtlich
der Zeitbasis zu korrigierende Signal enthält dennoch die vorgenannten Fehler, welche insgesamt die Tastung des
analogen FM-Signals zum Zwecke der Zeitbasis-Kompensation beeinträchtigen können. Es ergeben sich daher unerwünschte
Änderungen in der Hilfsträgerphase, welche den nachfolgend erzeugten Färb- und Signal-Zeittakt nachteilig
beeinflussen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren und eine verbesserte Anordnung
zur Erfassung von Genauigkeitsfehlern von über einen Übertragungskanal übertragenen Mehrbit-Datenwörtern in
effektiver und relativ einfacher Form ohne eine wesentliche Erhöhung der übertragenen Datenmenge anzugeben.
Diese Aufgabe wird bei einer Anordnung und einem Verfahren
der eingangs genannten Art erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 bzw.
des Patentanspruchs 7 gelöst.
In einem mit der erfindungsgemäßen Anordnung ausgerüsteten
Gerät findet keine FM-Aufzeichnung sondern eine Aufzeichnung
und eine Wiedergabe eines digitalen Fernsehsignals statt, das unter Ausnutzung einer noch zu erläuternden
Kodier-Technik pulsdemoduliert ist. Eine digitale Aufzeichnung und Wiedergabe gewährleistet viele wesentlich
verbesserte Betriebseigenschaften im Vergleich zu einer FM-Aufzeichnung und -wiedergabe. Vorteile eines
mit einer erfindungsgemäßen Anordnung ausgerüsteten Ge-
130051/0508
rates sind die virtuelle Eliminierung von Hafterscheinungen
und moireartigen Rauscherscheinungen jeder Art und aus jedem Grunde, die Reduzierung von Chroma- und Luminanz-Rauschen
auf einen Wert von besser als -54 dB, die Möglichkeit größerer mechanischer Toleranzen für die
Quadraturjustierung von Video-Magnetköpfen um einen Faktor
von etwa 100 sowie die Reduzierung von geräteeigenen Zeitbasisfehlern auf einen Wert, welcher nicht größer
als etwa 1/2 ns ist. Darüber hinaus ist bei einem mit einer erfindungsgemäßen Anordnung ausgerüsteten
Gerät eine perfekte Farbbildeinstellung in allen Zeitpunkten möglich, wobei virtuell keine Beeinträchtigung im
Fernsehsignal bei Wiedergabe auftritt, was bedeutet, daß eine praktisch unbegrenzte Anzahl von Wiedergaben einer
Video-Bandaufzeichnung möglich ist. Da die Entscheidung zur Durchführung der Wahl der Phaseneinstellung für eine
digitale Tastung des analogen Fernsehsignals genau in bezug auf die Lage eines neu erzeugten Horizontalsynchronimpulses
vor Aufzeichnung festgelegt ist, bleibt das Gerät vollständig unempfindlich gegen Periodensprünge,
welche bei bekannten Video-Bandgeräten zu einem Problem führen, da bei ihnen am Beginn jeder Wiedergabeoperation
■ eine derartige Entscheidung durchgeführt werden muß. Auch führen Bandungenauigkeiten, wie beispielsweise Kratzer
und Oberflächenrauhigkeiten, welche Ausfälle bei einer FM-Aufzeichnung bedingen können, zu weit geringfügigeren
Schwierigkeiten in Verbindung mit einer erfindungsgemäßen Anordnung, d.h., es kann ein wesentlich billigeres Videoband
zur Realisierung einer wesentlich verbesserten Aufzeichnungsgualität
im Vergleich zu einer FM-Aufzeichnung verwendet werden.
Erfindungsgemäß erfolgt die Erfassung von Genauigkeitsfehlern
in Mehrbit-Datenwörtern in der Weise, daß die signifikantesten Bits hinsichtlich der Feststellung von
Fehlern· geschützt werden, wodurch eine Wirtschaftlichkeit in der Paritäts-Informationsmenge erreicht wird, die in
130051/0508
-ff
die Datenwörter zu deren Schutz enthalten sein müssen.
Gemäß einem speziellen Merkmal der Erfindung kann ein einziges Paritäts-Bit ausgenutzt werden, um die sich
auf die Genauigkeit eines speziellen signifikanten Bits für eine Anzahl von einzelnen Datenwörtern beziehende
genaue Information zu erzeugen.
In weiterer Ausgestaltung der Erfindung wird in drei getrennten Mehrbit-Datenwörtern jeweils ein Paritäts-Bit
vorgesehen, wobei jedes Bit für den Inhalt eines spezielleren signifikanteren Bits in jedem Tastwert aufeinanderfolgender
Tastwerte repräsentativ ist, wodurch der Vorteil erreicht wird, daß das Paritäts-Bit an einer
relativ verschobenen Stelle für die drei aufeinanderfolgenden Wörter erzeugt wird/ speziell wenn die Wörter
nachfolgend für die übertragung über einen Informationskanal in Serienform überführt werden.
Weitere Ausgestaltungen .des Erfindungsgedankens sind in
Unteransprüchen gekennzeichnet.
1/(0)508
Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispiele
näher erläutert. Es zeigt:
Fig. 1 ein Systemblockschaltbild für das hier in
Rede stehende Aufzeichnungs- und Wiedergabegerät;
Fig. 2 eine vereinfachte Endansicht einer eine Vielzahl
von Wandlerköpfen tragenden rotierenden
Kopftrommel, welche in dem hier beschriebenen Gerät verwendbar ist;
Fig. 3 eine vereinfachte ebene Ansicht eines Segmentes ■ eines Magnetbandes zur Erläuterung des
Quadruple-Aufzeichnungsformates mit quer aufgezeichneten Fernsehsignaldaten-Spuren und
longitudinal aufgezeichneten Regiezeichen-, Regel- und Tonspuren;
20
20
Fig. 4a und 4b jeweils ein Zeittaktdiagramm, das den Zusammenhang von Zeittaktsequenzen zeigt, welche
während des Betriebs von Teilen des hier beschriebenen Gerätes während einer Aufzeichnungsoperation
auftreten;
Fig. 5a und 5b jeweils ein Zeittaktdiagramm, welche den Zusammenhang von Zeittaktsequenzen erläutern,
welche während des Betriebs von Teilen des hier beschriebenen Gerätes während einer Wiedergabe
operation auftreten;
Fig. 6 den Zusammenhang einer einzigen Zeile eines Farbfernsehsignals mit dem Horizontalsynchronimpuls
und dem im Horizontalaustastintervall
enthaltenen Farbsynchronsignal-Intervall zusammen mit dem relativen Zeittakt von digitaler
Synchroninformation, welche für jede Ie in einen Teil des Horizontalaustastintervalls
eingesetzt wird;
Fig. 7 ein Schaltbild einer Schaltungsanordnung
zur Steuerung von Speichern mit wahlfreiem Zugriff während einer Aufzeichnungsoperation;
Fig. 8 ein Schaltbild einer Schaltungsanordnung zur
Steuerung von Speichern mit wahlfreiem Zugriff während einer Wiedergabeoperation;
Fig. 9 ein Schaltbild einer Logik- und Taktgeneratorschaltungsanordnung,
welche zur Steue
rung des Betriebs von Speichern mit wahlfreiem Zugriff entweder während einer Aufzeichnungs-
oder Wiedergabeoperation verwendet wird;
Fig. 10 ein Schaltbild einer zusätzlichen Schaltungsanordnung, welche zur Steuerung der Speicher
mit wahlfreiem Zugriff während einer Wiedergabeoperation verwendet wird;
Fig. 11 ein funktionelles Blockschaltbild einer
Schaltungsanordnung, welche zur derartigen Justierung des Phasenzusammenhangs der Tastung
des analogen Farbfernsehsignals verwendet wird, daß die Tastwerte an richtigen
Stellen in bezug auf die Phase des Farbhilfsträgers des zusammengesetzten Farbfernsehsignals
genommen werden;
Fig. 12 ein funktionelles Blockschaltbild einer ^
Schaltungsanordnung zum Einsetzen der * ^? \
digitalen Synchronsequenz, welche gemäß Fig. 6 Zeilen (2), (3) und (4) während des
Horizontalabtastintervalls eingefügt wird;
Fig. 13 ein Schaltbild eines Speichers mit wahlfreiem
Zugriff, wobei aus Gründen der Zeichnungsübersichtlichkeit bestimmte Teile weggelassen
sind;
Fig. 14a und 14b zusammen ein Schaltbild eines 24-auf-8-
Bit-Konverters, eines Parallel-Serienkonverters
und eines Kodierers;
Fig. 15 ein Schaltbild von Vorvexstärker-Schaltungsanordnungen
des hier beschriebenen Gerätes;
Fig. 16a und 16b zusammen ein Schaltbild einer Entzerrerschaltungsanordnung,
welche zur Korrektur von Zwischensymbolinterferenzen eines bandunabhängigen Wiedergabesignals verwendet
wird;
Fig. 16c (1) und (2) jeweils ein die Signalform bzw. die
Tiefe der Aufzeichnung eines Teils einer Datenfolge erläuterndes Diagramm;
Fig. 17a und 17b zusammen ein Schaltbild einer
Dekoder-Schaltungsanordnung, einer Ausfallverarbeitungs-Schaltungsanordnung
einer Takterfassungsschaltungsanordnung für band
unabhängigen Betrieb sowie einer Serien-Parallelkonverter- Schaltungsanordnung;
Fig. 18a und 18b zusammen ein Schaltbild eines
8-auf-24-Bit-Konverters, eines 2-zu-1-Schal-
ters, eines Identifikationszahl-Dekoders, einer Ausfall-Verarbeitungsschaltungsanordnung
sowie einer Paritätsprüf-Schaltungs-
■ · 130051/0508 *"
anordnung;
Fig. 19a und 19b zusammen ein Schaltbild einer Ausführungsform einer speziellen Schal-'
tungsanordnung, welche zur Durchfüh
rung des Betriebs des Blockschaltbilds nach Fig. 11 verwendbar ist;
Fig. 20a, 20b, 20c, 2Od, 2Oe, 2Of und 20g jeweils ein
Schaltbild einer Schaltungsanordnung,
welche zur Durchführung des Betriebs des Blockschaltbildes nach Fig. 12
verwendbar ist;
Fig. 21 ein Schaltbild eines 2-zu-1-Schalters;
Fig. 22 ein Diagramm einer einzigen Periode
des Farbhilfsträgers und der richtigen Phasenbeziehung, wenn die Tastung
richtig durchgeführt wird, zusammen mit
einer gestrichelt dargestellten einzigen Hilfsträgerperiode bei Durchführung
der Tastung in falschen Phasenlagen;
Fig. 23 ein Blockschaltbild eines Teils einer
im hier beschriebenen Gerät verwendbaren Ausfallkompensations-Schaltungsanordnung;
30
30
Fig. 24 eine Gruppe von Diagrammen, welche den
• Zusammenhang der Zeittaktsequenzen erläutern, welche während des Betriebs
einer Ausführungsform der Ausfallkompensations-Schaltungsanordnung
auftre
ten;
13011)61/0508
Fig. 25a und 25b zusammen ein Schaltbild eines Teils
einer Speichersteuer-Schaltungsanordnung für einen in den Pig. 26a und 26b dargestellten Speicher der Ausfallkompensations-Schaltungsanordnung;
Fig. 26a und 26b zusammen ein Schaltbild des Speichers
der Ausfallkompensations-Schaltungsanordnung;
10
10
Fig. 27a und 27b zusammen eine Schalter-Schaltungsanordnung,
die zur Durchführung des Betriebs der in Fig. 23 dargestellten Ausfallkompensations-Schaltungsanordnung
verwendbar ist; und
Fig. 28 ein Blockschaltbild eines Servoregel-
systems des hier beschriebenen Aufzeichnungs-
und Wiedergabegerätes.
In dem in Figur 1 generell in Blockform dargestellten
Aufzeichnungs- und Wiedergabegerät ist eine Anzahl von
Blöcken gezeigt, welche einerseits durch breite ausgezogene Leitungen miteinander gekoppelt sind. Diese Leitungen
verdeutlichen den Signalflußweg während einer Aufzeichnungsoperation. Weiterhin sind die Blöcke mit
breiten gestrichelten Leitungen miteinander gekoppelt, welche den Signalflußweg während einer Wiedergabeoperation
verdeutlichen. Realtiv dünne Leitungen führen Steuersignale, Taktsignale und andere Signale, welche nicht
speziell den Signalflußweg der Videosignale definieren. Es sei darauf hingewiesen, daß die Breite der Leitungen
nicht die Anzahl der vorhandenen getrennten parallelen Leiter oder Leitungen angeben soll. Wie im folgenden noch
genauer erläutert wird, kann der Signalweg durch eine einzige Leitung für serielle Daten oder durch Leitungen
für 8 Bits von parallelen Daten oder 24 Bits von parallelen Daten gebildet werden. Das Gerät wird generell in Ver-
bindung mit dem Blockschaltbild nach Fig. 1 zunächst für eine Aufzeichnungsoperation und sodann für eine Wiedergabeoperation
beschrieben. Bestimmte Blöcke werden jedoch bei beiden Operationen benutzt und daher für
beide Operationen erläutert, wenn sie zum ersten Mal eingeführt werden.
Ein Eingangssignal in Form eines zusammengesetzten analogen Farbfernsehsignals wird über eine Leitung 30 in
eine Eingangsverarbeitungsschaltung 32 eingegeben, welche in bezug auf dieses Signal verschiedene Funktionen, wie
beispielsweise eine Gleichspannungsklemmung, eine Filterung, eine Abtrennung der Horizontalsynchronsignale aus
dem zusammengesetzten Signal und Ähnliches durchführt, wonach das verarbeitete Signal über eine Leitung 34
in einen Analog-Digital-Wandler 36 eingegeben wird. Die Eingangsverarbeitungsschaltung 32 wird im einzelnen nicht
beschrieben, da es sich hier um eine an sich bekannte digitale Zeitbasis-Korrekturschaltung handeln kann, wie
sie von der Anmelderin unter der Typenbezeichnung TBC-800 hergestellt wird. Spezielle Schaltbilder einer
derartigen Eingangsverarbeitungsschaltung sind unter den Nummern 1374104 und 1374156 auf den Seiten 3-5/6 und
3-21/22 des Katalogs mit der Nummer 7896382-02, Oktober 1975, für den vorgenannten Typ TBC-800 dargestellt.
Das geklemmte und von den Horizontalsynchronimpulsen befreite analoge Farbfernsehsignal vom Eingang der Eingangsverarbeitungsschaltung
32 wird wie erwähnt über die Leitung 34 in den Analog-Digital-Wandler 36 .eingegeben, welcher
das Signal in ein binärkodiertes Signalformat mit 8 Bit überführt. Dieses kodierte Signal wird über 8 parallele
Leitungen 38 in einen digitalen Synchronsequenzaddierer 40 eingegeben. Der Analog-Digital-Wandler tastet
das analoge Farbfernsehsignal mit einer Folgefrequenz,
welche vorzugsweise gleich der dreifachen Frequenz der
1/0508 φ
=31O3OO9
Hilfsträgerkomponente des zusammengesetzten Farbfernsehsignals ist. Die Tastung des Signals kann jedoch
auch mit einer höheren Folgefrequenz gleich der vierfachen Hilfsträgerfrequenz erfolgen. Bei NTSC-Fernseh-Signalformaten
ist die Frequenz des Hilfsträgers etwa gleich 3,58 MHz, während sie für PAL- und SECAM-Farbfernsehsignal-Formate
etwa gleich 4,45 MHz ist. Die Tastfolgefrequenz für NTSC-Systeme ist somit vorzugsweise
gleich der dreifachen Hilfsträgerfrequenz von 3,58 MHz oder etwa gleich 10,7 MHz, während sie für PAL- und
SECAM-Systeme etwa 13,3 MHz ist.
Der Takt, welcher zur Steuerung der durch den Analog-Digital-Wandler
36 durchgeführten Tastung verwendet wird, wird durch eine Taktgenerator- und Farbsynchronsignal-Speicherschaltung
42 erzeugt, welche eine derartige Phasenverschiebung des Tasttaktes durchzuführen vermag,
daß die Tastwerte immer an genauen Stellen relativ zur Phase der Farbsynchronsignal-Komponente aus dem analogen
Farbfernsehsignal genommen werden. Speziell erfolgt die
Tastung im positiven Nulldurchgang oder in der 0"-Phasenlage
in bezug auf den Austastpegel sowie in den 120°-
und 240°-Phasenlagen. In diesem Zusammenhang ist darauf hinzuweisen, daß sich die 0°-, 120°- und 240°-Phasenlagen
auf das während des Horizontalaustastintervalls auftretende
Farbsynchronsignal der Hilfsträgerperioden beziehen und daß der Bezug auf die 0°-, 120°- und 240°-Phasenlagen
lediglich während des Vorhandenseins des Farbsynchronsignals relevant ist, obwohl die Tastung offensichtlich
während des Videoinformationsintervalls des Farbfernsehsignal weiterläuft. Durch genaue Steuerung der Tastung
in dem Sinne, daß sie mit diesen Phasenlagen zusammenfällt, ergeben sich während der nachfolgenden Operationen
des Gerätes verschiedene Vorteile einschließlich des wesentlichen Vorteils, daß im Gerät bei Wiedergabe keine
Messung der Hilfsträger-Phasenänderungen erforderlich ist,
13Ό051/0508
-r/to
wie dies in Zeitbasiskorrektur-Schaltungen eines FM-Aufzeichnungsgerätes
der Fall ist. Über eine Leitung 44 wird ein stabiles Referenz-Hilfsträgersignal (beispielsweise
von der Senderreferenz) in die Taktgenerator- und Farbsynchronsignal-Speicherschaltung 42 eingegeben, welche
über Leitungen 46 mit dem Analog-Digital-^Wandler 36
gekoppelt ist. Wie im folgenden noch genauer beschrieben wird, wirkt der Farbsynchronsignal-Speicherteil der Schaltung
42 mit einer dem Analog-Digital-Wandler 36 zugeordneten Farbsynchronsignal-Speicherung zusammen, um das
Taktsignal wie notwendig so in der Phase zu verschieben, daß das analoge Farbfernsehsignal immer in den richtigen
Phasenlagen getastet wird. Dies wird dadurch erreicht, daß die aus dem Eingangsvideosignal erhaltenen Tastwerte
des Farbsynchronsignals in jeder zweiten Horizontalzeile als Ergebnis der Tastung durch das von den vorher
gespeicherten Farbsynchron-Signal-Tastwerten abgeleitete Taktsignal geprüft werden, bis festgelegt ist, daß sich
die Phase der Tastung des ankommenden Farbsynchronsignals geändert hat, wonach die Farbsynchronsignal-Speicherung,
aus der das Tasttaktsignal abgeleitet wird, auf den neuesten Stand gebracht wird, um einen neuen "Standard" zur
Erzeugung des Tasttaktsignals zu realisieren. Nach Durchführung einer Phasenjustierung wird die Farbsynchronsignal-Speicherung
des Analog-Digital-Wandlers 36 nicht auf den neuesten Stand gebracht, bis die Schaltung 42 feststellt,
daß der Phasenzusammenhang des ankommenden analogen Farbfernsehsignals sich so ausreichend geändert hat,
daß eine neue Farbsynchronsignal-Information im Farbsynchronsignal-Speicherteil
des Analog-Digital-Wandlers 36 zum Zwecke der Auffrischung der Tastung gespeichert
werden muß. Es ist darauf hinzuweisen, daß die Farbsynchronsignal-Speicherung im Taktgenerator und im Analog-Digital-Wandler
36 extrem schnell ist und daß damit eine vollständig neue Phaseneinstellung der Tastung in weniger
als der Zeit einer einzigen Fernsehzeile nach der Durchführung der Auffrischentscheidung möglich ist. Tritt im
UOOS 1/0508
Eingangssignal ein "wildes Schalten" auf, wodurch das
Eingangssignal einen radikal anderen Phasenzusammenhang
relativ zu dem Signal besitzt, das vor einem derartigen Schalten vorhanden war, so wird die Entscheidung zur
Neueinstellung der Phase der Tastung innerhalb einiger Zeilen durchgeführt und die Farbsynchronsignal-Speicherung
im Analog-Digital-Wandler 36 in der nächsten Fernsehzeile hinsichtlich der Phase neu eingestellt.
Die mittels des Analog-Digital-Wandlers 36 gewonnenen digitalen Tastwerte werden in Form eines parallelen digitalen
Wortes mit 8 Bit über 8 Leitungen in den digitalen Synchronsequenzaddierer 40 eingegeben, welcher in
einem Teil des Horizontal-Austastintervalls digitale Synchroninformation und andere Information einfügt.
Dies erfolgt zum Zwecke der Gewinnung der notwendigen Synchroninformation, welche während Aufzeichnungs- und
Wiedergabeoperationen verwendet wird« Anstelle der Eingabe der digitalen Wörter in den Synchronsequenzaddierer
40 über die Leitungen 38 können diese Wörter auch auf Leitungen 39 zur Verfügung gestellt werden, welche durch
ein anderes Gerät gespeist werden, das beispielsweise für einen Redigierprozeß verwendet wird. Es ist darauf
hinzuweisen, daß in üblicher Weise verwendeten Fernsehsignal-Systemen zwischen dem Horizontalsynchronimpuls und
der Phase des Hilfsträgers des zusammengesetzten analogen Farbfernsehsignals kein präziser Phasenzusammenhang besteht.
Aus diesem Grunde wird der Horizontal-Synchronimpuls abgetrennt und nachfolgend am Ausgang rückgebildet.
Wenn jedoch die Horizontalsynchronimpulse abgetrennt werden, so muß eine Möglichkeit vorhanden sein, die aktive
Videoinformation auf einer zeilenweisen Basis zu bestimmen. Dies wird durch den digitalen Synchronsequenzaddierer
40 durch Einfügen von Information in die Datenfolge durchgeführt. Durch Hinzuaddieren der digitalen
Synchroninformation zu den digitalen Tastwerten des Videodatenintervalls des Fernsehsignals wird ein ver-
.130051/HB508
arbeitetes Farbfernsehsignal gebildet, das über Leitungen 48 in Schaltungen 50 und 52 eingegeben wird,
die je einen 8-auf-24-Bit-Konverter sowie einen 2-zu-1-Schalter zur Kopplung eines von zwei Eingangssignalen
auf den Ausgang enthalten. Bei Aufzeichnung werden die Signale auf der Leitung 48 auf den Ausgang gegeben.
Bei Wiedergabe werden die auf Wiedergabesignalpfaden 146 bzw. 148 erscheinenden Signale auf den Ausgang gegeben.
Der 8-auf-24-Bit-Konverter überführt lediglich drei aufeinanderfolgende 8 Bit-Wörter in ein Parallelwort
mit 24 Bit zur Verarbeitung durch Speicher mit wahlfreiem Zugriff. Ein derartiger Konverter kann unnötig
sein, wenn die im Gerät verwendeten speziellen Speicher ausreichend schnell sind, um die Information
mit der 8 Bit-Folge zu verarbeiten. In dieser Hinsicht ist darauf hinzuweisen, daß die überführung von drei
Wörtern mit 8 Bit in ein Wort mit 24 Bit die Taktung der
Daten mit einem Drittel der Taktfolgefrequenz der 8 Bit-Daten möglich macht. Die Daten von den Schaltungen 50
und 52 werden über Leitungen 54 und 56 in der dargestellten Weise in eine Gruppe von Speicher mit wahlfreiem
Zugriff eingegeben. Das Schaltbild zeigt auch den Signalflußweg von den Schaltern 50 und 52- zu den Speichern bei
Wiedergabe. Es ist zu bemerken, daß lediglich eine Gruppe von Leitungen für diese Verbindung verwendet wird, d.h.,
im Signalweg bei Aufzeichnung werden die gleichen Leiter wie im Signalweg bei Wiedergabe verwendet.
Die Leitungen 54 von der Schaltung 5 0 laufen zu Speichern 60 und 62 mit wahlfreiem Zugriff, welche mit RAM 1 bzw.
RAM 3 bezeichnet sind, während die Leitungen 56 zu Speichern 64 und 66 verlaufen, welche als RAM 2 bzw. RAM 4
bezeichnet sind. Da der Betrieb der Speicher 60 bis 66 im einzelnen im Zusammenhang mit den Zeittaktdiagrammen
gemäß den Fig. 4a, 4b, 5a und 5b hinsichtlich des Einschreibens und des Auslesens von Daten beschrieben
13Q®51!/ID5O8
wird, ist die Bezeichnung "RAM 1" oder "RAM 4" vornehmlich im Sinne der Klarheit bei der Diskussion der Zeittaktdiagramme
verwendet. Die Ausgangssignale der Speicher 6G und 62 werden über Leitungen 70 in einen 24-auf-8-Bit-Konverter
72 eingegeben, während die Ausgangssignale der Speicher 64 und 66 in gleicher Weise über Leitungen
74 in einen 24-auf-8-Bit-Konverter 76 eingegeben werden. Es sei bemerkt, daß die 24-auf-8-Bit-Konverter
offensichtlich unnötig sind, wenn die Speicher Daten mit der 8 Bit-Wortfolgefrequenz verarbeiten können. Die
Ausgangssignale der Konverter 72 und 76 werden über entsprechende Leitungen 78 und 80 auf Schaltungen 82
und 84 gegeben, welche ein Paritätsinformationsbit hinzufügen, die parallele 8 Bit-Information in serielle
Daten überführen und diese mittels einer Pulscodemodulation kodieren. Durch die letztgenannte Operation
werden die Daten in ein vorteilhafte Kode-Format kodiert, das als gleichspannungsfreies, selbsttaktendes NRZ-Format
bezeichnet werden kann. Die kodierten Daten von der Schaltung 82 werden über Leitungen 86 in Verstärker 88 und
eingegeben, deren Ausgangsleitungen 92 und 94 auf mit 1,3, 5 und 7 bezeichnete Wandlerköpfe 96 geführt sind.
Die Bezeichnungsweise der Wandlerköpfe wird im folgenden noch erläutert. Der Ausgang der Schaltung 84 ist entsprechend
über eine Leitung 96 auf Verstärker 98 und 100 geführt, deren Ausgänge über Leitungen 102 und 104 auf
mit 2,4,6 und 8 bezeichnete Wandlerköpfe 106 geführt sind. Wie sich aus der Zeichnung ergibt, zeichnen die
Wandlerköpfe 96 die kodierten Daten aus einem Signalkanal auf, während die Wandlerköpfe 106 die kodierten
Daten aus dem zweiten Kanal aufzeichnen.
In diesem Zusammenhang wird auf Figur 2 Bezug genommen, aus der ersichtlich ist, daß die mit 1 bis 8 bezeichneten
Wandlerköpfe auf einer Kopftrommel 108 in der Weise montiert sind, daß sie in einer gemeinsamen axialen Ebene
in gleichem Abstand um deren Umfang angeordnet sind.
130051/0508 M
Die auf die Wandlerköpfe gegebenen Signale werden auf einem Magnetband aufgezeichnet, wenn ein Aufzeichnungsstrom in diese Köpfe eingespeist wird und die Köpfe
in Kontakt mit dem Band stehen. Durch Verwendung von acht Köpfen an Stelle der gebräuchlichen vier Köpfe
für konventionelle Vierfach-Aufzeichnungsgeräte können zwei Köpfe gleichzeitig auf zwei getrennten Spuren aufzeichnen.
Daher zeichnet ein Satz von vier Köpfen Daten aus einem Kanal auf, während der andere Satz Daten
aus dem zweiten Kanal aufzeichnet. Eine derartige Ausgestaltung ist in der US-PS 3 497 634 beschrieben. Die
acht Köpfe nach dieser US-Patentschrift dienen zur redundanten Aufzeichnung im Gegensatz zu der hier in
Rede stehenden Aufzeichnungsart, nämlich der gleichzeitigen
Aufzeichnung zweier Kanäle mit getrennter Information.
Im folgenden wird nun die Wirkungsweise des Blockschaltbildes nach Figur 1 bei Wiedergabe beschrieben, wobei
noch einmal darauf hingewiesen sei, daß der Wiedergabe-Signalflußweg durch breitere schraffierte Leitungen dargestellt
ist. Die Wandlerköpfe 96 und 106 geben Signale auf Vorverstärker 109, welche das zurückgewonnene Signal
verstärken und es in 2-zu-1-Schalter 110 und 112 einspeisen,
welche die entsprechenden Signale von den Vorverstärkern auswählen und sie auf entsprechende Ausgangsleitungen
114 und 116 geben, die auf entsprechende Entzerrer-
und Ausfallverarbeitungsschaltungen 118 und 120 geführt sind. Ausgänge 124 und 126 der Entzerrer sind
über Schalter 128 und 130 auf Eingangsleitungen 132 und
134 geführt, welche ihrerseits auf Dekoder-, Ausfallverarbeitungs-,
Takterfassungs- und Serien-Parallel-Wandler-Schaltungen 138 und 140 geführt sind. Die Schalter
128 und 130 dienen dabei zur Schaltung des Ausgangs
des Entzerrers 118 oder 120 auf die Eingangsleitungen
132 und 134. Da zwei Informationskanäle wiedergegeben werden, verarbeitet jeder Kanal gleichzeitig aufeinander-
1/(0)508 Γ
folgende Zeilen der verarbeiteten Fernsehsignal-Information, wobei die Umkehr der beiden Informationskanäle
bei Wiedergabe die Wirkung der Umkehr der vertikalen Lage von benachbarten Paaren von Horizontalzeilen hat,
wodurch ein etwas verstümmeltes Videobild erzeugt wird. Die gleichzeitige Verarbeitung aufeinanderfolgender
Zeilen der verarbeiteten Fernsehsignalinformation pro Kanal wird im folgenden noch genauer erläutert. Die
Schalter 128 und 130 können aus dem vorgenannten Grund
das Ausgangssignal entweder des Entzerrers 118 oder des
Entzerrers 120 entweder auf die Schaltung 138 oder 140 geben. Die Stellung der Schalter 128 und 130 wird durch
ein Steuersignal gesteuert, das über eine Leitung 142
von einer Wiedergabe-Speichersteuer-Logikschaltung (Fig. 10) geliefert wird. Dieses Signal wird durch das
Zeilenidentifikationssignal festgelegt, das durch den in der Schaltung 52 enthaltenen Dekoderteil erfaßt wird.
Nachdem die entsprechenden Schaltungen 138 und 140 die Daten dekodiert haben, die Paritätsprüfung zur Feststellung
von möglichen Fehlern in den Daten durchgeführt haben, die Taktsignale aus den Daten selbst zur Verwendung
bei Wiedergabe erfaßt haben und die seriellen Daten in parallele Daten überführt, d.h., die seriellen Daten
in parallele digitale Wörter mit 8 Bit überführt haben, werden die Daten über Leitungen 146 und 148 in die Schaltungen
50 und 52 zur Einspeisung in die Speicher 60 bis 66 eingegeben. Die Daten werden sodann aus den Speichern
60 und 62 auf eine Leitung 150 ausgelesen, welche auf einen 2-ZU-1-Schalter 152 führt, welche die Daten aus den Speichern
64 und 66 über eine Leitung 154 ebenfalls auf den Schalter 152 gegeben werden. Der Schalter 152 wählt die
Daten von einer der Leitungen 150 und 154 aus und gibt
sie über eine Leitung 156 auf eine Ausfallkompensationsschaltung
160, welche zur Einfügung von Information in die Datenfolge dient. Diese Einführung von Information erfolgt
zwecks Kompensation von Fehlstellen, Fehlern und
13011151/0508 r
31030G9
anderen Defekten, die bei Wiedergabe in den Daten festgestellt wurden. Für den Fall, daß die Ausfallkompensationsschaltung
160 eine Verzögerung um zwei Zeilen bewirkt, fügt sie ein Datenwort ein, das an der gleichen
relativen Stelle längs der Horizontalvideozeile, aber zwei Zeilen früher und damit vier Horizontalzeilenpositionen
früher im Videoraster auftrat, das relativ repräsentativ für die Information ist, welche in der
Datenfolge verloren ging. In dieser Hinsicht besitzt das NTSC-Fernsehbild mit 525 Zeilen etwa 570 Tastwerte
mit 8 Bit im Videodatenteil jeder Zeile, wobei die Einfügung desjenigen Datenwortes in die Datenfolge für die
defekte Information in den meisten Fällen keine wahrnehmbaren Störungen in die Videoinformation einführt,
da die zweite vorangehende Zeile eine Information enthält, welche die gleiche Hilfsträgerphase besitzt und
in den meisten Fällen in ihrem Inhalt nahe bei der tatscählichen Videoinformation in der ersetzten Zeile liegt.
Für eine genauere Kompensation ist die Ausfallkompensationsschaltung 160 jedoch so ausgelegt, daß sie (für
ein Gerät mit NTSC-Norm) eine Verzögerung von 262 Zeilen aufweist und das Datenwort einsetzt, das im vorhergehenden
Teilbild auftrat. Dies führt zu einer genaueren Kompensation von defekten Daten, da das eingesetzten Datenwort
um eine Zeilenposition vom defekten Datum im Fernsehraster mit 525 Zeilen liegt, wobei für den Betrachter
die Darstellung nahezu identisch erscheint, da die eingesetzte Information eine Sechzigstel Sekunde vor der
defekten Information auftrat.
Werden die Daten vom 2-zu-1-Schalter 152 nicht als verloren,
fehlerhaft oder andersartig defekt festgestellt, so werden sie über die Leitung 156 auf einen Schalter
162 gegeben, dessen beweglicher Kontakt 164 in eine untere Stellung 2 geschaltet ist. Die Daten laufen dann über
den Schalter 162 und eine Leitung 166 auf einen Digital-Analog-Wandler 170. Werden die Daten als defekt festge-
130851 /0508 ρ , ■
i)
stellt, so wird der Schalter so gesteuert, daß sein beweglicher Kontakt in einer Stellung 1 steht, so daß1
der Schalter Daten von der Ausfallkompensationsschaltung 160 über eine Leitung 168 aufnimmt. Durch Schalten zwisehen
den Stellungen 1 und 2 werden laufende Daten oder Ersatzdatcm von der Ausfallkompensationsschaltung 160
auf den Digital-Analog-Wandler 170 geführt.
Zur Steuerung des Betriebs sowohl des Schalters als auch der Ausfallkompensationsschaltung 160 ist eine Steuerleitung
174 vorgesehen. Signale auf dieser Leitung 174 schalten den Schalter 162 in die Stellung 2, wenn Daten
durch Erfassung eines Hüllkurvenausfalls oder eines Paritätsfehlers als verloren oder fehlerhaft erfaßt werden,
was im folgenden noch genauer erläutert wird. Die Leitung 174 ist weiterhin auch auf die Ausfallkompensationsschaltung
160 geführt, um bestimmte Punktionen von dessen Betrieb, speziell die Speicherung oder Einschreibung
von Daten in diese Schaltung zu Steuern. Da es erwünscht ist, lediglich gute Daten durch die Ausfallkompensationsschaltung
einzuführen, ist darauf hinzuweisen, daß die Speicherung von schlechten Daten in der Ausfallkompensationsschaltung
160 in einem späteren Zeitpunkt zur Weitergabe von schlechten Daten durch den Schalter
162 führen kann. Aus diesem Grunde sperren die Signale auf der Leitung 174, welche den Schalter 162 betätigen,
auch das Einschreiben von verlorenen oder fehlerhaften Daten in die Ausfallkompensationsschaltung 160.
Äusfallkompensationsschaltungen mit einer Verzögerung von
zwei Zeilen werden hier im einzelnen nicht beschrieben, da sie durch die oben bereits genannte Schaltung mit
der Typenbezeichnung TBC-800 der Anmelderin gebildet sein können, von der ein Schaltbild mit der Nr. 1374060 auf
Seite 3-91/92 des Katalogs mit der Nummer 7896382-02
vom Oktober 1975 dargestellt ist. Eine derartige
Schaltung ist für das NTSC-System ausgelegt. Eine entsprechende Schaltung für das PAL-SECAM-Systern ist im
gleichen Katalog unter der Nummer 1374064 auf Seite 3-97/98 dargestellt. Es ist darauf hinzuweisen, daß
eine Ausfallkompensationsschaltung 160 mit einer Verzögerung
von 262 Zeilen für das NTSC-System vorgesehen ist und daß eine derartige Schaltung zur Speicherung
eines Informationsbildes für das PAL- oder SECAM-System eine Verzögerung von 312 Zeilen und einen 180°-
Chromaphaseninverter aufweisen muß.
Nachdem die Datenfolge einer Ausfallkompensation unterzogen wurde, wird sie über den Schalter 162 und die Leitung
166 in den Digital-Analog-Wandler 170 eingegeben,
welcher die digitalen Wörter mit 8 Bit unter Verwendung konventioneller Schaltungen, beispielsweise des Typs
TBC-800 der Anmelderin in ein analoges Signal überführt. Die digitalen Daten auf der Leitung 166 können auch in
einem gesonderten 24-auf-8-Bit-Konverter 173 eingegeben werden, um auf einer Leitung 175 ein Wort mit 8 Bit zu
erzeugen. Die Leitung 175 kann für Redigierzwecke mit einem weiteren Gerät gekoppelt werden. Ein Schaltbild
für den Digital-Analog-Wandler ist auf dem Blatt mit der Nummer 1374068 auf Seite 3-105/106 des Katalogs
Nr. 7896382-02 vom Oktober 1975 der Anmelderin dargestellt.
Nachdem die Daten in ein analoges Signal überführt sind, werden sie über eine Leitung 184 in eine Ausgangs-Verarbeitungsschaltung
186 eingespeist, welche den richtigen Gleichspannungspegel für das Analogsignal erzeugt, dieses
Signal filtert, die Amplitude entzerrt, eine Schwarzbeschneidung durchführt, sowie das Horizontalsynchronsignal,
das Hilfsträger-Farbsynchronsignal, das Vertikal-Synchronsignal
sowie Ausgleichsimpulse in das Signal einführt, so daß am Ausgang auf einer Leitung 188 wie
gewünscht ein vollständiges zusammengesetztes analoges
13 © IB S1 '/0508 ";"~v
Farbfernsehsignal vorhanden ist. Spezielle Schaltungseinzelheiten in der Ausgangs-Verarbeitungsschaltung
186 sind nicht dargestellt, da sie durch konventionelle Schaltungen in der Video-Ausgangsschaltungsanordnung
für die digitale Zeitbasis-Korrekturschaltung des Typs TBC-800 der Anmelderin realisiert werden können.
Einzelheiten für diese Schaltung sind auf dem Blatt mit der Nummer 1374224 auf Seite 3-115/116 des Katalogs
mit der Nummer 7896382-02 vom Oktober 1975 der Anmelderin dargestellt.
Eine Stations-Videoreferenz wird über eine Leitung 190
in einen Synchrongenerator 192 eingespeist, welcher über eine Leitung 194 ein Referenz-Taktsignal für eine Taktgenerator-
und Schalterschaltung 196 liefert, die auf generell mit 198 bezeichneten Leitungen verschiedene
Taktsignale für die Gesamtsehaltung im Blockschaltbild
nach Fig. 1 liefert. An die Servoregelschaltungen zur
Ansteuerung des Bandes und der Kopftrommel ist eine Logik- und Servorückkoppelschaltung 20P angekoppelt,
welche beispielsweise von den Tachometern, die dem Bandantrieb und der rotierenden Kopftrommel zugeordnet sind,
Bandtransport-Servosignale aufnimmt, was im folgenden noch genauer erläutert wird. Weiterhin werden in die
Schaltung 200 Redigier- und Haupt-Aufzeichnungs- und
-Wiedergabe-Regelsignale eingespeist, wobei die Schaltung 200 Steuersignale für die Taktgenerator- und Schalterschaltung
196 zur Steuerung des Betriebs des hier beschriebenen Aufzeichnungs- und Wiedergabegeräts liefert.
Während vorstehend anhand der Ausführungen zu Fig. 1 eine generelle Erläuterung der Wirkungsweise des Gerätes
in Form von Signalwegen bei Aufzeichnung und Wiedergabe sowie der durch die dargestellten Schaltungen ausgeführten
generellen Operationen gegeben wurde, ist der relative Zeittakt der Wiedergabe- und Aufzeichnungsoperationen
130051/050-8 ^
bisher lediglich generell angedeutet worden. Bei dem bei Aufzeichnungsoperationen an den Eingang 30 gegebenen
zusammengesetzten Farbfernsehsignal sowie bei dem bei Wiedergabeoperationen am Ausgang auf der Leitung
188 gelieferten Farbfernsehsignal handelt es sich um
Echtzeitdaten, d.h., das Signal ist kontinuierlich und synchron mit der Stationsreferenz und besitzt den grundlegenden
Zeittakt ausgedrückt in Horizontal- und Vertikal-Synchronimpulsen,
Hilfsträgerfrequenz und ähnliches.
Die Verarbeitung des Digitalsignals, das auf dem Magnetband aufgezeichnet wird, erfolgt jedoch derart, daß die
Daten zeitlich gedehnt werden, um den Effekt von Bandungenauigkeiten auf das aufgezeichnete Signal minimal
zu halten. In anderen Worten ausgedrückt, wird das Signal im Vergleich zur Echtzeit-Taktfolgefrequenz mit einer
kleineren Taktfolgefrequenz aufgezeichnet, wobei jedoch anstelle einer Aufzeichnung in einem einzigen Kanal eine
Aufzeichnung in zwei Kanälen erfolgt, so daß keine Information verloren wird.
Betrachtet man die gesamte Anordnung nach Fig. 1 in einem Überblick, so kann die Aufzeichnung und die Wiedergabe
generell als in vier getrennten Schritten erfolgend beschrieben werden, d.h., das verarbeitete digitale Farbfernsehsignal
wsird erstens in die Speicher RAM 1 bis RAM mit einer Echtzeit-Taktfolgefrequenz eingeschrieben,
zweitens mit einer kleineren Folgefrequenz jedoch in zwei Kanälen aus den Speichern ausgelesen und aufgezeichnet,
drittens in zwei Kanälen vom Band wiedergegeben und mit 0 einer kleineren Folgefrequenz in die Speicher eingeschrieben
und viertens mit der größeren Echtzeit-Folgefrequenz aus den Speichern ausgelesen und in einem einzigen Kanal
kombiniert, um das Farbfernsehsignal mit der Echtzeit-Folgefrequenz wiederzugeben. Aufgrund der vorstehenden Ausführungen
ist festzuhalten, daß die Speicher mit wahlfreiem Zugriff oder andere Speicheranordnungen, in dieeingelesen
und aus denen ausgelesen werden kann, sowohl
130051/0508
-*f2h
während der Aufzeichnungs- als auch während der Wiedergabeoperationen
verwendet werden, wobei Daten während der Aufzeichnung mit einer größeren Folgefrequenz eingeschrieben
und einer kleineren Folgefrequenz ausgelesen und bei Wiedergabe mit einer kleineren Folgefrequenz
eingeschrieben und mit einer größeren Folgefrequenz ausgelesen werden.
Gemäß Figur 4a in Verbindung mit Figur 1 werden die Daten unter Berücksichtigung der Tatsache, daß die Eingangsdaten
auf der Leitung 48 über die Schaltungen 50 und 52 auf die vier Speicher RAM 1 bis RAM 4 gegeben werden,
selektiv in die Speicher eingeschrieben und von Fernsehzeile zu Fernsehzeile aus diesen ausgelesen, wobei jeder
Speicher die Daten für eine verarbeitete Fernsehzeile speichern kann. Das Fernsehsignal auf der Leitung 48 kann
daher als aus vier aufeinanderfolgenden Gruppen von vier Zeilen von Daten zusammengesetzt betrachtet werden, welche
auf zeilenweiser Basis selektiv in die Speicher eingeschrieben werden. Hinsichtlich der Folge des Einschreibens
der Zeilen von Daten wird gemäß Figur 4a die erste Zeile in RAM 1 eingeschrieben, wonach Daten der Zeile 2
in RAM 2, Daten der Zeile 3 in RAM 3 und schließlich Daten der Zeile 4 in RAM 4 eingeschrieben werden. Die RAMs
1 und 3 sind ebenso wie die RAMs 2 und 4 zusammengeschaltet, wobei die Daten mit einer Echtzeit-Folgefrequenz
in die RAMs eingeschrieben werden. Wie weiterhin aus Fig. 4a hervorgeht, werden die Daten von Zeile 1 und Zeile
2 gleichzeitig mit einer kleineren bzw. zeitlich gedehnten Folgefrequenz aus den RAMs 1 und 2 ausgelesen,
wie dies durch längere Strecken im Zeittaktdiagramm nach Fig. 4a dargestellt ist, wobei die Auslesung der Information
aus den RAMs 1 und 2 während des Einschreibens
der Zeilen 3 und 4 in die RAMs 3 und 4 auftritt. Entsprechend tritt das Auslesen der Daten der Zeilen 3 und
4 aus RAM 3 und RAM 4 auf, während nachfolgend das Einschreiben der Daten der Zeilen 1 und 2 in RAM 1 und RAM
1300S1/OSOi
ti lh
die Speicher während der Aufzeichnungsoperation mit einer Echtzeit-Folgefrequenz auf, während das Auslesen der Daten
aus den Speichern mit einer kleineren, zeitlich gedehnten Folgefrequenz auftritt. Für keines der RAMs kann
eine gleichzeitige Lese- und Schreiboperation auftreten. Darüber hinaus werden die Daten der Zeile 1 und der Zeile
2 auf getrennte Kanäle gegeben, wie auch das gleichzeitige Auslesen der Daten der Zeile 3 und der Zeile 4
aus RAM 3 und RAM 4 in getrennten Kanälen erfolgt. Das Einschreiben der Daten in die Speicher erfolgt mit einer
Taktfolgefrequenz, welche vom Videosignal selbst abgeleitet
wird, wobei der Takt, der zum Auslesen der Daten aus den Speichern mit einer kleineren Folgefrequenz verwendet
wird, das Zeittaktsignal ist, das durch das den Speichern folgende System benutzt wird, um die Signalverarbeitungsoperationen
zu regeln. Dieses Zeittaktsignal wird durch die Kreise in der Schaltung 82 erzeugt.
Bei Wiedergabe läßt sich der relative Zeittakt der Lese- und Schreiboperationen für die Speicher anhand von Fig.5a
in Verbindung mit dem Blockschaltbild nach Fig. 1 erläutern, wonach die Daten für Zeile 1 und Zeile 2 gleichzeitig
mit zeitlich gedehnter kleinerer Folgefrequenz im RAM 1 und RAM 2 eingeschrieben werden, worauf das
gleichzeitige Einschreiben der Daten für Zeile 3 und Zeile 4 in RAM 3 und RAM 4 mit der gleichen kleineren
Folgefrequenz erfolgt. Während das Einschreiben in RAM 3 und RAM 4 erfolgt, werden die Daten für Zeile 1 und
Zeile 2 sequentiell mit der größeren Echtzeit-Folgefrequenz aus RAM 1 und RAM 2 ausgelesen. Die Auslesung der
Daten für Zeile 3 und Zeile 4 erfolgt sequentiell aus RAM 3 und RAM 4 mit der größeren Echtzeit-Folgefrequenz
während des gleichzeitigen Einschreibens der Daten für Zeile 1 und Zeile 2 in RAM 1 und RAM 2. Die Ausgänge der
RAMs liefern daher die richtige Sequenz von Datenzeilen mit der größeren Echtzeit-Folgefrequenz auch wenn die
130051/0508
Daten mit der zeitlich gedehnten kleineren Folgefrequenz
in die Speicher eingeschrieben werden und keiner der Speicher gleichzeitig gelesen oder geschrieben wird. Der
Takt, welcher das Einschreiben der Daten in die Speicher steuert, wird durch die Dekoderschaltung erzeugt und
aus den Daten selbst erfaßt. Der Takt zur Auslesung der Daten aus den Speichern 1st mit der Stationsreferenz
synchronisiert und als Referenztakt bezeichnet, der natürlich
in Echtzeit vorliegt.
Nach der generellen Erläuterung des Zeittaktes für die Einschreib- und Ausleseoperationen der Speicher mit wahlfreiem
Zugriff bei Aufzeichnung und Wiedergabe werden vor der Erläuterung der detaillierten Zeittaktdiagramme
nach den Fig. 4b und 5b die tatsächlichen Daten, welche auf das und von dem Magnetband aufgezeichnet und wiedergegeben
werden, erläutert. In diesem Zusammenhang zeigt Figur 6 die verarbeiteten Fernsehsignal-Daten, welche
für jede Horizontalzeile des Fernsehbildes aufgezeichnet werden, für das NTSC-System im Gegensatz zum PAL- oder
SECAM-System. Figur 6(1) zeigt eine vollständige Horizontalzeile, welche 227,5 Perioden des E'arbhilfsträgers
(SC) enthält, wobei der erste Teil im linken Bereich das Horizontalaustastintervall enthält, auf das der aktive
Fernsehteil folgt, welcher etwa 190 Perioden des während dieser Zeit auftretenden FarbhiIfsträgers enthält. In
an sich bekannter Weise besitzt das zusammengesetzte analoge Farbfernsehsignal den Horizontalsynchronimpuls
am Beginn jeder Fernsehzeile, worauf ein Farbsynchronsignal mit etwa 8 bis 11 Perioden des Hilfsträgerfrequenzsignals
folgt, bevor die aktive Videoinformation auftritt. In Figur 6(1) sind der Horizontal-Synchronimpuls
und die Farbsynchronsignal-Perloden im Horizontalaustastintervall gestrichelt dargestellt, wobei das Horizontalsynchronintervall
eine 37 Perioden des Hilfsträgers gleiche Dauer besitzt.
130051/OSOa
Wie oben ausgeführt, werden das Horizontalsynchronsignal und das Farbsynchronsignal des Hilfsträgers durch
den digitalen Synchronsequenzaddierer 40 vom zusammengesetzten Farbfernsehsignal abgetrennt, wobei das hier
beschriebene Gerät zur Einfügung der digitalen Synchroninformation in diese Zeitperiöde dient. Die vorschriftsmäßige
Information wird im Horizontalaustastintervall in einer Zelt geschrieben, welche wesentlich kleiner als
die Dauer des vollständigen Horizontalaustastintervalls ist, wobei das Einschreiben der Daten am Beginn jedes
Horizontalzeilenintervalls um eine etwa 25 Zeilen des Hilfsträgers gleiche Periode verzögert werden, damit sie
in das Intervall der letzten 12 Perioden des Hilfsträgers des Horizontalaustastintervalls gelegt werden. Es ist
darauf hinzuweisen, daß die Verzögerung in der Figur als gleich 25 Zeilen des Farbhilfsträgers eingetragen
ist. Das Signal, welches das Einschreiben der Daten in den Speicher steuert, ist tatsächlich um 25,5 Perioden
verzögert, während das Schreibsignal so synchronisiert ist, daß 12 Perioden der Synchronsequenζ gefolgt von
190 Perioden der aktiven Videoinformation für jede Zeile geschrieben werden. Diese Gesamtheit von 202 Perioden
bildet das verarbeitete Fernsehsignal-Zeilenintervall, das immer in den Speicher eingeschrieben wird. Die verbleibenden
25,8 Perioden bleiben unberücksichtigt.
Es ist festzustellen, daß die digitale Synchronsequenz so festgelegt werden kann, daß sie etwas größer oder kleiner
als 12 Perioden des Hilfsträgers ist, und daß die Anzahl der Hilfsträgerperioden des aktiven Videointervalls
jeder Fernsehzeile etwas größer als 190 sein kann. Die Gesamtheit des aktiven Videointervalls, der Synchronsequenz
und der Verzögerung muß jedoch für jede Horizontal-Fernsehzeile gleich 227,5 sein. Die in die Fernsehzeile
eingefügte Synchroninformation gewährleistet wesentlich mehr InföirnmMnn *%$ 34-fc r-ii-t^aU
130051/0608
Synchronsignal und das Farbsynchronsignal gelieferte Information/ was im folgenden noch genauer erläutert
wird. Gemäß Figur 6(1) wird das Einschreiben von Daten in die Speicher mit wahlfreiem Zugriff für eine Periode
am Beginn jeder Horizontalzeile entsprechend etwa 25 Perioden des Hilfsträgers verzögert, wobei die digitale
Synchronsequenz während der Periode des Horizontalaustastintervalls der letzten 12 Perioden des Hilfsträgers
in die Datenfolge eingefügt wird. Dies erfolgt durch den Synchronsequenzaddierer 40\ Die digitale Synchronfrequenz
wird sodann zusammen mit dem Videoinformationsintervall der Fernsehzeile als verarbeitete Fernsehzeileninformation
in den Speicher eingeschrieben, wobei das Videoinformationsintervall für eine 190 Perioden des
Hilfsträgers gleiche Zeitperiode andauert.
Da das analoge Eingangs-Farbfernsehsignal vorzugsweise
mit einer der dreifachen Hilfsträgerfrequenz gleichen Folgefrequenz getastet wurde, sind für den Videointervallteil
jeder Fernsehzeile 570 digitale Tastwerte mit 8 Bit vorhanden. Diese Daten erscheinen zusätzlich zur hinzuaddierten
Synchrondatensequenz auf der Leitung 48 zum Einschreiben in einen der mit RAM 1 bis RAM 4 bezeichneten
Speicher.
Es ist zu bemerken, daß die Verzögerung um 25 Perioden
des Hilfsträgers beim Einschreiben der verarbeiteten Fernsehsignalinformation in den Speicher während jedes
Zeilenintervalls ein Zeitintervall gewährleistet, in dem keine Daten in den Speicher eingeschrieben werden. Dies
bedeutet, daß dieses Zeitintervall nachfolgend benutzt werden kann, um eine Kopfumschaltung und eine .Zeitbasiskorrektur
durchzuführen. Da die Verzögerung bei Aufzeichnung und auch bei Wiedergabe, wenn die verarbeiteten Fernsehsignaldaten
erneut in die Speicher eingeschrieben werden, vor dem Einschreiben der Information begonnen hat,
bedeutet dies mit anderen Worten, daß eine angemessene
130051/0B08
Verzögerung vorhanden ist, welche vor dem Auslesen der Daten aus den Speichern mit Vorteil zur Rückbildung der
zeilenweisen Sequenz des Fernsehsignals ausgenutzt werden kann.
Die digitale Synchroninformation, welche in dem letzten
Teil des Horizontalaustastintervalls eingesetzt wird, enthält Taktinformation, Bild- und Halbbildidentifizierungsinformation
sowie eine ungerade und gerade zeilenidentifizierende Information.
Die Servosysteme, welche die Rotation der die Wandlerköpfe
tragenden Kopftrommel 108 sowie den Transport des Magnetbandes regeln, sind generell konventionell und
werden unten anhand des Blockschaltbildes nach Fig. 28 erläutert. Bei Aufzeichnung nutzen die Kopftrommel- und
Transportservosysteme ein auf das Horizontalzeilenintervall
bezogenes Signal aus, das in dem hier beschriebenen Gerät ein durch die Eingangsverarbeitungsschaltung 32
aus dem Eingangsfernsehsignal abgeleitetes H/64-Signal ist. Dieses Signal dient zur Regelung der Rotation der
Kopftrommel 108, wobei die Kopftrommelrotation sowie der
Bandtransport fest aufeinander bezogen sind. Bei Wiedergabe wird das Identifizierungssignal zur Bildung von Horizontalzeilen-Synchroninformation
benutzt, wobei ein auf die Vertikalsynchronisation bezogenes Signal zur Realisierung
von Information für die Ableitung eines Vertikalsynchronsignals und für die Farb-Bildlageeinstellung benutzt
wird. In einem für das NTSC-Farbfernsehformat ausgelegten Gerät enthält die durch den Synchronsequenzaddierer
40 eingefügte Information die tatsächliche Intervallzeilenzahl für jedes Zeilenintervall in der Sequenz
mit vier Teilbildern, d.h., die Zeilenintervalle sind mit 1 bis 1050 numeriert.
Während des jedem vierten Teilbild der Sequenz aus vier Teilbildern eines NTSC-Farbfernsehsignals folgenden Fern-
130051/0508
sehintervall fügt der Synchronsequenzaddierer 40 eine
Folge von eindeutigen Digitalwörtern in das aktive Videointervall des Zeilenintervalls 1050 ein. Diese Folge
von Wörtern wird durch die Servosysteme ausgenützt, um die Vertikalsynchronisation zur Durchführung der
richtigen Farbbildeinstellung zu realisieren.
Gemäß Figur 6(2), welche eine gedehnte Darstellung des Horizontalaustastintervalls zeigt, ist die Schreibverzögerung
um 25 Perioden des Hilfsträgers im linken Teil gezeigt. Darauf folgt ein Intervall von 12 Perioden des
Hilfsträgers, in dem die digitale Synchronsequenz eingefügt
wird. Einer Identifikations-Taktperiode Nr. 1 - bzw. "ID 1"-Taktperiode gehen neun Perioden der Taktsequenz
voraus. Auf die "ID 1"-Taktperiode folgt eine Bildlageinformations-Taktperiode und darauf eine Identifikationsperiode
Nr. 2 bzw. "ID 2"-Periode. Die ID 1- und ID 2-Information gewährleistet verschiedene Vorteile
während der nachfolgenden Operation des Gerätes einschließlich des wesentlichen Vorteils, daß das Gerät im
wesentlichen immun gegen Periodensprünge ist, wie sie in FM-AufZeichnungsgeräten überwiegend vorhanden sind.
Dieser Vorteil ergibt sich aufgrund der Tatsache, daß
die Synchronisation der Horizontalzeile auf die Hilfsträgerphase vor der Aufzeichnung vorhanden ist, wobei diese
Synchronisation in der Taktsequenz mit neun Perioden und in der ID 1- und ID 2-Information enthalten ist.
Jede der neun Perioden der Taktsequenz enthält die im gedehnten linken Teil nach Fig. 6(3) dargestellte Information,
d.h., speziell die binärkodierten Ziffern 0, 0 und
5. Die binäre Darstellung einer Taktsequenzperiode ist auch im linken Teil von Figur 6(4) dargestellt. Sie enthält
zwei Folgen von 8 Bits mit tiefem Pegel für die Nullen,
während für die binärkodierte Ziffer 5 das Bit 2° und
2 1
2 auf hohem Pegel und das Bit 21 auf tiefem Pegel liegt,
wobei es sich um die binäre Zahl für die Dezimalzahl 5 handelt. Wie im folgenden noch erläutert wird, wird auch
130051/osoa
-/- It
ein Paritäts-Bit in die Daten eingefügt, das bei überführung
der Sequenz in Serienform bewirkt, daß die Sequenz als 24 aufeinanderfolgende Nullen gefolgt von der
Sequenz "101" erscheint. Dies wird bei der Dekodierung bei Wiedergabe ausgenutzt, um die Wortsynchronisation zu
identifizieren, was im folgenden noch genauer erläutert wird. Die mit ID 1 bezeichnete Periode enthält drei
Tastwerte einer speziellen Zahl, wie beispielsweise die digitale Darstellung der 2 in dem Fall, daß die Videozeile
eine ungeradzeilige Zeile ist, während die digitale Darstellung von 20 für den Fall vorhanden ist, daß
es sich um eine gerade Zeile handelt. Entsprechend kann die mit ID 2 bezeichnete Periode die digitale Darstellung
beispielsweise von 10 für eine ungerade Zeile und die digitale Darstellung von 40 für eine gerade Zeile
enthalten. Damit sind vier getrennte Zahlen in den Perioden ID 1 und ID 2 vorgesehen, wobei die Zahlen wirksam
identifizieren, ob eine Zeile gerade oder ungerade ist.
In der zwischen der ID 1- und ID 2-Periode liegenden 11. Periode kann eine Bildlageinformation vorgesehen
werden, so daß für das Gerät unmittelbar die Information zur Verfügung steht, welche das Teilbild und das Vollbild
identifiziert, in dem die Zeile liegt. In dieser Hinsieht
enthält das NTSC-System eine Sequenz von vier Teilbildern, wobei die in der Bildlagezelle enthaltene
Information identifizieren kann, ob es sich um das erste oder zweite Teilbild entweder des ersten oder des zweiten
Bildes der vollen Sequenz mit vier Teilbildern handelt.
Da eine Sequenz mit vier Teilbildern notwendigerweise 1050 Fernsehzeilen an Information enthält, kann darüber
hinaus die spezielle Zeile der vier Teilbilder von Zeilen, d.h., die Zahl 526 geliefert werden, welche anzeigt, daß
die erste Zeile des ersten Teilbildes des zweiten Bildes identifiziert wird. Die Zeilenzahl sowie weitere Information
wird gemäß der Darstellung im rechten Teil von Figur 6(3) eingefügt. Dabei handelt es sich um drei mit
130051/0508
A, B und C bezeichnete Wörter. Die Zahl 1050 erfordert
11 binäre Bits. Für ein PAL-System mit insgesamt 2500 Zeilen in einer Farbbildsequenz sind insgesamt 12 Bits
erforderlich. Diese Bits sind so getrennt, daß die ersten 6 höchstwertigen Bits im Wort A enthalten sind, worauf
die 6 geringstwertigen Bits im Wort B folgen. Das Wort C kann 3 Datenbits enthalten, welche eine Information
etwa für ein NTSC-, PAL- oder SECAM-System oder für ein Färb- oder ein Schwarz-Weiß-System identifizieren. Drei
weitere Bits können zur Identifizierung der Teilbildzahl in der vollen Sequenz verwendet werden. Obwohl die
exakte Zeilenzahl auch die Teilbildzahl liefert, kann in einem weniger komplizierten Gerät oder in einem tragbaren
Gerät lediglich die Teilbildzahl statt der tatsächlichen Zeilenzahl benutzt werden. Das letzte Bit in den
Wörtern A, B und C liegt auf hohem Pegel, so daß ein sequentieller Null-Zähler keine falsche Wortsynchronisation
feststellen kann, was im folgenden noch genauer erläutert wird. Durch Bereitstellung dieser Information sind
die exakte Farbbildeinstellung und die Zeilenidentifikation auf der Basis einer Folge von Zeile zu Zeile verfügbar,
wobei die Information in vorteilhafter Weise bei einer Redigieroperation verwendet werden kann. In der Zeitperiode von 12 Perioden des Farbhilfsträgers wird daher we-
sentlich mehr Information im aufgezeichneten Fernsehsignal bereitgestellt, als dies im gesamten Horizontalintervall
des analogen Farbfernsehsignal der Fall ist.
Wie oben bereits ausgeführt, werden die Daten in den Speiehern
zur Aufzeichnung über die durch die Leitungen 70 und 74 gebildeten Kanäle gegenüber der Folgefrequenz,
mit der die Daten in die Speicher eingeschrieben werden, mit einer kleineren Folgefrequenz ausgelesen. Da die Tastfolgefrequenz
des Analog-Digital-Wandlers 36 ein Vielfaches der Hilfsträgerfrequenz, vorzugsweise gleich der dreifachen
Hilfsträgerfrequenz ist,(etwa 10,7 MHz), liegen die Daten auf den Leitungen 48 mit einer Folgefrequenz von 10,7 MHz
130051/0508 -~r-
vor. Aufgrund der Überführung von 8 Bits von parallelen Daten in 24 Bits von parallelen Daten ist die effektive
Folgefrequenz, mit der die Daten bei Aufzeichnung in den Speicher eingeschrieben werden, gleich der Hilfsträgerfrequenz
von etwa 3,58 MHz. Die kleinere Folgefrequenz , mit der die Daten aus den Speichern auf die
Leitungen 70 und 74 ausgelesen werden, ist etwa gleich 1,6 MHz. Die geriaue Frequenz, mit der dies durchgeführt
wird, wird im folgenden anhand von Figur 6(1) diskutiert, welche das aktive Videointerval1 der Horizontalzeile
zusammen mit 12 Hilfsträgerperioden der digitalen Synchronsequenz
information zeigt. Die jeder Periode der 12 Hilfsträgerperioden zugeordneten Daten der digitalen
Synchronsequenz und das folgende Videodatenintervall werden
§u§ 4en §g§ieteH §1§ U 8ife§ ΐΓθη parallelen Dat§n
unter Ausnutzung von 202 Perioden des Taktes mit 1,6 MHz ausgelesen, wobei die einzige Zeile der verarbeiteten
Fernsehinformation aus den Speichern ausgelesen und in einer Zeit entsprechend zwei HorizontalZeilenintervallen
aufgezeichnet wird. Ist diese Frequenz gewählt, so ist die Frequenz, mit der Daten in jedem Kanal aufgezeichnet
werden müssen, durch folgende Beziehung gegeben:
P= χ 2Q2 perioden/Zeile χ 3 Tastwerte/
25" Periode χ 9 Bits/Tastwert
F= 7,86713185 kHz χ 202 χ 3 χ 9 = 42,90733711 MHz.
Die 9 Bits pro Tastwert geben die Hinzufügung eines Paritäts-Bits zum Datenwort mit 8 Bit wieder. Da das
Datenwort mit 9 Bit vor der Überführung in Serienform durch die Paritätsbit-Additions-, Parallelserien-Wandler-
und Kodierschaltüngen 82 und 84 in paralleler Form vorliegt, ist die Frequenz der Daten etwa gleich
42,90733711 MHz dividiert durch 9 oder gleich 4,767481901 MHz. Die aus den Speichern bei Wiedergabe
ausgelesenen aufgezeichneten Daten liegen jedoch mit
130051/0508 X)1 ·
einer Folgefrequenz entsprechend 27 Bits von parallelen Daten (unter Berücksichtigung der Hinzufügung von drei
Paritäts-Bits zu dem aus den Speichern ausgelesenen Wort mit 24 Bits) und nicht mit 9 Bits vor, so daß die
Frequenz, mit der die Daten aus den Speichern ausgelesen werden, entsprechend gleich 4,767481901 MHz dividiert
durch 3 oder gleich 1,589160634 MHz ist. Diese Frequenz wird im folgenden als auf 1,6 MHz abgerundet angegeben.
Die vorstehenden Berechnungen der Frequenzen gelten für ein NTSC-System, nicht aber für ein PAL- oder SECAM-System,
für die notwendigerweise unterschiedliche Frequenzen erforderlich sind, welche entsprechend berechnet
werden können, aber hier nicht angegeben werden. Werden die Daten für die Aufzeichnung unter Verwendung eines Taktes
1,6 MHz aus den Speichern ausgelesen, so wird ersichtlich die gleiche Taktfrequenz bei Wiedergabe verwendet,
um die Daten in die Speicher einzuschreiben. Entsprechend wird die Hilfsträgerfrequenz von 3,58 MHz
entsprechend benutzt, um die Daten zur Einspeisung in den Schalter 152 auszulesen.'
Unter Berücksichtigung der vorstehenden Ausführungen zu den Taktfrequenzen, welche während des Einschreibens in
die und des Auslesens aus den Speichern verwendet werden, der Operationsfrequenz des Einschreibens und Auslesens von
Daten in die und aus den Speichern bei Aufzeichnungsund Wiedergabeoperationen für das hier beschriebene Gerät
in Verbindung mit den Figuren 4a und 5a sowie zur digitalen Information und zum Zeittaktzusammenhang der digitalen Information
relativ zum verarbeiteten Fernsehsignal in Verbindung mit Figur 6 wird im folgenden die spezifische
Operation der Speicher mit wahlfreiem Zugriff anhand der Figuren 4b und 5b im einzelnen beschrieben.
Für den Aufzeichnungsprozeß ist in Figur 4b(3) eine Folge
von vier aufeinanderfolgenden Zeilen dargestellt, wobei das Horizontalaustastintervall als tiefer Pegel und das
130051/0508 T-J
aktive Videoinformationsintervall als hoher Pegel dargestellt ist. Jeweils ein gerader Zug in Fig. 4b(1)
bzw. 4b (2) stellt die durch vier bzw. durch zwei geteilte Horizontal-Synchronfolgefrequenz (H/4 und H/2) dar.
Wie oben anhand von Fig. 6 erläutert wurde, wird der Anfangsteil des Horizontalaustastintervalls durch Verzögerung
des Einschreibens der digitalen Information in die Speicher effektiv gelöscht, wobei die Verzögerung
gleich etwa 25 Perioden des Hilfstragers ist. Figur 4b
(4) zeigt die Rücksetzimpulse, welche zur Rücksetzung eines Zählers dienen, der das Einschreiben der Daten in
die Speicher steuert. Figur 4b(5), 4b(10), 4b(7) und
4b (12) zeigen den Zeittakt für das Einschreiben der Daten in die RAMs 1-4 in der Zeitfreguenz, die anhand von Fig.
4a beschrieben wurde. Schreibfreigabe-Steuersignale für die entsprechenden Speicher geben das Einschreiben frei,
wenn sie auf tiefem Pegel liegen, während das Auslesen erfolgen kann, wenn sie auf hohem Pegel liegen. Entsprechend
steuern Speicherauswahlleitungen, ob die Ausgangssignale der vier RAMs 1-4 auf die Ausgangsleitungen gegeben
werden können, wobei festzuhalten ist, daß die Speicher in Paaren miteinander gekoppelt sind. Die Daten
von einem Speicher werden wirksam auf die Ausgangsleitung getaktet, wenn dessen entsprechende Speicherauswahleitung
auf hohem Pegel liegt. Die Figuren 4b(6), 4b(11), 4b(8) und 4b(13) zeigen den Zeittakt für die Speicherauswahllei
tungeh der RAMs 1-4.
Für das Auslesen der Daten aus den Speichern zeigt Fig.4b
(9) die für jeweils zwei Leitungen auftretenden Rücksetzimpulse, wobei der linke Rücksetzimpuls RAM 3 und RAM 4
und der nachfolgend auftretende Rücksetzimpuls RAM 1 und RAM 2 rücksetzt, so daß die Daten für jede Leitung mit
der Taktfolgefrequenz von 1,6 MHz ausgelesen werden können.
In dieser Hinsicht sei noch einmal darauf hingewiesen, daß RAM 1 und RAM 2 ebenso wie RAM 3 und RAM 4
jeweils gleichzeitig auf zwei getrennte Kanäle ausgelesen
130051/0508
werden. Die Rucksetζimpulse für das Auslesen der
Speicher treten während des gelöschten Horizontalaustastintervalls verzögert auf. Damit wird sichergestellt,
daß alle Daten wahrend der Schreiboperation in die entsprechenden Speicher eingeschrieben werden. Die
in Fig. 4b (6), 4b (8), 4b (11) und 4b (13) eingetragenen
gestrichelten Linien zeigen die Zeittaktfrequenz des Gerätes in einem rein elektronischen Betrieb, wobei es
sich um einen Testbetrieb handelt, in dem die Daten ohne Aufzeichnung oder Wiedergabe vom Eingang 3 0 zum
Ausgang 188 durch die Speicher verarbeitet werden. Das Eingangsfernsehsignal wird durch die Speicher direkt zum
Ausgang verarbeitet, wobei ein Echtzeittakt mit 3,58 MHz
verwendet wird und wobei die zur Auslesung der Daten aus den Speichern erforderliche Zeit der Eum Einschreiben der
Daten erforderlichen Zeit entspricht.
Die anhand von 5a generell beschriebene Operation der Speicher 1-4 mit wahlfreiem Zugriff bei Wiedergabeoperationen
wird anhand der Zeittaktdiagramme nach Fig. 5b im einzelnen erläutert. Figur 5b enthält das Äquivalent
von vier aufeinanderfolgenden Video^eilen in Fig. 5b(3),
ein H/4-Signal in Fig. 5b(1) sowie eisien Tachometer-Rücksetzimpuls
in Fig. 5b(2), welcher·während jeder Umdrehung
der die 8 Köpfe tragenden Kopftrommel 108 auftritt. Da jeder Wandlerkopf insgesamt 8 Zeilen der verarbeiteten
Fernsehsignalinformation pro Überlauf über das Videoband schreibt, und daß gemäß Fig. 2 8 Köpfe auf
der Kopftrommel vorgesehen sind, tritt der Tachometerrücksetzimpuls
alle 64 Zeilen auf. Wie ein Vergleich von Fig. 5b (4) und 5b(3) zeigt, tritt im letzten Teil des
Horizpntalintervalls ein Lese-Rücksetzimpuls auf, welcher
zeitlich so liegt, daß er derjenigen Verzögerung entspricht, welche beim Schreiben der Information von den
Speichern während der Aufzeichnungsoperationen auftritt. Der Rücksetzimpuls erscheint so, daß lediglich die ID 1-,
ID 2- und Bildlageinformation gelesen wird, welche in
130ÖS1/GS08
(-■■-■
der digitalen Synchronsequenz vorhanden ist und während des letzten Teils des Horizontalintervalls und des
folgenden Videodatenintervalls eingefügt wurde. Wie anhand des Blockschaltbildes nach Fig. 1 ausgeführt wurde,
treten die Ausgangssignale von RAM 1 und RAM 3 auf der Leitung 150 auf, während die Ausgangssignale von
RAM 2 und RAM 4 auf der Leitung 154 auftreten, wobei beide Leitungen an den 2-zu-1-Schalter 152 angekoppelt
sind,, welcher die Daten abwechselnd von den beiden Leitungen
auf die Leitung 156 schaltet, die an die Ausfallkompensationsschaltung 160 und den Schalter 162 angekoppelt
ist. Die Umschaltung der Leitungen 150 und 154 erfolgt in Abhängigkeit davon, welche Leitung benutzt
wird. Das Signal zur Umschaltung des 2-zu-1-Schalters kommt von der Taktgenerator- und Schalterschaltung 196;
das Zeittaktdiagramm für die Steuerung des 2-zu-1-Schalters ist in Figur 5b(5) dargestellt. Der Schalter schaltet
am Beginn des Lese-Rücksetzimpulses, so daß eine volle Zeile der verarbeiteten Fernsehsignaldaten abwechselnd
von der Leitung 150 oder der Leitung 154 empfangen wird. Die Figuren 5b(8) und 5b(9), 5b(14) und 5b(15)
zeigen Impulse, welche von der Logik- und Servorückkoppelschaltung
200 zur Rücksetzung der Speicher zwecks Einschreibung von Daten in sie ausgenutzt werden. Wie im
mittleren Teil der Fig. 5b(14) und 5b(15) dargestellt
ist, tritt der erste Rücksetzimpuls nach 9 Perioden des
Taktes mit 1,6 MHz und der zweite Impuls nach 11 Perioden
des Taktes auf. Diese Impulse werden durch die in der Logik- und Servorückkoppelschaltung 200 und der Taktgenerator-
und Schalterschaltung 196 enthaltenen Speichersteuerlogik- und Zeittaktkreise ausgenutzt, um zu verhindern,
daß die 9 Perioden der Taktsequenz, welche in der bei der Aufzeichnungsoperation gemäß Fig. 6(2) in das
verarbeitete Fernsehsignal eingesetzten digitalen Synchroninformation enthalten sind, in die Speicher eingeschrieben
werden. Die 9 Perioden der Taktsequenz werden der digitalen Synchronsequenz hinzugefügt, um die Folge "101"
130051/0508
für die Wortsynchronisation und Rückgewinnung des
Taktes mit der richtigen Phasenlage aus den Daten bei Wiedergabeoperationen zu ermöglichen, was in den
Schaltungen 138 und 140 vor den Eingängen der Speicher
60 bis 66 durchgeführt wird. Da dieser Vorgang vor den Speichern erfolgt, ist es nicht notwendig, die Taktsequenz
bei Wiedergabeoperationen in die Speicher einzuschreiben, so daß dies auch nicht durchgeführt wird.
Durch die Zeittaktung der Speicher-Schreibsteuerimpulse werden jedoch die ID 1-, die Bildlageinformations- und
die ID 2-Daten an vorgegebenen Speicheradreßstellen
wirksam in die Speicher eingeschrieben. Durch Verwendung der Lese-Rücksetzimpulse, welche zeitlich auf eine
Stationsreferenz bezogen sind, werden die Speicher jedoch
an vorgegebenen Adreßstellen ausgelesen, so daß die rückgewonnenen Daten zeitlich richtig liegen.
Die Figuren 5b(6), 5b(12), 5b(10)und 5b(16) zeigen Taktdiagramme zur Auswahl der RMIs 1-4, während die
Figuren 5b(7), 5b(i3), 5b(11) und 5b{17) die Schreibfreigabesignale
zeigen, welche die Durchführung der Lese- und Schreiboperationen für die RAMs 1-4 zeigen.
Die Dauer der in Figur 5b dargestellten Lese- und Schreiboperationen
entsprechen in zeitlicher Umkehr den entsprechenden oben beschriebenen Diagrammen nach Fig. 4b,
wobei festzuhalten ist, daß bei Wiedergabe das Einschreiben der Daten mit der kleineren Folgefrequenz von 1,6 MHz
erfolgt, während das Auslesen mit der größeren Folgefrequenz von 3,58 Mhz erfolgt, was im Gegensatz zum
0 Schreiben mit 3,58 MHz und Lesen mit 1*6 MHz während
der Aufzeichnung steht.
Gemäß einem wesentlichen Merkmal des anhand des Blockschaltbildes nach Fig. 1 beschriebenen Gerätes erfolgt
die Tastung des analogen Farbfernsehsignals durch den Analog-Digital-Wandler 36 mit einer Folgefrequenz von
drei Tastwerten pro Hilfsträgerperiode, was für das
13006 1 /OSOS rf
NTSC-System gleich einer Folgefrequenz von etwa 10,7 MHz
ist. Die Tastung wird dabei durch ein über die Leitung 46 aufgenommenes Taktsignal gesteuert. Gemäß Fig. 22,
welche eine einzige Periode des Hilfsträgers zeigt, wird das Fernsehsignal in Phasenlagen relativ zum Phasen-Nulldurchgangspunkt,
nämlich im Phasenpunkt 120° und 240° der Farbsynchronsignal-Zeit getastet. Die
zeitliche Lage der Tastung wird so gesteuert, daß die Tastwerte im Fernsehsignal an Stellen erhalten werden,
welche relativ zur Phase des Farbsynchronsignals, das im aufzuzeichnenden Signal enthalten ist, genau definiert
ist. Auf diese Weise kann die nachfolgende Aufzeichnung und Wiedergabe so durchgeführt werden, daß die Phasenverschiebung
des Hilfsträgers die Operation des Gerätes im Sinne einer zuverlässigen Wiedergewinnung der Farbfernsehsignal-
information nicht komplizierter macht. Wie oben bereits ausgeführt, ist die Phase des Farbhilfsträgers
in dieser Hinsicht in einem zusammengesetzten NTSC-Videosignal nicht auf den Horizontalsynchron-Impuls
synchronisiert. Die Taktgenerator- und Farbsynchronsignal-Speicherschaltung 42 wirkt mit dem Analog-Digital-Wandler
3 6 in der Weise zusammen, daß eine genaue Taktung durchgeführt wird, welche mit dem Hilfsträger
in der Weise synchron ist, daß die Tastwerte relativ zum Farbhilfsträger genau in den Phasenpunkten 0,
120° und 240° gewonnen werden. Das Taktsignal, das die Tastzeit des analogen Farbfernsehsignals steuert, ist
so in der Phase justiert, daß die Tastung immer in den vorgenannten Phasenpunkten erfolgt. Wie im folgenden noch
beschrieben wird, kann die Schaltung 42 in dem Fall, daß ein "wildes Schalten" auftritt, wobei die Eingangsleitung
30 von einer Quelle für Farbfernsehsignale auf eine andere unsynchronisierte Quelle umgeschaltet wird, welche ein
Signal mit einer radikal anderen Hilfsträgerphase liefert,
die Tastung schnell neu in der Phase festlegen, so daß die Tastwerte wie beschrieben genau in den Phasenpunkten
=, 120° und 240° gewonnen werden.
130051/0508 1M
Um die Phasenjustierung des Tasttaktes so durchzuführen,
daß die gewünschte zeitliche Beziehung der Tastung relativ zum Farbsynchronsignal erhalten bleibt, ist die
Schaltung gemäß dem Blockschaltbild nach Fig. 11 vorgesehen, aus der die generelle Wirkungsweise der Taktgenerator-
und Farbsynchronsignal-Speicherschaltung 42 in Verbindung mit dem Analog-Digital-Wandler 36 ersichtlich ist.
Nachdem der Analog-Digital-Wandler 36 die Fernsehsignalinformation
getastet hat und die erhaltenen Tastwerte in digitale Wörter mit 8 Bit kodiert sind, werden die
digitalen Tastwerte auf eine Leitung 220 gegeben, welche auf ein Farbsynchrondaten-Gatter 220 geführt ist. Dieses
Gatter wird über eine GatterSteuerleitung 224 so gesteuert,
daß die Tastwerte der Farbsynchronsignal-Perioden auf die Leitung 226 getastet werden, um entweder auf einen
ersten Farbsynchronsignal-Speicher 228 oder einen zweiten Farbsynchronsignal-Speicher 230 gegeben zu werden. Der
erste Farbsynchronsignal-Speicher 228 dient zur Aufnahme und Speicherung der fünf Perioden des Farbsynchronsignals
repräsentierenden Tastwerte, wobei diese Daten zur Erzeugung eines Taktes mit 3,58 MHz benutzt werden, welcher
auf das Farbsynchronsignal und damit auf das für die Aufzeichnung zu verarbeitende Eingangssignal phasensynchronisiert
ist. Die Farbsynchronsignal-Daten werden unter Ausnutzung eines über die Leitung 44 beispielsweise von der
Stations-Referenz gelieferten Referenz-Taktsignals in den ersten' Farbsynchronsignal-Speicher 228 getaktet. Die einzigen
Anforderungen an diesen Takt bestehen darin, daß er ein phasenstabiles Taktsignal ist und in der Frequenz relativ
zum Farbhilfsträger des Eingangsfernsehsignals stabil ist. Das Ausgangssignal des Farbsynchronsignal-Speichers
228 wird auf eine Leitung 234 geliefert, welche auf einen Phasenschieber 236 geführt ist. Dieser Phasenschieber
steuert die Phasenverschiebung der erzeugten Taktsignale, welche für das hier beschriebene Gerät Folgefrequenzen
von 3,58 MHz und 10,7 MHz besitzen. Diese Taktsignale
werden auf Leitungen 238 und 239 gegeben und die-
1300S1/0508 *
nen zur Steuerung der Tastung des Eingangssignals sowie
zur Taktung der resultierenden Daten in die RAMs 1-4 während der Aufzeichnungsoperation.
Der zweite Farbsynchronsignal-Speicher 230 dient ebenfalls zur Aufnahme und Speicherung der einige Perioden
des Farbsynchronsignals repräsentierenden Tastwerte unter Verwendung des abgeleiteten Taktes auf der Leitung 238
zwecks Erzeugung und Speicherung der Farbsynchronsignal-Tastwerte.
Das Signal vom zweiten Farbsynchronsignal-Speicher 230 wird über eine Leitung 240 auf eine Nulldurchgangsdetektor-
und Fehlerkorrekturschaltung 242 gegeben, welche die Tastwerte des Farbsynchronsignals
prüft und festlegt, ob der Nullphasen-Tastwert tatsächlieh
im Nulldurchgangspunkt des Farbsynchronsignals auftritt und ob die anderen während der Farbsynchronsignal-Periode
gewonnenen Tastwerte entsprechend richtig gewonnen wurden. Ist ein Fehler in der Stelle der Tastpunkte
vorhanden, so erscheint er als Signal auf einer Leitung 244, welche auf den Phasenschieber 236 und einen Grenzendetektor
246 geführt ist; Der Grenzendetektor 246 bestimmt den Betrag des Fehlers, welcher in den tatsächlichen
Tastpunkten vorhanden ist, im Vergleich zu den gewünschten Tastpunkten. Liegt dieser Fehler außerhalb einer
vorgegebenen Grenze, so gibt der Grenzendetektor einen Befehl auf eine Leitung 248, wodurch sich der erste
Farbsynchronsignal-Speicher 238 selbst auffrischt, d.h., er speichert einen neuen Satz von Tastwerten aus dem ankommenden
Farbsynchronsignal auf der Leitung 226. Der 0 neue Satz von Farbsynchronperioden-Tastwerten wird vom
Analog-Digital-Wandler 36 dadurch erhalten, daß das ankommende Farbsynchronsignal in durch den Referenztakt
festgelegten Zeitpunkten getastet wird. In Zeitpunkten, die von dem Auffrischen des ersten Farbsynchronsignal-Speichers
238 verschieden sind, wird der Analog-Digital-Wandler 36 durch das abgeleitete Taktsignal mit 10,7 MHz
auf der Leitung 239 getastet. Am Ausgang der Nulldurch-
130051/0508
gangsdetektor- und Fehlerkorrekturschaltung 242 wird
auch ein Signal für den Phasenschieber 236 zu einer derartigen neuerlichen Festlegung der Phase der Taktsignale
auf der Leitung 234 geliefert, so daß die abgeleiteten Aufzeichnungstaktsignale auf den Leitungen 238
und 239 die richtige Phase besitzen und damit möglicherweise auftretende langsame oder geringfügige Drifterscheinungen
der Tastphasenpunkte zu korrigieren.
Es ist darauf hinzuweisen, daß die im Blockschaltbild
nach Fig. 11 dargestellte Schaltung speziell zur Verwendung in Verbindung mit einem Farbfernseh-Informationssignal
geeignet ist, das Farbsynchronsignal-Perioden besitzt,
welche als Zeitbasis-Synchronkomponente des Informationssignals wirken. Die Schaltung nach Fig. 11 kann jedoch
auch verwendet werden, um ein phasenjustiertes Taktsignal zur Tastung anderer Typen von Informationssignalen zu erzeugen,
vorausgesetzt, daß diese Signale periodisch auftretende Intervalle einer Zeitbasis-Synchronkomponente
besitzen. Es ist weiterhin darauf hinzuweisen, daß bei Verwendung der PhasenJustierungsschaltung in einem Gerät,
in dem langsame oder geringfügige Driftxfirkungen in der
Phase nicht speziell kritisch sind, der Aspekt ihrer Wirkungsweise der Phasenverschiebung durch den Phasenschieber
236 nicht notwendig ist. In einem derartigen Fall braucht lediglich eine Auffrischung des ersten Farbsynchronsignal-Speichers
durchgeführt zu werden, wenn der Phasenfehler eine vorgegebene Grenze überschreitet» Wird
andererseits die Phasenjustierungsschaltung in einem Gerät verwendet, bei dem selten schnell® oder große Phasenänderungen
auftreten, so kann der Phasenschieber 236 verwendet werden, um die Korrekturen der langsamen oder
geringfügigen Drifterscheinungen durchzuführen, wobei die Schaltung den Grenzendetektor 246 zur Auffrischung des
Farbsynchronsignal-Speichers 238 nicht zu enthalten braucht.
130051/05
Die Fehlerkorrektursignale auf der Leitung 244 dienen
zur Steuerung des Phasenschiebers 236 zwecks Korrektur langsamer mittlerer Fehler bei der Tastung des
Signals relativ zu den genauen gewünschten Tastpunkten, wobei der Phasenschieber 236 nicht im Sinne von Korrekturen
großer schneller Fehler arbeitet, welche außerhalb der durch den Grenzendetektor 246 erfaßten vorgegebenen
Grenze liegen. Große Änderungen in der Phase des Farbsynchronsignals beispielsweise als Folge eines
wilden Schaltens, werden durch die Wirkung des Grenzendetektors 246 korrigiert, welcher einen Befehl auf die
Leitung 248 liefert, wodurch der erste Farbsynchronsignal-Speicher 238 eine neue Folge von Referenz-Tastwerten
zur Erzeugung der auf den Leitungen 234 und 239 erscheinenden Aufzeichnungstaktsignale aufnimmt.
Ein wesentliches Merkmal der Phasenschieber-Schaltungsanordnung
nach Figur 11 ist in der Wechselwirkung der beiden Farbsynchronsignal-Speicher 228 und 230 sowie in der
Fähigkeit der Schaltungsanordnung zur schnellen Korrektur von möglicherweise vorhandenen Fehlern zu sehen. In dieser
Hinsicht ist die Wirkungsweise des ersten Farbsynchronsignal-Speichers
228 so, daß er 5 Perioden des Farbsynchronsignals aufnimmt und diese Information unter
Ausnutzung des stabilen Referenztaktes auf der Leitung 44 zur Einschreibung der Farbsynchronsignal-Tastwerte
in den Farbsynchronsignal-Speicher unbegrenzt speichert. Das Taktsignal mit 3,58 MHz, das aus den im Farbsynchronsignal-Speicher
228 gespeicherten Farbsynchronsignal-Tastwerten gewonnen wird, wird durch den Analog-Digital-Wandler
36 zur Tastung des Eingangs-Fernsehsignals ausgenutzt. Der erste Farbsynchronsignal-Speicher 228 wird
dabei nicht in jeder Zeile oder sogar jeder zweiten Zeile aufgefrischt, sondern unbegrenzt gehalten, bis die Phase
des Farbsynchronsignals auf der Leitung 226 als außerhalb der vorgegebenen Grenzen liegend bestimmt ist. Die
Wirkungsweise der Schaltung ist derart, daß die Färb-
130051/0508 ~.^
synchronsignal-Perioden nicht gleichzeitig in die beiden Farbsynchronsignal-Speicher 228 und 23 0 eingeschrieben
werden. Erhält der erste Farbsynchronsignal-Speicher 228 einen Befehl zur Speicherung der Tastwerte des Farb-Synchronsignals,
so wird der Farbsynchronsignal-Speicher 23 0 für die Speicherung der Tastwerte gesperrt, bis die
nächstfolgende Horizontalzeile des Farbsynchronsignals auftritt. Der Referenztakt wird zur Tastung des Farbsynchronsignals
im Analog-Digital-Wandler 36 sowie zur Speicherung der Farbsynchronsignal-Tastwerte im ersten
Farbsynchronsignal-Speicher 238 ausgenutzt. Der abgeleitete Ausgangstakt mit 10,7 MHz auf der Leitung 239 wird
zur Tastung des Farbsynchronsignals im Analog-Digital-Wandler 36 sowie zur Speicherung der Farbsynchronsignal-Tastwerte
im zweiten Farbsynchronsignal-Speicher 230 ausgenutzt. Ändert sich die Phase des ankommenden Farbsynchronsignals
von Zeile zu Zeile um einen Betrag, welcher außerhalb der vorgegebenen Grenzen liegt, so ist die
Sequenz die folgende: Unter Ausnutzung des Referenztaktes mit 1,7 MHz wird das Farbsynchronsignal einer
Fernsehzeile getastet und der erste Farbsynchronsignal-Speicher 228 aufgefrischt und es werden unter Ausnutzung
des abgeleiteten Taktes mit 10,7 MHz auf der Leitung 239 das Farbsynchronsignal der nächsten oder zweiten Fernsehzeile
getastet und die Farbsynchronsignal-Tastwerte im zweiten Farbsynchronsignal'-Speicher 230 gespeichert.
Lag die Phase des Farbsynchronsignals auf der zweiten Zeile außerhalb der vorgegebenen Fehlergrenze vom Farbsynchronsignal
der ersten Zeile, so bewirkt ein neuer Befehl, daß sich der erste Farbsynchronsignal-Speicher 228
auf der dritten Fernsehzeile selbst auffrischt, wodurch ein anderer Phasentakt auf der Leitung 239 erzeugt wird,
welcher zur Tastung des Farbsynchronsignals der vierten Fernsehzeile und zur Speicherung der Tastwerte im zweiten
Farbsynchronsignal-Speicher 230 ausgenutzt wird. Wenn sich die Phase des ankommenden Farbsynchronsignals auf der Leitung
226 festlegt und relativ konstant ist, so daß sie
130051/0S08
-y-
nicht mehr außerhalb der vorgegebenen Phasenfehlergrenzen liegt, so wird der erste Farbsynchronsignal-Speicher
228 nicht aufgefrischt, wobei geringfügige Phasenkorrekturen durch die Nulldurchgangsdetektor- und Fehlerkorrekturschaltung.
242 unter Abgabe von Fehlerkorrektursignalen über die Leitung 244 zum Phasenschieber 236 durchgeführt
werden.
Eine detaillierte Schaltungsanordnung, welche zur Durchführung der Operationen des Blockschaltbildes nach Fig.
verwendbar 1st, ist in den Fig. 19a und 19b dargestellt,
welche zusammen das elektrische Schaltbild für diese Schaltungsanordnung zeigen. Es ist jedoch darauf hinzuweisen,
daß sowohl das Farbsynchrondaten-Gatter als auch der Taktgenerator des ersten Farbsynchronsignal-Speichers
228 nach Fig. 11 in diesem Schaltbild nicht im einzelnen
dargestellt sind, da diese identisch mit der in elektrischen Schaltbildern für die digitale Zeitbasis-Korrekturschaltungsanordnung
TBC-800 der Anmelderin dargestellten Schaltungen sind. Der Taktgenerator ist auf Zeichnungsblättern 1 und 2 mit der Nummer 1374028 im Katalog mit
der Nummer 7896382-02 vom Oktober 1975 für die Schaltungsanordnung TBC-800 dargestellt. Der Phasenschieber 236
ist lediglich nach einem "3,58 MHz-Filter" und vor einem "Tape 3,58 Limiter" gemäß Blatt 2 des Schaltbildes
Nr. 1374028 und die Horizontalleitung zwischen einer "Induktivität L30" und einem "Widerstand R101" eingefügt.
Da der Rest der Schaltungsanordnung nach diesem Schaltbild Rechtecksignale mit 3,58 und 10,7 MHz erzeugt, wird durch
die Phasenverschiebung, welche durch den Phasenschieber 236 durchgeführt wird, gleichzeitig sowohl die Phase dieser
beiden Signale justiert, welche zur Taktung des A/D-Wandlers 36 und für die Aufzeichnungstakte an anderen Stellen in
der Schaltungsanordnung ausgenutzt werden. Darüber hinaus ist der erste Farbsnychronsignal-Speicher 228 hier nicht
dargestellt, da er im wesentlichen identisch mit dem Farbsynchronsignal-Speicher
der Schaltungsanordnung TBC-800
130051/0508 jf
ist, der im Schaltbild mit der Nummer 1374044, Blatt 1 und 2 des Katalogs Nr. 7896382-02 vom ..Oktober 1975
dargestellt ist, wobei Blatt 2 des Schaltbildes zeigt, daß das Eingangswort mit 8 Bit auf Speicher A36 und
A37 mit wahlfreiem Zugriff gegeben wird, welche zur Speicherung von 15 Tastwerten dienen. Diese Tastwerte
umfassen 5 Perioden des Farbsynchronsignals/ welche durch
ihren Taktgenerator dazu ausgenutzt werden, einen Takt mit 3,58 MHz zu erzeugen, welcher synchron mit den gespeicherten
Tastwerten ist. Ein Farbsynchronsignal-Speicher-Steuersignal wird auf Eingänge 81 und 82 gegeben,
das durch einen Widerstand und einen Inverter läuft, wobei der Ausgang (Pin 12) eines Inverters A41
einen Farbsynchronsignal-Speicherbefehl mit einer H/2-Folgefrequenz und damit für jedes zweite Farbsynchronsignal
liefert, welcher auf eine Eingangsleitung 254 in Figur 19a gegeben wird. Dieser Farbsynchronsignal-Speicherbefehl
wird von dem im ersten Farbsynchronsignal-Speicher 228 ausgenutzten Befehl mittels Teilung durch
gewonnen. Der Farbsynchronsignal-Speicherbefehl bewirkt, daß der zweite Farbsynchronsignal-Speicher 230 unter Ausnutzung
des abgeleiteten Aufzeichnungstaktes mit 10,7 MHz, der über die Leitung 239 vom ersten Farbsynchronsignal-Speicher
228 empfangen wird, Tastwerte des Farbsynchronsignals lädt, was im folgenden noch genauer erläutert
wird. Wie anhand des Blockschaltbildes nach Fig. 11 erläutert wurde, wird für den Fall, daß der erste Farbsynchronsignal-Speicher
228 aufzufrischen ist, dann das Sperrsteuersignal für die neue Auffrischung auf der
Leitung 248 abgeschaltet, damit der Farbsynchronsignal-Speicher 228 ein Schreibfreigabesignal empfängt und damit
geladen wird. Dieses Sperrsteuersignal wird auf den Löscheingang eines mit A45 bezeichneten Flip-Flops im
unteren Teil auf Blatt 1 des Schaltbildes Nr. 1374044 gegeben, damit der durch Speicher A36 und A37 mit wahlfreiem
Zugriff gebildete Farbsynchronsignal-Speicher 15 neue Tastwerte laden kann, welche 5 Perioden des Farb-
1300S1/0S08 ■ V£
Synchronsignals umfassen.
Im Schaltungsanordnungsteil nach Fig. 19a werden die
abgeleiteten Aufzeichnungstakte mit 3,58 und 10,7 MHz von der Phasenverschiebungsschaltungsanordnung über die
Leitungen 238 und 239 aufgenommen, wodurch drei Tastwerte einer einzigen Periode des Farbsynchronsignals vom
Analog-Digital-Wandler 36, welche in Form von 8 Datenbits auf den Leitungen 226 erscheinen, im Speicher 230
mit wahlfreiem Zugriff gespeichert, welcher den zweiten Farbsynchronsignal-Speicher bildet. Generell mit 256
bezeichnete Flip-Flops takten das Farbsynchron-Speicherbefehlssignal auf der Leitung 254 mit dem abgeleiteten
Aufzeichnungstaktsignal mit 3,58 MHz, um den Nulldurchgangs-Tastwert zu identifizieren und solche Verzögerungen
zu realisieren, daß die drei Tastwerte der Farbsynchronsignal-Periode, welche in den Speicher eingeschrieben
werden, nicht am Beginn oder am Ende sondern in der Mitte des Farbsynchron-Tastintervalls genommen werden.
Während des Einschreibens der drei Farbsynchronsignal-Tastwerte in die Speicher 230 wird eine Adreßgenerator-Steuerschaltung
258 durch den über die Leitung 23 9 aufgenommenen, zeitlich neu festgelegten Takt mit 10,7 MHz
getaktet, um über' Ausgangsleitungen 260 Schreibadressensignale
zu liefern, wobei die Leitungen 260 mit Adreßleitungseingängen der Speicher 230 verbunden sind. Weiterhin
liefern die Flip-Flops 256 ein Gattersignal für ein NAND-Gatter 237, wobei dieses Gattersignal für ein Intervall
von drei 10 MHz-Taktperioden andauert, so daß das Gatter einen Schreibfreigabebefehl mit vergleichbarem
Intervall für die Speicher 230 liefert. Die Speicher sprechen auf diese Signale an, um drei aufeinanderfolgende
Farbsynchronsignal-Tastwerte mit einer Folgefrequenz von 10,7 MHz zu speichern. Nachdem die drei Tastwerte
der einzigen Synchronsignal-Periode in die Speicher eingeschrieben sind, schaltet die Adreßgenerator-Steuerschaltung
258 das NAND-Gatter 237 nach Erzeugung der letzten der
130051/0508 ^J.
drei Schreibadressen ab, wodurch die weitere Speicherung
von auf den Leitungen 226 vorhandenen Tastwerten verhindert wird.
Die gespeicherten Tastwerte werden sodann über Ausgangsleitungen 264 mit einer kleineren Folgefrequenz aus
dem Speicher ausgelesen und in einen Digital-Analog-Wandler 266 eingegeben. Dieser Wandler liefert als
Funktion dessen einen Wert auf eine Leitung 268, welche auf einen Multiplexerschalter 270 (Fig. 19b) geführt
ist, der die drei aufeinanderfolgend auftretenden Analogwerte von der Leitung 268 als Funktion von Adressensignalen,
welche durch einen Speicherlese-Adreßgenerator · 280 (Fig. 19a) auf Adreßleitungen 278 gegeben werden,
auf Leitungen 272, 274 und 276 gibt. Der Speicherlese-Adreßgenerator 280 liefert zusammen mit einer Anzahl von ·
monostabilen Multivibratoren, welche einen mit 282 bezeichneten getasteten Taktsignalgenerator bilden, Zeittakt-
und Leseadreßsignale, so daß jeder der drei aufeinanderfolgend
gespeicherten Tastwerte aus den Speichern 230 ausgelesen und auf Leitungen 264 gegeben wird. Die
durch den Wandler 266 gelieferten resultierenden Analogwerte werden sukzessive auf die entsprechenden Ausgangsleitungen
272, 274 und 276 (Fig. 19b) des Multiplexerschalters 270 gegeben. Die Ausgabe der Analogewerte auf
der Leitung 268 tritt in einer etwa 2 μβ gleichen Zeit
auf, wobei die durch die drei aufeinanderfolgenden Tastwerte repräsentierten aufeinanderfolgenden analogen
Spannungswerte entsprechende Kondensatoren 284, 286 und 288 aufladen, welche Tast- und Haltekreise für die Analogwerte
der drei Tastwerte bilden. Das Auslesen der gespeicherten drei Tastwerte der einzigen Farbsynchronsignal-Periode
wird durch das durch die Flip-Flops 256 gelieferte Steuersignal ausgelöst. Das Steuersignal aktiviert
einen monostabilen Multivibrator 241, wodurch das den Adreßgenerator 280 bildende Schieberegister Leitungen
278 und 279 aktiviert, um Leseadreßsignale auf ,.-.. *
130051/0508
%J
die Speicher 230 und den Multiplexerschalter 270 zu geben. Der Adreßgenerator 280 wird als Funktion des
Steuersignals gelöscht, um ein auf eine Leitung 285 gegebenes Sperrsignal abzuschalten, wobei die Leitung
285 auf die mit 282 bezeichnete Kette von monostabilen Multivibratoren geführt ist. Damit werden die monostabilen
Multivibratören wirksamgeschaltet, um Taktsignale zu erzeugen, welche auf einen Taktein'gang C1 des Adreßgenerators
280 gegeben werden. Der Adreßgenerator 280 aktiviert die Leitungen 278 und 279 durch Verschiebung
eines logischen Signals mit hohem Pegel (das aus seiner Löschung resultiert) sukzessive auf Ausgänge QA-QD
als Funktion der von der Kette von monostabilen Multivibratoren gelieferten Taktsignale. Der Adreßgenerator
280 arbeitet mit einem generell mit 281 bezeichneten Zeitverzögerungskreis 281 und dem Adreßgenerator 258
zusammen, um die richtige Sequenz von Leseadreßsignalen für die Speicher 23 0 zu liefern. Das durch den monostabilen
Multivibrator 256 gelieferte Steuersignal wird auf einen Ladeeingang des Adreßgenerators 258 gekoppelt,
wodurch dieser in einen Zustand geschaltet wird, bei dem er nicht auf das Taktsignal mit 10,7 MHz anspricht. Alle
Signale an Ausgängen A-C dieses Adreßgenerators 258 werden direkt auf die Ausgänge gekoppelt, welche an die Adreßleitungen
260 angekoppelt sind. Die auf den Multiplexerschalter 270 geführten Adreßleitungen 278 werden durch
den Adreßgenerator aktiviert, um die aufeinanderfolgend empfangenen Analogwerte der Tastwerte auf die richtige
Ausgangsleitung 272 - 276 zu bringen. Der Multiplexerschalter 270 wird zur übertragung der Analogwerte durch
Kopplung eines Taststeuersignals über eine Leitung 283 auf einen Sperreingang wirksamgeschaltet. Das Tastsignal
wird durch den monostabilen Multivibrator 282 derart erzeugt, daß es in einem vorgegebenen Intervall nach
jeder Aktivierung eines der Ausgänge QA-QD des Schieberegisters 280 auftritt, so daß der Analog-Digital-Wandler
266 ausreichend Zeit zur Verfügung hat, um jeden digi-
130051/0508
talen Tastwert in einen Analogwert zur Einspeisung in
den Multiplexerschalter 270 umzuwandeln, bevor der Schalter adressiert wird. Der Taktgenerator- und Farbsynchronsignal-Speicherschaltung
42 steht ein Horizontalzeilenintervall zur Verfügung, um Änderungen, welche in
den Lagen der Tastpunkte des Farbsynchronsignals auftreten können, zu erfassen und zu korrigieren. Daher ist der
monostabile Multivibrator 282 so ausgelegt, daß die Taktimpulse für den Adreßgenerator 280 und das Taststeuersignal
für den Multiplexerschalter 270 während eines derartigen Fernsehzeilenintervalls geliefert werden, so
daß die neue Phaseneinstellung der Taktsignale, welche für die Tastung des folgenden Fernsehzeilenintervalls
verwendet werden, vor ihrem Ankommen am Eingang des Analog-Digital-Wandlers
36 durchgeführt wird. Die Beendigung der Auslesung der Tastwerte aus den Speichern 230
erfolgt durch Abschalten des monostabilen Taktgenerators 282 durch Aktivieren des Ausgangs QD des Schieberegister-Generators
280, nachdem die Sequenz von Leseadressen geliefert ist.
Der Wert des positivsten Tastwertes erscheint auf einer Ausgangsleistung 290 eines Operationsverstärkers 292,
während der Wert des negativsten Tastwerts auf einer Ausgangsleistung 294 eines Operationsverstärkers 296
erscheint. Der Analogwert für den Nulldurchgangs-Tastwert
erscheint auf einer Leitung 298, welche die Ausgangsleitung eines Operationsverstärkers 300 bildet. Der positivste
und der negativste Wert auf der Leitung 290 bzw. auf der Leitung 294 werden dadurch arithmetisch voneinander
subtrahiert, daß sie über Widerstände 302 und 304 miteinander gekoppelt werden, wobei die Differenz auf
einer Leitung 306 erscheint, die einen Eingang einer Vergleichsstufe 308 bildet, deren anderer Eingang an der
Leitung 298 liegt.
130051/0508
Die Art und Weise, in welcher der Nulldurchgangsdetektor 242 festlegt, ob die Tastwerte in den richtigen
Phasenpunkten, nämlich dem Nulldurchgangs-Phasenpunkt, dem 120°- und dem 240°-Phasenpunkt genommen werden,
kann anhand von Fig. 22 erläutert werden, welche die Tastpunkte in den Phasenpunkten 0, 120° und 240°
in bezug auf die durch eine ausgezogene Linie dargestellte einzige Periode des Farbsynchronsignals zeigt.
Durch Einspeisung des Analogwertes der drei Tastwerte in die Operationsverstärker 292, 296 und 300 erscheint
der Wert des positivsten Tastwertes, d.h., der 120°- Phasentastwert auf der Leitung 290 und der negative Tastwert
auf der Leitung 294. Wenn diese Werte arithmetisch voneinander subtrahiert werden, so ergibt sich eine Größe
Null, da ein Wert L1 gleich einem Wert L2 ist. Der Wert auf der Leitung 306 ist somit gleich Null, wenn die
Tastwerte in den genauen Phasenlagen 120° und 240° genommen werden. Entsprechend erscheint der Nulldurchgangswert
auf der Leitung 294, so daß die Vergleichsstufe Null mit Null vergleicht und daher keine Fehlerkorrektur-Gleichspannung
erzeugt.
Wird jedoch die Tastung nicht wie dargestellt in den genauen gewünschten Punkten durchgeführt, wie dies beispielsweise
durch eine gestrichelte Darstellung einer Periode eines Farbsynchronsignals in Fig. 22 angegeben
ist, so führt die Differenz zwischen Werten L3 und L4 zu einer Spannung auf der Leitung 306, welche auf die
Vergleichsstufe 308 gegeben wird. Auch der Nulldurchgangs-Tastwert hat im Gegensatz zu Null einen negativen Wert,
welcher auf den anderen Eingang der Vergleichsstufe gegeben wird. Auf einer Leitung 310 wird daher eine
resultierende Fehlerkorrektur-Gleichspannung erzeugt. Durch Ausnutzung einer oder mehrerer Kombinationen von
drei aufeinanderfolgenden Tastwerten kann daher eine Fehlerkorrekturspannung erzeugt werden, welche zur neuen
Phasenfestlegung des Taktes mit 3,58 MHz ausgenutzt wird.
130051/0508 ^y
• Λ ■
Dieser Takt wird zur Durchführung der tatsächlichen Tastung durch den Analog-Digital-Wandler 36 und zur
Steuerung anderer Schaltungskomponenten während der Aufzeichnungsoperation ausgenutzt. Die durch die Vergleichsstufe
308 auf der Ausgangsleitung 310 erzeugte Pehlerspannung wird sodann in einen Puffer-Operationsverstärker
312 eingegeben, wodurch auf der Leitung 244, Welche an einen monostabilen Multivibrator 316 angekoppelt
ist, ein Fehlerkorrektursignal geliefert wird.
Gemäß Figur 19b geht die Leitung 234 vom Taktgeneratorteil
der oben genannten Zeitbasis-Korrekturschaltungsanordnung Typ TBC-800 aus, wobei das Signal auf dieser
Leitung 234 eine analoge Spannung mit einer Frequenz von 3,58 MHz ist. Es wird auf eine Vergleichsstufe 318
gegeben, welche ein Rechtecksignal erzeugt, das auf einen monostabilen Multivibrator 320 gegeben wird. Dieser
stellt das Rechtecksignal in seiner Lage ein und gibt es auf einen monostabilen Multivibrator 316.
Die Fehlerspannung auf der Leitung 244 moduliert die Länge des Ausgangssignals des Multivibrators 316 auf
einer Leitung 324 und justiert damit die Phase des Signals mit 3,58 MHz. Dieses in der Phase justierte Signal
mit 3,58 MHz wird auf einen weiteren monostabilen Multivibrator 326 gegeben, welcher ein Rechtecksignal .
erzeugt. Nachfolgende, generell mit 327 bezeichnete Schaltungskomponenten
überführen das Rechtecksignal in ein sinusförmiges Signal auf einer Leitung 328, das durch
eine weitere Schaltung im Taktgeneratorteil der Schaltungsanordnung
TBC-800 wiederum in ein auf der Leitung 238 erscheinendes Rechtecksignal überführt wird. Es ist
zu bemerken, daß die Überführung eines Rechtecksignals in ein Sinussignal sowie der umgekehrte Vorgang in einfacher
Weise durchgeführt werden können. Der Grund, daß das Ausgangssignal des Multivibrators 326 in ein Sinussignal
überführt wird, ist darin zu sehen, daß der Taktgenerator das Sinussignal ausnützt, um ein synchronisier-
130051/0508
tes Signal mit 10,7 MHz im Referenz-Taktgeneratorteil
der Schaltungsanordnung TBC-800 zu erzeugen, wobei die Phasenverschiebung, welche durch den Phasenschieber
236 durchgeführt wird, gleichzeitig zu einer Phasenver-Schiebung der Signale mit 3,58 und 10,7 MHz führt.
Die auf der Leitung 310 erscheinende Fehlerspannung vom
Verstärker 308 wird weiterhin auf den Grenzendetektor 246 geführt, welcher die Spannungspegel überwacht und
auf einer Leitung 330 ein Signal liefert, das auf ein Flip-Flop 332 gegeben wird. Eine Ausgangsleitung 248 dieses
Flip-Flops ist auf den Schaltungsteil der Schaltungsanordnung TBC-800 geführt, welche die Funktion des ersten
Farbsynchronsignal-Speichers 228 steuert. Wenn die Leitung 248 auf tiefem Pegel liegt, so sperrt sie die
Einspeisung des Schreibfreigabesignals in den Farbsynchronsignal-Speicher, wodurch das Auffrischen des ersten
Farbsynchronsignal-Speichers 228 verhindert wird. Dies ist der Fall, wenn die Spannung auf der Leitung 310
in einer vorgegebenen Grenze liegt. Eine neue Folge von Tastwerten wird in den Farbsynchronsignal-Speicher
geladen, wenn die Leitung 248 aufgrund der Tatsache, daß die Spannung auf der Leitung 310 außerhalb der vorgegebenen
Grenze liegt, auf hohem Pegel liegt.
Wie oben ausgeführt, wird der zweite Farbsynchronsignal-Speicher 230 so gesteuert, daß er Tastwerte des Farbsynchronsignals
aufnimmt, welche jedem zweiten Horizontalzeilenintervall des Eingangs-Farbfernsehsignals zugeordnet
sind. Dies vereinfacht die zur Realisierung des zweiten Farbsynchronsignal-Speichers erforderliche Schaltung.
Der zweite Farbsynchronsignal-Speicher 230 kann jeddch so ausgelegt werden, daß er Tastwerte des Farbsynchronsignals,
welche jedem Horizontalzeilenintervall des Farbfernsehsignals zugeordnet sind, empfängt und
verarbeitet, um die Phase der auf den Leitungen 238 und 239 zur Durchführung der Tastung des Farbfernsehsignals
130051/0508 Λ
empfangenen Taktsignale zu korrigieren.
Hinsichtlich der digitalen Synchronirequenz, welche
durch den digitalen Synchronsequenzaddierer 40 zur Bildung des verarbeiteten Fernsehsignals mit dem
Videodatenintervall kombiniert wird, wie dies anhand des Blockschaltbildes nach Fig. 1 und den Zeittaktdiagrammen
nach Fig. 6 beschrieben wurde, wird nunmehr anhand des Blockschaltbildes nach Fig. 5 eine Schaltung zum Einfügen
der digitalen Synchronsequenz beschrieben.
Die digitalen Videodaten vom Analog-Digital-Wandler 36 werden in Form von 8 Folgen paralleler Digitalinformation
über die Leitungen 38 geführt, welche ihrerseits auf einen Satz von Eingängen eines 2-zu-1-Schalters
34"0 geführt sind. Über einen weiteren Satz von Eingängen
342 dieses Schalters wird die digitale Synchronsequenz zugeführt. Der Schalter 340 wählt entweder den Satz
von Eingangsleitungen 38 oder 342 aus und führt die Daten
von dem einen oder dem anderen Satz von Leitungen auf die Leitungen 48, welche auf die Schaltungen 50 und 52 geführt
sind. Der Schalter 340 wird durch ein Signal auf einer Leitung 344 gesteuert, welche ihrerseits durch einen
Taktsequenzgenerator 346 gesteuert wird. Der digitale Synchronsequenzaddierer 40 erhält ein zusammengesetztes
Synchronsignal über eine Leitung 348, welche von der Eingangsverarbeitungsschaltung 32 ausgeht. Das zusammengesetzte
Synchronsignal wird durch eine Synchronsignal-Abtrennschaltung 350 abgetrennt, welche das Vertikal-Synchronsignal
auf eine Leitung 352 und die Horizontalsynchronsignale auf eine Leitung 354 liefert. Diese abgetrennten
Signale werden auf eine Teilbild-Dekoder- und Logikschaltung 356 gegeben, während die Horizontal-Synchronsignale
auf eine Zähler- und Logikschaltung 358 mit einer Zählkapazität von 1050 sowie auf eine die Hilfsträgerphase
mit der Phase der Horizontalsynchronsignale
130051/0508 §>)
synchronisierende Synchronisationsschaltung 316 gegeben
werden.
Da die NTSC-Sequenz mit vier Teilbildern insgesamt 1050 Horizontalzeilen umfaßt, schaltet der auf die
Zähler- und Logikschaltung mit einer Zählkapazität von 1050 gegebene Horizontalsynchronimpuls diesen
derart wirksam/ daß er eindeutige Ausgangssignale auf Leitungen 364, 366, 368 und 370 gibt, welche der
ersten Zeile jedes Teilbildes entsprechen und welche auf die Teilbild-Dekoder- und Logikschaltung 356 gegeben
werden, so daß diese Signale auf eine BiIdidentifikations-Ausgangsleitung
372 sowie eine Teilbild identifikations-Ausgangsleitung 374 liefert. Diese Leitungen
sind auf eine porgrammierbare Festwertspeicherund Signalgeneratorschaltung 376 sowie auf die Zählerund
Logikschaltung 358 geführt. Die Leitung 370 von der Zähler- und Logikschaltung 358 ist auch auf die
Pestwertspeicher-und Signalgeneratorschaltung 376 geführt,
um den Beginn jeder NTSC-Sequenz mit 4 Teilbildern zu identifizieren. Ein Signal auf einer Leitung
375 wird in ein UND-Gatter 345 eingespeist, wodurch ein Steuersignal erzeugt wird, das um ein Horizontalzeilenintervall
verzögert und für die Dauer des aktiven Video intervalls wirksam ist. Dies führt zur Erzeugung eines
eindeutigen Digitalwortes, das zur ,Ausnutzung durch die Logik- und Servorückkopplungsschaltung 200 sukzessive
in jeder 1050. Zeile, d.h., in jedem vierten Teilbild in die Datenfolge eingefügt wird. Weiterhin sind 11 Leitungen
377 bis 379, welche die tatsächliche Horizontal-Videozeilenzahl der Zähler- und Logikschaltung 358 liefern,
auf die Festwertspeicher - und Signalgeneratorschaltung 76 geführt, um eine Einfügung in die Synchronsequenz
durchzuführen. Die Synchronisationsschaltung 360 synchronisiert die Hilfsträgerphase auf das Horizontalsynchronsignal
und liefert auf einer Leitung 378 einen Rücksetzimpuls, welcher eine Zähler- und program-
130051/0508
mierbare Festwertspeicher-Schaltung 380 zurücksetzt, wobei der Zählerteil dieser Schaltung einen Endzählwert
besitzt, welcher gleich der Anzahl der Hilfsträgerperioden in zwei Videozeilen ist. Es ist darauf
hinzuweisen, daß für ein NTSC-System in jeder Videozeile 227,5 Perioden des Hilfsträger^ mit 3,58 MHz
vorhanden sind. Die Zähler- und Festwertspeicher-Schaltung 380 erzeugt die grundlegenden Zeittaktsignale
zur Steuerung eines Adreßgenerators 382 sowie für den Taktsequenzgenerator 346, um die digitale Synchronsequenz
während des entsprechenden Teils des Horizontalintervalls in das digitale Farbfernsehsignal einzufügen,
wodurch das verarbeitete Farbfernsehsignal entsteht. Die Zähler- und Festwertspeicherschaltung 380 mit einer
Zählkapazität von 455 liefert auch Signale auf eine Leitung 384, welche festlegen, ob eine Zeile eine gerade
oder eine ungerade Fernsehzeile ist.'Die Leitung 384 ist an die Teilbild-Dekoder- und Logikschaltung 356,
an die Festwertspeicher- und Signalgeneratorschaltung 376 und an die Synchronisationsschaltung 360 angekoppelt.
Die Zähler- und Festwertspeicher-Schaltung 380 liefert weiterhin Taktsequenzsignale auf eine Leitung 385,
Synchronwort-Steuersignale auf eine Leitung 386 und ein Sequenzende-Signal auf eine Leitung 387. Mittels
dieser Signale wird die Funktion des Taktsequenzgenerators 346 gesteuert. Weiterhin erzeugt die Zähler- und
Festwertspeicher-Schaltung 380 ein Fenstersignal von einer Hilfsträgerperiode auf einer Leitung 388, welche
auf die zur Synchronisation der Hilfsträgerphase mit dem Horizontalsynchronsignal dienende Synchronisationsschaltung 360 geführt ist. Die Zähler- und Festwertspeicher-Schaltung
380 liefert weiterhin verschiedene auf 3,58 MHz bezogene Steuersignale für die Taktgenerator-
und Schalterschaltung 196, um unter Ausnutzung des Aufzeichnungstaktsignals
mit 3,58 MHz, das von der anhand des Blockschaltbildes nach Fig. 11 erläuterten Taktgenerator-
und Farbsynchronsignal-Speicherschaltung 42
130051/0508
abgeleitet wird, den Aufzeichnungstakt mit 3,58 MHz für RAM 1 bis RAM 4 zu liefern. Die Zähler- und Festwertspeicher-Schaltung
380 steuert den Adreßgenerator bzw. Adreßzähler 382, welcher über Leitungen 390 die
Festwertspeicher- und Signalgeneratorschaltung 376 adressiert. Diese Schaltung 376 erzeugt die Sequenzen
ID 1 und ID 2 in der zehnten und zwölften Periode (in der in Rede stehenden Schaltung mit Nr. 9 und 11 bezeichnet)
der digitalen Synchronsequenz sowie die in der elften Periode enthaltene Bildlageinformation Darüber
hinaus erzeugt sie die binärkodierte Ziffer 5, welche in der in den ersten neuen Perioden der Synchronsequenz
enthaltenen "005"-Taktsequenz ausgenutzt wird. Die vorstehenden Sachverhalte sind auch bereits anhand
von Fig.6 erläutert worden. Die Erzeugung der 005-Sequenz erfolgt durch die Festwertspeicher- und Signalgeneratorschaltung
376 zusammen mit dem Taktsequenzgenerator 346, wobei der letztere Nullen in geeigneten
Zeitpunkten erzeugt, während die Festwertspeicher- und Signalgeneratorschaltung 376 die Ziffer 5 dort erzeugt,
wo sie eingesetzt werden soll. Wie aus den Ausführungen zur Festwertspeicher- und Signalgeneratorschaltung 376
folgt, kann diese auch im Bedarfsfall zur Erzeugung der gesamten "005"-Sequenz benutzt werden.
Eine spezielle Schaltung zur Realisierung des Blockschaltbildes nach Figur 12 ist in den Figuren 20a - 20g
dargestellt, die jeweils einen Schaltungsteil zur Realisierung eines oder mehrerer Blöcke nach Fig. 12 zeigen,
wobei diese Schaltungsteile mit den dargestellten Leitungen zwischen den Blöcken miteinander gekoppelt sind.
Weiterhin sind die speziell in Figur 20 dargestellten Schaltungsteile mit ihrer Figurennummer am entsprechenden
Block in Fig. 12 angegeben. Die Wirkungsweise der Schaltungsanordnung wird nun anhand der speziellen
Schaltbilder im einzelnen erläutert.
130051/0508 ^,
-yf-
Gemäß Figur 20a wird das zusammengesetzte Synchronsignal über die Eingangsleitungen 348 eingespeist und
dient zur Triggerung eines monostabilen Multivibrators 400 mit komplementären Ausgangssignalen auf Leitungen
354, welche das Horizontal-Folgefrequenzsignal bzw. das Horizontalsynchronsignal liefern. Weiterhin wird
das zusammengesetzte Synchronsignal auch in einen mit 402 bezeichneten Vertikal-Synchronintegrator eingespeist,
welcher mit einem Vertikal-Synchronzähler 404 gekoppelt ist, über dessen Ausgangsleitung 352 beim vierten Breitenimpuls
des Vertikalsynchronsxgnals ein Vertikalsynchronsignal erzeugt wird.
Gemäß Fig. 20b werden die Vertikalsynchron- und Horizontal-Folgefrequenzsignale
über die Leitungen 352 und 354 zusammen mit dem Informationssignal für gerade oder
ungerade Zeilen auf der Leitung 384 in einen Video-Teilbilddecoder 408 eingespeist, welcher ein Paar von
Flip-Flops 410 enthält, deren Ausgangsleitungen an generell
mit 412 bezeichnete logische Gatter angekoppelt sind. Diese Gatter liefern eine Steuerinformation, welche
die vier Teilbilder einer NTSC-Sequenz identifizieren, wobei die Ausgänge dieser Gatter während vorgegebener
Zeilen jedes der Teilbilder für einen kurzen Impuls von 2 μπι wahr sind. Die Ausgangs signale der logischen
Gatter 412 werden auf einen weiteren Satz von NAND-Gattern 414 gekoppelt, welche zusammen mit den Leitungen
364, 366, 368 und 370 von der Zähler- und Logikschaltung 358 mit einer Zählkapazität von 1050 die Steuerung erzeugen
und .damit sicherstellen, daß die Information synchronisiert ist. Die logischen Gatter 414 bewirken
selektiv entweder ein Löschen oder ein Vorsetzen der Flip-Flops 416 und 418, auf deren Ausgangsleitungen
und 374 die Bild- und die Teilbild-Identifikationsinformation für die Festwertspeicher- und Signalgeneratorschaltung
376 geliefert wird. Die Schaltungsanordnung nach Fig. 20b erzeugt weiterhin die Bitladezahlen sowie
130051/0508 JtV
ein Videoladesignal auf den Leitungen 375, welche auf die Zähler- und Logikschaltung 358 gegeben werden.
Hinsichtlich der in Fig. 20c dargestellten Zähler- und
Logikschaltung sind die Bild- und Halbbildinformations-Leitungen
372 und 374 und die Horizontal-Synchrontaktleitung 354 zusammen mit den Videolade- und Bitladeleitungen
375 auf einen Zähler 422 mit einer Zählkapazität von 1050 geführt, dessen Ausgangsleitungen 424
auf eine generell mit 426 bezeichnete Logikschaltung geführt sind. Die gesamten 12 Leitungen des Zählers,
welche die Leitungen 377 für die 6 höchstwertigen Bits und die Leitungen 379 für die 6 geringstwertigen Bits
umfassen, sind auf 4:1-Schalter gekoppelt, welche zum Schaltungsteil nach Pig. 2Of gehören, was im folgenden
noch genauer erläutert wird. Die Logikschaltung 426 besitzt 4 Leitungen 427, welche mit Flip-Flops in Form
von integrierten Schaltkreisen gekoppelt sind. Die auf den Leitungen 427 geführten Signale werden durch die
Flip-Flops 428 getaktet und erzeugen die Signale auf den Leitungen 364, 366, 368 und 370, welche die Horizontalzeilen
788, 263, 526 und 1051 repräsentieren. Bei diesen Zeilen handelt es sich um die ersten Zeilen jedes
Teilbildes in einer NTSC-Sequenz mit 4 Teilbildern.
Die Flip-Flops 428 takten lediglich die Signale von der Logikschaltung 426 als Funktion der Horizontal-Folgefrequenz
neu, wobei diese Folgefrequenz von einem monostabilen Multivibrator 432 auf eine Leitung 430 geliefert
werden. Der monostabile Multivibrator 432 wird dabei durch dae horizontalfrequente Signal auf der
Leitung 354 getriggert. Die Ausgangssignale auf den Leitungen 364, 366, 368 und 370 werden lediglich für die
Dauer des Auftretens der entsprechenden Zeile wahrgehalten. Die Leitung 370 ist weiterhin auf einen monostabilen
Multivibrator 436 geführt, dessen Ausgangsleitung 438 auf ein NAND-Gatter 440 geführt ist, das durch das
Signal auf der Videoladeleitung 375 wirksamgeschaltet
130051/0508
Jf
wird. Dadurch wird der Zähler rückgesetzt bzw. neu geladen, wenn er seine Endzählung von 1050 erreicht hat.
Bei der in Fig. 2Od dargestellten Zähler- und Festwertspeicher-Schaltung
380 wird ein Rücksetzimpuls auf der Leitung 378 in einen Zähler 450 eingespeist, welcher
eine Zählkapazität von 455 besitzt und welcher durch einen Rücksetzimpuls rückgesetzt wird, der unter Festlegung
durch die Synchronisationsschaltung 360 auf die richtige ungerade Zeile synchronisiert ist. Der Zähler
450 wird durch einen Aufzeichnungstakt mit 3,58 MHz auf
der Leitung 238 getaktet, wobei Ausgangsleitungen 452 dieses Zählers einen programmierbaren Festwertspeicher
454 mit Ausgangsleitungen 456, 458, 460 und 462 steuern.
Auf diesen Ausgangsleitungen werden wahre Signale in den richtigen Adressen als Funktion des Programms
im Speicher in den durch die Signale vom Zähler auf den Leitungen 452 festgelegten Adressen erzeugt. Die Signale
auf den Ausgangsleitungen des programmierbaren Festwertspeichers 454 werden durch Flip-Flops 464 getaktet,
wodurch Signale auf Ausgangsleitungen 466, 468, 386,
472, 385 und 388 erzeugt werden, welche an verschiedene Stellen der Schaltungsanordnung einschließlich des Taktsequenzgenerators
346, sowie der Festwertspeicher- und Signalgeneratorschaltungen 376/ des Adreßgenerators
382 und der Synchronisationsschaltung 360 geführt sind. Speziell wird über die Leitung 456 vom programmierbaren
Festwertspeicher 454 ein Ladeimpuls geliefert, welcher durch die Flip-Flops 464 getaktet wird, wobei die Q-Ausgangsleitung
466 ein Ladesteuersignal zum Zähler 450 liefert, während die Q~Ausgangsleitung 468 ein zweites
D-Flip-Flop 476 taktet, das eine Gerade- oder Ungerade-Indentifikationsinformation
für eine spezielle Fernsehzeile auf Ausgangsleitungen 384 und 478 liefert.
Die Leitung 478 ist auf einen Adreßeingang des Zählers 450 rückgeführt, wodurch dieser so gestellt wird, daß
1-30051/0508 v >
er in aufeinanderfolgenden Fernsehzeilen abwechselnd die Zahl 246 und 247 lädt, so daß am Ende von zwei Zeilen
der Zählwert von 455 erzeugt wird, welcher der Gesamtzahl der in zwei Fernsehzeilen auftretenden gesamten
Hilfsträgerperioden" entspricht. Die vom programmierbaren
Festwertspeicher 454 abgehende Leitung 458 wird durch das D-Flip-Flop 464 getaktet, wodurch ein Taktsequenzsignal
auf der Leitung 385 erzeugt wird. Die Leitung vom Ausgang Q ist auf einen monostabilen Multivibrator
480 und ein D-Flip-Flop 482 geführt, wobei auf einer Leitung 387 ein Sequenzendesignal erzeugt wird,
das in den Taktsequenzgenerator 346 eingespeist wird. Die vom programmierbaren Festwertspeicher 454 abgehende
Leitung 460 wird durch das Flip-Flop 464 getaktet, wodurch ein Synchronwort-Steuersignal auf der Leitung
erzeugt wird, das in den Taktsequenzgenerator 346 sowie in den die Festwertspeicher- und Signalgeneratorschaltung
376 steuernden Adreßgenerator 382 eingespeist wird. Die Ausgangsleitung 462 des programmierbaren Festwert-Speichers
454 wird durch das Flip-Flop 464 getastet, wodurch ein Fenstersignal einer Hilfsträgerperiode auf
der Leitung 388'erzeugt wird, das in die Synchronisations
schaltung 36 0 eingespeist wird.
Gemäß Figur 2Of wird die Bild- und Teilbildinformation auf den Leitungen 372 und 374 in die Festwertspeicherund
Signalgeneratorschaltung 376 eingespeist, wobei das Signal auf der Leitung 384 festlegt, ob eine Fernsehzeile
eine gerade oder ungerade numerierte Zeile ist, wobei diese Information in drei Adressen der Festwertspeicher- und Signalgenerator-Schaltung 376 eingegeben
wird. Weitere Adreßinformation wird durch einen Sequenzadreßgenerator
480 erzeugt, welcher durch den Takt mit 3,58 MHz auf der Leitung 238 getaktet und durch das
Synchronwort-Steuersignal auf der Leitung 386 gelöscht wird. Ausgangsleitungen 482 des Adreßgenerators bzw.
Adreßzählers 480 sind auf vier Adreßeingänge der Fest-
130051/0508 /Y
wertspeicher- und Signalgeneratorschaltung 376 geführt.
Ein durch die Leitung für den Zählwert 1050 erzeugtes Signal wird über die Leitung 370 sowie
zwei monostabile Multivibratoren 483 und 484 auf eine Leitung 486 gekoppelt, welche ebenfalls auf einen der
Adreßeingänge der Festwertspeicher- und Signalgeneratorschaltung 376 gekoppelt ist. Der erste Multivibrator
483 verzögert die Triggerung des zweiten Multivibrators 484, bis das Horizontalaustastintervall beendet
ist. Sodann liefert der Multivibrator ein aktives Signal auf die Leitung 486 für eine Periode, welche dem
Videointervall entspricht. Dies führt zur Erzeugung eines eindeutigen Wortes durch die Festwertspeicherund
Signalgeneratorschaltung 376, das während des aktiven Videoteils für eine Zeile von jeweils 4 Teilbildern
in die Datenfolge eingesetzt wird, um durch das Servosystem zur Realisierung einer Vertikalsynchroninformation
ausgenutzt zu werden. Die Ausgangsinformation der Festwertspeicher- und Signalgeneratorschaltung 376 entsteht
auf Leitungen 488, welche über D-Flip-Flops 490 getakt werden, um 8 Bits an Information auf Leitungen
341 zu erzeugen, welche auf einen 4:1-Schalter 491 gekoppelt
sind.
Die von der Festwertspeicher- und Signalgeneratorschaltung
376 gelieferte Information enthält die ID 1- und ID 2-Information in der 10. und 12. Periodenstelle der
12 Periodensequenz sowie die Bild- und Teilbildinformation
in der 11. Periode. In diesem Zusammenhang ist in ungeraden Fernsehzeilen die ID 1-Information die
binärkodierte Dezimalzahl 2 und die ID 2-Information die binärkodierte Dezimalzahl 10. Entsprechend ist für
gerade Gernsehzeilen die ID 1-Information die binärkodierte Dezimalzahl 20 und die ID 2-Information die
binärkodierte Dezimalzahl 40. Die Bildlageninformation identifiziert das Bild, und zwar das erste oder das
zweite Bild der NTSC-Sequenz sowie das erste oder zweite
130051/0508 r^
Teilbild dieser Sequenz. Durch Ausnutzung sowohl der Bild- als auch der Teilbildinformation kann das spezielle
Teilbild der Sequenz mit 4 Teilbildern auf der Basis von Zeile zu Zeile bestimmt werden. Wie oben
bereits ausgeführt, wird die Horizontalzeilenzahl der Zeilen für eine volle Sequenz mit 4 Teilbildern
(oder eine volle Sequenz mit 8 Teilbildern für das PAL- oder SECAM-System) vorzugsweise in die 11. Periode
der digitalen Synchronsequenz eingefügt, was durch selektive Betätigung des 4:1-Schalters 491 durchgeführt wird.
In diesem Zusammenhang werden die Daten von der Festwertspeicher- und Signalgeneratorschaltung 376 über die
Leitungen 341 und die Schalter 491 geführt. Dies ist lediglich während der 11. Periode, wenn die Bildlageinformation
erzeugt wird, nicht der Fall. Der Vorgang erfolgt durch selektive Steuerung der Schalter 491,
um die Daten selektiv von nicht dargestellten.Schaltungen
für das Wort A von Leitungen 377, für das Wort B von Leitungen 379 und für das Wort C von Eingangsleitungen
371 durchzuschalten.
Zur Steuerung der Umschaltung der Schalter 491 wird das Taktsequenzsignal auf der Leitung 385 zur Triggerung
eines monostabilen Multivibrators 493 am Ende der Taktsequenz, d.h., am Ende der ersten 9 Perioden der in
Fig. 6(2) dargestellten Synchronsequenz ausgenutzt. Der monostabile Multivibrator 493 erzeugt eine Verzögerung,
welche einer Periode der Sequenz, speziell der die ID 1-Information enthaltenden Periode gleich ist,
wonach ein zweiter monostabiler Multivibrator 497 getriggert wird, welcher auf einer Leitung 499 einen Impuls
mit der Dauer 1 Periode erzeugt, der seinerseits Flip-Flops 501 und 503 steuert. Dies dient zur Synchronisation
der Adressensteuersignale auf Leitungen 505 und 507, welche mit den Eingangsdaten auf die Schalter
geführt sind. Die mit ihren Ausgangsleitungen 505 und 507 auf die 4:1-Schalter 491 geführten Flip-Flops 501
130051/0508 jf§
und 503 erzeugen die Adressen zur sequentiellen Auswahl der Leitungen 377, 379 und 381 während der 11.Periode
und sodann zur Auswahl der Leitungen 341 für die die ID 2-Information enthaltende 12. Periode, wobei
diese Adresse bis zum Ende der in der nächsten Horizontalzeile auftretenden nächsten Taktsequenz gehalten wird.
Die Flip-Flops werden durch den Aufzeichnungstakt mit 10.7 MHz auf der Leitung 239 getaktet, so daß die drei
Wörter A, B und C in eine einzige Periode der Sequenz eingefügt werden können, welche mit einer Frequenz von
3,58 MHz auftritt.
Die Festwertspeicher- und Signalgeneratorschaltung erzeugt weiterhin die binärkodierte Ziffer 5, welche in
den oben anhand von Figur 6 beschriebenen 9 Perioden der Taktsequenz verwendet wird. Nachdem die Daten unter
Ausnutzung des über die Leitung 238 gelieferten Taktes mit 3,58 MHz durch die Flip-Flops 490 getaktet sind,
werden die Daten auf den Leitungen 342 auf die in Fig.20g dargestellten 2:1-Schalter 340 gegeben.
Wie dargestellt, wählen die Schalter entweder die Leitungen 342 oder 348 und führen die Daten von den gewählten
Leitungen auf Ausgangsleitungen 492. Die Daten werden durch D-Flip-Flops 495 rückgetaktet und erscheinen
auf den Leitungen 48, welche auf die Schaltungen 50 und 52 nach Fig. 1 geführt sind. Es ist darauf hinzuweisen,
daß die Flip-Flops 495 durch das Aufzeichnungstaktsignal
mit 10,7 MHz getaktet werden, das über die Leitung 239 zugeführt wird, welche auf den Takteingang der Flip-Flops
495 geführt ist, während die Daten von der Festwertspeicher- und Signalgeneratorschaltung 376 unter Ausnutzung
einer Taktfolgefrequenz von 3,58 MHz zugeführt werden. Wenn die durch die Festwertspeicher- und Signalgeneratorschaltung
gelieferten Daten eine Dauer von 1 Periode des Taktes mit 3,58 MHz besitzen, so werden sie daher
unter Ausnutzung des Taktes mit 10,7 MHz drei Mal auf
1300 51/0508 \ Γ*
-/-it
die Leitungen 48 getaktet. Somit wird die ID 1- und ID 2-Information in der Datenfolge auf den Leitungen
dreimal wiederholt. Hinsichtlich der anhand von Fig. 6 beschriebenen "005"-Taktsequenz wird jedoch die Ziffer
5 durch die Schalter 340 lediglich während der letzten Periode des Taktes mit 10,7 MHz auf die Leitungen 492
gegeben, was mit anderen Worten bedeutet, daß es sich dabei um die letzte Drittel-Periode des Taktintervalls
der Taktfrequenz mit 3,58 MHz handelt. Dies wird dadurch erreicht, daß eine Leitung 496 lediglich zur Überführung
der Ziffer 5 auf die Leitungen 492 während dieser gewünschten Zeitperiode wirksamgeschaltet wird. Wenn die
Leitung 496 auf hohem Pegel liegt, so liefert der Schalter 340 auf allen Ausgangsleitungen 492 Nullen, wobei
das D-Flip-Flop 494, das durch den Taktsequenzgenerator 346 gesteuert wird, diesen Pegel während der ersten
2/3 jeder Periode des Hilfsträgers während der 9 Perioden, in denen die "005"-Taktsequenz erzeugt werden soll,
liefert. Das Sequenzendesignal auf der Leitung 387 schaltet das Flip-Flop 494 am Ende der 9 Perioden der Taktsequenz
ab. Der 2:1-Schalter 340 wählt sonst zwischen den Leitungen 342 und 348 durch Steuerung einer Wählleitung
498/ welche bei tiefem Pegel die Leitungen 348 und bei hohem Pegel die Leitungen 342 wählt. Die Leitung
498 wird durch ein Flip-Flop 500 gesteuert, durch das Taktsequenzsignal auf der Leitung 385 vorgesetzt und
durch eine Leitung 502 getaktet, welche mit einem monostabilen Multivibrator 405 gekoppelt ist, der durch ein
Synchronwort-Steuersignal auf der Leitung 386 getriggert wird.
Der Schaltungsteil nach Fig. 20g führt eine weitere Funktion aus, welche die Wortsynchronisations-Detektorschaltung
in den Dekoder-, Ausfallverarbeitungs-, Takterfassungs- und Serien-Parallel-Wandlerschaltungen 138 und
140 wirksam schützt. In diesem Zusammenhang wird die
130051/0508 ? '
Wortsynchronisation durch Erfassung der "005"-Sequenz
erfaßt, welche 24 aufeinanderfolgende Nullen und die darauf folgenden logischen Zustände TOl umfaßt. Da diese
"005"-Sequenz während der Synchronsequenz erzeugt wird, braucht sie lediglich während dieser Zeit erfaßt zu
werden. Der Schaltungsteil nach Fig. 20g verhindert, daß diese Sequenz in Zeiten auftritt, welche von der
Synchronsequenz verschieden sind. Dies wird dadurch erreicht, daß das geringstwertige Bit der Digitalwörter
mit 8 Bit jedesmal dann auf eine logische Eins gebracht wird, wenn die Wörter während des aktiven Videoteils
der Datenfolge nur logische Nullen enthalten. Dies ist zu allen Zeiten der Fall, welche von der Synchronsequenz
verschieden sind. Zu diesem Zweck ist ein NAND-Gatter 508 in Verbindung mit den Datenleitungen 38 vorge
sehen, welche auf Eingänge dieses NAND-Gatters geführt sind. Das Gatter liefert ein Ausgangssignal -für den D-Eingang
eines Flip-Flops 509, wenn insgesamt nur Nullen auf den Leitungen 38 vorhanden sind. Eine Leitung
vom Flip-Flop 500 schaltet das Flip-Flop 509 während der Synchronsequenz ab, so daß während der Zeit keine
logische Eins geliefert wird, in der aufeinanderfolgende Nullen vorhanden sind. Während der Zeit, in der die
aktive Videoinformation auftritt, wenn insgesamt nur Nullen auf den Videoleitungen 38 vorhanden sind, liefert
das Flip-Flop 509 jedoch ein Ausgangesignal auf einer
Leitung 515, wodurch ein Flip-Flop 517 vorgesetzt und
wie gewünscht auf eine logische Eins geschaltet wird.
Der verbleibende Teil des Blockschaltbildes nach Fig. 12, für den bisher keine spezielle Schaltung beschrieben
wurde, betrifft die Synchronisationsschaltung 360 gemäß Fig. 2Oe, welche das Rücksetzsignal für die
Zähler- und Festwertspeicher-Schaltung 380 im richtigen Zeitpunkt liefert, wodurch sichergestellt wird, daß
die Hilfsträgerphase mit dem Horizontalsynchronsignal
130051/0508 ^
synchronisiert ist. Mit anderen Worten ausgedrückt, legt der in Fig. 2Oe dargestellte Schaltungsteil fest,
daß die Phase des Hilfsträgers dadurch mit dem Horizon
talsynchronsignal synchronisiert ist, daß sichergestellt wird, daß das Horizontalsynchronsignal in
seiner Phase so eingestellt ist, daß es in der Mitte einer Hilfsträgerperiode auftritt. Der Schaltungsteil
legt im wesentlichen die gerade oder ungerade Beziehung der Zeilen dadurch fest, daß eine Entscheidung in bezug
auf die Lage des Horizontalsynchronsignals relativ zum Hilfsträger getroffen wird, wonach der Zusammenhang
aufrechterhalten wird, so daß die als ungerade bezeichneten Zeilen immer ungerade und die als gerade bezeichneten
Zeilen immer gerade sind. Der Schaltungsteil definiert dabei, ob eine Zeile gerade oder ungerade ist, und hält
den Zusammenhang während der Aufzeichnung der Daten aufrecht, so daß hinsichtlich dieses Zusammenhangs während
einer nachfolgenden Wiedergabe keine Probleme auftreten.
Zur Durchführung dieser Entscheidung wird gemäß Fig. 2Oe das Horizontalsynchronsignal von der Synchronsignal-Abtrennschaltung
350 über die Leitung 354 in einen zentrierenden monostabilen Multivibrator 510 eingespeist,
welcher die Phase des Horizontalsynchronsignals als Funktion der Steuerung des Leitungszustandes
eines Transistors 512 vorwärts und rückwärts schieben kann, wodurch die Impulsbreite des Ausgangssignals des
monostabilen Multivibrators 510 verändert werden kann. Das Ausgangssignal des monostabilen Multivibrators
510 erscheint auf einer Leitung 513, welche auf
einen weiteren monostabilen Multivibrator 514 gekoppelt ist, welcher einen relativ schmalen Impuls auf
einer Leitung 516 erzeugt. Diese Leitung ist direkt mit einem NAND-Gatter 518 und weiterhin über eine Leitung
519 mit einer Anzahl von Komponenten 520 gekoppelt, welche eine Ausbreitungsverzögerung realisieren.
130051/0508
Wenn das eine Zeile als gerade oder ungerade bestimmende und auf der Leitung 384 auftretende Signal auch auf das
UND-Gatter 518 gekoppelt wird, so liefert dieses Gatter einen extrem schmalen Impuls von 20 bis 30 ns auf eine
Leitung 522, welche ein Flip-Flop 524 taktet, dessen D-Eingang durch eine Periode des Hilfsträgers über die
Leitung 388 gespeist wird. Das eine gerade oder ungerade Zeile definierende Signal auf der Leitung 384 ist mit
dem"Hilfsträger synchronisiert und wird über einen Inverter 526 in einen Eingang eines NAND-Gatters 527 eingespeist,
dessen weitere Eingänge von den Ausbreitungsverzögerungsstufen
520 über die Leitungen 516 und 519 gespeist werden, so daß dieses Gatter ebenfalls einen
schmalen Impuls von 20 bis 30 ns auf einer Leitung 528 erzeugt, der durch einen Inverter 530 invertiert und
über eine Leitung 532 auf einen Takteingang eines zweiten Flip-Flops 534 gegeben wird, dessen D-Eingang durch
die Leitung 388 gespeist wird. Damit werden die Flip-Flops 524 und 534 durch Signale getaktet, welche mit
der Horizontalfolgefrequenz synchronisiert ist. Auf Leitungen 536 und 538 werden somit Zeittaktsignale erzeugt,
welcher unter Ausnutzung des auf den Hilfsträger synchronisierten Signals auf der Leitung 384 in D-Flip-Flops
540 und 542 getaktet werden. An den Ausgängen dieser Blip-Flops 540 und 542 werden damit vier
mögliche Zustände realisiert, d.h., eines oder beide der über die Leitungen 532 und 522 gelieferten Taktsignale
kann innerhalb oder außerhalb des Fensters liegen. Ein generell mit 544 bezeichneter Logikschaltungsteil
untersucht diese möglichen Bedingungen und liefert ein Signal auf einer Leitung 546, das den Leitungszustand
des Transistors 512 derart steuert, daß die Horizontal-Synchronlage
vorverschoben oder verzögert wird, wodurch eine Periode des Hilfsträgers ausgewählt wird, in deren
Mitte das Horizontalsynchronsignal liegen soll. Das Taktsignal mit 3,58 MHz auf der Leitung 238 taktet ein
Flip-Flop 550, dessen D-Eingang über eine Leitung 552
130051/0508 -
-γ-η
vom monostabilen Multivibrator 514 gespeist wird. Ein Ausgang 558 des Flip-Flops 550 ist über eine
Folge von eine Ausbreitungsverzögerung realisierenden Komponenten 554 auf einen Eingang eines NAND-Gatters
556 gekoppelt/ dessen zweiter Eingang direkt von einer Leitung 558 gespeist wird. Das NAND-Gatter 556 erzeugt
einen schmalen Impuls auf einer Leitung 560 aus dem vom Flip-Flop 550 gelieferten Signal, wodurch ein
NAND-Gatter 562 wirksamgeschaltet wird, um einen Rücksetzimpuls
zu erzeugen, der auf die Leitung 378 gebracht wird, wenn das Signal auf einer Leitung 464 durch
den Schaltungsteil 544 wirksamgeschaltet wird. Damit tritt der Rücksetzimpuls in einem Zeitpunkt ein, der
genau in der Mitte einer Hilfsträgerperiode liegt, wodurch die Zähler- und Festwertspeicher-Schaltung mit
der Zählkapazität 455 immer im richtigen Zeitpunkt auf einer ungeraden Zeile rückgesetzt wird.
Das die digitale Synchronsequenz enthaltende verarbeitete Fernsehsignal über die 8 Leitungen 48 auf die Schaltungen
50 und 52 geführt, von denen eine im einzelnen in den Fig. 18a und 18b dargestellt ist. Diese beiden
Figuren zeigen ein Schaltbild der Schaltung 52 und der Zeilenidentifikations-Dekoderschaltung, welche zur
Steuerung der Schalter 128 und 130 über die Leitung von der Logik- und Servorückkoppelschaltung verwendet
werden. Gemäß Figur 18a- sind die die aufzuzeichnenden
Daten führenden 8 Leitungen 48 an einen Satz von Eingängen eines 2i1-Schalters 508 angekoppelt, welcher zwisehen
den Leitungen 48 oder den Leitungen 148 wählt, welche die wiederzugebenden Daten von der Dekoder-,
Ausfallverarbeitungs-, Takterfassungs- und Serien-Parallel-Wandler-Schaltung
140 führen. Die Leitungen führen MECL-Pegelsignale, welche durch mit 582 bezeichnete
Schaltungsteile in TTL-Pegel überführt werden, wobei alle Eingangssignale mit Ausnahme des Paritäts-Bits
auf Eingänge der 2:1-Schalter 580 geführt werden. Bei
130051/0508
Aufzeichnung werden die Leitungen 48 und bei Wiedergabe die Leitungen 148 ausgewählt. In diesem Zusammenhang
ist darauf hinzuweisen, daß die gesamte in den Fig. 18a und 18b dargestellte Schaltungsanordnung doppelt ausgeführt
ist und daß ein Satz von Leitungen von den Dekoderschaltungen in einem der Kanäle durch die Leitungen
146 gebildet wird, während die Leitungen von der Dekoderschaltung
des anderen Kanals durch die Leitungen 148 gebildet werden. Die Auswahl eines Satzes von Eingangsleitungen
für die 2:1-Schalter 580 wird über eine Leitung 586 gesteuert, welche ihrerseits durch eine Logik
als Funktion der Auswahl entweder einer Aufzeichnungsoder einer Wiedergabeoperation gesteuert wird. Wenn der
Pegel auf der Leitung 586 tief liegt, so werden die das aufzuzeichnende verarbeitete Fernsehsignal führenden
Leitungen 48 ausgewählt, wobei das Signal für eine evtl. Einspeisung in die Speicher RAM 2 und RAM 4 über
den Schalter 580 geführt wird. Liegt der Pegel hoch, so wird das vom Dekoder empfangene wiedergegebene verarbeitete
Fernsehsignal über den Schalter 580 für eine evtl. Einspeisung in die Speicher geführt.
Die Datenleitungen 148 umfassen auch eine Paritäts-Bitleitung, welche jedoch nicht auf den 2:1-Schalter
sondern direkt auf einen Eingang eines Schieberegisters 584 geführt ist. Der 2:1-Schalter 580 empfängt weiterhin
Taktsignale, wobei es sich um vom Dekoder über Leitungen 590 und 1328 sowie Leitungen 1332 und 594 empfangene
Wiedergabetaktsignale mit 4,8 MHz sowie von der Eingangstaktgenerator-Schaltung (Fig. 11) über die Leitungen
238 und 592 sowie 239 und 596 empfangene Aufzeichnungstaktsignale
mit 3,58 und 10,7 MHz handelt. Wie oben anhand des Blockschaltbildes nach Fig. 1 erläutert wurde,
ist die Taktfolgefrequenz der parallelen Daten mit 8 Bit, welche vom 2:1-Schalter 580 über die Leitungen
48 zur Einschreibung in die Speicher 60-66 mit wahlfreiem Zugriff während der Aufzeich^ujigsoperation empfangen
130051/0508 Γ ' §h
-γ-η
werden, im wesentlichen gleich der Tastfolgefrequenz von 10,7 MHz, während die parallelen Daten mit 9 Bit,
welche von den Dekodern auf den Leitungen 146 oder 148
während der Wiedergabeoperation empfangen werden, mit einer Folgefrequenz von 4,8 MHz vorliegen. Die empfangenen
Daten werden während der Aufzeichnungsoperationen als parallele Daten mit 24 Bit und einer Folgefrequenz
von 3,58 MHz und während der Wiedergabeoperationen mit einer Folgefrequenz von 1,6 MHz auf die Speicher 60-66
übertragen. Die vier Taktsignale werden in den 2:1-Schalter 580 eingespeist, welcher zwischen den Aufzeichnungstaktsignalen
mit 3,58 und 10,7 MHz und den Wiedergabetaktsignalen mit 1,6 und 4,8 MHz wählt. Somit
erscheint einer dieser Sätze von Taktsignalen, d.h.
die Aufzeichnungs- oder Wiedergabe-Taktsignale auf Leitungen 598 und 600, wobei diese Signale zur Steuerung
des Zeittaktes der Komponenten der Schaltungsanordnung nach den Fig. 18a und 18b dienen. Speziell steuert
der Takt auf der Leitung 600 das Schieberegister 584 sowie eine Folge von Schieberegistern 602, deren Eingangsleitungen
604 die Daten vom 2:1-Schalter 580 führen. Die Schieberegister 602 und 584 empfangen drei aufeinanderfolgende
Datenbits und übertragen sie auf Ausgangsleitungen 606, welche 24 Datenbits führen. Ausgangesigna-Ie
auf Ausgangsleitungen 608 von einer Paritäts-Prüfungsschaltung
werden den 24 Informationsbits hinzuaddiert, wobei die Leitungen 606 und 608 auf eine Folge
von D-Flip-Flops 610 geführt sind, welche die Daten unter Ausnutzung des Aufzeichnungstaktsignals mit 3,58 MHz
0 auf einer Leitung 612 neu takten, welche über einen Impulsformenden monostabilen Multivibrator 614 an die Leitung
598 gekoppelt ist. Die Ausgänge der Flip-Flops 610 liegen an den Leitungen 56, welche die Eingangsleitungen
für die Speicher RAM 2 und RAM 4 bilden. Es ist im Zusammenhang mit den obigen Ausführungen darauf hinzuweisen,
daß die Aufzeichnungs- und Wiedergabewege im Blockschaltbild
nach Fig. 1 zwar als getrennte Wege darge-
130051/0508 · ^
stellt sind; die tatsächlichen Leitungen sind jedoch aufgrund des 2:1-Schalters 50 die gleichen. Die beiden
Wege sind im Blockschaltbild aus Gründen der Übersichtlichkeit getrennt dargestellt, um den Datenfluß
während der beiden Operationen zu zeigen.
Die vorstehende Erläuterung der Fig. 18a und 18b vervollständigt die Erläuterung der Schaltungsfunktion,
welche während einer Aufzeichnungsoperation auftritt.
Aus der Zeichnung ist jedoch zu ersehen, daß weitere Schaltungsteile vorhanden sind, welche während einer
Wiedergabeoperation wirksam werden. Diese Schaltungsteile werden nun beschrieben. Nach überführung der Signale
auf den Eingangsleitungen 148 auf TTL-Pegel werden diese
Leitungen über überbrückungen 615 auf die 2:1-Schalter und weiterhin in den Schaltungsteil nach Fig. 18b auf
eine Folge von Schaltern 614, 616, 618 und 620 geführt, welche zur Dekodierung der entsprechenden Identifikations-Zahl
dienen. Es werden dabei NAND-Gatter 622, 624, 626 und 628 wirksamgeschaltet, welche ein wahres
Ausgangssignal liefern, wenn die entsprechenden ID-Zahlen 2, 20, 10 und 40 in den wiedergegebenen Daten
auf der Eingangsleitung 148 enthalten sind. Die Ausgangssignale der NAND-Gatter laufen durch Schalter 630 und
632, wodurch entsprechende Signale auf Leitungen ,634 und 636 gegeben werden, wenn die ID 1- und ID 2-Zahlen
dekodiert worden sind. Die Signale auf den Leitungen 634 und 636 werden auf die Logik- und Servorückkoppelschaltung
200 gegeben, welche im folgenden beschrieben wird. Da die Schaltungsanordnung nach den Fig. 18a und
18b zweifach ausgeführt ist, werden die Schalter 630 und 632 für eine der Schaltungen in eine Stellung und für
die doppelt vorhandene Schaltung in die andere Stellung geschaltet. Da jeder Signalkanal entweder lediglich
gerade Videozeilen und der andere Kanal lediglich ungerade Zeilen enthält, können die Schalter 630 und 632 entsprechend
geschaltet werden, um die Zahlen 2 und 10 oder
20 und 40 zu dekodieren.
Hinsichtlich der Verwendung der Parität im Gerät zur Realisierung einer Anzeige, ob Daten richtig ausgezeichnet
und wiedergegeben werden, führt die Schaltungsanordnung nach den Fig. 18a und 18b eine Paritätsprüfung
durch und liefert ein Fehlersignal, das die Auswahlkompensationsschaltung derart steuert, daß Daten
an der Stelle in die Datenfolge eingeführt werden, an der Daten als fehlend oder falsch angezeigt werden.
Es ist noch einmal daran zu erinnern, daß das Paritäts-Bit durch die Schaltung 82 in die Datenfolge eingefügt
wird, wo die Daten aufgezeichnet werden. Bei Wiedergabe enthält das Signal von der Schaltung 140 ein Paritäts-Bit,
das in das Schieberegister 584 eingespeist wird. Für drei aufeinanderfolgende Wörter mit 8 Bit wird damit
ein höchstwertiges Paritäts-Bit auf einerLeitung 6 40 ein zweithöchstwertiges Bit auf einer Leitung 64 2
sowie ein dritt- und viertwertiges Paritäts-Bit auf einer Leitung 646 erzeugt, wobei diese Leitungen auf
Paritäts-Prüfstufen 648, 650 und 652 geführt sind. Die
Ausgangsleitungen 606 des Schieberegisters 602 führen wie oben ausgeführt die Bit-Daten für drei aufeinanderfolge
Tastwerte, wobei das höchstwertige Datenbit von drei aufeinanderfolgenden Tastwerten der Datenfolge
in die Paritäts-Prüfstufe 648 eingespeist wird. Entsprechend
werden die Daten der drei aufeinanderfolgenden Tastwerte des zweithöchstwertigen Bits in die Paritäts-Prüf
stufe 650 und die Daten dreier aufeinanderfolgender Tastwerte sowohl des dritt- als auch des vierthöchstwertigen
Bits in die Paritäts-Prüfstufe 652 eingespeist.
Der logische Pegel des Paritätsbits wird selektiv entweder
als logische Eins oder logische Null addiert, so daß für drei aufeinanderfolge Tastwerte einschließlich
des Paritäts-Bits eine gerade Anzahl von logischen Einsen (keine Eins wird als gerade betrachtet) erhalten wird,
130051/0508 ^.
wobei die Paritäts-Prüfstufen 648, 650 und 652 lediglich die in sie eingespeisten Daten verarbeiten und ein wahres
Signal an Ausgängen 654, 656 und 658 liefern, wenn eine gerade Anzahl von Einsen empfangen wird. Die Signale
werden auf UND-Gattern 660, 662 und 664 gegeben. Weiterhin sind die drei Ausgangsleitungen auf ein weiteres UND-Gatter
666 geführt. Wenn alle Ausgangssignale wahr sind, so liefert das UND-Gatter 666 ein hochliegendes wahres
Ausgangssignal auf einer Leitung 668, das die UND-Gatter 660, 662 und 664 wirksamschaltet und darüber hinaus ein
wahres Signal liefern, das durch die Flip-Flops 610 getaktet wird, um ein Signal auf einer Leitung 670 zu
erzeugen, die auf eine generell mit 672 bezeichnete logische Schaltung geführt ist, deren Wirkungsweise im folgenden
beschrieben wird. Wenn eine der Paritäts-Prüfstufen eiinenParitäts-Fehler feststellt, so werden alle Paritäts-Kanäle
aufgrund der Abschaltung der UND-Gatter 660, 662 und 664 über die Leitung 668 dazu gebracht, die gleiche
Anzeige zu liefern. Die Ausgänge der UND-Gatter 660, 662 und 664 sind auf die Leitungen 608 geführt, wobei
die Signale auf diesen Leitungen durch das Flip-Flop 610 getaktet werden und somit Signale zur Ausnutzung in
der Ausfallkompensationsschaltung erzeugt werden, um
festzulegen, daß eines oder mehrere der ersten vier höchstwertigen Bits dreier aufeinanderfolgender Tastwerte einen
Paritäts-Fehler enthalten oder daß ein HF-Ausfall aufgetreten
ist und daher andere Daten eingeführt werden sollen.
Das Paritäts-Fehlersignal auf der Leitung 670 wird in
die Schaltung 672 eingespeist, welche das Fehlersignal zur Feststellung integriert, ob es etwa 4 eng benachbarte
Gruppen von drei Tastwerten übersteigt. Ist dies der Fall, so wird ein monostabiler Multivibrator 673 mit
einer Ausgangsleitung 674 getriggert, welche auf ein
130051/0508
ODER-Gatter 675 geführt ist. Der Ausgang dieses ODER-Gatters
ist über eine Leitung 676 auf die UND-Gatter 660, 662 und 664 geführt und schaltet diese für eine
längere Zeit ab, als dies tatsächlich durch die Ausgangssignale der Paritäts-Prüfstufen festgelegt
wird. Die Abschaltung erfolgt dabei für weitere 3 bis 6 Tastwerte. Es handelt sich dabei um einen Sicherheitsabstand
gegen die Möglichkeit, daß Rauscherscheinungen eine wahre Paritäts-Prüfung in einer Folge von schlechten
Datenperioden erzeugen können. Dabei wird die Dauer der Paritäts-Fehlersignale auf den Leitungen 608 verlängert.
Würden Rauscheffekte, welche ein wahres Paritäts-Ausgangssignale
erzeugen würden, auf die Leitungen 6 08 durchgreifen können, so würden die schlechten Videodaten,
welche durch die falsche Parität als gut angezeigt würden, entweder zu einem Flackern oder zu einer schwarzen Stelle
im angezeigten Videobild führen. Obwohl Rauscherscheinungen keine beträchtliche Anzahl von wahren Paritats-Anzeigen
erzeugen würden, gewährleistet die Schaltung 672 eine Unterbindung dieses Effektes während des Vorhandenseins
einer Folge von erfaßten Paritäts-Fehlern.
Gemäß einem weiteren Merkmal der in den Figuren 18a und
18b dargestellten Schaltungsanordnung wird für den Fall,
daß die Schaltung 138 oder 140 einen HF-Ausfall beispielsweise bei fehlender Wiedergabe der Information aufgrund
eines Fehlers im Band feststellt, ein Ausfallanzeigesignal erzeugt und auf eine Leitung 676 gegeben,
auf der das Signal in einen TTL-Pegel überführt wird.
0 Sodann wird das Signal in die in Figur 18b dargestellte Schaltung 672 eingespeist. Das Signal auf der Leitung
677 wird auf ein Gatter 678 gegeben, dessen Ausgangssignal über eine Leitung 679 in das Gatter 675 eingespeist
wird. Dieses Gatter erzwingt ein Paritätsfehlersignal auf der Leitung 676. Das Signal auf der Leitung 677 triggert
130051/0508
weiterhin einen monostabilen Multivibrator 681, dessen
Ausgangsleitung 680 auf das ODER-Gatter 675 gekoppelt ist. Das durch den Multivibrator 681 erzeugte Ausgangssignal
dauert für die Länge des Ausfalls an, während das erzwungene Paritäts-Fehlersignal über die t'atsächliche
Länge, d.h., beispielsweise weitere 6 oder 9 Tastwerte andauert, damit sich beispielsweise die internen Taktsignale
nach dem Ende des Ausfalls neu einstellen können. Das Signal auf der Leitung 677 erzeugt weiterhin ein
zusammengesetztes Ausfall-Ausgangssignal auf einer Leitung 682, welche auf die Logik- und Servorückkopplungsschaltung
200 geführt ist, wodurch diese Schaltung darin gehindert wird, die ID 1- und ID 2-Signale zur Erfassung
der Wortsynchronisation zu verarbeiten. Ein über eine
Leitung 686 zugeführtes H/8-Signal wird in eine generell mit 688 bezeichnete Schaltung eingespeist, welche eine
Fehlerfrequenzfolge der Zahl der Parität und des durch die auftretenden Fehler induzierten Ausfalls erzeugt.
Da das H/8-Signal die Frequenz besitzt, mit der die Kopfumschaltung erfolgt, sollten während dieser Zeitperiode
die Fehler nicht gezählt werden, da sie keine wahre Anzeige der im aktiven Videosignal auftretenden Fehlerfolgefrequenz
darstellen.
Die Erzeugung des auf der Leitung 682 erzeugten Ausfallsignals wird während des Synchronsequenzintervalls durch
das durch die Schaltung nach Fig. 10 auf eine Leitung 1270 (Fig. 18a) gelieferte Sequenz-Fenstersignal unterbunden.
Dieses Sequenz-Fenstersignal triggert einen monostabilen Multivibrator 6 01, um einen folgenden D-Puffer
603 so zu setzen, daß auf seinen Ausgangsleitungen 605 und 607 Sperrsignale überzeugt werden, welche auf die
Schaltung zur Sperrung der Erzeugung des Ausfall-Signals gekoppelt werden. Der Sperrzustand bleibt auf den Leitungen
605 und 6 07 erhalten, bis durch die Schaltung nach Fig. 10 das zusammengesetzte ID-Signal auf einer Leitungjp
1726 erzeugt wird. Das zusammengesetzte ID-Signal wird ^J
130051/0508
durch einen Verzögerungskreis so verzögert, daß der Sperrzustand auf den Leitungen 605 und 607 durch Rücksetzen
des D-Puffers 603 unmittelbar vor dem Beginn des Videointervallteils der verarbeiteten Fernsehzeile
aufgehoben wird.
Die 27 Daten-Bits auf den parallelen Leitungen 56 werden in die entsprechenden Speicher RAM 2 und RAM 4 eingeschrieben.
Die Speicher mit wahlfreiem Zugriff RAM 1 bis RAM 4 werden durch spezielle Schaltungen gebildet,
von denen Teile im einzelnen in Fig. 13 dargestellt sind. Bei den in Fig. 13 nicht dargestellten Teilen handelt es
sich lediglich um redundante Teile der generellen Auslegung der Schaltungsanordnung. Die Eingangsleitungen 54
oder 56 sind in drei Gruppen von 9 Leitungen aufgeteilt, wobei jede Gruppe auf einen als integrierter Schaltkreis
ausgebildeten Speicher 800 mit wahlfreiem Zugriff und mit 2-76 geführt sind, wobei lediglich 6 der Gesamtzahl von
27 dargestellt sind. Jeder Satz von Leitungen 54 oder 56 ist in der dargestellten Weise auf einen Eingang der
Speicher-Schaltungsanordnung 800 geführt. Entsprechend besitzt jede Speicher-Schaltungsanordnung 800 eine Ausgangsleitung
802, welche auf ein Gatter 804 mit drei Schaltzuständen geführt sind. Diese Ausgangsleitung ist in Abhängigkeit
von dem identifizierten RAM entweder die Leitung 70, 75, 150 oder 154. In diesem Zusammenhang sind
die einzigen Ausgangsleitungen jeder Speicher-Schaltungsanordnung 800 auf den 2:1-Schalter 152 sowie auf die
24-auf-8-Bit-Konverter 72 geführt. Da die Speicher in ihrer Funktion in Paaren geschaltet sind, d.h., die Ein-0
gänge und Ausgänge von RAM 1 und RAM 3 sind ebenso geschaltet wie die von RAM 2 und RAM 4 trennen die NAND-Gatter
804 die einzelnen Speicher-Schaltungsanordnungen 800 von den Ausgangsleitungen, wenn sie nicht wirksamgeschaltet
sind, so daß lediglich die Ausgangssignale von
einzelnen Speicher-Schaltungsanordnungen 800 für einen der Speicher mit wahlfreiem Zugriff, wie beispielsweise^ '
130051/0508
-ζ/-*Λ
RAM 1 oder RAM 3 auf die Ausgangsleitungen 70 oder 74
gegeben werden.
Steuerleitungen 806, in die in der dargestellten Weise Inverter eingeschaltet sind, schalten die NAND-Gatter
804 in den richtigen Zeitpunkten wirksam und unwirksam, wie dies anhand der Zeittaktdiagramme nach Fig.4b und
5b dargestellt und erläutert wurde. Ein Schreibfreigabesignal auf einer Leitung 808 wird in einen monostabilen
Multivibrator 810 eingespeist, welcher so gesteuert werden kann, daß der Schreibimpuls in bezug auf die Daten
und eine Ausgangsleitung 812 an den Schreibfreigabeeingang jedes als integrierter Schaltkreis ausgebildeten
Speichers 800 angekoppelt wird. Der Pegel auf der Ausgangsleitung
812 führt eine Steuerung aus, ob eine Schreiboder eine Leseoperation in bezug auf den Speicher durchgeführt
werden kann. Bei Fehlen eines Schreibimpulses mit hohem Pegel auf der Leitung 812 befinden sich die Speicher
in einem Zustand zur Auslesung von gespeicherten Daten. Wird der Schreibimpuls auf die Leitung 812 gegeben,
so werden die Speicher in einen Zustand gebracht, in dem Daten für die Dauer des Schreibimpulses eingespeist werden.
Der Zeittakt für das Schreibfreigabesignal ist für die Speicher mit wahlfreiem Zugriff RAM 1 bis RAM 4
in den Fig. 4b und 5b dargestellt.
Die Speicher-Schaltungsanordnungen 800 werden über 8 Adressenleitungen
814 adressiert, welche durch einen Adreßgenerator 816 so gesteuert werden, daß für jede durch
diesen Adreßgenerator 816 erzeugte Adresse alle Speicher 800 mit wahlfreiem Zugriff die gleiche angesteuerte Adresse
aufweisen. Für die 27 Eingangs-Datenbits wird daher ein Bit für jede durch den Adreßgenerator 816 erzeugte
Adresse in eine Speicher-Schaltungsanordnung 18 eingeschrieben oder aus dieser ausgelesen. Es sind zwar lediglich
zwei vom Adreßgenerator 816 ausgehende Adreßleitungen dargestellt. Es ist jedoch festzuhalten, daß die
130051/0508 Γ/,
weiteren 6 Leitungen entsprechend an die verbleibenden Adreßleitungen angekoppelt sind, welche in Verbindung
mit den Speicher-Schaltungsanordnungen 800 dargestellt sind. Der Adreßgenerator 816 wird über eine Taktleitung
818 von einem monostabilen Multivibrator 820 getaktet, welcher zur richtigen zeitlichen Einstellung des Taktes
in bezug auf die Daten auf den Eingangsleitungen 54 und
56 verwendet wird.
Ein auf eine Leitung 822 gegebenes Taktsignal dient zur Triggerung des monostabilen Multivibrators 820 in bezug
auf einen Takt, welcher durch die Betriebsart festgelegt wird. Das heißt mit anderen Worten, dieser Takt wird
festgelegt, ob es sich während einer Aufzeichnungsoperation
um ein Einschreiben oder ein Auslesen oder während einer Wiedergabeoperation um ein Einschreiben oder Auslesen
handelt. Der Takt besitzt entweder eine Frequenz von 3,58 MHz oder 1,6 MHz, wobei diese beiden Frequenzen
des Taktes von einer von zwei Quellen geliefert werden.
Während der Aufzeichnungsoperation werden die Daten mit einer Folgefrequenz von 3,58 MHz unter Steuerung der
durch die Taktgenerator- und Farbsynchronsignal-Speicherschaltung 42 gelieferten Aufzeichnungs-Taktsignale in die
Speicher 800 eingeschrieben. Die aufzuzeichnenden Daten werden aus den Speichern mit einer Folgefrequenz von
1,6 MHz aus den Speichern ausgelesen, wobei diese Folgefrequenz durch ein durch die Schaltung 82 geliefertes Taktsignal
festgelegt wird. Während einer Wiedergabeoperation werden die Daten mit der kleineren Folgefrequenz von
1,6 MHz in die Speicher eingeschrieben, wobei diese Frequenz von einem Taktsignal festgelegt wird, das von der
Schaltung 138 oder 140 geliefert wird. Die wiedergegebenen Daten Werden aus dem Speichern mit einer Folgefrequenz von
3,58 MHz ausgelesen, welche durch ein von der Stationsreferenz abgeleitetes und mit dieser synchronisiertes
Taktsignal festgelegt wird. Das Taktsignal auf der Leitung 822 wird weiterhin zur Triggerung in einen monostabilen
130051/0508
Multivibrator 824 eingespeist, um die Schreibimpulse in
bezug auf die auf der Eingangsleitung 54 oder 56 vorhandenen Daten zeitlich richtig festzulegen.
Der Adreßgenerator 816 wird während Aufzeichnungs- und
Wiedergabeoperationen durch auf eine Leitung 830 gegebene Rücksetzimpulse gesteuert. Diese Rücksetzimpulse stellen
den Zähler 816 auf Null zurück, wodurch sichergestellt wird, daß die Daten am Beginn der digitalen Synchronsequenz
in der Adresse Null eingeschrieben werden. Das Rücksetzsignal auf der Leitung 830 wird von der Logik-
und Servorückkoppelschaltung 200 geliefert. Bei Wiedergabe erscheinen die ID 1- und ID 2-Steuersignale auf Leitungen
832 und 834, wobei diese Signale invertiert und auf ein NAND-Gatter 836 gegeben werden, wobei das Signal auf
der Leitung 834 erneut invertiert und auf einen Adreßeingang des Adreßgenerator 860 gegeben wird, um diesen
mit der richtigen Ladezahl zur Einschreibung der Daten in die Speicher zu laden. Ein Lese-Rücksetzsignal auf einer
Leitung 838 von der Logik- und Servorückkoppelschaltung 200 erzeugt ein Ladesignal zur Ladung des Adreßgenerators
816, um die Auslesung der Daten aus dem Speicher zum richti
gen Zeitpunkt zu beginnen.
Bei Aufzeichnungsoperationen werden die aus den Speichern mit wahlfreiem Zugriff RAM 1 bis RAM 4 ausgelesenen Daten
auf die Leitungen 70 und 74 gegeben, welche auf die entsprechenden 24-auf-8-Bit-Konverter 72 und 76 geführt
sind, von denen einer auf der linken Seite einer generell 0 vertikalen gestrichelten Linie in Fig. 14a dargestellt ist
Die Daten auf den Leitungen 70 oder 74 werden in eine generell mit 850 bezeichnete Folge von D-Flip-Flops eingespeist,
welche die Daten unter Ausnutzung eines Taktsignals mit 1,6 MHz auf eine Leitung 852 rücktakten. Das genannte
Taktsignal wird durch eine generell mit 900 bezeichnete Kodierer-Schaltungsanordnung gemäß den Fig. 14a
130051/0508
und 14b erzeugt. Die durch die Flip-Fops 850 getakteten Daten erscheinen auf Leitungen 854, welche auf eine
Anzahl von Parallel-Serien-Schieberegistern 856 geführt sind, die durch ein Taktsignal mit 1,6 MHz auf einer Leitung
858 geladen werden. Die Daten von den Eingangsleitungen
854 werden sequentiell mit einer dreimal größeren Folgefrequenz auf Leitungen 860 getaktet, wobei diese
Folgefrequenz durch ein Taktsignal mit 4,8 MHz festgelegt wird, welche durch die Kodiererschaltung 900 erzeugt
und auf eine an eine Ausgangstaktklemme jedes der Schieberegister 856 gekoppelte Leitung 862 gegeben wird. Die
auf die Eingangsleitungen 854 gegebenen 24 Daten-Bits werden daher in 8 Daten-Bits umgewandelt, welche mit
einer dreimal größeren Folgefrequenz übertragen werden.
Die Daten auf den Leitungen 860 werden über überbrückungen
861 und sodann über Gatter 863 geführt und in ein weiteres Parallel-Serien-Schieberegister 864 eingespeist,
dessen Ausgangsleitung 868 die in Serienform überführten
NRZ-Daten auf Ausgangsleitungen 866 führt. Die überbrückungen
können zur Änderung der Folge der Daten-Bits ausgenutzt werden, so daß die drei höchstwertigsten Bits
nicht benachbart zueinander liegen und daher nach der überführung.in serielle Daten in der seriellen Datenfolge
nicht benachbart zueinander liegen. Damit wird die Möglichkeit des Verlustes der signifikantesten Bits aufgrund
eines Ausfalls mit einer Dauer von 2 bis 4 Bit verringert. Wird die Folge der Daten geändert, so muß
sie bei Wiedergabe durch Verwendung der überbrückungen 615 in den Schaltungen 50 und 52 (Figur 18a) entsprechend
in die richtige Ordnung zurückgeändert werden. Die Taktfrequenz der Daten auf den Eingangsleitungen 866 beträgt
wie oben erwähnt 4,8 MHz und umfaßt 8 Daten-Bits bei dieser Folgefrequenz. Um ein serielles Ausgangssignal zu
realisieren, werden die Daten unter Verwendung eines Taktsignals, das neunmal größer als das Taktsignal mit 4,8 MHz,
d.h., etwa gleich 43 MHz ist, auf die Leitung 868 geicUii-fcsL,
aia Ί'α}ί%εϊatjuenζ ist nxGht achtmal öonüern neunmal
größer, da jedem Wort mit 8 Bit auf einer Eingangs-
130051/0508
γ- ti
leitung 870 ein Paritäts-Bit hinzugeführt wird, das von einer im folgenden zu beschreibenden Paritäts-Generatorschaltungsanordnung
erzeugt wird. Das äignifikanteste Bit, das zweitsignifikanteste, das drittsignifikanteste
und das viertsignifikanteste Bit für drei aufeinanderfolgende Datenwörter werden zusätzlich
zur Einspeisung in die Schieberegister 856 in Paritäts-Generatorschaltungsanordnungen
872, 874 und 876 eingespeist. Somit führen die drei auf die Paritäts-Generatorschaltungsanordnung
872 geführten Leitungen 854 die signifikantesten Bits drei aufeinanderfolgenden Tastwerte.
Entsprechend führen die auf die Paritäts-Generatorschaltung
874 geschalteten Leitungen die zweitsignifikantesten Bits für drei aufeinanderfolgende Tastwerte, während
die auf die Paritäts-Generatorschaltungsanordnung 876 geschalteten Leitungen die dritt- und viertsignifikantesten
Bits für drei aufeinanderfolgende Tastwerte führen. Die Paritäts-Generatorschaltungsanordnungen prüfen
die Daten an den Eingängen und erzeugen einen tiefen Pegel auf Ausgangsleitungen 878 für den Fall, daß
eine gerade Anzahl von logischen Einsen in den Daten auftritt, welche in die entsprechende Paritäts-Generatorschaltungsanordnung
eingespeist werden. Die drei Leitungen 876 werden durch einen Takt mit 1,6 MHz auf einer Leitung
880 rückgetaktet, so daß die Daten auf Leitungen 882 geliefert werden, welche .an ein Parallel-Serienschieberegister.
884 angekoppelt sind. Dieses Schieberegister 884 wird durch ein Taktsignal mit 4,8 MHz auf einer Leitung
886 getastet, so daß das Paritäts-Bit von jeder der Leitungen 882 seriell auf eine Ausgangsleitung 870 gegeben
wird, welche auf das Parallel-Serien-Schieberegister geführt ist. Die dargestellte und im einzelnen beschriebene
Paritäts-Generatorschaltungsanordnung stellt eine Ausfuhrungsform dar, welche zweckmäßigerweise in dem hier
in Rede stehenden Gerät verwendbar ist. Es ist jedoch darauf hinzuweisen, daß die speziell überprüften signifikanten
Bits nicht aus drei aufeinanderfolgenden Tastwerten
130051/0508 f/
stammen müssen; sie können vielmehr auch aus drei einzelnen Tastwerten stammen, welche nicht aufeinander folgen.
Drei aufeinanderfolgende Tastwerte sind jedoch am zweckmäßigsten, da sie gleichzeitig im parallelen Vorhandensein
von drei aufeinanderfolgenden Datenwörtern mit 8 Bit vorhanden sind.
Die in der Schaltungsanordnung verwendeten Frequenzen, d.h., die Taktsignale mit 43 MHz, 4,8 MHz und 1,6 MHz
werden durch einen generell mit 890 bezeichneten 86 MHz-Oszillator erzeugt, welcher die grundlegende Takttakt-Referenz
für einen Kodierer 900 liefert. Der Oszillator 890 liefert ein Ausgangssignal auf eine Leitung 892,
welche auf eine Pegel- und Signalformerschaltung 894 geführt ist, um auf einer Leitung 896 sowie einer Leitung
898 ein Signal mit 86 MHz zu erzeugen, wobei dieses Taktsignal mit 86 MHz auf der Leitung 896 zur Rücktaktung der
in Serienform überführten Daten nach der Kodierung durch den Kodierer 900 in ein im folgenden zu beschreibendes
Format ausgenutzt wird. Das Signal mit 86 MHz auf der Leitung 898 wird in ein Paar von Teilern 902 und 904
mit dem Teilerfaktor 2 eingespeist, wobei der letztere Teiler ein Signal mit etwa 43 MHz erzeugt, das auf Leitungen
906 und 908 komplementäre Phasen besitzt. Die Signale mit 43 MHz und komplementären Phasen werden in
Impuls-formende Logikschaltungen 909 und 910 eingespeist, um sehr schmale Impulse mit gegensinniger Phase und einer
Taktfrequenz von 43 MHz auf Leitungen 911 und 912 zu erzeugen,
wobei diese Signale für den Kodierer 900 ausgenutzt werden. Der um den Faktor 2 teilende Teiler 902
ist mit seinem Ausgang an einen ersten von drei aufeinanderfolgenden Teiler 914 mit dem Teilerfaktor 3 angekoppelt,
welche zur Erzeugung eines Taktes mit 1,6 MHz auf einer Leitung 916, eines Taktes mit TTL-Pegel und 1,6 MHz auf
der Leitung 852 und eines Taktes mit 4,8 MHz auf der Leitung 862 ausgenutzt werden.
130051/0508
Die mit einer Folgefrequenz von 43 MHz auf die Leitung
868 getakteten in Serienform überführten NRZ-Daten werden auf den Kodierer 9QO gegeben, welcher die Daten in einen
"quadrierten" Miller-Kanalkode kodiert, wobei es sich um einen selbsttaktenden gleichspannungsfreien Kode
handelt. Durch diesen gleichspannungsfreien Kode wird die Einführung möglicher Gleichspannungs-Komponenten in
die kodierten Daten aufgrund des überwiegens eines logischen Pegels in einer bestimmten Zeitperiode vermieden.
Da das Aufzeichnungs- und Wiedergabegerät keine Gleichspannung überträgt, kann das Vorhandensein einer Gleichspannungskomponente
in den aufzuzeichnenden kodierten Daten Fehler bei der Rückgewinnung der Daten bei der
Aufzeichnung hervorrufen. In diesem Zusammenhang wird auf die US-PS 4 027 335 verwiesen. Wie in dieser US-Patentschrift
beschrieben wird, kann das kodierte Format als ein selbsttaktendes Format charakterisiert werden, das
die übertragung von binären Daten über einen Informations kanal begrenzter Bandbreite und mit einem Signal-Rauschverhältnis
möglich macht, wobei die Daten in einem gleich spannungsfreien selbsttaktenden Format übertragen werden.
In Informationskanälen mit begrenzter Bandbreite, welche nicht mit Gleichspannung übertragen, erleiden binäre
Signalformen Verzerrungen im Nulldurchgang, welche durch lineare Kompensationsnetzwerke, speziell bei den hohen
Datenfolgefrequenzen des in Rede stehenden Gerätes nicht vollständig eliminiert werden können. Diese Verzerrungen
werden gewöhnlich als Basis-Zeilenwandern bezeichnet.
0 Sie reduzieren das effektive Signal-Rausch-Verhältnis und modifizieren die Nulldurchgänge der Signale, wodurch
die Zuverlässigkeit des Dekoders beeinträchtigt wird. Ein gebräuchliches übertragungsformat bzw. ein Kanal-Datenkode,
welcher in Aufzeichnungs- und Wiedergabesystemen verwendet wird, ist in der US-PS 3 108 261
beschrieben. Im Miller-Kode werden logische Einsen durch Signalsprünge an einer speziellen Stelle, vorzugsweise
130051/0508
in Zellenmitte, und logische Nullen durch Signalsprünge
an einer speziellen früheren Stelle, speziell nahe der Vorderkante der Bit-Zelle repräsentiert. Im Miller-Format
werden alle am Beginn eines Bit-Intervalls auftretenden Sprünge unterdrückt, das auf ein Intervall mit einem
Sprung in seiner Mitte folgt. Eine durch diese Regeln erzeugte Unsymmetrie der Signalform führt zu einer Gleichspannung
im kodierten Signal. Im sogenannten im vorliegenden Gerät verwendeten "quadrierten" Miller-Kode wird
der im ursprünglichen Miller-Format vorhandene Gleichspannungs-Gehalt wirksam eliminiert, ohne daß dabei entweder
ein großer Speicher oder eine Taktfrequenz-Änderung in den Kodier- und Dekodier-Operationen erforderlich ist.
Wie in der oben genannten sich auf das "quadrierte" Miller-Format beziehenden US-PS 4 027 335 ausgeführt ist,
kann die Datenfolge als eine Kaskade von Sequenzen mit variabler Lange dreier Typen angesehen werden:
'a) Sequenzen der Form 1111 111 mit jeder Zahl von logischen
Einsen ohne logische Nullen; b) Sequenzen der Form
0111 1110 mit einer ungeraden Anzahl aufeinanderfolgender
Einsen oder mit keinen Einsen, wobei Nullen in der ersten und letzten Stelle auftreten; c) Sequenzen der Form
0111 111 mit jeder Anzahl aufeinanderfolgenden Einsen,
der eine Null vorausgeht. Die Sequenzen des Typs (c) treten lediglich dann auf, wenn das erste Bit der nächstfolgenden
Sequenz eine Null ist. Sequenzen des Typs (a) und (b) werden gemäß den in der US-PS 3 108 261 beschriebenden
Kode-Regeln kodiert. Die Sequenz des Typs (c) wird für alle Bits mit Ausnahme der letzten logischen
Eins gemäß den Kode-Regeln nach der US-PS 3 108 261 kodiert, wobei für die letzte logische Eins der Sprung
lediglich unterdrückt wird. Durch diese Unterdrückung erscheint eine für sich betrachtete Sequenz des Typs (c)
wie eine Sequenz des Typs (b), d.h., die abschließende logische Eins erscheint wie eine logische Null.
r 130051/0508
-9βΓ-
Definitionsgemäß folgt unmittelbar eine Sequenz des
Typs (c) eine logische Null am Beginn der nächsten Sequenz. Es ist kein Sprung zur Trennung der Sequenz des Typs (c)
von der folgenden Null zugelassen. Daher ist die räumliehe Kodierung für Dekodierungszwecke unterscheidungskräftig,
wobei der Dekodierer lediglich erkennen muß, daß bei zwei Bit-Intervallen ohne Sprünge folgend auf
eine normal-kodierte logische Eins während dieser Intervalle
sukzessige eine logische Eins und eine logische Null erzeugt werden müssen. Alle anderen Sprung-Sequenzen
werden gemäß dem in der US-PS 3 108 261 beschriebenen Miller-Kode dekodiert. Am Ausgang auf der Leitung
86 des Kodierers 900 werden daher in Serienform kodierte Daten im "quadrierten" Miller-Format geliefert, welche
beispielsweise auf die Verstärker 88 und 90 gegeben werden, wobei das verstärkte Signal sodann zur Aufzeichnung
auf das Magnetband auf die Wandlerköpfe gegeben werden.
Bei Wiedergabe gibt der auf der Kopftrommel 108 vorgesehene Wandlerkopf 86 die in den Spuren aufgezeichneten
Signale wieder und führt sie auf die Vorverstärker 109, von denen einer in Fig. 15 dargestellt ist. Eingangsleitungen
950 sind mit rotierenden Wandlern konventioneller Ausbildung gekoppelt, wobei das abgeleitete Signal verstärkt
wird und auf den Ausgangsleitungen 111 erscheint, welche mit den 2:1-Schaltern 110 und 112 gekoppelt sind.
Diese Schalter verbinden die Leitungen 109 selektiv mit den auf die Entzerrer 118 und 120 geführten Ausgangsleitungen
114 oder 116.
Eine spezielle Schaltungsanordnung zur Durchführung dieser Umschaltung und Entzerrung ist in den Figuren 16a
und 16b dargestellt, die zusammen die Schaltungsanordnung zur Durchführung dieser Operationen zeigen. Gemäß Fig. 16a
erscheint das Ausgangssignal der Vorverstärker 109 auf den Leitungen 111, welche auf Diodenschalter 970 und 972
13O051/-0SO8
geführt sind, die durch auf Leitungen 974 und 976 gegebene Kopfschaltsignale gesteuert werden. Die Signale
von einem der Vorverstärker werden im richtigen Zeitpunkt über den zugehörigen Schalter geführt und erscheinen
auf der Leitung 114, welche den Eingang des
Entzerrers darstellt. Dieser Entzerrer ist im verbleibenden Teil der Fig. 16a und 16b dargestellt. Die Leitung
114 ist auf einen generell mit 978 bezeichneten Verstärker geführt, der seinerseits mit einer die Charakteristik
um 6 db pro Oktave erhöhenden Steuerschaltung 980 gekoppelt ist. Diese Steuerschaltung 980 enthält
einen niederfrequenten Kompensationsschaltungsteil 982
und einen hochfrequenten Kompensationsschaltungsteil 984, welche zusammen die nicht-konstante Amplituden-Frequenz-Charakteristik
der Wiedergabeköpfe kompensieren. In an sich bekannter Weise steigt die Ausgangsspannung
einer Kombination aus Wiederkopf und Vorverstärker bei niedrigen Frequenzen mit einem Betrag von 6 db pro
Oktave, während sie bei mittleren Frequenzen einen geraden Verlauf besitzt und bei hohen Frequenzen abfällt. Soll
eine insgesamt gerade Amplitudencharakteristik des Wiedergabesignals erreicht werden, so muß der Entzerrer
die Amplitude sowohl bei niedrigen als auch bei hohen Frequenzen anheben. Zur Realisierung dieser Anhebung ist
die Schaltung 980 mit einer Verstärker- und Leitungstreiberschaltung
990 gekoppelt, welche ihrerseits an ein Tiefpaßfilter 992 angekoppelt ist. Dieses Tiefpaßfilter
besitzt eine Grenzfrequenz, welche geringfügig oberhalb
der halben Daten-Folgefrequenz, d.h., im vorliegenden Gerät etwas oberhalb von 21,5 MHz liegt. Die Verstärkerund
Leitungstreiberschaltung 990 sowie das Filter 992
halten den Einfluß von hochfrequenten Rauscheffekten im nicht vom Band stammenden Signal minimal. Das Tiefpaßfilter
992 ist an einen Phasenentzerrer 994 angekoppelt, welcher einen zweiten Leitungstreiber 996 (Fig. 16b)
ansteuert. Der Leitungstreiber 996 besitzt eine Ausgangsleitung 998, welche an eine generell mit 1000 bezeichnete
130051/0508 .'
abgeglichene Modulatorschaltung sowie an eine Verzögerungsleitung 1002 angekoppelt ist, welche wiederum an eine
weitere abgeglichene Modulatorschaltung 1004 (Figur 16b) sowie an eine zweite Verzögerungsleitung 1006 angekoppelt
ist. Diese zweite Verzögerungsleitung ist auf eine dritte abgeglichene Modulatorschaltung 1008 geführt. Die Ausgangssignale
der abgeglichenen Modulatorschaltungen 1000, 1004 und 1008 erscheinen auf entsprechenden Leitungen
1010, 1012 und 1014 (Fig. 16b), welche an einen gemeinsamen
Summationspunkt 1016 angekoppelt sind. Dieser Summationspunkt 1016 bildet den Eingang eines Verstärkers
1018, welcher über einen Transformator 1020 an einen das entzerrte Ausgangssignal auf einer Leitung 1024 liefernden
Begrenzer 1022 angekoppelt ist. Eine generell mit 1026 bezeichnete Schaltung erfaßt das Vorhandensein eines
HF-Ausfalls im wiedergewonnenen Signal und liefert ein Ausfall-Signal auf einer Leitung 1028.
Die Schaltung zwischen dem Ausgang zwischen des Leitungstreibers 996 und dem Ausgang 1024 des Entzerrers kompensiert
zwischen Symbol-Interferenzen der "quadrierten"-Miller-Datenfolge,
welche bei Wiedergabe auftreten. Zwischensymbol-Interferenzen können generell als eine Verzerrung
der Lage der Nulldurchgänge im Signal beschrieben werden, welche in der Datenfolge auftreten und welche
aufgrund des Effektes von vorhergehend und nachfolgend auftretenden Signalsprüngen verzerrt werden. Mit anderen
Worten kann der Nulldurchgangspunkt für einen betrachteten Signalsprung um unterschiedliche Beträge in der
Phase vorverschoben oder verzögert werden, was davon abhängt, was unmittelbar vor oder nach dem interessierenden
Nulldurchgangspunkt aufgetreten ist. Dem ersten Anschein nach mag die Annahme ungewöhnlich sein, daß ein
zukünftiger Sprung einen gegenwärtigen Sprung beeinflussen kann. Es ist jedoch zu bedenken, daß Sprünge das
Ergebnis der Aufzeichnung und Wiedergabe von Signalen durch den Wandlerkopf auf das bzw. von dem Magnetband
130051/0508
oder einem anderen Medium sind und daß drei aufeinanderfolge Sprünge in einem Sinne der vergangene, der gegenwärtige
und der zukünftige Sprung sind, wobei ein magnetischer Einfluß von den benachbarten Sprüngen bei den
im Betrieb befindlichen Wandlerkopfen auftreten kann.
Gemäß Fig. 16c(1) folgen auf einen relativ langen Signalzug
1030 mit drei Datenzellen zwischen Sprüngen zwei aufeinanderfolgende kurze Signalzüge 1032 und 1034, welche
lediglich eine Datenzellen zwischen Sprüngen aufweisen. Aus Fig. 16c (2) ist die an sich bekannte Tatsache ersichtlieh,
daß die Aufzeichnungstiefe für die in Fig. 16c (1) dargestellten Signale für größere Wellenlängen, d.h.,
für eine tiefere Frequenz, als für kurze Wellenlängen ist. Daher ist die Amplitude in einem dem längeren Signalzug
1030 zugeordneten Signalzug 1036 größer als für die der kürzeren Welle zugeordneten Signalzüge 1038 und 1040.
Die Aufzeichnungstiefe verzerrt daher die Lage des Nulldurchgangspunktes
vom Sprung der großen Wellenlänge zur kürzen Wellenlänge, d.h., ein Nulldurchgangspunkt 1042
in Fig. 16c(1) sowie die Verzerrung beeinflussen sowohl
die Amplitudencharakteristik als auch die Phasencharakteristik, wobei die- Phasencharakteristik in stärkerem
Maße beeinflußt wird. Der Sprung für die große Wellenlänge kann gemäß einer gestrichelten Kurve in der Phase
verzögert werden, wobei sich ein Nulldurchgangspunkt 1044 ergibt. Andererseits kann entsprechend einer ebenfalls
gestrichelten Kurve eine Phasenvoreilung auftreten, wobei der Nulldurchgangspunkt dann an einer Stelle
1046 liegt.
Die zwischen der Ausgangsleitung 998 des Leitungstreibers
996 und dem Summationspunkt 1016 befindliche Schaltung
korrigiert Verzerrungen durch algebraische Addition von Korrektursignalen, welche in der Amplitude und in
der Phase relativ zum Signal, das zeitlich früher und · zeitlich später auftritt, proportional verschoben sind.
130051/0508 ' /Y
Dies wird durch folgende Maßnahmen erreicht: (a) Einspeisung des Signals auf der Leitung 998 durch die erste
Verzögerungsleitung 1002 in die abgeglichene Modulatorschaltung 1004, welche ein Ausgangssignal liefert, das
von der Ankunft am Summationspunkt 1016 durch eine erste, einem Nennwert von 1 1/2 Datenzellen entsprechende vorgegebene
Zeit verzögert wird; (b) Einspeisung des Signals durch die erste Verzögerungsleitung 1002 und die zweite
Verzögerungsleitung 1006 in die abgeglichene Modulatorschaltung 1008, welche auf der Leitung 1014 ein Signal
zum Summationspunkt 1016 liefert, das um einen größeren Betrag verzögert wird, welcher nominell etwa 3 Daten-Zellen
beträgt; (c) Einspeisung des Signals direkt in die abgeglichene Modulatorschaltung 1000, welche auf der
Leitung 1010 ein Ausgangssignal liefert, das vor den
Ausgangssignalen auf den Leitungen 1012 und 1014 in den
Summationspunkt 1016 eingespeist wird. Für einen gegebenen Tastwert im Signal, das in einem vorgegebenen Zeitpunkt
auf der Leitung 998 vorhanden ist, erfolgt eine Verarbeitung durch die abgeglichenen Modulatorschaltungen
und die Verzögerungsleitungen, wobei der Tastwert in drei aufeinanderfolgenden Zeitpunkten den Summationspunkt
1016 erreicht, wie dies für Tastwerte der Fall ist, welche
unmittelbar vor und nach diesem Tastwert aufgetreten sind.
Durch Führung der Signale durch die Verzögerungsleitungen und die abgeglichenen Modulatorschaltungen ergibt sich
als Effekt, daß der augenblickliche Tastwert mit den unmittelbar vorhergehenden und nachfolgenden Tastwerten
in der Phase modifiziert wird. Das vorherrschende Signal im Hinblick auf die Amplitude ist das Signal von der abgeglichenen
Modulatorschaltung 1004, während die Ausgangssignale
der weiteren abgeglichenen Modulatorschaltungen 1000 und 1008 in der Amplitude proportional kleiner sind.
Diese Signale werden dem vorherrschenden Signal algebraisch hinzuaddiert, um Fehler im Nulldurchgangsbereich des
vorherrschenden Signals zu korrigieren. Durch Addition einer Signalkomponente, welche gemäß Fig. 16c(1) gemäß
130051/0508 ; -Γι
dem Punkt 1046 in der Phase vorverschoben ist, erfolgt
eine Kompensation der Phasenverzögerung des Nulldurchgangspunktes 1044, so daß der resultierende Nulldurchgangs
punkt in richtiger Weise in die mit 1040 bezeichnete Stelle verschoben wird.
Bei der in Fig. 16a dargestellten abgeglichenen Modulatorschaltung
1004 ist eine durch einen Transistor 1050 gebildete !Constantstromquelle vorgesehen, welche einen
Strom auf eine Leitung 1052 liefert, die auf die Emitter von Transistoren 1054 und 1056 geführt ist. Der Gesamtstrom
wird aufgeteilt und fließt durch die beiden Zweige, wobei der zum Transistor 1056 fließende Strom gleich
dem Gesamtstrom minus dem zum Transistor 1054 fließenden Strom ist. Die Basis des Transistors 1054 ist an einen
variablen Widerstand 1058 angekoppelt, welcher zur Steuerung des Ausgangssignals der abgeglichenen Modulatorschaltung
1004 justierbar ist. Der durch die Transistoren 1054 und 1056 fließende Strom steuert die Ver-Stärkung
von Transistoren 1060a, 1060b, 1062a und 1062b. Da die Kollektoren der Transistoren 1060a und 1062b
miteinander gekoppelt sind und eine gegensinnige Phase führen, so ist die Verstärkung der Transistoren 1060a
und 1062b gleich und der Strom in einer Leitung 1064 gleich Null, wenn der durch die Transistoren 1054 und
1056 fließende Strom gleich ist. Da der in der Leitung 1064 fließende Strom gleich Null ist, ist ein Transistor
1066 nicht leitend, wodurch auf der Ausgangsleitung
1012 ein Ausgangssignal von Null geliefert wird. Sind die Ströme jedoch ungleich, so ist ein Strom vorhanden,
dessen Phase sich in Abhängigkeit davon ändert, ob der Transistor 1062a oder 1062b leitend ist. Das Eingangssignal
von der Verzögerungsleitung 1002 wird auf die Basis der Transistoren 1060a und 1062a gegeben, das in
das Ausgangssignal auf der Leitung 1012 überführt wird. Dieses Ausgangsignal besitzt eine gewisse Proportionalität
zur Amplitude des Eingangssignals, wobei auch die
1300S1/0508
Phase als Funktion der Voreinstellung des variablen Widerstand 1058 geschoben wird.
Da die anderen abgeglichenen Modulatorschaltungen gleichartig arbeiten, ergibt sich, daß deren Amplitude justiert
werden kann und daß ein bestimmter Anteil der Amplitude des Eingangssignals zur Kompensation der in den Daten
vorhandenen Zwischensymbol-Interferenz addiert werden kann. Die Amplitude des addierten Signals ändert sich
generell zwischen etwa 10 bis etwa 15 %; sie kann jedoch
auch etwa 30 % erreichen. In jedem Fall soll die Amplitude jedoch so beschaffen sein, wie sie zu einer angemessenen
Durchführung der Kompensation notwendig ist. In diesem Zusammenhang enthält die abgeglichene Modulator-Schaltung
1000 einen dem Transistor 1054 in der abgeglichenen Modulatorschaltung 1004 entsprechenden Transistor,
der über eine Leitung 1070 gesteuert wird. Ein entsprechender Transistor in der abgeglichenen Modulatorschaltung
1008 wird über eine Leitung 1072 gesteuert.
Pie beiden genannten Leitungen sind auf variable Stromquellen geführt, welche durch eine Bedienungsperson
eingestellt werden können. Damit kann die abgeglichene Modulatorschaltung so justiert werden, daß die Phasen-
und Amplitudenkompensation im Sinne einer minimalen Zwischensymbol-Interferenz
variiert wird.
Die noch im "quadrierten" Miller-Kode kodierten entzerrten Daten werden auf die Leitungen 124 und 126 gegeben,
welche mit den beiden Schaltern 128 und 130 gekoppelt
sind. Diese Schalter dienen zur Auswahl der Ausgangssignale der Entzerrer und speisen diese Signale über die
Leitungen 132 und 134 in eine der Dekoder-, Ausfallverarbeitungs-,
Takterfassungs- und Serienparallel-Wandler-Schaltungen
138 und 140 ein. Die Schalter 128 und 130 dienen zur Umkehr der Entzerrer-Ausgangssignale,
wenn dies für den Fall notwendig ist, daß die aufeinanderfolgenden Zeilen, welche dekodiert und relativ zur
-'/It-
Aufzeichnung umgekehrt werden, wie oben erwähnt eine verstümmelte Anzeige des Videobildes erzeugen. Die
Schalter 128 und 130 werden durch ein Signal auf der Leitung 142 gesteuert, das durch die Logik- und Servorückkoppelschaltung
200 erzeugt wird. Eine spezielle Schaltungsanordnung, welche zur Dekodierung der gemäß
dem "quadrierten" Miller-Kode kodierten Daten, zur Rückgewinnung der Taktsignale aus den selbsttaktenden
Daten, zu einer Ausfallverarbeitung sowie zur Rücküberführung der in Serienform vorliegenden Daten in parallele
Daten mit 9 Bit verwendbar ist, ist in den Fig. 17a und 17b dargeste-lt, welche zusammen ein Schaltbild dieser
Schaltungsanordnung zeigen. Die gemäß dem genannten Miller-Kode kodierten Daten erscheinen auf den Leitungen
132 (in MECL-Form) mit einer Folgefrequenz von 43 Mbit, da Sprünge sowohl am Beginn als auch in der Mitte der
Bitzellen auftreten können, welche eine Folgefrequenz von 43 Mbit besitzen. Obwohl die Daten in MECL-Form am
Eingang vorliegen, ist darauf hinzuweisen, daß die Schaltungsanordnung
auch so modifiziert werden kann, daß sie die nach dem "quadrierten" Miller-Kode kodierten Daten
in einer Form aufnehmen kann, bei der die logischen Signalsprünge Impulse sind, welche am Beginn oder in der
Mitte der Bit-Zellen auftreten. Eines der komplementären Ausgangssignale der letzten Stufe einer dreistufigen
Begrenzerschaltung 1100 wird in eine Folge von drei EXKLUSIV-ODER-Gattern 1102 eingespeist, welche in jedem
Nulldurchgangspunkt einen Impuls auf einer Ausgangsleitung 1104 erzeugen. Die so erzeugten Impulse werden in ein
schmalbandiges Bandpaßfilter 1106 und sodann in eine Begrenzerschaltung
1108 eingespeist, welche ein rechteckförmiges Signal erzeugt. Das Ausgangssignal der Begrenzerschaltung
erscheint sowohl auf einer Leitung 1110
als auch auf einer Leitung 1112, wobei die Leitung 1112
auf ein weiteres Filter 1114 geführt ist, bei dem es sich
ebenfalls um ein schmalbandiges Bandpaßfilter handelt.
1300S1/0S08
Das Ausgangssignal dieses Filters 1114 wird auf eine
weitere Begrenzerschaltung 1116 gegeben, auf welche ein
weiteres schmalbandiges Bandpaßfilter 1118 und ein
weiterer Begrenzer 1120 folgen, wodurch auf einer Leitung 1122 ein rechteckförmiges Signal mit 86 MHz erzeugt
wird. Die Leitung 1122 ist mit einem komplementäre Ausgänge aufweisenden Puffer 1124 gekoppelt. Eines der
komplementären Ausgangssignale wird in einen Puffer 1126 eingespeist, welcher auf der Leitung 139 ein Taktsignal
mit 86 MHz liefert. Dieses Signal kann in dem anhand des Blockschaltbildes nach Fig. 1 erläuterten Dekoder verwendet
werden. Die schmalbandigen Bandpaßfilter sowie die den Takt abtrennende Schaltung besitzen eine Bandbreite
von etwa 2 MHz.
Für den Fall, daß ein HF-Ausfall in einem der Kanäle auftritt,
wird der Takt mit 86 MHz vom anderen Dekoder zur Taktung der Schaltungsanordnung verwendet, so daß sie
die richtige Datenwort-Synchronisation erhalten kann und damit zur sofortigen Rückgewinnung der Daten bei Beendigung
des Ausfalls fähig ist. Da es extrem unwahrscheinlich ist, daß Ausfälle gleichzeitig in beiden Kanälen auftreten,
ist die Wahrscheinlichkeit groß, daß der Takt mit 86 MHz durch den einen oder den anderen Dekoder zur Taktung der
Schaltungsanordnung zurückgewonnen werden kann.
Die Folge von Begrenzern und schmalbandigen Bandpaßfiltern
liefert sukzessive einen genaueren Takt mit 86 MHz, welcher zur Taktung der Daten ausgenutzt wird, die auf
den Leitungen 132 empfangen werden. Das komplementäre Ausgangssignal der ersten Begrenzerstufe 1100 enthält die
kodierten Daten und wird über eine Leitung 1128 in eine
mit 1130 bezeichnete Verzögerungsschaltung eingegeben,
die einen Abgriff in Form einer Leitung 1132 aufweist
und über diese Leitung auf einen D-Eingang eines über die Leitung 1110 getakten Flip-Flops 1134 geführt ist. Die
kodierten Ausgangsdaten des Flip-Flops 1134 auf einer
Leitung 1136 werden durch den aus den Daten selbst zurück-
Γ afc"
gewonnenen Takt rückgetaktet, wodurch Fehler eliminiert werden, welche aufgrund der Ausbreitung und der Zeittaktverzögerungen,
welche in den Daten mit der extrem hohen Folgefrequenz von 86 Mbit vorhanden sein können.
Die die rückgetakteten Daten führende Leitung 1136 ist weiterhin auf ein D-Flip-Flop 1138 geführt, das durch
ein Taktsignal mit 86 MHz auf einer Leitung 1140 getaktet
wird. Dieses Taktsignal wird durch einen Puffer 1142 geliefert, dessen Eingang durch den Puffer 1124 gespeist
wird. Das Flip-Flop 1138 führt eine zweite Rücktaktung der Daten durch, wodurch virtuell alle Fehler eliminiert
werden, die aufgrund der Ausbreitung und anderer Zeittaktverzögerungen auftreten können. Die rückgetakteten
Daten erscheinen auf einer Leitung 1144 und werden in drei EXKLUSIV-ODER-Gatter 1146, 1148 und 1150 eingespeist,
von denen zwei einen schmalen Impuls auf entsprechenden Ausgangsleitungen 1152 und 1154 für jeden in den Daten
selbst auftretenden Sprung liefern.
Der andere Ausgang des Puffers 1142 ist auf einen Puffer
1160 geführt, dessen einer Ausgang ein durch zwei teilende Flip-Flop 1162 taktet, während ein weiterer Ausgang über
eine Leitung 1164 auf einen Puffer 1166 geführt ist. Am Ausgang des durch zwei teilenden Flip-Flops 1162
wird auf einer Leitung 1170 ein Signal mit 43 MHz geliefert,
das durch einen Puffer 1172 geführt und sodann durch ein Filter 1174 gefiltert wird. Das Filter 1174 bildet
einen Teil einer freischwingenden Schaltung, welche den Takt durch Verhinderung von augenblicklichen Änderungen
der Phase des Signals aufgrund der Verzögerungscharakteristik der Filterung auf der gleichen Phase hält. Die Phase
des Taktsignals mit 43 MHz ändert sich nicht, bis mehrere Perioden eines Signals mit anderer Phase auftreten.
Das Ausgangssignal des Filters 1174 erscheint auf einer Leitung 1178, welche über einen Puffer 1180 auf einen
weiteren Puffer 1182 geführt ist, dessen Ausgangsleitung
1184 das Taktsignal mit 43 MHz führt. Dieses Signal dient
130051/0508
ίοίι
zur Taktung eines D-Flip-Flops 1186, 1188, 1190,
1192 und 1194 enthaltenden Schieberegisters ausgenutzt
wird. Das komplementäre Ausgangssignal des Puffers 1182 wird in ein ODER-Gatter 1196 eingespeist, dessen
Ausgangsleitung 1198 zur Taktung auf einen generell mit
1200 bezeichneten durch 9 teilenden Teiler geführt ist. Dieser durch 9 teilende Teiler 1200 wird durch 4 Flip-Flops
gebildet, die so geschaltet sind, daß sie für jeweils 9 über die Leitung 1184 empfangene Taktsignale
mit 43 MHz ein Ausgangssignal auf einer Leitung 1316
liefern. Die vorstehenden Ausführungen beziehen sich generell auf die Takterzeugung, welche zur Dekodierung
der nach dem "quadrierten" Miller-Kode kodierten Daten ausgenutzt wird. Diese Taktsignale dienen zur Taktung
der in der Zeichnung dargestellten Schaltungsanordnung, wobei Taktsignale verwendet werden, die aus der Datenfolge
selbst abgeleitet sind.
Hinsichtlich der Dekodierung der nach dem "quadrierten"
Miller-Kode kodierten Daten wird in Verbindung mit Fig.17a noch einmal darauf hingewiesen, daß das EXKLUSIV-ODER-Gatter
1146 für jeden Daten-Sprung einen Impuls erzeugt, gleichgültig ob dieser in der Mitte einer Bit-Zelle oder
an deren Beginn auftritt. Die Impulse werden über die Leitung 1152 in ein Gatter 1204 eingespeist, das an einem
weiteren Eingang über eine Leitung 1206 von einem über die Leitung 1184 getakteten Gatter 1208 gespeist wird.
Das Gatter 1204 wirkt als Detektor für logische Einsen und liefert auf einer Leitung 1210 einen wahren Ausgangsimpuls
mit hohem Pegel, wenn eine logische Eins festgestellt wird, wobei über die Leitung 1210 das Flip-Flop
1186 in der ersten Stufe des Schieberegisters mit einer
logischen Eins gesetzt wird. Die nachfolgenden Flip-Flops des Schieberegisters werden mit dem Taktsignal mit
43 MHz getaktet, um die logische Eins weiterzugeben.
Gemäß den zur Dekodierung verwendeten Regeln des "quadrierten" Miller-Kodes werden in der Datenfolge bestimmte
logische Einsen unterdrückt, um Gleichspannungskomponenten
zu eliminieren. Um das Vorhandensein einer derartigen unterdrückten logischen Eins festzustellen, wird auf der
Ausgangsleitung 1154 des EXKLUSIV-ODER-Gatters 1150
in jedem Sprung ein kurzer Impuls erzeugt,-welcher über
einen Puffer 1214 geschickt wird und auf einer Leitung
1216 einen Rücksetzimpuls erzeugt, wenn ein Sprung auftritt.
Ein aus drei Flip-Flops 1218, 1220 und 1222 gebildeter 8 Bit-Zähler dient zur Erzeugung eines Ausgangssignals
auf einer Leitung 1224, wenn ein Zählwert von 5 oder mehr erreicht wird, wobei darauf hinzuweisen
ist, daß der 8-Bit-Zähler über die Leitung 1164, den Puffer 1166 und eine Leitung 1226 mit einem Taktsignal
mit 86 MHz getaktet wird. Die Zählung von fünf Intervallen des Taktsignals mit 86 MHz entspricht 2 1/2 Zellen
des Signals mit 43 Mbit, wodurch eine Feststellung und eine Anzeige durchgeführt wird, daß während des Kodierungsprozesses
eine logische Eins unterdrückt wurde. Tritt ein Sprung vor der Zählung von 5 Intervallen des
Taktes mit 86 MHz auf, so wird der Zähler rückgesetzt, wenn dieser Sprung aufgetreten ist. Wenn der Zähler ein
Ausgangssignal auf die Leitung 1224 liefert, so wird dies durch eine Gatterschaltung 1228 geführt, um einen schmalen
Impuls auf einer Ausgangsleitung 1230 zu erzeugen, das in den Setzeingang des Flip-Flops 1190 des Schieberegisters
eingespeist wird, wodurch eine logische Eins im richtigen Zeitpunkt eingeführt wird, in den sie während
des Kodierungsprozesses unterdrückt wurde. Das Ausgangssignal des letzten Flip-Flops 1194 im Schieberegister
erscheint auf einer Leitung 1232, welche die dekodierten NRZ-Daten führt, die in ein Serien-Parallel-Schieberegister
1.234 eingespeist werden. Dieses Schieberegister erzeugt 8 parallele Daten-Bits auf Leitungen 1236, welche
in entsprechende Flip-Flops 1238 eingespeist werden. Diesen Flip-Flops sind die Ausgangsleitungen 146 oder
148 zugeordnet, welche auf die Schaltungen 50 und 52 geführt sind. Die Daten auf der Leitung 123 2 werden weiter-
1300S1/0508 jf
hin in ein D-Flip-Flop 124 0 eingespeist, das über eine
Leitung 1242 getaktet wird. Auf dieser Leitung steht die Synchronwort-Folgefrequenz, wobei eine solche zeitliche
Taktung durchgeführt wird, daß das auf eine Ausgangsleitung 124 4 gegebene Paritäts-Bit erhalten wird. Das
auf die Synchronwort-Folgefrequenz bezogene Signal auf der Leitung 1242 entsteht mit einer Folgefrequenz von
4,8 MHz und wird zur Taktung des die Bits der parallen Daten enthaltenden Flip-Flops 1238 ausgenutzt.
Zusätzlich zur Erfassung der Taktsignale aus den kodierten Daten bei der Dekodierung der nach dem "quadrierten"
Miller-Kode kodierten Daten in MRZ-Daten erfaßt die Schaltungsanordnung nach den Fig. 17a und 17b weiterhin die
Wortsynchronisation, d.h., sie identifiziert die richtigen 9 Bits der in Serienform vorliegenden Daten, welche
die 8 Bits eines einzigen Teastwertes zusammen mit dem geeigneten Paritäts-Bit enthalten. Die Synchromtfort-Erfassung
erfolgt durch Feststellung der digitalen Synchronsequenz, welche durch den digitalen Synchronsequenzaddierer
40 während der Aufzeichnungsoperation eingefügt wurde. Speziell erscheint die "005"-Sequenz
nach überführung in Serienform und nach Hinzufügung des Paritäts-Bits als 24 aufeinanderfolgenden Nullen, auf
welche die Sequenz "101" folgt. Die Ausgangsleitung 1154 des EXKLUSIV-ODER-Gatters 1150 nach Fig. 17a ist
weiterhin auf einen Puffer 1250 geführt, auf dessen Ausgangsleitung
1252 während jedes Sprungs in der Datenfolge ein Impuls erscheint. Die Signale auf dieser Leitung
1252 setzen ein Paar von Flip-Flops 1254 und 1256 zurück, welche zusammen mit 4 aufeinanderfolgenden Gattern und
Puffern 1258, 1260, 1262 und 1264 das Auftreten der digitalen Sequenz "101" feststellen. Diese "101"-Sequenz
kann jedoch leicht an verschiedenen Stellen im aktiven Videodaten-Intervall des verarbeiteten Fernsehsignals
auftreten. Aus diesem Grunde führt eine Eingangsleitung 1270 ein Sequenzfenster-Signal, das lediglich während der
130051/0598
Zeit wahr ist, in welcher die "005"-Sequenz auftritt. Dies gilt für eine Periode von etwa 4 bis 5 us während
jeder Horizontalzeile. Dieses Signal auf der Leitung 1270 wird in ein Gatter 1272 eingespeist, dessen Ausgangsleitung
1274 mit einem ODER-Gatter 1276 gekoppelt ist, das seinerseits über eine Leitung 1280 mit einem ODER-Gatter
1278 gekoppelt ist. Das Sequenzfenster-Signal
wird durch die Schaltungsanordnung nach Fig. 10 erzeugt. Eine Ausgangsleitung 1279 schaltet das Gatter 1264 lediglich
während des Sequenzfensters wirksam, so daß das
wahre Signal auf Ausgangsleitungen 1286 und 1288 vom
Gatter 1264 lediglich während der Peststellung einer "101"-Sequenz bei Vorhandensein des Sequenzfensters auftreten
kann. Die Leitung 1286 dient zur Steuerung des durch zwei teilenden Teilers 1162 (Fig. 17b), so daß
dieser im richtigen Zeitpunkt rückgesetzt wird, um die Phase des Taktes mit 43 MHz richtig aufrecht zu erhalten
und di'.e Bitsynchronisation zu erfassen.Der andere Ausgang des NAND-Gatters 1264, d.h., die Leitung 1288 ist auf ein
NAND-Gatter 1290 geführt, das ein Signal auf eine Ausgangsleitung 1292 liefert, vorausgesetzt, daß eine weitere
Eingangsleitung 1294 wirksamgeschaltet ist. Da der Detektor für die "101"-Sequenz durch ein Taktsignal
auf der Leitung 1226 (über den Puffer 1166 und die Leitung 1164) gesteuert wird, das aus der Datenfolge selbst erhalten
wird, ist er in der Phase immer richtig in bezug auf die Datenfolge eingestellt. Der Detektor erfaßt immer
eine vorhandene "101"-Sequenz, falls er wirksam geschaltet wird. Dies erfolgt während des Sequenzfensters. Das Gatter
1290 wird lediglich wirksamgeschaltet, wenn das Auftreten von 20 aufeinanderfolgenden Nullen in der Datenfolge festgestellt
wird, was richtigerweise während der digitalen "005"-Synchronsequenz der Fall ist. Dies erfolgt wie zu
erwarten vor der Erfassung der "101"-Sequenz.
Zur Erfassung des Auftretens von 20 aufeinanderfolgenden Nullen untersucht ein generell mit 1296 bezeichneter
130051/0508
SJ
Zähler gemäß Fig» 17b die durch das Schieberegister
geschobenen Daten, speziell die am Ausgang des Flip-Flops 1192 erscheinenden Daten, wobei dieses Flip-Flop
den Zähler für den Fall rücksetzt, daß eine logische Eins auftritt. Der Zähler 1296 wird durch ein Taktsignal
mit 43 MHz auf einer von einem Puffer 1300 ausgehenden Leitung 1298 getaktet. Der Zähler liefert ein Ausgangssignal
auf einer Leitung 13 02, wenn 20 aufeinanderfolgende Nullen aufgetreten sind. Dieses Signal triggert einen
monostabilen Multivibrator 1304 (Fig. 17a), das ein Signal auf einer Leitung 1306 liefert. Dieses Signal wird
für den Fall über ein NAND-Gatter 1308 übertragen, daß es durch ein wahres Signal auf einer Leitung 1310 wirksamgeschaltet
wird, das während des Vorhandenseins des Sequenzfenster-Signals auftritt. Wird dieses NAND-Gatter
1308 wirksamgeschaltet, so wird ein wirksamschaltendes Signal auf eine Leitung 1294 zur Wirksanschaltung des
Gatters 1290 gegeben. Das wahre Signal auf der Leitung 1292 tritt daher als Funktion der Feststellung der "101"-Sequenz
während des Sequenzfensters auf, was während des Horizontalaustastintervalls jeder verarbeiteten Fernsehzeile
der Fall ist. Es wird dabei das Wortsynchronisationssignal auf der Leitung 1292 erzeugt? das in ein
ODER-Gatter 1314 (Fig„ 17b) eingespeist wird. Über eine
Ausgangsleitung 1316 dieses Gatters wird der durch 9 teilende
Teiler 1200 rückgesetzt. Das Ausgangssignal des Teilers 1200 erscheint auf einer Leitung 1318, welche
mit einem ODER-Gatter 1320 gekoppelt ist» Damit erfolgt nach jeweils 9 Zählungen des Taktes eine Selbstrücksetzung,
wodurch die den Zähler 1200 bildenden 4 Flip-Flops als durch 9 teilender Zähler wirken. Die Ausgangsleitung
1316 des Gatters 1314 ist weiterhin auf den Takteingang
eines monostabilen Multivibrators 1322 geführt, über dessen Ausgangsleitung 1324 ein mit 1326 bezeichneter
durch 3 teilender Teiler getaktet wird, welcher auf einer Leitung 1328 ein Dekoder-Taktausgangssignal mit
1,,6 MHz liefert. Die Leitung 1324 führt ein Signal, das
gleich dem durch 9 geteilten Takt mit 43 MHz bzw. gleich 4,8 MHz ist und durch einen Puffer 1330 läuft, wodurch
ein Dekoder-Taktsignal mit 4,8 MHz auf einer Leitung 1332 erzeugt wird. Die Leitung 1324 ist weiterhin mit
einem Puffer 1334 gekoppelt, dessen Ausgangsleitung 1242 das das Flip-Flop 1238 taktende Taktsignal mit
4,8 MHz führt. Die Leitungen 1328 und 1332 führen die
Dekoder-Taktsignale, welche während der Wiedergabeoperation,
wie oben beschrieben, zur Taktung der Speicher mit wahlfreiem Zugriff RAM 1 bis RAM 4 sowie der Schaltungen
50 und 52 ausgenutzt werden.
Das Ausgangssignal des durch 9 teilenden Teilers ist weiterhin über eine Leitung 1338 auf eine mit 1340 bezeichnete
freischwingende Schaltung geführt, welche jede plötzliehe
Stufe in der Wortsynchronisation verhindert und an ihrem Ausgang auf einer Leitung 1342 für 30 bis 40 Perioden
der Wortsynchronisation ein wiederkehrendes Signal mit 4,8 MHz liefert. Das Signal auf der Leitung 1342
wird in ein Flip-Flop 1344 eingespeist, das einen monostabilen Multivibrator 1346 über eine Leitung 1348 triggert.
Der monostabile Multivibrator 1346 stellt lediglich das Signal zeitlich richtig ein, wobei sein Ausgang über
eine Leitung 1350 auf eine durch Verzögerungsstufen 1352 und 1354 sowie ein Gatter 1356 gebildete Differentiationsschaltung
geführt ist, welche auf einer Leitung 1358 einen sehr schmalen Impuls erzeugt. Dieser Impuls
aktiviert während des Sequenzfensters, wenn eine Leitung 1364 aktiv ist, ein Gatter 1360, über dessen Ausgangsleitung
13 62 das ODER-Gatter 1314 zur Rücksetzung des durch
9 teilenden Zählers für den Fall aktiviert wird, daß das Ausgangssignal auf der Leitung 1292 des Detektors für
111 01 "-Sequenz aus irgendeinem Grunde, beispielsweise aufgrund
eines Ausfalls nicht vorhanden ist. Auf diese Weise wird der durch 9 teilende Zähler entweder durch den
Detektor für die "101"-Frequenz oder durch die vorstehend
beschriebene freischwingende Rücksetzschaltung richtig
130051/0508 &
-\yf- 40ζ
rückgesetzt, auch wenn ein Taktimpuls auf der Leitung 1198 zeitweise verloren geht. Eine wesentliche Funktion
der Schaltungsanordnung besteht darin, das Synchronwort mit einer relativ konstanten Folgefrequenz über mehrere
10 Perioden relativ konstant zu halten und es aufgrund eines Verlustes einer Taktzählung oder aufgrund des
Verlustes der Erfassung der "101"-Sequenz in einigen
Fällen ihres Auftretens nicht zu ändern.
Die Dekoder der Schaltungsanordnung nach den Fig. 17a
1Ö und 17b dienen weiterhin zur Lieferung des Taktes mit
86 MHz für den jeweiligen anderen, wobei gemäß Fig. 17b
einer der Dekoder den Takt mit 86 MHz auf der Leitung 139 liefert und den Takt mit 86 MHz entsprechend über die
im linken Teil der Schaltungsanordnung nach Fig. 17a dargestellte Leitung 141 vom anderen Dekoder empfängt.
Dies dient zur Kompensation eines Ausfalls, welcher im HF-Kanal für einen der Dekoder auftreten kann. Ist dies
der Fall, so kann der Takt vom anderen Kanal dazu ausgenutzt werden, um die Taktung der Schaltungsanordnung
so aufrecht zu erhalten, daß der Synchronwort-Zeittakt erhalten bleibt. Damit wird die Aufrechterhaltung eines
Taktsignals so möglich, daß der Takt des betreffenden Signals beim Wiederauftreten des Signals nach dem Ende
des Ausfalls leicht neu erfaßt werden kann» Es ist darauf hinzuweisen, daß anstelle der Erfassung des Auftretens
eines HF-Ausfalls in Form einer Anzeige des Fehlens des Taktsignals auch andere Formen der Ausnutzung des
Taktsignals vom anderen Kanal zur Anwendung kommen können.
Das den HF-Ausfall erfassende Signal vom Entzerrer 118
wird über die Leitung 1028 in einen Puffer 1370 eingespeist, dessen Ausgangssignal in eine mit 1372 bezeichnete
erste Integrationsstufe eingespeist wird. Diese Integrationsstufe wird durch ein Flip-Flop 1374 rückgetaktet,
das seinerseits über eine Leitung 1376 von dem den Takt mit 86 MHz liefernden Puffer 1172 getaktet wird. Das
13QQ-S1/0508
Ausgangssignal des Flip-Flops 1374 erscheint auf einer auf einen Eingang eines Gatters 1390 geführten Leitung
1378, wobei der andere Eingang dieses Gatters über eine Leitung 1380 von einem ODER-Gatter 1382 gespeist wird.
Das Eingangssignal für das Gatter 1382 wird über einen Puffer 1384 und einen monostabilen Multivibrator 1386
geliefert, welcher über eine Leitung 1388 getriggert wird. Auf dieser Leitung steht ein H/8-Signal, das
heißt, das Kopfschaltsignal, so daß während dieser Zeit
eine Ausfallanzeige nicht erzeugt wird. Dieses Signal verhindert die Umschaltung des Taktes des anderen Kanals
während eines durch die Kopfumschaltung bedingten Ausfalls. Die Eingangsleitungen 1378 und 1380 schalten das
NAND-Gatter 1390 wirksam und erzeugen ein Signal auf einer Ausgangsleitung 1392, welche zur Rücksetzung auf das
Ausgangs-Flip-Flop 1238 geführt ist, wodurch auf den Ausgangsleitungen 146 und 148 eine Ausfallanzeige erzeugt
wird, welche durch die Schaltung 52 sowie gegebenenfalls durch die Ausfallkompensationsschaltung 160 ausgenutzt
wird. Der andere Ausgang des NAND-Gatters 1390 ist über eine Leitung 1394 auf eine zweite mit 1396 bezeichnete
Integrationsstufe geführt, welahe die Ausfallsignale
integriert und damit das Vorhandensein eines tatsächlichen Ausfalls bestätigt. Das integrierte Signal wird
wiederum auf ein Flip-Flop 1398 geführt, das mit einer Dehnungsschaltung 1400 gekoppelt ist. Eine Ausgangsleitung
1402 dieser Dehnungsschaltung 1400 ist mit den Rücksetzklemmen eines Flip-Flops 1414 gekoppelt, dessen Ausgangsleitung
1416 ein Gatter 1418 wirksamschaltet, um das Signal mit 86 MHz vom anderen Dekoder zur Ausnutzung
bei der Taktung des in Rede stehenden Dekoders auszunutzen. Die Dehnungsschaltung hält die Ausfallanzeige
für eine vorgegebene Zeit über die Dauer des tatsächlichen Ausfalls hinaus wirksam, um sicherzustellen, daß
das HF-Signal wieder voll vorhanden ist und daß der Takt mit 86 MHz vom in Rede stehenden Dekoder vor seiner
erneuten Ausnutzung erfaßt worden ist.
130051/0508 4>
Beim Auftreten des Ausfallsignals erscheint daher ein verzögerter Impuls auf der Leitung 1402, welcher das
Flip-Flop 1414 rücksetzt. Nach Beendigung des Ausfalls erscheint ein durch die Dehnungsschaltung 1400 weitergeführter
Impuls auf einer Leitung 1404, der in ein Gatter 1406 eingespeist wird. Dieses Gatter liefert
ein Ausgangssignal auf einer Leitung 14 08 als Eingangssignal
für ein Gatter 1410, dessen anderer Eingang über die Leitung 14 02 gespeist wird, über eine Eingangsleitung
1412 des Gatters 1410 wird das Flip-Flop 1414 gesetzt,
so daß über dessen Ausgangsleitung 1416 das NAND-Gatter
1418 gesperrt wird, so daß der auf einer weiteren Eingangsleitung 1420 stehende Takt mit 86 MHz nicht mehr
länger durch dieses Gatter getaktet wird. Bevor jedoch die Funktion des in Rede stehenden Dekoders auf den
durch ihn aus der empfangenen Datenfolge abgeleiteten Takt zurückgeführt wird, ist die Sicherstellung der Bit-Synchronisation
erforderlich, d.h., es muß feststehen, daß der zur Taktung der Schaltungsanordnung ausgenutzte Takt
mit 43 MHz richtig synchronisiert ist, um die logischen Einsen in der Mitte einer Daten-Zelle zu dekodieren. Da
der Takt mit 43 MHz durch Teilung des Taktes mit 86 MHz durch 2 erzeugt wird, wird der die Teilung durchführende
Teiler 1126 im richtigen Zeitpunkt rückgesetzt. Dies erfolgt durch ein Gatter 1419, dessen Eingangsleitungen
1402 und 1416 für eine Zeitperiode von etwa 6 bis 12 Wörtern
wirksamgeschaltet werden. Diese Wörter treten zwischen dem Zeitpunkt der tatsächlichen Beendigung des
HF-Ausfalls und der Beendigung des gedehnten Ausfalls auf, wobei das genannte Gatter ein Signal auf eine Leitung
1421 liefert, das zur Erzeugung eines den Detektor für die
"101"-Sequenz wirksamschaltenden Signals auf der Leitung 1279 in das Gatter 1278 eingespeist wird. Ist dies erfolgt,
so wird beim Auftreten jeder "101"-Sequenz im aktiven
Videoteil oder in der Synchronsequenz ein Rücksetzimpuls auf der Leitung 1286 erzeugt, welcher das Flip-Flop 1162
rücksetzt/ und den Takt mit 43 MHz richtig synchronisert»rs""
13'0'051/OSOS
Der Takt mit 43 MHz auf einer Leitung 1420 wird von einem durch 2 teilenden Teiler 1422 geliefert, welcher
durch den Takt mit 86 MHz auf einer von einem Puffer 1426 kommenden Leitung 1424 getaktet wird. Das Eingangssignal
für diesen Puffer 1426 wird über die den Takt mit 86 MHz vom anderen Dekoder führende Leitung 141
geliefert. Wenn das Gatter 1418 über die Leitung 1416
wirksamgeschaltet wird, so erscheint der Takt mit 43 MHz auf einer Ausgangsleitung 1430, welche auf den Takteingang
des durch 9 teilenden Teilers 1200 geführt ist, wodurch anstelle des über die Leitung 1198 gelieferten
Taktes, welcher jedoch aufgrund des Ausfalls in dem Dataiauf
der Leitung 132 führenden Kanal nicht vorhanden ist, der genannte Takt ausgenutzt wird. Der durch zwei
teilende Teiler 1422 wird über eine Leitung 1432 rückgesetzt, welche durch den durch 9 teilenden Teiler
1200 getaktet wird. Dieser Teiler schaltet den Takt im richtigen Zeitpunkt in bezug auf die Teilerfunktion vom
anderen Dekoder in den in Rede stehenden Dekoder. Durch die oben erläuterte Funktion erfaßt daher jeder Dekoder
die Taktfrequenz aus den nach dem "quadrierten" Miller-Kode kodierten Daten während des Normalbetriebs und
empfängt und nutzt den erfaßten Takt vom anderen Dekoder für den Fall aus, daß in ihm ein Ausfall auftritt, wodurch
sichergestellt wird, daß die grundlegende Wortsynchronisation während des Ausfalls erhalten bleibt.
Die Steuerung der Funktion der Speicher mit wahlfreiem Zugriff RAM 1 bis RAM 4 gemäß dem Blockschaltbild nach
Fig. 1 erfolgt durch die Taktgenerator- und Schalterschaltung 196 sowie die Logik- und Servorückkoppelschaltung
200, für die detaillierte Schaltbilder in den Fig.7, 8, 9 und 10 dargestellt sind.
Der in Fig. 9 dargestellte Logik- und Taktschaltungsteil der Speicher-Steuerschaltungsanordnung dient zur
Einspeisung der richtigen Taktsignale in die Speicher
130051/0508
RAM 1 bis RAM 4 als Funktion der Durchführung einer Aufzeichnungs- oder Wiedergabeoperation, über vier Eingangsleitungen
1450, 1452, 1454 und 1456 wird das Gerät mittels von einer Bedienungsperson betätigten externen
Schaltern in eine von vier Betriebsarten, d.h., Wiedergabebetriebe, Aufzeichnungsbetrieb, rein elektronischer
Betrieb und Testbetrieb geschaltet. Während des rein elektronischen Betriebs werden die Daten lediglich in die
Speicher eingeschrieben und danach unter Ausnutzung des gleichen Taktes ausgelesen, wobei die tatsächlichen Aufzeichnungs-
und Wiedergabeoperationen umgangen werden. Es erfolgt dabei im wesentlichen ein Test dieses Teils
der Schaltungsanordnung. Die vier genannten Leitungen sind zusammen mit einer Testauswahlleitung 1458, welche entweder
das eine Paar von miteinander gekoppelten Speichern mit wahlfreiem Zugriff, d.h. RAM 1 und RAM 3 oder das
andere Paar, d.h. RAM 2 und RAM 4 auswählt, sowie mit einer Leitung 1460, welche einen während des Testbetriebs
ausgenutzten Gerade- oder Ungerade-Pegel von einem programmierbaren
Festwertspeicher 1600 (Fig. 7) führt, sind auf verschiedene logische Stufen geführt, um die geeigneten
Signale und Takte zur Verwendung der Steuerung der Speicher zu erzeugen. Der Pegel des auf der Leitung 1460
bei normalen Aufzeichnungs- und Wiedergabeoperationen geführten Signals ist so gewählt, daß die Speicher-Steuerschaltungsanordnung
im beschriebenen Sinne zur Erzeugung der notwendigen Speichersteuersignale arbeitet.
Das Taktsignal mit 1,6 MHz vom Dekoder 138 oder 140 wird über eine Leitung 1328 geliefert und dient zur Einschrei-0
bung der Daten in die Speicher während einer Wiedergabeoperation. Der Takt auf der Leitung 1328 wird durch einen
Konverter 1462 von einem MECL-Pegel in einen TTL-Pegel
umgewandelt und in nachfolgende monostabile Multivibratoren 1464 und 1466 eingespeist, welche die Phase des
Taktes justieren. Ein mit Identifizierungstakt bezeichnetes Ausgangssignal auf einer Ausgangsleitung 1468 des
130051/0508
monostabilen Multivibrators 1464 wird über diese Ausgangsleitung
in einen Identifikationsverarbeitungs-. Schaltungsteil der Speicher-Steuerschaltungsanordnung
gemäß Fig. 10 eingespeist. Das Ausgangssignal des monostabilen Multivibrators 1466 wird über eine Leitung
1470 in ein UND-Gatter 1472 eingespeist, das über eine
Leitung 1474 wirksamgeschaltet wird. Der Pegel auf dieser Leitung liegt während einer Wiedergabeoperation hoch,
über die Leitung 1474 wird weiterhin ein Gatter 1476 wirksamgeschaltet, an dessen anderem Eingang der Referenz
takt mit 3,58 MHz zur Ausnutzung bei der Auslesung der Daten aus den Speichern bei Wiedergabe eingespeist wird.
Entsprechend wird ein UND-Gatter 1478 während einer Aufzeichnungsoperation über eine Leitung 1480 wirksamgeschal
tet, wobei das Aufzeichnungstaktsignal mit 3,58 MHz durch dieses Gatter 1478 getaktet wird, um bei der Einschreibung
der Daten in die Speicher während einer Aufzeichnungsoperation ausgenutzt zu werden.
Das Taktsignal mit 1,6 MHz vom Kodierer 82 erscheint auf einer Leitung 916 und wird durch einen Konverter 1482
ebenfalls von einem MECL-Pegel in den TTL-Pegel überführt
und durch zwei monostabilen Multivibratoren 1484 zeitlich neu eingestellt. Damit wird auf einer Leitung
1486 der in der Phase richtig liegende Takt mit 1,6 MHz erzeugt, welcher mit Ausnahme des rein elektronischen
Betriebs, in dem ein Takt mit 3,58 MHz auf einer Leitung 1488 ausgenutzt wird, zur Auslesung von Daten aus den
Speichern bei einer Wiedergabeoperation ausgenutzt wird. Gatter 1490, 1492 und 1494 schalten diese Taktfrequenzen
auf eine Leitung 1496, welche auf ein während einer Wiedergabeoperation
wirksamgeschaltetes Gatter 1498 geführt ist. Die UND-Gatter 1472 und 1498 wählen daher ein
Taktsignal mit 1,6 MHz von den beiden Quellen aus, wobei der Dekoder-Takt mit 1,6 MHz zur Einschreibungder nicht
vom Band stammenden Daten in Speicher bei Wiedergabe und der Kodierertakt mit 1,6 MHz zur Auslesung der Daten
aus den Speichern bei einer Wiedergabeoperation ausgenutzt wird. Eines dieser Taktsignale wird in eine durch
eine generell mit 1502 bezeichnete Logik gesteuerte Leitung 1500 eingespeist, wobei auf Leitungen 822 Taktsignale
für die Speicher geliefert werden. Es ist darauf . hinzuweisen, daß der in Fig. 9 dargestellte Schaltungsteil doppelt ausgeführt ist, so daß die Leitungen 822
für einen Schaltungsteil den Takt für den Speicher RAM1 und das Duplikat den Takt für den Speicher RAM 2 liefert.
Entsprechend liefern die anderen Leitungen 822 für einen der Schaltungsteile den Takt für den Speicher RAM 3,
während das Duplikat den Takt für den Speicher RAM 4 liefert. Entsprechende Bezeichnungen 1/2 und 3/4 in
anderen Figuren bezeichnen eine entsprechende Anwendung. Die Gatter 1476 und 1478 wählen entweder den Aufzeichnungs-
oder den Referenztakt mit 3,58 MHz zur Einspeisung in eine Leitung 1508 aus, welche durch die Steuerlogik 1502
getaktet werden, um diese Taktfrequenzen im Bedarfsfall auf den Leitungen 822 verfügbar zu machen. In dieser
Hinsicht wird der Referenztakt mit 3f58 MHz zur Auslesung
der Daten aus den Speichern in einer Wiedergabeoperatung ausgenutzt, während der Aufseichnungstakt mit 3,58 MHz
zur Einschreiben der Daten in die Speicher bei einer Aufzeichnungsoperation ausgenutzt wird. Die Steuerlogik
1502 steuert eine mit generell mit 1510 bezeichnete weitere Steuerlogik zusammen mit Invertern 1512. Die Eingangssignale für die Logik 1510 werden über die Leitungen
1474 und 1480 geliefert, wodurch angezeigt wird, ob das Gerät in einer Aufzeichnungs- oder einer Wiedergabeoperation
arbeiten. Schreibfreigabesignale werden auf Leitungen 1514, 1516, 1518 und 1520 geliefert. Die Schreibfreigabesignale
auf den Leitungen 1514 und 1518 werden von einem Festwertspeicher 1600 (Fig. 7) geliefert, welcher so
programmiert ist, daß er die entsprechenden Schreibfreigabesignale während einer Aufzeichnungsoperation liefert.
Die Signale auf den Leitungen 1516 und 1520 werden durch einen weiteren Festwertspeicher 1816 (Fig. 8) geliefert,
der so programmiert ist, daß er die Schreibfreigabesignale während einer Wiedergabeoperation liefert. Die
Steuerlogik 1510 und die Steuerlogik 1502 wählen daher zusammen mit den Invertern 1512 die richtigen Taktsignale
im richtigen Zeitpunkt zur Durchführung des Einschreibens und des Auslesens in die bzw. aus den Speichern mit wahlfreiem
Zugriff RAM 1 bis RAM 4, während Aufzeichnungsund Wiedergabeoperationen in der anhand der Zeittaktdiagramme
gemäß Fig. 4b und 5b beschriebenen Weise aus. Die Schreibfreigabeleitungen 1514 bis 1520 sind weiterhin
auf einen 2:1-Schalter . 1522 geführt, welcher Speicherauswahl-Eingangssignale
über Leitungen 1524, 1526, 1528 und 1530 aufnimmt, die durch die gleichen Festwertspeicher
(1600 und 1816) geliefert werden, welche die Schreibfreigabesignale liefern. Die Leitungen 1524 und
1528 dienen zur Lieferung der Speicherauswahlsignale während einer Aufzeichnungsoperation, während die Leitungen
1526 und 1530 zur Lieferung der Speicherauswahlsignale bei einer Wiedergabeoperation dienen. Ein Signal
auf der Leitung 1474 steuert den Schalter 1522, wodurch die entsprechenden Schreibfreigabe- und Speicherauswahlleitungen
während einer Aufzeichnungs- und Wiedergabeoperation
ausgewählt und die Signale auf Ausgangsleitungen 806 und 808 erzeugt werden, welche mit der in Fig. 13
dargestellten Speicherschaltungsanordnung gekoppelt sind.
Es sei noch einmal darauf hingewiesen, daß in Fig. 13 lediglich ein Speicher dargestellt ist und daß eine
der Speicherauswahlleitungen 806 sowie eine der Schreibfreigabeleitungen
808, welche in Fig. 13 dargestellt sind, an eine der im Schaltungsteil nach Fig. 9 dargestellten
Leitungen 806a oder b angekoppelt sind. Dies hängt ersichtlich von der Identifizierung des entsprechenden in
Fig. 13 dargestellten Speichers ab.
Weitere von der in Fig. 9 dargestellten Schaltungsanordnung erzeugte Signale werden auf Leitungen 1534, 1536,
1538 und 1540 geliefert, welche anzeigen, daß der rein
13013 !51/0508
elektronische Betrieb, der Testbetrieb, der Wiedergabebetrieb und der Aufzeichnungsbetrieb laufen. Diese Signale
werden in andere Teile der Speicher-Steuerschaltungsanordnung zu Steuerzwecken im nachfolgend beschriebenen
Sinne eingespeist. Entsprechend wird auf einer Leitung 1542 ein Kopfschalt-Steuersignal erzeugt, das während
einer Wiedergabeoperation auf hohem Pegel liegt. Ein Aufzeichnungsstromsignal auf einer Leitung 1544, das
durch weitere Teile der Speicher-Steuerschaltungsanordnung
ausgenutzt wird, liegt während einer Aufzeichnungsoperation auf hohem Pegel. Über die Leitung 586 werden
die 8-auf-24-Bit-Konverter 50 und 52 gesteuert, wobei diese Leitung bei einer Wiedergabeoperation auf hohem
Pegel liegt und die Auswahl entweder des Taktsignals mit 1,6 MHz oder 3,58 MHz zur Taktung der Daten durch den
Konverter steuert, über eine Steuerleitung 1546 wird
der Kodierer durch Steuerung eines Relais ein- oder ausgeschaltet, das den Oszillatorteil für 86 MHz des
Kodierers während einer Aufzeichnungsoperation einschaltet
und während einer Wiedergabeoperation abschaltet.
Der Schaltungsteil liefert weiterhin ein Signal auf einer Leitung 1550 zur Steuerung des 2:1-Schalters 152 zwecks
Auswahl des Ausgangs des richtigen Paares von Speichern mit wahlfreiem Zugriff während einer Wiedergabeoperation
sowie im rein elektronischen Betrieb. Da die Umschaltung des 2:1-Schalters mit Zeilen-Folgefrequenz auftritt,
wird ein mit den Aufzeichnungs-Taktslgnalen synchronisiertes
H/2-Signal über eine Leitung 1552 in ein D-Flip-Flop 1554 eingespeist, das durch einen horizontalfrequenten
Takt auf einer Leitung 1556 getaktet wird. Dieser Takt ist mit den Aufzeichnungs-Taktsignalen
synchronisiert und mit dem Aufzeichnungstakt mit 3,58 MHz
phasenkohärent. Das H/2-Folgefrequenzsignal auf der Leitung 1550 zur Steuerung des 2:1-Schalters wird bei
Wiedergabe ausgenutzt und in ein D-Flip-Flop 1558 eingespeist, dem ein H/2-Signal über eine Leitung 1560
durch einen Adreßgenerator 1882 (Fig. 8) zugeführt
wird. Dieses Flip-Flop wird über eine Leitung 1562 von einem monostabilen Multivibrator 1780 (Fig. 8)
getaktet.
Zur Steuerung der Speicher während einer Aufzeichnungsoperation liefert der in Fig. 7 dargestellte Schaltungsteil die richtigen Schreibfreigabe- und Speicherauswahlsignale
zur Steuerung der Speicher in Übereinstimmung mit dem in Fig. 4b dargestellten Zeittaktdiagramm. Dieser
Schaltungsteil liefert weiterhin Signale zur Steuerung des AufζeichnungsStroms für die Wandlerköpfe bei Aufzeichnung
der Signale auf Band. Im Gegensatz zur Kopfumschaltung, welche bei der Wiedergabeoperation durchgeführt
wird, wird der Aufzeichnungsstrom den Wandlerköpfen zugeführt, wodurch diese für die Aufzeichnung von
Daten auf dem Band wirksamgeschaltet werden. Wie oben ausgeführt, wird der Strom den 8 Köpfen in der in Fig. 2
dargestellten numerischen Ordnung sequentiell zugeführt. Jeder Kopf zeichnet 8 Videozeilen pro überlauf über das
Band auf, wobei immer gleichzeitig 2 Köpfe aufzeichnen. Da die Köpfe in gleichem Abstand am Umfang der Kopftrommel
angeordnet sind, wird der Aufzeichnungsstrom dem Kopf Nr. 2 zugeführt, wenn der Kopf Nr. 1 sich in der
Hälfte seines Weges über dem Band befindet. Da die Kopftrommel weiter rotiert, wird der Aufζeichnungsstrom dem
Kopf Nr. 3 in dem Zeitpunkt zugeführt, in dem der Aufzeichnungsstrom vom Kopf Nr. 1 abgeschaltet wird.
In dem in Fig. 7 dargestellten Schaltungsteil wird die Aufzeichnungstaktfrequenz von 3,58 MHz auf einer Eingangsleitung
238 zugeführt, um einen Zähler 1570 zu takten, der mit Auswahlschaltungen 1572 und 1574 zusammenarbeitet,
um ein Ladesignal auf einer Leitung 1576 zu erzeugen, durch das eine vorgegebene Zahl geladen
wird, so daß der Zähler als Zähler für 25 Perioden arbeitet. Dies entspricht dem Betrag der Verzögerung, die im
Horizontalaustastintervall erwünscht ist, bevor die
II/
Einschreibung der digitalen Synchronsequenz beginnt. Ein Horizontalsynchronsignal auf der Leitung 358 von der
Zähler- und programmierbaren Festwertspeicher-Schaltung 380 mit der Zählkapazität 455 wird auf einen monostabilen
Multivibrator 1578 gegeben, welcher das Horizontal-Synchronsignal zeitlich richtig einstellt, so daß ein
Ausgangssignal auf einer Leitung 1580 erzeugt wird, das den Zähler im richtigen Zeitpunkt, d.h., am Beginn
des Austastintervalls löscht. Eine Ausgangsleitung 1582 der Auswahlschaltung 1574 wird bei der Endzählung von ·
25 auf ein Flip-Flop 1584 gekoppelt und erzeugt einen Impuls auf einer Ausgangsleitung 1586, der durch monostabile
Multivibratoren 1588 und 1590 in seiner Lage richtig eingestellt wird, wobei eine Ausgangsleitung
1592 des letztgenannten monostabilen Multivibrators auf eine generell mit 1594 bezeichnete Steuerlogik geführt
ist. Diese Steuerlogik erzeugt Schreib-Rücksetzimpulse
auf Leitungen 830 zur Rücksetzung des entsprechenden Speichers der Speicher RAM 1 bis RAM 4. Durch die Steuerlogik
1594 werden auch Lese-Rücksetzimpulse erzeugt.
Die Zähler- und Festwertspeicher-Schaltungen 380 (Fig.12)
liefern ein Ungerade-Gerade-Zeilenidentifizierungssignal mit 7,5 kHz auf die Leitung 384, das invertiert und auf
einen Eingang eines NAND-Gatters 1571 gegeben wird. Der zweite Eingang dieses NAND-Gatters 1571 empfängt ein
Freigabesignal von einem D-Flip-Flop 1608 als Funktion des Ausgangssignals von der Auswahlschaltung 1574 über
eine Leitung 1610 am Ende des oben genannten Intervalls mit 25 Perioden des Hilfsträgers. Das NAND-Gatter 1571
liefert einen Impuls an einem Ausgang 1573, welcher über eine Folge von monostabilen Multivibratoren 1575 auf einen
Eingang von NAND-Gattern 1577 und 1579 gegeben wird. Die weiteren Eingänge dieser NAND-Gatter werden durch eine
Adreßleitung 1581 von einem Adreßzähler 1636 gespeist. Diese Adreßleitung liegt auf hohem Pegel, wenn RAM 1 und
RAM 2 zur Auslesung ausgewählt wird, während sie auf tiefem Pegel liegt, wenn RAM 3 und RMi 4 zur Auslesung
ausgewählt werden. Die NAND-Gatter 1577 und 1579 werden durch das Speicher-Auswahlsignal auf der Leitung 1581
gesteuert, um die vom NAND-Gatter 1571 empfangenen H/2-Folgefrequenzimpulse
in die Steuerlogik 1594 einzuspeisen, welche damit die Lese-Rücksetzimpulse für den
zur Auslesung ausgewählten Speicher liefern. In diesem Zusammenhang ist der gesamte Schaltungsteil nach Fig. 7
doppelt vorhanden, wobei die mit 1-2 bezeichneten Ausgänge denjenigen entsprechen, wie dies anhand des Schaltungsteils nach Fig. 9 beschrieben wurde.
Zur Erzeugung der Schreibfreigabe- und Speicherauswahlsignale dient der programmierbare Festwertspeicher 1600
mit 4 Ausgangsleitungen 1602, welche auf ein D-Flip-Flop
1604 geführt sind, das durch ein horizontalfrequentes
Taktsignal auf einer Leitung 1606 getaktet wird. Die Ausgänge dieses D-Flip-Flops 1604 liefern die
Freigabe- und Speicherauswahlsignale. Von einem Flip-Flop 1608 geht eine Taktleitung 1606 ab, wobei dieses
Flip-Flop durch den Takt mit 3,58 MHz getaktet wird.
Ein D-Eingang dieses Flip-Flops wird durch ein horizontalfrequentes
Signal auf einer Leitung 1610 gespeist. Die Signale zur Erzeugung des Aufzeichnungsstroms werden
durch einen programmierbaren Festwertspeicher 1612
erzeugt, dessen Ausgangsleitungen 1614 über Flip-Flops 1616 getaktet werden und Signale auf Leitungen 1618 liefern,
die über Gatter 1620 auf Leitungen 1622 geschaltet werden. Diese Leitungen sind mit einem Eingang von NAND-Gattern
1624 gekoppelt, welche über die Leitung 1544 wirksamgeschaltet werden, wenn eine Aufzeichnungsoperation
0 abläuft. Die Ausgangssignale dieser Gatter erscheinen auf Leitungen 1626, welche auf verschiedene, dem entsprechenden
Wandlerkopf zugeordnete Aufzeichnungsstromquellen geführt sind.
Die Festwertspeicher 1600 und 1612 werden über Adreßleitun
gen 1630, die Leitung 1552, die Steuerleitung 1534 für
rein elektronischen Betrieb und eine Leitung 1632 adressiert, welche für ungerade und gerade bezifferte
Videozeilen abwechselnd auf hohem und tiefem Pegel liegt. Diese Leitung 1632 liegt für einen des doppelten
Satzes von Schaltungsteilen nach Fig. 7 auf tiefem Pegel, d.h. für den Schaltungsteil, welcher die Speicher
RAM 1 und RAM 2 steuert, während die Leitung für das Duplikat dieses Schaltungsteils auf hohem Pegel liegt,
da dieser die Speicher RAM 2 und RAM 4 steuert. Die weiteren Adressen werden durch einen Adressenzähler
1636 gesteuert, welcher Signale auf die Ausgangsleitungen 163 0 zur Bereitstellung der richtigen Information für
die Erzeugung der entsprechenden Speicherauswahl-, Freigabe- und Aufzeichnungsstrom-Steuersignale als Funktion
des Zeittaktdiagramms nach Fig. 4b erzeugt. Beim Adreßzähler 1636 handelt es sich um einen Zähler für 5 Bit
oder 32 Perioden, der durch ein Signal auf einer Leitung 1638 vom Ausgang eines monostabilen Multivibrators
1640 gelöscht wird. Dieser monostabile Multivibrator 1640 wird durch ein Signal auf einer Leitung 1643
getriggert, welche mit einer Servo-Regelschaltungsanordnung
(Fig. 28) gekoppelt ist. Diese Schaltungsanordnung liefert einen verarbeiteten H/64-Tachometer-Rücksetzimpuls
für jede Umdrehung der Kopftrommel, wobei festzuhalten
25' ist, daß für jede Umdrehung der Kopftrommel 64 Daten-Zeilen
auf dem Band aufgezeigt werden. Durch Synchronisation des Zählers 1636 mit dieser Kopftrommel erhält der
richtige Kopf den Aufzeichnungsstrom im richtigen Zeitpunkt .
Zur Steuerung der Funktion der Speicher mit wahlfreiem Zugriff RAM 1 bis RAM 4 bei Wiedergabe sind zusätzlich zu
den in den Fig. 7 und 9 dargestellten Schaltungsteilen weitere in den Fig. 8 und 10 dargestellte Schaltungsteile
vorgesehen, welche speziell für die Steuerung der Speicher in dieser Betriebsart ausgelegt sind. Wie oben
bereits ausgeführt, enthält die digitale Synchronsequenz,
welche vorher in jede Videozeile eingeführt wird, die ID 1- und ID 2-Zahlen, welche während der Wiedergabeoperation
dazu ausgenutzt werden, um die Funktion der Speicher in bezug auf die in sie eingeschriebenen
Daten zeitlich richtig ablaufen zu lassen. Wie oben anhand der Ausführungen zum Synchronsequenzaddierer
dargelegt wurde, werden die Zahlen ID 1 und ID 2 dreimal aufeinanderfolgend in jeder Periode des Hilfsträgers
geschrieben. Der in Fig. 10 dargestellte Schaltungsteil dient zur Verarbeitung der ID 1- und ID 2-Zahlen, welche
durch die in den 8-auf-24-Bit-Konvertern 50 und 52 enthaltenen Identifikationszahl-Dekodern dekodiert
werden, um sicherzustellen, daß sie gültig sind. Da die Identifikationszahl die Horizontalsynchronlage bei Wiedergabe
festlegen, ist es wichtig, daß sie zuverlässig vorliegen, da sonst das resultierende Bild in den Zeilen
horizontal verschoben wird, in denen die Identifikationsinformation schlecht ist. In diesem Zusammenhang werden
die ID 1- und ID 2-Signale über die Leitungen 63 4 und 63 6 zusammen mit einem zusammengesetzten Ausfallsignal
auf der Leitung 682 auf NAND-Gatter 1640 und 1642 zu deren Wirksamschaltung gegeben, wenn kein festgesetzter
zusammengesetzter Ausfall vorhanden ist, so daß die drei aufeinanderfolgenden ID 1- und ID 2-Impulse
durch entsprechende Gatter auf Leitungen 1644 und 1646 getaktet werden. Diese Leitungen 1644 und 1646 sind auf
mit 1648 und 1650 bezeichnete Integratoren geführt, welche die Impulse integrieren und ein Ausgangssignal auf Leitungen
1652 und 1654 liefern, wenn zwei aus drei aufeinanderfolgenden
Identifikationsimpulsen auftreten. Die Leitungen 1652 und 1654 sind auf Flip-Flops 1656 und
1658 geführt, welche durch ein Taktsignal auf einer Taktleitung 1660 getaktet werden, das aus dem über die
Leitung 1468 empfangenen Taktsignal mit 1,6 MHz abgelei-5 tet wird. Dieses Taktsignal wird durch den Dekoder aus den
wiedergegebenen Taktsignalen abgeleitet und durch den in Fig. 9 dargestellten Speicher-Steuerlogik- und Taktschal-
130051/33)508
tungsten zeitlich eingestellt. Das Taktsignal mit 1,6 MHz wird aus den wiedergegebenen Daten so abgeleitet,
daß es mit den Daten kohärent ist. Die Indentifikationsimpulse werden daher mit diesem Taktsignal
rückgetaktet und erscheinen auf Leitungen 1662 und
1664. Das Taktsignal mit 1,6 MHz auf der Leitung 1468
wird-FIiJf ?v;oj rnmmesf Blci| }<= MWl-I tv4-fr*reU'-ü£-fc;U 16I3Ü UHa IDVU
gegeben, um das Taktsignal zeitlich einzustellen, wobei das Ausgangssignal des monostabilen Multivibrators 1668
auf einen zweiten monostabilen Zeit-Multivibrator 1672 gegeben wird, welcher das Taktsignal mit 1,6 MHz zur
Taktung eines Zählers mit der Zählkapazität 202 auf eine Leitung 1674 liefert. Das Ausgangssignal des monostabilen
Multivibrators 1670 auf der Leitung 1660 wird weiterhin in einen durch 2 teilenden Teiler 1676 mit Ausgangsleitung
1680 und 1678 gegeben, welche über Inverter auf die Integratoren 1648 und 1650 geführt sind. Speziell ist
die Leitung 1680 über einen Inverter 1682 an eine Leitung 1684 und an einen Inverter 1686 angekoppelt, welcher an
eine mit dem Integrator 1650 gekoppelte Leitung 1688 angekoppelt ist. Entsprechend ist die Leitung 1678 über
einen Inverter 1692 an eine Leitung 1690 und über einen Inverter 1696 an eine Leitung 1694 angekoppelt.
Dem Integrator 1648, welcher in seiner Wirkungsweise identisch
mit dem Integrator 1650 ist, werden die ID 1-Impulse
auf der Leitung 1644 über Inverter 1700 und 1702 zugeführt, welche parallele Pfade auf mit Kondensatoren
17o8 und 1710 verbundenen Leitungen 1704 und 1706 bilden.
0 Wie oben ausgeführt, führt das Vorhandensein von jeweils zwei der drei aufeinanderfolgenden Impulse zur Erzeugung
eines Ausgangssignals, das von einer von zwei Spannungsvergleichsschaltungen 1712 und 1714 geliefert wird. Der
durch zwei teilende Teiler 1676 ändert abwechselnd den Pegel auf den Leitungen 1690 und 1684, um die Kondensatoren
1708 und 1710 abwechselnd zu entladen, wodurch ermöglicht wird, daß einer der Kondensatoren bei Vorhandenseins des
(ο1-- .j
130051/0508
Satzes von 3 ID-Impulsen geladen wird, während sich der
andere entlädt. Während des Vorhandenseins der nächsten Sätze von ID 1-Impulsen wird der andere Kondensator geladen,
während der erste entladen wird. Sind jeweils zwei von drei aufeinanderfolgenden ID-1-Impulsen vorhanden,
so liefert die entsprechende Spannungsvergleichsschaltung 1712 oder 1714 einen Ausgangspegel auf die Leitung 1652,
welcher das Vorhandensein der ID 1-Identifikationsimpulse
bestätigt. Der Integrator 1650 arbeitet in der entsprechenden Weise bei der Erfassung der ID 2-Impulse.
Die rücktaktenden Flip-Flops 1656 und 1658, welche die
erfaßten ID 1- und ID 2-Impulse rücktakten, besitzen Ausgangsleitungen 1720 und 1722, welche beide auf ein
NAND-Gatter 1724 geführt sind. Dieses Gatter liefert ein Signal auf einer Leitung 1726, welches das Vorhandensein
der erfaßten ID 1- und ID 2-Impulse anzeigt. Dieses Signal wird auf die 8-auf-24-Bit-Konverter und 2:1-Schalter
50 und 52 gegeben, wobei bei Fehlen dieses Signals die Folge ist, daß die entsprechende Schaltung ein Signal für
die Paritätskanäle liefert, wodurch die Ausfall-Kompensationsschaltungen
nicht mehr die Daten in der Datenfolge ausnutzen, sondern eine volle Informationszeile einfügen.
Der Grund dafür liegt darin, daß die fehlende Erfassung der Identifikationsimpulse anzeigt, daß der Horizontal-Zeittäkt
unrichtig sein kann und daß die gesamte Zeile horizontal verschoben sein kann, was zu einer Diskontinuität
des Videobildes führen kann.
Die Leitungen 1720 und 1722 sind weiterhin auf einen
generell mit 1732 bezeichneten Integrator geführt, welcher feststellt, ob die Signale von den Kanälen invertiert
oder nicht invertiert sind. Der Integrator liefert dabei ein Signal auf die Leitung 142, das einen tiefen Pegel besitzt,
wenn die Signale korrekt sind. Die letztgenannte Leitung steuert die Funktion der im Blockschaltbild nach
Fig. 1 dargestellten Schalter 128 und 130. Durch einen Adreßgenerator 1882 (Fig. 8) wird ein H/2-Wiedergabe-
130051/(0)508
Signal auf die Leitung 1560 gegeben, das einen monostabilen Multivibrator 1740 mit einer Ausgangsleitung
1742 triggert. Die Ausgangsleitung ist mit einem Flip-Flop 1744 gekoppelt, dessen Ausgang mit einem monostabilen
Positions-Multivibrator 1746 gekoppelt ist. Dieser Multivibrator wird durch einen von einem monostabilen
Multivibrator 1776 (Fig. 8) auf eine Leitung 1750 gelieferten horizontalfrequenten Impuls getriggert.
Das Ausgangssignal des monostabilen Multivibrators 1746 wird auf einen weiteren monostabilen Multivibrator
1752 gegeben, der auf einer Leitung 1774 ein Ausgangssignal geeigneter Dauer liefert, das durch ein
Gatter 1756 getaktet wird, um auf einer Leitung 1758 ein Schwingfenstersignal zu erzeugen, das in der Wiedergabe-Speichersteuerschaltungsanordnung
nach Fig. 8 ausgenutzt wird.
Der monostabile Multivibrator 1740 taktet weiterhin ein Flip-Flop 1760, das einen monostabilen Multivibrator
1762 triggert, wodurch das Sequenzfenstersignal auf der Leitung 1270 erzeugt wird, das in die Schaltungen 138
und 140 eingespeist wird. Diese Schaltungen dienen zur Dekodierung des Auftretens der Synchronsequenz bei Wiedergabe
im oben beschriebenen Sinne.
Der Schaltungsteil nach Fig. 8 erzeugt die Speicherauswahl- und Schreibfreigabesignale für die Speicher mit
wahlfreiem Zugriff RAM 1 bis RAM 4 während der Wiedergabeoperation und liefert ID 1- und ID 2-Impulse für die
Speicher. Weiterhin erzeugt sie die Kopfschaltsignale
zur Umschaltung zwischen den Ausgängen der Vorverstärker, um das richtige Ausgangssignal auf die Entzerrer zu
geben. Ein Referenz-Taktsignal mit 3,58 MHz wird in die Eingangsleitung 190 eingespeist, das zur Taktung
eines Zahlers 1772 dient. Dieser Zähler wird durch ein Signal auf der Leitung 1750 geladen, das von einem durch
ein horizontalfrequentes Stationssignal auf einer Leitung
130051/0508
1777 getriggerten monostabilen Multivibrator 1776 geliefert wird. Das Ausgangssignal des Zählers erscheint
auf einer Leitung 1778, welche auf einen monostabilen • Multivibrator 1780 geführt ist. Eine Ausgangsleitung
1782 dieses monostabilen Multivibrators wird über NAND-Gatter 1784 und 1786 getaktet, um das Lese-Adreßsignal
für die RAM-Adressierschaltung auf die Leitungen 838 zu liefern. Die NAND-Gatter 1784 werden über die Leitung
1538 wirksamgeschaltet, wenn das Gerät im Wiedergabebetrieb arbeitet. Das Signal wird über die Leitungen
1526 und 1530 abwechselnd durch die Gatter 1784 und
1786 getaktet, um den Leseimpuls entweder auf RAM 1 oder RAM 2 zu geben. In diesem Zusammenhang ist der in Fig. 8
dargestellte Schaltungsteil ebenfalls doppelt ausgeführt, wobei das Duplikat die Speicher RAM 2 und RAM 4 steuert.
Der Zähler 1772 verzögert lediglich das Auftreten des horizontalfrequenten Impulses auf der Leitung 1778 um
die richtige Zeit, damit der Speicher für die Auslesung der Daten gemäß dem Zeittaktdiagramm nach Fig. 5b
in den richtigen Zustand gebracht werden kann. Die ID 1- und ID 2-Impulse werden über die Leitungen 1664
und 1662 in NAND-Gatter 1790 und 1792 eingespeist, wobei die Gatter bei Wiedergabe durch ein Signal auf der Leitung
1538 wirksamgeschaltet werden. Eine generell mit 1794 bezeichnete Schaltung liefert im Vergleich zu den Impulsen
auf den Eingangsleitungen 1664 und 1662 lediglich weit
schmalere ID-Impulse, welche über Leitungen 1796 und 1798 in eine durch Gatter 1800, 1802, 1804, 1806 und
1808 sowie einen Inverter 1810 gebildete Steuerlogik eingespeist werden. An den Ausgängen der Gatter 1802 bis
1808 werden die Identifikationsimpulse auf die Ausgangsleitungen 832 und 834 geliefert. Die NAND-Gatter 1802
bis 1808 werden durch Signale auf Leitungen 1812 und 1814 wirksamgeschaltet, wobei es sich um zwei Ausgangssignale
eines Festwertspeichers 1816 handelt, welcher die Einspeisung der Identifikationsimpulse in den richtigen
Speicher RAM 1 oder RAM 3, bzw. im Falle des Duplikates
130051/0B08
der Schaltung in den Speicher RAM 2 oder RAM 4 steuert.
Wie oben anhand des Zexttaktdiagramms nach Fig. 6 erläutert wurde, werden bei Aufzeichnung und Wiedergabe
202 Wörter mit 24 Bit und 27 Bit in die Speicher eingeschrieben bzw. aus denen ausgelesen, wobei die 202 Perioden
190 Perioden der aktiven Videoinformation sowie 12 die digitale Synchronsequenz enthaltende Perioden
repräsentieren. Wenn die Daten bei Wiedergabe in die Speicher eingeschrieben werden, so erfolgt dies unter Ausnutzung
eines Taktes mit 1,6 MHz. Dieser Takt mit 1,6 MHz
wird über die Leitung 1674, welche vom Speicher-Steuerschaltungsteil nach Fig. 10 kommt in den Schaltungsteil
nach Fig. 8 eingespeist. Er dient dabei zur Taktung eines durch 202 teilenden Teilers 1820, welcher als Zähler
für 202 Perioden arbeitet. Bei einer Endzählung von 201 (0 bis 201 gleich 202 Perioden) werden Signale auf
4 Ausgangsleitungen 1822 vom Teiler in einen Dekoder 1824 für die Zahl 201 eingespeist, welcher auf einer
Leitung 1826 ein Signal für ein durch den Takt mit 1,6 MHz getaktetes Flip-Flop 1828 liefert. Das Ausgangssignal
des Flip-Flops 1828 wird über eine Leitung 1832 in ein weiteres Flip-Flop 1830 eingespeist, dessen Ausgang
Q über eine Leitung 1834 mit einem NAND-Gatter 1836
gekoppelt ist, dessen weiterer Eingang über eine Leitung 1838 vom Flip-Flop 182Θ g@gp@i§t wird. Dä§ Gatt§]
1836 erzeugt einen Löschimpuls auf einer Leitung 1840,
welcher den Zähler 1820 löscht. Bei Vorhandensein des ID 1-Signals wird der Zähler 1820 über eine Leitung
1842 mit der Zahl 9 geladen, während er bei Vorhandensein des ID 2-Signals über eine Leitung 1844 mit der
Zahl 11 geladen wird. Dies hat die Wirkung, daß bei Wiedergabe das Einschreiben der digitalen Synchronsequenz
in die Speicher nicht fortgeführt wird, da sie für die weitere Verarbeitung nicht mehr erforderlich ist. Die
ID-impulse synchronisieren den Zähler mit der Zählkapazität 202 mit den vorhandenen Daten. Für den Fall, daß
1 3 0 0 5 1 / 0 S 0 θ Γ SS
jedoch die ID-Impulse verloren sein sollten, so läuft der
Zähler mit der Zählkapazität 202 weiter durch seine 202 Perioden, wobei 2 der Ausgangsleitungen des Zählers
auf monostabile Multivibratoren 1846 und 1848 geführt sind, deren Ausgänge mit einem NAND-Gatter 1850 gekoppelt
sind. Dieses NAND-Gatter 1850 dekodiert die Zahl 8 und liefert ein Signal auf eine Leitung 1852, welche durch
ein Flip-Flop 1854 getaktet wird, wenn das Schwingfenstersignal
auf der Leitung 1758 in diesem Zeitpunkt vorhanden ist. Ist dies der Fall, so wird auf einer Leitung
1856 ein Signal erzeugt, das durch ein weiteres Flip-Flop 1858 getaktet wird, wenn das Signal auf der Leitung
1538 einen hohen Pegel besitzt, was der Fall ist, wenn das Gerät im Wiedergabebetrieb arbeitet. Das Signal am
Ausgang des Flip-Flops 1558 läuft durch ein Gatter 1860, um ein "Schwing"-ID 1-Signal auf einer Leitung
1862 zu erzeugen, welche auf das NAND-Gatter 1800 geführt ist. Damit wird das ID 1-Signal für den Speicher erzeugt.
Dies hat die Wirkung, daß das ID 1-Signal eingefügt wird, wenn es in der nicht vom Band stammenden Information nicht
vorhanden ist.
Der Festwertspeicher 1860 hat zusätzlich zu den Ausgangsleitungen 1812 und 1814 Ausgangsleitungen 1864 und 1866,
wobei diese 4 Ausgangsleitungen durch D-Flip-Flops 1868 mit der Horizontal-Folgefrequenz getaktet werden, um auf
den Leitungen 1526, 1516, 1530 und 1520 die Speicherauswahl- und Schreifreigabesignale zu erzeugen, welche zur
Steuerung der Speicher während einer Wiedergabeoperation dienen. Zusätzlich zum programmierbaren Festwertspeicher
1816 ist ein weiterer Festwertspeicher 1870 vorgesehen, dessen Ausgangsleitungen 1872 durch D-Flip-Flops 1874
auf eine Leitung 1876 getaktet werden, die auf einen Eingang von NAND-Gattern 1878 geführt ist. Diese Gatter
werden über die Leitung 1542 wirksamgeschaltet, wenn das Gerät im Wiedergabebetrieb arbeitet. Die Signale werden
sodann zur Schaltung der Ausgänge der Vorverstärker
130051/0508
/US'
auf den entsprechenden Entzerrer auf die Ausgangsleitungen 974 und 976 getaktet. Die Adressierung der Festwertspeicher
1816 und 1870 erfolgt über Adreßleitungen 1880,
welche zusammen mit der Leitung 1460 die Information auf diese Festwertspeicher geben. Die Adreßsignale auf den
Leitungen 1880 werden durch einen Adreßgenerator 1882 geliefert, beidem es sich im Effekt um einen Zähler für
64 Perioden handelt, der über eine Leitung 1886 mit der Horizontalfrequenz vom Zähler 1772 getaktet und durch ein
Signal auf einer Leitung 1888 gelöscht wird, welche den Ausgang eines NAND-Gatters 1890 bildet. Das Aufzeichnungs-Wiedergabe-Steuersignal
auf der Leitung 164 2 kommt von einer Servo-Steuertafel in Form eines einzigen Impulses
für jede Drehung der Kopftrommel bzw. mit einer 64 Zeilen-Folgefrequenz. Das durch die Servo-Steüerschaltungsanordnung
(Fig. 28) auf die Leitung 1643 gelieferte Signal wird in ein Gatter 1892 eingespeist, das während
einer Wiedergabeoperation wirksamgeschaltet wird, und das Signal auf eine Leitung 1894 liefert, welche auf das
Gatter 1890 geführt ist. Damit wird der Adreßzähler auf die Rotation der Kopftrommel synchronisiert, so daß im
Betrieb ein richtiges Kopfschalten gewährleistet ist. Eine der Adreßleitungen 1880, welche speziell mit 1560
bezeichnet ist, liefert das H/2-Wiedergabesignal.
Bei Wiedergabe werden die aus den Speichern ausgelesenen Daten in den 2:1-Schalter 152 eingespeist, von dem ein
Teil im einzelnen in Fig. 21 dargestellt ist. Die Leitungen 150 und 154 sind auf den 2:1-Schalter 152 geführt,
wobei die Steuerleitung 1550 (von Fig. 9) für den Fall, daß gerade Zeilen auf die Ausgangsleitungen 156 geführt
werden sollen, einen hohen Pegel führt, welcher die Signale von den Leitungen 154 wählt. Liegt der Pegel auf der Leitung
1550 tief, so wählt der Schalter die Signale von der Leitung 150. Wie aus der Figur hervorgeht, sind lediglich
8 der insgesamt 27 Leitungen speziell dargestellt.
130061/0508
-1/7- fll·
Eine Ausführungsform der Ausfallkompensationsschaltung 160 des Blockschaltbildes nach Figur 1 ist in Fig. 23
dargestellt. Diese Figur zeigt ein Blockschaltbild der Ausfallkompensationsschaltung 160 zusammen mit dem
nachgeschalteten 2:1-Datenauswahlschalter 162. Gemäß
Fig. 23 werden 24 Bit parallele Daten auf den Leitungen 156 in einen Speicher 1900 sowie eine Verzögerungsschaltung
1902 für 2 1/2 Perioden (des Taktes mit 3,58 MHz) eingespeist, wobei die Verzögerungsschaltung die Einspeisung
der Daten in den 2:1-Schalter 162 über Leitungen 1904 zum Zwecke der Kompensation interner Verzögerungen,
die dem Speicher 1900 eigen sind, verzögert. Die das Vorhandensein eines Ausfalls anzeigende Information wird
über die drei parallelen Leitungen 156 in eine gleichartige Verzögerungsschaltung 1906 mit einer Verzögerung
von 2 1/2 Perioden sowie in eine Ausfallsteuerschaltung 1908 eingespeist, welche entweder das über eine Leitung
1904 empfangene Videodatenintervall oder das auf einer
Leitung 1910 erscheinende Ausgangssignal des Speichers
1900 auswählt. Die Auswahlsteuerschaltung 1908 steuert den 2:1-Schalter 162 über eine Leitung 1909, wodurch die
Daten vom Speicher 1900 weitergeführt werden, wenn ein Ausfall- oder Paritätsfehler auftritt. Dabei werden die
Daten geliefert, welche um 262 Zeilen oder einem Vielfachen davon vor den Daten auftreten, in denen der Ausfall
angezeigt wird, so daß fehlerhafte aktive Videodaten nicht über den 2:1-Schalter 162 auf Ausgangsleitungen
1911 gegeben werden. Diese Ausgangsleitungen 1911 sind
auf einen Puffer 1912 geführt, der durch ein Taktsignal mit 3,58 MHz auf einer Leitung 1914 getaktet wird. Das
Taktsignal wird von einem monostabilen Ausgangsmultivibrator 1916 geliefert, der die Ausgangsdaten richtig
einstellt. Dieses Taktsignal wird über eine Leitung 1918
von einem monostabilen Multivibrator 1920 geliefert, der ein von der Taktgenerator- und Schalterschaltung 196
geliefertes Taktsignal mit 3,58 MHz auf einer Leitung 1922 so einstellt, daß es mit dem Hilfsträger synchroni-
130051/0508
siert ist. Das Ausgangsignal der Verzögerungsschaltung 1906 wird auf eine Leitung 1924 geliefert, welche
auf die Auswahlsteuerschaltung 1908 geführt ist, um den entsprechenden Befehl für den 2% 1-Schalter zu
erzeugen. Die Auswahlsteuerschaltung 19 08 besitzt eine Ausgangsleitung 1926, welche auf den Speicher 1900 geführt
ist, wodurch das Einschreiben von schlechten Daten verhindert wird, wenn ein Ausfall- oder ein Paritätsfehler
vorhanden ist» Die Leitungen 1924 sind weiterhin auf einen Puffer 1928 geführt, welcher durch das Taktsignal
mit 3,58 MHz auf der Leitung 1914 getaktet wird,
und auf einer Leitung 1930 ein Ausgangssignal liefert, das in anderen nicht dargestellten Schaltungsteilen ausgenutzt
werden kann,
Die dargestellte Ausfallkompensationsschaltung besitzt den Vorteil einer Ringkompensationsschaltung in dem Sinne,
daß die Daten, welche im Speicher 1900 gespeichert werden, lediglich nicht defekte Daten repräsentieren, so daß
lediglich nicht defekte Daten für das Lesen zur Verfügung stehen und auf die Ausgangsleitungen 166 gegeben
werden» Wird ein Ausfall- oder Paritäts-Fehler festgestellt, so wird das Einschreiben der defekten Daten in
diesem Zeitpunkt in den Speicher verhindert« Tritt 262 Zeilen später ein weiterer Ausfall= oder Paritäts-Fehler
auf, so wird erneut das Einschreiben in den Speicher verhindert, wobei die Daten ausgelesen werden, die
524 Zeilen früher, d.ho, ein Vielfaches von 262 Zeilen
früher aufgetreten sind und eingeschrieben wurden» Sobald nicht defekte Daten für die Speicheradreßstellen vorhanden
sind, für welche das Einschreiben verhindert wurde, so werden sie natürlich in den Speicher 1900 eingeschrieben»
5 Die um 2 1/2 Perioden verzögenden Verzögerungsschaltungen 1902 19 06 kompensieren die der speziellen Speicherschaltung
1900 eigene Verzögerung von 2 1/2 Perioden, wobei
1I00B1/060I rJ
diese Speicherschaltung die Videodaten liest und sodann unmittelbar Daten schreibt. Im Betrieb des Speichers
tritt das Lesen kontinuierlich auf, auch wenn ein Ausfall vorhanden ist, der das Einschreiben von Daten verhindern
würde. Auch wenn das Einschreiben während des Vorhandenseins eines Ausfall verhindert wird, wird der Speicher
19 00 in einer Weise betrieben, bei der das Lesen nach einem unterbundenen Schreibzyklus auftritt.
Das Auslesen aus dem Speicher 1900 tritt um 2 1/2 Perioden nach einer Schreiboperation auf. Aus diesem Grunde
ist die Verzögerung von 2 1/2 Perioden in die die Videodaten führenden Datenleitungen 156 eingeführt. Die Auswahlsteuerschaltung
1908 dient weiterhin zur Unterbindung des Einschreibens in den Speicher, wenn eine durch
eine Bedienungsperson steuerbare, von der Ausfallkompensations-Speichersteuerung
kommende Teilbild-Nebenschlußleitung 1932 aktiv ist. Weiterhin wird das Einschreiben
über die Auswahl-Steuerschaltung 1908 auch verhindert, wenn eine ebenfalls von der Ausfallkompensations-Speichersteuerung·
kommende Schaltsperrleitung 1934 aktiv ist. Die Schaltsperrleitung unterbindet das Einschreiben in
den Ausfallkompensations-Speicher während des Vertikalaustastintervalls sowie auch während des Horizontalaustastintervall,
da während dieser Zeiten keine aktive Videoinformation vorhanden ist, wodurch die Kapazität
des Speichers entsprechend verringert werden kann. Es ist darauf hinzuweisen, daß die Ausfallkompensationsschaltung
Daten vom vorhergehenden Teilbild für den Fall einfügt, daß die aktiven Videodaten entweder fehlen oder ungenau
sind. Die Ausfallkompensationsschaltung dient zur Korrektur des Videobildes, wobei sie jedoch keinen Einfluß auf
die Horizontal- und Vertikalsynchronsignale hat. Die Schaltsperrleitung 1934 schaltet während der Horizontal-
und Vertikalintervalle das Einschreiben in den Speicher 1900 ab.
130061/0608
Eine spezielle Schaltung zur Realisierung des Blockschaltbildes nach Fig. 23 ist in den Fig. 26a, 26b,
27a und 27b in Verbindung mit Zeittaktdiagrammen nach Fig. 24 dargestellt. Die in diesen Figuren dargestellten
Schaltungsteile empfangen verschiedene Eingangssteuersignale von einer in den Fig. 25a und 25b dargestellten
Ausfallkompensations-Speichersteuerschaltungsanordnung,
welche im folgenden im einzelnen beschrieben wird. Bei einem Datenschaltteil der Schaltungsteile nach den
Fig. 27a und 27b sind die 24 Videodatenleitungen 156 auf die Verzögerungsschaltungen 1902 mit einer Verzögerung
von 2 1/2 Perioden geführt, welche für jede Leitung durch vier Flip-Flops gebildet werden, die zu einer einzigen
Einheit zusammengefaßt sind und als Schieberegister itfirken, wobei der Ausgang jedes Schieberegisters über
die Leitungen 1904 auf den 2:1-Schalter 162 geführt ist.
Entsprechend sind die 24 Datenleitungen 1910 vom
Speicher direkt auf den 2:1-Schalter 162 geführt. Gemäß Fig. 27b ist die Schaltsperrleitung 1934 auf ein UND-Gatter
1940 geführt, dessen Ausgangsleitung 1909 zur Steuerung des Betriebs des 2:1-Schalters 162 dient.
Die durch eine Bedienungsperson steuerbare Teilbild-Nebenschlußleitung 1932 ist auf ein UND-Gatter 1942
geführt, dessen Ausgangsleitung 1944 über einen Inverter
1946 auf eine auf das UND-Gatter 1940 geführte Leitung
1948 gekoppelt ist. Eine von der Servoregel-Schaltungsanordnung (Fig. 28) kommende Bildlageleitung 1950 ist
auf das UND-Gatter 1942 geführt, wodurch das Einfügen von Daten von der Ausfallkompensationsschaltung wirksam verhindert
wird, wenn die Servoregel-Schaltungsanordnung das Band und die magnetischen Wandlerkopf© beim überlauf der
Köpfe über die Spuren während des aktiven Videoteils zur richtigen Bildlageeinstellung steuert. Wenn die Leitung
1909 in diesem Zusammenhang auf diesem Pegel liegt, werden die Daten auf der Leitung 1910 vom 2:1-Schalter 162
ausgewählt, während die Daten von den Leitungen 1904 ausgewählt werden, wenn der Pegel hoch liegt.
Hinsichtlich des der Ausfallkompensationsschaltung 160 zugeordneten Speichers mit wahlfreiem Zugriff ist darauf
hinzuweisen, daß es sich bei der Blockschaltbild nach Fig. 23 dargestellten Ausführungsform im wesentlichen
um eine Verzögerungsanordnung für 262 Zeilen handelt.
Eine Ausführungsform eines dabei verwendbaren Speichers
ist in den Figuren 26a und 26b dargestellt, welche zusammen ein einziges elektrisches Schaltbild darstellen. Die
für den Betrieb dieses Speichers notwendigen Schaltungsteile sind in den Figuren 25a und 25b dargestellt und
werden im folgenden beschrieben. Es ist zu bemerken, daß der in den Figuren dargestellte spezielle Speicher auch
durch andere Speicher-Ausführungsformen ersetzt werden kann, welche schneller arbeiten und eine größere Speicherkapazität
besitzen, so daß die Komplexität und die Zeittaktanforderungen, welche vorhanden sind und welche im
folgenden beschrieben werden, reduziert oder eliminiert werden können. Bei dem in den Figuren 26a und 26b
dargestellten Speicher sind 72 getrennte integrierte Schaltkreise vorgesehen, welche jeweils eine Kapazität von
4096 Bit besitzen. Es ist an sich bekannt, daß heute integrierte Schaltkreise mit einer wesentlich größeren
Kapazität zur Verfügung stehen, wodurch viele hier beschriebene Schalter- und Steuerschaltungen vereinfacht
werden können. Der Speicher 1900 besitzt eine Gesamt-Speicherkapazität
von etwa 295.000 Bit, wobei die in den Figuren 26a und 26b im einzelnen dargestellte Schaltung
lediglich 1/4 der Gesamtkapazität repräsentiert. Wie oben ausgeführt, sind 24 Datenleitungen vorhanden, wobei die
in den Figuren 26a und 2 6b dargestellte Schaltung einen Speicher für Daten von sechs der 24 Leitungen darstellt.
Die Betriebsgeschwindigkeit vdes Speichers ist kleiner als die Datenfolgefrequenz von 3,58 MHz, wodurch die
Gruppierung der Daten in Datenwörtern notwendig wird, die mit langsameren integrierten Speicherschaltkreisen
verarbeitet werden können. Die Datenwörter werden sequentiell auf Puffer gegeben und sodann in Gruppen von
130081/0508
4 Wörtern in die Speicher eingespeist, so daß die Speicher mit einem Viertel der Datenfolgefrequenz von
3,58 MHz auf die Daten arbeiten, was mit ihren Geschwindigkeitsmöglichkeiten vereinbar ist,
Bei dem in den Figuren 26a und 26b dargestellten Schaltungsteil sind 6 der 24 Datenleitungen 150 auf vier als
integrierte Schaltkreise ausgebildete Puffer 1956 in Form von Flip-Flops geführt, welche die Daten zur nachfolgenden
Verarbeitung durch den Speicher 1900 puffern. Eine Datenauswahlschaltung 1958 dient zur Steuerung der
Pufferung der Daten in dem jeweiligen Puffer 1956 im
geeigneten Zeitpunkt. Diese Datenauswahlschaltung 1958 wird über zwei Byt-Auswahlleitungen 1960 zusammen mit
ί5 einem Eingangsdaten-Abtastsignal auf einer Leitung 1962 gesteuert. Die beiden Byt-Aus\irahlleitungen 1960
steuern die Auswahlschaltung 1958 so, daß sie selektiv eine von 4 Ausgangsleitungen 1964 aktiviert, um die Daten
in einen der Puffer 1956 zu tasten,, Die Daten auf den
Leitungen 156 treten mit einer Datenfolgefrequenz von
3,58 MHz auf, wobei die Byt-Auswahlsteuerleitungen 1960
mit einer Folgefrequenz von 3,58 MHz aktiviert werden, um die 6 Datenbits für 4 aufeinanderfolgende Wörter sequentiell
in die 4 Puffer 1956 zu takten, so daß nach 4 Perioden des Taktsignals mit 3,58 MHs 24 Bit in die
Puffer 1956 geladen sind, um danach in den Speicher 1900 eingeschrieben zu werden. Wie die Figuren zeigen, umfaßt
der Speicher 1900 72 einzelne integrierte Schaltkreise 1966, wobei jeder Schaltkreis einen Speicher mit wahlfreiem
Zugriff für 4096 Bits darstellt und die 72 integrierten Schaltkreise in 3 Gruppen von 24 in vertikalen
Zeilen angeordneten integrierten Schaltkreisen gruppiert sind. Jede der Ausgangsleitungen, wie beispielsweise eine
Leitung 1968 von jedem der Puffer 1956 ist auf 3 Speicher 1966 geführt, so daß in Abhängigkeit von der Aktivierung
einer speziellen Gruppe die Daten auf der Leitung 1968 selektiv in jeden der Speicher 1966 der drei entsprechenden
130051/OSOI
Gruppen eingeschrieben werden können. Entsprechend sind Ausgangsleitungen 1970 von den einzelnen Speichern
verschaltet und auf Ausgangspuffer 1972 gemäß Fig. 26b gekoppelt. In Abhängigkeit davon, welche Gruppe von
Speichern 1966 ausgelesen wird, erscheinen die gelesenen Daten auf der Leitung 1970, wobei sie in die Puffer
1972 getaktet werden, wenn ein Signal auf einer Ausgangsdaten-Abtastleitung 1974 wahr ist. Die Ausgangssignale
der Puffer 1972 erscheinen auf Leitungen 1976, welche
auf 4:1-Datenwählschalter 1978 geführt sind, die durch
Byt-Ausgangswählleitungen 1980 gesteuert werden. Dadurch
wird sichergestellt, daß die Daten von einer der 4 möglichen Leitungen 1976 der entsprechenden Ausgangsleitung
1910 zugeordnet sind. Die Byt-Ausgangswählleitungen 1980 werden mit einer Folgefrequenz von 3,58 MHz geschaltet,
so daß die 6 Ausgangsleitungen 1910 mit der gleichen Folgefrequenz
mit Daten gespeist werden, wie die Daten am Eingang auf den Leitungen -156 eingespeist werden, auch wenn
die tatsächliche Verarbeitung der Daten durch den Speicher mit einer Folgefrequenz erfolgt, welche gleich einem
Viertel der Eingangs- und der Ausgangsdatenfolgefrequenz ist.
Jeder der einzelnen Speicher 1966 mit wahlfreiem Zugriff besitzt 6 Adreßleitungen 1986 sowie eine Schreifreigabeleitung
1988, eine Gruppenauswahlleitung 1990, eine Spaltenadreß-Abtastleitung 19 92 und eine Zeilenadreß-Abtastleitung
1994. Die Adressen werden in die Adreßleitungen 1986 in zwei Schritten eingespeist, d.h., Spalten-0
adreßsignale werden in die 6 Adressenleitungen eingespeist, worauf die Zeilenadreßsignale auf den gleichen Leitungen
folgen. Die Spalte wird adressiert, wenn die Spaltenadreß-Abtastleitung 1992 eingeschaltet ist, während die
Zeile adressiert wird, wenn das Zeilenadreß-Abtastsignal auf die Leitung 199 4 gegeben wird. Daher werden die Speicher
1966 der Gruppe 1, der Gruppe 2 oder der Gruppe 3 geladen oder ausgelesen, wenn die Gruppenauswahlleitungen
130051/0508
1990 für die entsprechende Gruppe ein wahres Signal führen. Ein im unteren Teil der Figuren 26a und 26b
dargestellter Schaltungsteil dient zur Steuerung der Speicher 1966. Gruppenauswahllextungen 1996 sind auf
einer Auswahlschaltung 1998 mit drei Ausgangsleitungen
2000 geführt, von denen jede in einem Zeitpunkt zur Auswahl einer der Gruppen der Speicher 1966 aktiv ist.
Die Leitungen 2000 liefern weiterhin ein Eingangssignal für NAND-Gatter 2002, deren anderer Eingang über Leitungen
2004 gespeist wird. Diese Leitungen steuern das Auffrischen der entsprechenden Gruppen von Speichern,
wobei das Ausgangssignal der Gatter 2002 auf NAND-Gatter 2006 gegeben wird, deren anderer Eingang durch eine das
Leseadreß-Abtastsignal führende Leitung 2008 gespeist wird. Am Ausgang der Gatter 2006 wird das Spaltenadreß-Abtastsignal
auf einer Leitung 2010 geliefert, das in einem Zeitpunkt für lediglich eine Gruppe auftritt.
Ein Zeilenadreß-Abtastsignal auf einer Leitung 2012 erzeugt Zeilenadreß-Abtastsignale auf Leitungen 2014,
welche gleichzeitig für jede Gruppe auftreten. Entsprechend erzeugt ein Schreibfreigabebefehl auf einer Leitung
2016 Schreibfreigabebefehle auf Leitungen 2018, welche in jede Gruppe von Speichern eingeschrieben werden.
Aufgrund der Arbeitsweise der Innenschaltung der Speicher braucht lediglich das Spaltenadreß-Abtastsignal
selektiv so eingespeist werden, daß lediglich eine Gruppe von Speichern ausgewählt wird. Nachdem
eine Gruppe das Spaltenadreß-Abtastsignal empfangen hat, sind das Zeilenadreß-Abtastsignal und die Schreibfreigabe»
befehle für die nicht ausgewählten Gruppen im Sinne von deren Inbetriebnahme unwirksam. Gemäß Fig. 26b sind
Adreßleitungen 2020 so geschaltet, daß gleichzeitig
Adreßsignale auf Leitungen 2022, 2024 und 2026 erzeugt werden, welche auf die drei Gruppen von Speichern 1966
geführt sind.
005 1 /0S08
Vor der Erläuterung des Schaltungsteils nach den Fig. 25a und 25b, der die Eingangssignale für die Speicherschaltungsanordnung
nach den Fig. 26a und 26b erzeugt, werden die Zeittaktdiagramme nach Fig. 24 erläutert,
aus denen die Zeittaktsequenzen zur Einschreibung und Auslesung von Daten in die bzw. aus den Speichern ersichtlich
sind.
Es ist darauf hinzuweisen, daß die gesamten Daten aus jedem Video-Teilbild aus verschiedenen Gründen nicht in
den Speicher eingeschrieben werden. Ein Grund ist darin zu sehen, daß das Einschreiben der gesamten Information
notwendigerweise auch Daten umfaßt, welche für die Korrektur des aktiven Videoteils nicht brauchbar sind,
so daß dadurch Speicherkapazität vergeudet würde.
Darüber hinaus ist es nicht erwünscht, Ausfälle von Daten zu kompensieren, welche durch die Serovmechanisrnen
ausgenützt werden, da dies leicht zu mehr Problemen führen kann, als gelöst werden. Beispielsweise eignen
sich die oben erläuterten freischwingenden Schaltungen
zur Steuerung der Servooperation. Es ist daher lediglich erwünscht, Daten für die aktive Videoinformation einzuschreiben,
wobei Daten, welche während des Vertikalintervalls von etwa 20 Zeilen auftreten, nicht in den
Speicher eingeschrieben werden, was auch für Daten während der wesentlichen Teile des Horizontalintervalls
gilt. Somit umfassen Daten für 196 Perioden des Hilfsträgers
für jede aktive Videozeile die Gesamtheit der Daten, welche in den Speicher eingeschrieben werden.
Dieser Betrag gewährleistet die aktive Videoinformation
von 190 Perioden + 3 Perioden an jedem Ende der Zeile, wodurch ein Freiraum gewährleistet ist, der sicherstellt,
daß die gesamte aktive Videoinformation in den Speicher eingeschrieben wird. In Form von 24 parallelen Datenleitungen,
bei denen die Daten mit einer Folgefrequenz von 3,58 MHz auftreten, und 24 Bits 3 Tastwerte pro Hilfsträgerperiode
umfassen, sind pro verarbeitete Fernseh-
130051/0508
3103ÜU3
zeile 196 Wörter mit 24 Bits vorhanden, welche in den Speicher eingeschrieben werden. Gemäß Figur 24(2)
sind speziell 4 Wörter 1-4 dargestellt, wobei festzuhalten ist, daß in jeder Zeile 196 Wörter mit 24 Bit
vorhanden sind. Wie oben im Zusammenhang mit dem in Fig. 26a dargestellten Speicher ausgeführt wurde, werden
die Wörter für den Betrieb des Speichers 19 00 in der Weise einem Multiplexprozeß unterworfen, daß die 196
Wörter pro Zeile unter Ausnutzung von 49 Speicherzyklen in den Speicher eingeschrieben werden, d.h., die Daten
werden unter Ausnutzung von 96 Bit-Wörtern mit einem Viertel der Folgefrequenz von 3„58 MHz in den Speicher
eingeschrieben und aus diesem ausgelesen. Die in Fig. 24 dargestellten Zeittaktdiagramme zeigen die Art und Weise,
in der Gruppen von 4 Wörtern durch den Speicher verarbeitet werden. Die Byt-Eingangswählsignale sind in den
Fig. 24(3) und 24(4) dargestellt, welche zusammen den 2 Bit-Binärkode zum Multiplexen der Wörter in die entsprechenden
Puffer 1956 (Fig. 26a) erzeugen. Figur 24(13) und 24(14) zeigen die Ausgangs-Byt-Wählsignale zur Auslesung
der Signale aus den 4:1-Schaltern 1978 (Fig. 26b).
Die Adresse für die als integrierte Schaltkreise ausgebildeten Speicher 1966 wird durch Adressierung der
Zeilen unter Verwendung eines 6 Bit-Adreßwortes auf den Adreßleitungen ausgewählt, worauf eine Zeilenadresse auf
den gleichen Adreßleitungen folgt. Figur 27(7) zeigt das Spaltenadreß-Abtastsignal, auf welches das Zeilenadreß-Abtastsignal
gemäß Figur 24(8) folgt. Der in Figur 24(7) bis 24(11) dargestellte Zeittakt liegt in ns vor, wobei
grundlegende Toleranzen vorgesehen sind, innerhalb derer der Speicher zur Erzeugung von gültiger Information
innerhalb seiner Zeittaktmöglichkeiten arbeiten kann. Das Ende des Zeilenadreßimpulses löst den Lesezyklus aus,
wobei die innerhalb von 165 ns am Ende des Zeilenadreßimpulses gültigen Daten in Fig. 24(11) dargestellt sind.
Beim Auftreten des nächsten Ausgangs-Datenabtastimpulses (Fig. 24(12)) werden sodann die Daten aus dem Speicher
130051/0508
ausgetaktet, wobei die Zeitperiode vom Beginn des Einschreibens des Wortes 1 in den Speicher und der
ersten Möglichkeit zu dessen Auslegung eine Verzögerung von 2 1/2 Perioden darstellt, wie dies in Fig. 24 unten
dargestellt ist. Wie aus Fig. 24(7) und Fig. 24(8) ersichtlich ist, werden die Adressen für eine Periode
von 4 Wörtern aufrechterhalten, wobei nach dem Auftreten des Lesens das Einschreiben aufgrund des Auftretens des
Schreibfreigabeimpulses gemäß Fig. 24(10) durchgeführt wird. Der Schreibfreigabeimpuls tritt dabei auf, nachdem
das vierte Wort in die Puffer 1956 eingegeben wurde. Wenn während des Vorhandenseins eines der vier Wörter
ein Ausfall auftritt, so wird das Einschreiben gesperrt, wobei die Daten im Speicher nicht weiter aufgefüllt
werden.
Wie oben ausgeführt, werden die Daten während der 20 Zeilen des Vertikalintervalls nicht in den Speicher eingeschrieben,
so daß lediglich 242, das Vxdeodatenintervall bildende Zeilen und nicht etwa die Gesamtheit von ein
Fernsehteilbild bildenden 262,5 Zeilen in den Speicher eingeschrieben werden. Da 4 Zeilen an jedem Ende des
Vertikalintervalls vorgesehen werden, um eine zentrierende Toleranz zu realisieren, ist lediglich eine Kapazität
von 250 Zeilen erforderlich, um eine tatsächliche wirksame Verzögerung von 262 Zeilen zu realisieren. Wenn das
Einschreiben durchzuführen ist, wird daher der Speicher bis zu 17 Zeilen des Teilbildes gesperrt, wonach er aktiviert
und 225 Zeilen in ihn eingeschrieben werden, bevor er für 13 weitere Zeilen gesperrt wird, wonach das zweite
Teilbild eines Bildes beginnend mit der Zeile 279 in den Speicher eingeschrieben wird. Es ist wichtig, daß der
Speicher mit einer ungeraden Zeile für das nachfolgende Teilbild beginnt, wenn er mit einer ungeraden Zeile im
anfänglichen Teilbild begonnen hat. Wenn Zeile 17 des ersten Teilbildes die erste einzuschreibende Zeile ist,
so wird daher wie oben beschrieben die Zeile 279 des
130051/0508
zweiten Teilbildes eingeschrieben, womit die vorgenannte
Forderung erfüllt ist, welche für die Aufrechterhaltung
der richtigen Phase des Hilfsträgers notwendig ist.
Um die Operationen des Speichers gemäß den erläuterten
Zeittakterfordernissen ablaufen zu lassen, liefert der in den Fig. 25a und 25b dargestellte Schaltungsteil die
notwendigen Signale, welche in dem in den Fig. 26a und 26b dargestellten Schaltungsteil für die Betriebsweise
der Eingangspuffer, der Speicherschaltungen, der Ausgangspuffer und weiterer Schaltungskomponenten erforderlich
sind. Gemäß Fig. 25a wird ein Vertikal-Stationsreferenzsignal in eine Leitung 2030 eingespeist, welche mit dem
Eingang eines monostabilen Positions-Multivibrators 2032 gekoppelt ist, dessen Ausgang mit dem Eingang eines
weiteren monostabilen Multivibrators 2034 gekoppelt ist. Dieser Multivibrator ist über eine Leitung 2036 mit dem
Eingang eines dritten monostabilen Multivibrators 2038 und einem NAND-Gatter 2040 gekoppelt. Der andere Eingang
des NAND-Gatters 2040 wird mit einem Bildlagesignal auf der Leitung 372 vom digitalen Synchronsequenzaddierer
gespeist. Die Leitung 372 ist weiterhin auf ein NAND-Gatter 2044 geführt, dessen anderer Eingang über eine
Eingangsleitung 2045 an den monostabilen Multivibrator 2038 angekoppelt ist. Die Ausgänge der Gatter 2040 und
2044 sind an zwei Eingänge eines Gatters 2046 angekoppelt, das einen einzigen Impuls auf einer Leitung 2048 erzeugt,
welcher in der ersten Zeile jedes Teilbildes auftritt. Dieser Impuls wird für den Beginn der Teilbild-Startsequenz
sowie durch andere Schaltungstelle in noch zu beschreibender Weise ausgenutzt.
Ein mit dem Hilfsträger synchronisierter Horizontal-Referenzsynchronimpuls
wird in eine Leitung 2050 eingespeist und durch in Kaskade geschaltete monostabile
Multivibratoren 2052 und 2054 in seiner Lage richtig ein-
130051/0508 r^·
gespeist, wobei eine Ausgangsleitung 2056 des letztgenannten Multivibrators auf Zähler 2058 geführt ist,
welche eine vorgegebene Verzögerung von etwa 4 oder 5 Perioden des Hilfsträgers erzeugen. Der verzögerte
Impuls erscheint auf einer Leitung 2060 und wird weiterhin in in Kaskade geschaltete monostabile Multivibratoren
2062 und 2064 eingespeist, wobei der erstgenannte Multivibrator den verzögerten Impuls in seine richtige
Lage bringt, während der letztgenannte Multivibrator einen Impuls mit einer Impulsbreite von 140 ns erzeugt.
Eine Ausgangsleitung 2068 des monostabilen Multivibrators 2064 ist mit einem Gatter 2066 gekoppelt, so daß
der auf der Leitung 2048 erzeugte einzige Impuls im richtigen Zeitpunkt relativ zum Horizontalsynchronsignal
weitergeführt wird und auf einer Leitung 2070 ein Teilbild-Startsignal sowie auf einer Leitung 2072 ein Zeilen-Startsignal
erzeugt wird.
Das Teilbild-Startsignal auf der Leitung 2070 löscht den Adreßzähler, welcher die Speicherschaltungen 1900 adressiert.
Ein Referenztakt mit 3,58 MHz auf einer Leitung 2073 wird durch mit 2074 bezeichnete Gatter getaktet,
wodurch auf einer Leitung 2076 ein Taktsignal für die Zähler 2058 und ein Eingangssignal für einen monostabilen
Multivibrator 278 erzeugt wird, welcher die Phase des Taktes einstellt und auf Leitungen 2080 und 2082
ein in der Phase neu eingestelltes Taktsignal mit 3,58 MHz liefert, wobei die Leitungen 2080 und 2082 den Rest des
Schaltungsteils nach Fig. 25a und 25b steuert. Speziell
ist die Leitung 2080 auf ein Paar von Flip-Flops 284 geführt, welche als durch 4 teilender Zähler geschaltet
sind und die Byt-Eingangswählsignale auf den Leitungen
1960 liefern. Die Flip-Flops 2084 werden über die Leitungen 2072 rückgesetzt, so daß der Wortzähler alle 49 Zählwerte,
d.h. am Beginn des Videointervallteils jeder Zeile synchronisiert wird. Die Signale auf den Ausgangsleitungen
der Flip-Flops 2084 werden durch NAND-Gatter
130051/0508
431-
2086 und 2088 dekodiert, wobei auf Leitungen 290 und 292 Signale erzeugt werden, welche den Haupttakt für die
Lese- und Schreiboperationen des Speichers bilden. Das Signal auf der Leitung 2090 ist ein Impuls, der mit dem
ersten Wort der vier Wort-Sequenzen auftritt, während das Signal auf der Leitung 2092 den mit dem 4. Wort
jeder 4-Wort-Sequenz auftretenden Schreibtakt darstellt. Die Ausgangsleitung 2082 des monostabilen Multivibrators
2078 triggert einen monostabilen Multivibrator 2094, der zur richtigen Einstellung des Eingangs-Abtastsignals
dient. Eine Ausgangsleitung 2096 triggert einen monostabilen Multivibrator 2098, welcher einen Impuls
von 60 ns auf eine Leitung 2100 liefert. Diese Leitung ist auf ein Gatter 2102 geführt, welches das Eingangsdaten-Abtastsignal
auf der Leitung 1962 erzeugt. Entsprechend ist eine Q-Ausgangsleitung 2106 des monostabilen
Multivibrators 2094 auf einen monostabilen Multivibrator 2108 geführt, welcher das Austast-Abtastsignal richtig
einstellt. Eine Ausgangsleitung 2110 triggert einen monostabilen Multivibrator 2112, welcher einen Impuls von
60 ns auf einer Leitung 2114 liefert. Damit werden Flip-Flops 2116 und 2118 getaktet, deren Ausgangsleitungen
1980 die erzeugten Byt-Ausgangswählsignale liefern. Die
Leitung 1214 ist weiterhin auf ein NAND-Gatter 2120 geführt,
das zusammen mit den Ausgangssignalen von den Flip-Flops 2084 das Ausgangs-Abtastsignal auf der Leitung
1974 erzeugt.
Das Zeilen-Startsignal wird weiterhin in einen Zähler 2122 mit einer Zählkapazität von 49 eingespeist, um ihn
zu laden. Dieser Zähler 2122 wird über die Leitung 2092 getaktet, welche bei wirksamgeschaltetem Gatter 2088
bei jedem vierten Wort einen Impuls führt. Wenn der Zähler 2122 mit der Zählkapazität von 49 seinen Endzählwert erreicht,
so sperrt das Signal auf einer Leitung 2124 das Gatter 2086 sowie das Gatter 2088, bis der Videointervallteil
der nächsten Fernsehzeile empfangen wird.
130051/OB08 I
Das Signal auf einer Leitung 2124 taktet weiterhin einen Zähler 2126 für 25 Zeilen, dessen Ausgangsleitung
2128 auf ein Flip-Flop 2130 geführt ist. Dieses Flip-Flop 213 0 besitzt Ausgangsleitungen 2132 und 2134, von
denen die erstere auf einen Eingang eines Gatters 213 6 geführt ist, dessen weiterer Eingang über eine Leitung
2138 von einem Flip-Flop 2140 gespeist wird, das durch
das Ausgangs-Abtastsignal auf der Leitung 1974 getaktet wird. Das Signal auf der Leitung 2138 liefert die Zeilenaustastung,
während das Signal auf der Leitung 2132 die Teilbild-Austastung von entweder 12 oder 13 Zeilen
liefert. Das Ausgangssignal des Gatters 2136 wird auf einer Leitung 2142 gegeben und invertiert, wodurch das
Schaltsperrsignal auf der Leitung 1934 (siehe Fig. 27b) erzeugt wird.
Ist ein Ausfall festgestellt worden und ein Ausfall-Befehlssignal auf der Leitung 1926 erzeugt worden, welche
auf ein Flip-Flop 2144 geführt ist, so taktet das Ausgangs-Abtastsignal mit 3,58 MHz auf der Leitung 1974
das Ausfall-Befehlssignal auf der Leitung 1926 durch das Flip-Flop 2144 auf einer Leitung 2146. Das durchgeschaltete
Ausfall-Befehlssignal löscht ein Flip-Flop 2148, wodurch ein Signal auf einer Ausgangsleitung
2150 durch Gatter 2152 und 2154 getaktet wird, um ein
Ausfall-Abschaltsignal auf einer Leitung 2196 zu erzeugen, wodurch ein Gatter 2158 abgeschaltet und die Einspeisung
des Schreibfreigabesignals auf die Leitung 2016 unterbunden wird. Tritt ein Ausfall für eines der
vier Wörter auf, so wird das Schreibfreigabesignal daher nicht geliefert, wodurch verhindert wird, daß schlechte
Daten in den Speicher eingeschrieben werden. Die Signale auf der Leitung 2090, welche für jedes 4. Wort auftreten,
triggern weiterhin einen monostabilen Multivibrator 2160, welcher das Signal richtig einstellt. Der Ausgang
dieses Multivibrators ist mit einem weiteren monostabilen Multivibrator 2162 gekoppelt, der auf einer Leitung
2164 einen Impuls mit 150 ns liefert. Über eine Q-Ausgangs-
130051/0508
leitung 2166 des monostabilen Multivibrators 2162 wird ein Flip-Flop 2168 getaktet und ein Löscheingang
eines Flip-Flops 2170 gespeist. Ist auf der Leitung 2156 kein Ausfall-Sperrsignal vorhanden, so wird das
Signal auf der Leitung 2164 durch Gatter 2158 getaktet, wodurch das Schreibfreigabesignal auf der Leitung
2016 im richtigen Zeitpunkt nach dem Einschreiben des
4. Wortes in die Eingangspuffer 19 56 erzeugt wird. Die Leitung 2090 ist weiterhin auf einen monostabilen
Multivibrator 2174 geführt, wodurch dieser getriggert wird, um das Start-Spaltenadreßsignal auf einer Leitung
2176 zu erzeugen, wodurch ein den Spaltenadreßimpuls auf der Leitung 2008 erzeugendes Flip-Flop 2178 getaktet
wird, über die Ausgangsleitung 2176 wird weiterhin ein
monostabiler Multivibrator 2180 getriggert, dessen Ausgangsleitung 2182 ein den Zeilenadreßimpuls auf der
Leitung 2012 erzeugendes Flip-Flop 2184 getaktet wird, über die Leitung 2176 wird ein weiterer monostabiler
Multivibrator 2186 getriggert, dessen Ausgangssignal
das Flip-Flop 2170 taktet, um die Adressen von einem Satz von 6 Eingangssignalen auf einen weiteren Satz von
6 EingangsSignalen über eine Leitung 2188 zu ändern,
wobei es sich um die Auswahlleitung für ein Paar von 2:1-Integrationsschaltungen 290 in den 2:1-Schaltern
handelt. Die Schalter besitzen 6 Ausgangsleitungen' 2020, welche auf die Adreßeingänge der als integrierte
Schaltkreise ausgebildeten Speicher 1966 geführt sind. Die Adressen werden durch Adreßgeneratoren 2192 mit
12 Ausgangsleitungen 2194 erzeugt, welche auf die 2:1-Schalter 2190 geführt sind. Der Adreßgenerator 2192
wird über die Leitung 2164 getaktet, wobei diese Leitung für jedes 4. Wort in der anhand von Fig. 24 beschriebenen
Weise inkrementiert wird. Eine Leitung 2196 vom Adreßgenerator 2192 ist auf einen Takteingang eines Flip-Flops
2198 geführt, das mit einem Flip-Flop 2200 zusammenarbeitet, um die Gruppenauswahlsignale auf der Leitung 1996
zur Auswahl der richtigen Gruppe von Spalten des Speichers
130051/0508 f-
im oben beschriebenen Sinne auszuwählen. Das Teilbild-Startsignal auf der Leitung 2070 löscht den Adreßgenerator
2192 sowie die Flip-Flops 2198 und 2200 am Beginn jedes Teilbildes.
Figur 28 zeigt eine Ausführungsform einer Servoregelschaltungsanordnung
mit generell konventionellen Bandantriebs- und Kopftrommel-Servoschleifen 3020 und 3022,
welche zur Aufrechterhaltung der synchronen Regelung der Bandbewegung sowie der Kopftrommel-Rotation bei Aufzeichnungs-
und Wiedergabeoperationen dienen. Typische Servoschleifen 3020 und 3022 sind in einem "Operation and
Maintenance Manual", Katalog Nr. 1809214, Juli 1976, speziell auf den Seiten 6-4 bis 6-31 und 6-45 bis
6-84 der Anmelderin für das Video-Aufzeichnungsgerät
AVR-1 beschrieben.
Wie oben ausgeführt wurde, ist die gebräuchliche nicht vom Band stammende Horizontal- und Vertikalsynchroninformation,
welche typischerweise zur Regelung bei Wiedergabeoperationen ausgenutzt wird, nicht verfügbar. Stattdessen
wird die Servo-Regelschaltungsanordnung durch ein auf das Horizontalzeilenintervall bezogenes Signal gesteuert,
das aus den wiedergegebenen Daten abgetrennt wird. Dabei handelt es sich um eine eindeutige digitale
Wortfolge im Zeilenintervall 1050, welche während der Aufzeichnungsoperation durch den Synchronsequenzaddierer
40 gemäß den Fig. 1 und 12 in die Folge der verarbeiteten Fernsehdaten eingefügt wird.
Gemäß Figur 28 werden die konventionellen Kopftrommel-Tachometerimpulse
sowie das vom Band kommende Regelspursignal mit 246 Hz (NTSC-Norm) über eine Leitung 3024
bzw. 3026 in eine Phasenvergleichsschaltung 3028 eingespeist. Das Ausgangssignal dieser Phasenvergleichsschaltung
wird in einen Differenzverstärker 3030 (welcher einen Vergleich durchführt, über den Wiedergabekontakt,
130051/0508
eines Wiedergabe/Bild-Vorspannungsschalters 3032 eingespeist. Der Bild-Vorspannungskontakt des Schalters
3032 ist an eine feste Bild-Vorspannungsquelle 3034 angekoppelt. Der zweite Eingang des Verstärkers 3030
ist an eine feste Referenzspannungsquelle 3036 angekoppelt. Der Schalter 3032 wird durch ein Signal auf
der Leitung 1950 von der freischwingenden Schaltung der
oben genannten Logik- und Servorückkoppelschaltung gesteuert. Ein spannungsgesteuerter Oszillator 3040
ist an den Ausgang des Differenzverstärkers 3030 sowie an einen Wiedergabekontakt eines Schalters 3042 angekoppelt,
dessen Aufzeichnungskontakt an eine ein H/64-Referenzsignal
führende Leitung 3044 angekoppelt ist= Dieses Referenzsignal wird von einem Horizontal-Referenzsignal
auf einer Leitung 3066 abgeleitet, worauf im folgenden noch Bezug genommen wird. Der Schalter 3042
ist seinerseits an die Bandantriebs-Servoschleife 3020 angekoppelt-
Während des Aufzeichnungsbetriebes sind die Bandantriebsund
die Kopftrommel-Servoschleifen 3020 und 3022 in generell
konventioneller Weise als Punktion des H/6 4-Referenzsignals auf einer Leitung 3044 aufeinanderfestgelegtc
Bei Wiedergabe werden die eindeutigen Digitalwörter ,
welche die Bilder zur Ableitung des Vertikal-Synchronsignals
identifizieren,, beispielsweise über einen Vertikal-Impulsdekoder
304β in der Schaltung 52 abgetrennt, wozu eine den Dekoder-Gattern 622 und 624 nach Fig= 18b entsprechende
Schaltung verwendet werden kann. Die abgetrennte Folge von Digitalt-rörtern wird über eine Leitung 3048
(entsprechend den Leitungen 634 und 636 nach Fig. 1) in Bandantriebs- und Kopftrommel-Koinzidenzgatter 3050 und
3052 eingespeist. Die letztgenannten Gatter empfangen weiterhin das Bildreferenz-Synchronsignal vom oben erwähnten
Synchrongenerator 192 über eine Leitung 3054. Das Gatter 3050 ist über ein UND-Gatter 3059 und einen Inver-
ter 3060 auf ein UND-Gatter 3056 gekoppelt, wobei das UND-Gatter 3 056 auch an- das Kopftrommel-Koinzidenzgatter
3052 angekoppelt ist. Das UND-Gatter 3058 ist an eine Impulsdetektorschaltung 3026 angekoppelt,
welche das Vorhandensein der eindeutigen Bildidentifizierungs-Digitalwörter auf der Leitung 3048 feststellt.
Das UND-Gatter 3056 ist seinerseits an ein UND-Gatter 3064 angekoppelt, das weiterhin das Horizontal-Referenz-Synchronsignal
vom Synchrongenerator 192 über eine Leitung 3066 aufnimmt. Ein durch 64 teilender Teiler
3 068 ist an das UND-Gatter 3 064 angekoppelt und liefert ein H/64-Signal zur Steuerung der Kopftrommel-Servoschleife
3022.
Bei Wiedergabe wird die Folge von eindeutigen Digitalwörtern, welche die Zeile 1 des ersten der Teilbilder
der Sequenz mit 4 Teilbildern im NTSC-Format identifiziert, mit dem Bildreferenzsignal verglichen. Wenn
das Bandantriebs-Gatter 3050 feststellt, daß das Band mit der Bildreferenz nicht richtig synchronisiert ist,
so liefert das UND-Gatter 3058 einen logischen Pegel auf der Leitung 1950, welcher den Schalter 3032 aktiviert,
um den Verstärker 3030 an die Bild-Vorspannungsquelle 3034 anzukoppeln, wodurch der Bandantrieb
frequenzmäßig so läuft, daß das Band in bezug auf die Bildreferenz richtig eingestellt wird. Das Bandantriebs-Koinzidenz-Gatter
3050 erfaßt dann die Band-Synchronbedingung, wobei der Schalter 3 032 in die Wiedergabestellung
zurückgeführt und der Bandantrieb auf das Kopftrommel-Tachometersignal festgelegt wird.
Stellt das Kopftrommel-Koinzidenzgatter 3052 fest, daß
die Kopftrommel mit dem Bildreferenzsignal nicht richtig synchronisiert ist, so erzeugt es zusätzliche Impulse,
welche auf den durch 64 teilenden Teiler 3068 gekoppelt
130051/0608
werden, um die Kopftrommel über die Kopftrommel-Servoschleife
3022 in den richtigen Synchronismus zu bringen. Erreicht die Kopftrommel den Synchronismus mit dem
Bildreferenzsignal, so wird die Kopftrommel-Servoschleife
auf das auf die Horizontalreferenz bezogene H/64-Signal festgelegt, so daß das Servosystem eine
synchrone Wiedergabe des verarbeiteten Fernsehsignals gewährleistet.
Der Impulsdetektor 3062 erfaßt das Vorhandensein der eindeutigen Digitalwörter und verhindert eine fehlerhafte
Funktion der Seroschleifen bei Fehlen der Bildidentifizierungs-Digitalv/örter»
Aus den vorstehenden Ausführungen ist ersichtlich, daß
verschiedene Festwertspeicher im Gerät vorhanden sind, deren Programmierung in d@r folgenden Tabelle angegeben
ist. Es handelt sich dabei um Speichertypen mit 4 Äusgangsleitungen und einem Ausgangs-Kode in Hexadezimal-Formato
Für jeden der Festwertspeicher sind die Adressen zusammen mit den hexadezimalen Ausgangssignalen
spezifiziert, welche bei der entsprechenden Adresse erzeugt werden«
Ausgänge—Adressen für ROM 376 (obenI
4—46, 110, 174, 238
8—44, 108, 172, 236
0—0-12, 14, 32-43, 64-76, 78, 96=107, 128-140, 142,
160-171, 192-204, 206, 224-235 30
Ausgänge—Adressen für ROM 376 (unten)
1 — 46, 110, 174, 238
2—44, 108, 172, 236
4—12, 76, 140, 204
5—14, 78, 142, 206
2—44, 108, 172, 236
4—12, 76, 140, 204
5—14, 78, 142, 206
-A--0-11, 32-43, 64-75, 96-107, 128-139, 160-171, 192-203
Ausgänge—Adressen für ROM 454
5—-255
9--13-24
B--25-27
5—-255
9--13-24
B--25-27
D—0-12, 248-254
E--217
E--217
— 2, 6, 10, 14, 18, 22, 26, 30, 34, 38, 42, 46, 50, 54,
58, 62, 67, 71, 75, 79, 83, 87, 91, 95, 99,
103, 107, 111, 115, 119, 123, 127, 130, 134, 138, 142, 146, 150, 134, 158, 162, 166, 170, 174, 178,
182, 186, 190, 195, 199, 203, 207, 211, 215, 223, 227, 231, 235, 239, 243, 247, 251, 255
5--129, 131, 133, 135, 137, 139, 141, 143, 145, 147, 149, 151, 153, 155, 157, 159, 161, 163, 165, 167,
169, 171, 173, 175, 177, 179, 181, 183, 185, 187, 189, 191, 192, 194, 196, 198, 200, 202, 204, 206,
208, 210, 212, 214, 216, 218, 220, 222, 224, 226, 228, 230, 232, 234, 236, 238, 240, 242, 244, 246,
248, 250, 252, 254
7—3, 7, 11, 15, 19, 23, 27, 31, 35, 39, 43, 47, 51, 55, 59, 63, 66, 70, 74, 78, 82, 86, 90, 94, 98, 102, 106,
110, 114, 118, 122, 126
C--0, 4, 8, 12, 14, 20, 24, 28, 32, 36, 40, 44, 48, 52, 56, 60, 65, 69, 73, 77, 81, 85, 89, 93, 97, 101, 105,
109, 113, 117, 121, 125, 128, 132, 136, 140, 144, 148, 152, 156, 160, 164, 168, 172, 176, 180, 184, 188,
193, 197, 201, 205, 209, 213, 217, 221, 225, 229, 233, 237, 241, 245, 249, 253
D--1, 5, 9, 13, 17, 21, 25, 29, 33, 37, 41, 45, 49, 53,
57, 61, 64, 68, 72, 76, 80, 84, 88, 92, 96, 100, 104, 108, 112, 116, 120, 124
130051/0508
Ausgänge—Adressen für ROM 1816
2—1, 5, 9, 13, 17, 21, 25, 29, 33, 37, 41, 45, 49, 53,
57, 61, 64, 68, 72, 76, 80, 84, 88, 92, 96, 100, 104,
108, 112, 116, 120, 124, 128, 132, 136, 140, 144, 148, 152, 156, 160, 164, 168, 172, 176, 180, 184, 188, 193,
197, 201, 205, 209, 213, 217, 221, 225, 229, 233, 237, 241, 245, 249, 253
3--0, 4, 8, 12, 16, 20, 24, 28, 32, 36, 40, 44, 48, 52, 56, 60, 65, 69, 73, 77, 81, 85, 89„ 93, 97, 101, 105,
109, 113, 117, 121, 125, 129, 133, 137, 141, 145, 149, 153, 157, 161, 165, 169, 173, 177, 181, 185,
189, 192, 196, 200, 204, 208, 212, 216, 220, 224, 228, 232, 236, 240, 244, 248, 252
Ausgänge—-Adressen für ROM 1816 (Fortsetzung)
8—3, 7, 11, 15, 19, 23, 27, 31, 35, 39, 43," 47, 52, 56,
69, 73, 77, 81, 85, 89, 93, 97, 101, 105, 109, 113, 117, 121, 125, 50, 130, 134, 138, 142, 146, 150,
154, 158, 162, 166, 170, 174, 65, 178, 182, 186,
190, 195, 199, 203, 207, 211, 215, 219, 223, 227, 231, 235, 239, 243, 247, 251, 255
C—2, 6, 10, 14, 18, 22, 26, 30, 34, 38, 42, 46, 50, 54,
58, 62, 67, 71, 75, 79, 83, 87, 91, 95, 99, 103, 107,
, 135, 139, 143, 147, 151,
., 179, 183, 187, 191, 194,
222, 226, 230, 234, 238, 242, 246, 250, 254
30
30
7—48-71, 120-127
B—32-47, 104-119
D--16-31, 88-103
35 E--0-15, 72-87
B—32-47, 104-119
D--16-31, 88-103
35 E--0-15, 72-87
111, | 115, | 119 | 123, | 127, | 131 |
155, | 159, | 163 | 167, | 171, | 175 |
198, | 202, | 206 | 210, | 214, | 218 |
238, | 242, | 246 | 250, | 254 | |
Ausgänge—Adressen für | ROM | 1612 | |||
DS00S1 /Qbiüxsi r
Ausgänge—Adressen für ROM 1870
7—48-71, 120-127
B—32-47, 104-119
D—16-31, 88-103
E--0-15, 72-87
7—48-71, 120-127
B—32-47, 104-119
D—16-31, 88-103
E--0-15, 72-87
Die speziell beschriebenen und in den Schaltbildern dargestellten Schaltungen enthalten eine große Anzahl
von integrierten Schaltkreisen. Diese Schaltkreise sind falls zweckmäßig mit ihren Typenbezeichnungen bezeichnet.
Sind diese Typenbezeichnungen angegeben, so sind ebenfalls die Pin-Zahlen mit angegeben. Für typische Flip-Flops,
monostabile Multivibratoren, UND-Gatter, NAND-Gatter, ODER-Gatter, NOR-Gatter, Inverter und ähnliche Schaltungsteile
werden an sich bekannte Komponenten verwendet. Aus diesem Grunde sind weder Typenbezeichnungen noch
Pin-Zahlen für diese Komponenten angegeben.
Anhand der vorstehenden Ausführungen und der Zeichnungen wurde ein Aufzeichnungs- und Wiedergabegerät erläutert,
das viel wesentliche Vorteile gegenüber bisherigen kommerziellen FM-Aufzeichnungs- und Wiedergabegeräten
besitzt. Die Ausnutzung von digitalen Daten bei Aufzeichnung und Wiedergabe gewährleistet einen außerordentlich
zuverlässigen Betrieb auch bei den wesentlich höheren Frequenzen, mit denen die Information getaktet, aufgezeichnet
und wiedergegeben wird. Das Gerät erforderlich lediglich 2 Kanäle und arbeitet mit einer Taktfolgefrequenz
von etwa 43 Mbit, was gegenüber vergleichbaren FM-Geräten wesentlich schneller ist und eine markante
Verbesserung gegenüber dem bisher Bekannten bedeutet. Anstelle der Vierfach-Aufzeichnung- und Wiedergabe können
auch andere Aufzeichnungs- und Wiedergabetechniken verwendet werden. Derartige unterschiedliche Techniken kön-5
nen aufgrund ihrer Natur den Zeittakt und die Steuerung der Signalverarbeitungsschaltungen ändern. Der Grundgedanke
derartiger Abänderungen ist im Rahmen der fach-
130051/0508
lichen Möglichkeiten ohne weiteres möglich» Anstelle der Aufnahme und Verarbeitung analoger Farbfernsehsignale
kann im Bedarfsfall auch die Verarbeitung, Aufzeichnung und Wiedergabe anderer Signale, wie beispielsweise digitaler
Datensignale, Fernseh-Komponentensignale und Schwarz-Weiß-Fernsehsignale durchgeführt werden. Es ist
dabei lediglich erforderlich, die Singangsverarbeitungsschaltung 32, den Analog-Digital-Wandler 36 sottfie die
Taktgenerator- und Farbsynchronsignal-Speicherschaltung 42 sowie den Zeittakt und die Steuerung der Signalverarbeitungsschaltungen
zu ändern, um die Signalverarbeitungsschaltungen an die Eigenschaften der zu verarbeitenden
Signale anzupassen» Darüber hinaus können auch andere Formen digitaler Speicher, beispielsweise Schieberegister
zur Durchführung der Funktionen der Speicher 60-66 verwendet werden, 1st die Erhaltung der magnetischen
Aufzeichnungsmedien keine wesentliche Voraussetzung, so können die Aufzeichnungs- und Wiedergabeoperationen
anstelle einer Aufzeichnung und Wiedergabe von Farbfernsehsignalen mit einer gegenüber der Echtzelt kleineren
Folgefrequenz auch mit der Eingangsdaten-Folgefrequenz erfolgen. Durch Unterdrückung eines Tails des Horizontalaustastintervalls
jeder Fernsehzeile ader eines anderen, anderen Datensignalen zugeordneten periodischen Synchronintervalls
bleibt jedoch die Zeitbasis=Korrekturfunktion
erhalten, obwohl äas Gerät zur Aufzeichnung und Wiedergabe mit der Eingangsdaten-Folgefrequenz modifiziert wird.
Claims (7)
1. Anordnung zur Feststellung von Genauigkeitsfehlern in
Mehrbit-Datenwörtern, welche über einen Datenübertragungskanal, insbesondere einen Aufzeichnungs- und Wiedergabekanal
gesendet und empfangen werden, sowie zur Erzeugung eines Fehlersignals für den Fall, daß beim Empfang,
insbesondere bei Wiedergabe ein Fehler in den Datenwörtern festgestellt wird,
gekennzeichnet durch
eine Schaltung zur überprüfung wenigstens einer vorgegebenen
Anzahl signifikanter Bits in jedem Datenwort wenigstens einer vorgegebenen Anzahl einzelner Datenwörter,
zur Erzeugung von Paritäts-Bits mit logischen Pegeln, welche durch den Inhalt der überprüften signifikanten
Bits festgelegt sind, sowie zur Kombination eines der Paritäts-Bits mit jedem der Datenwörter zu
13OO61/QS08
deren Aussendüng, insbesondere Aufzeichnung,
und eine Schaltung zur überprüfung der Datenwörter und Paritäts-Bits beim Empfang, insbesondere bei Wiedergabe
sowie zur Erzeugung des Fehlersignals der Anzahl aufeinanderfolgender Datenwörter für den Fall,
daß jedes der den überprüften signifikanten Bits zugeordneten
Parijbäts-Bits nicht seinen festgelegten logischen Pegel besitzt.
2. Anordnung nach Anspruch 1 zur Erzeugung von Fehlern anzeigenden Signalen, welche zur selektiven Einfügung
von Ersatz-Mehrbit-Datenwörtern für Datenwörter dienen,
welche als fehlend oder ungenau in einer empfangene digitalen FoI^e der Datenwörter einer über einen Datenübertragungskanal
übertragenen Videoinformation festgestellt werden,
dadurch gekennzeichnet,
dadurch gekennzeichnet,
daß die Bit-Uberprüfungsschaltung zur überprüfung von
wenigstens drei signifikanten Bits in wenigstens drei einzelnen Datenwörtern, zur Erzeugung von Paritäts-Bits
mit logischen Pegeln, welche durch den Inhalt der überprüften signifikanten Bits festgelegt sind, sowie
zur Kombination eines der Paritäts-Bits mit jedem der Datenwörter zu deren Aussendung dient,
daß die Datenwort-Überprüfungsschaltung zur überprüfung
der einzelnen Datenwörter und Paritäts-Bits beim Empfang sowie zur Erz$ugung eines ersten Fehlersignals für die
drei einzelnen Datenwörter für den Fall dient, daß jedes der mit den überprüften Datenwörtern kombinierten
Paritäts-Bits meinen logischen Pegel besitzt, der sich von demjenigen unterscheidet, der bei Festlegung durch
den ursprünglichen Inhalt von empfangenen Datenwörtern
übertragen worden wäre,
und daß eine Schaltung zur überprüfung der empfangenen Datenfolge sowie zur Erzeugung eines zweiten Fehlersignals als Funktion der Erfassung des Fehlens der Datenwörter wenigstens für die Dauer des Fehlens der Daten-
und daß eine Schaltung zur überprüfung der empfangenen Datenfolge sowie zur Erzeugung eines zweiten Fehlersignals als Funktion der Erfassung des Fehlens der Datenwörter wenigstens für die Dauer des Fehlens der Daten-
130051/0508 ^
wörter vorgesehen ist.
3. Anordnung nach Anspruch 1 und/oder.2, gekennzeichnet
durch eine auf das erste Feftlersignal ansprechende Schaltung zur Dehnung von dessen Dauer, wenn die
ersten Fehlersignale für eine vorgegebene Anzahl von Datenwörtern erzeugt werden, die größer als 3 ist.
4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das erste Fehlersignal in dem
Fall für wenigstens 3 zusätzliche Datenwörter gedehnt wird, daß die ersten Fehlersignale für eine
vorgegebene Anzahl von Datenwörtern erzeugt werden, die größer als 3 ist.
15
15
5. Anordnung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine auf das zweite Fehlersignal ansprechende
Schaltung zur Dehnung von dessen Dauer
über die Beendigung des Fehlens von Datenwörtern hinaus. 20
6. Anordnung nach einem der Ansprüche 1 bis 5, gekennzeichnet
durch
eine Schaltung zur überprüfung des signifikantesten
Bits jedes Datenwortes von drei aufeinanderfolgenden Datenwörtern sowie zur Erzeugung eines Paritäts-Bits
mit einem logischen Pegel, der durcii den Inhalt der
überprüften signifikantesten Bits der Datenwörter festgelegt ist,
eine Schaltung zur überprüfung des zweitsignifikantesten Bits jedes Datenworts von drei aufeinanderfolgenden Datenwörtern sowie zur Erzeugung eines Paritäts-Bits mit einem logischen Pegel, der durch den Inhalt der überprüften zweitsignifikantesten Bits der Datenwörter festgelegt ist,
eine Schaltung zur überprüfung des zweitsignifikantesten Bits jedes Datenworts von drei aufeinanderfolgenden Datenwörtern sowie zur Erzeugung eines Paritäts-Bits mit einem logischen Pegel, der durch den Inhalt der überprüften zweitsignifikantesten Bits der Datenwörter festgelegt ist,
eine Schaltung zur überprüfung des dritt- und viersignifikantesten
Bits jedes Datenwortes von drei aufeinanderfolgenden Datenwörtern sowie zur Erzeugung eines
130051/0508 : j|
Paritäts-Bits mit einem logischen Pegel, der durch den Inhalt der überprüften dritt- und viertsignifikantesten
Bits der Datenwörter festgelegt ist, eine Schaltung zur Einfügung eines der Paritäts-Bits
benachbart zu dem der drei aufeinanderfolgenden Datenwörtern für die übertragung über den Datenübertragungskanal,
und eine Schaltung zur selektiven überprüfung der vier signifikantesten Bits jedes Datenwortes von drei
aufeinanderfolgenden Datenwörtern zusammen mit den eingefügten Paritäts-Bits bei Rückgewinnung der Datenwörter
und Paritäts-Bits sowie zur Erzeugung eines Paritäts-Fehlersignals für den Fall, daß die Paritäts-Bits
logische Pegel besitzen, die sich von denjenigen unterscheiden', die bei Festlegung durch den ursprünglichen
Inhalt der empfangenen Datenwörter übertragen worden wären.
7. Verfahren zur Feststellung von Genauigkeitsfehlern
in Mehrbit-Datenwörtern in einem Datenübertragungskanal, insbesondere bei Wiedergabe in einem Aufzeichnungsund
Wiedergabegerät, dadurch gekennzeichnet,
daß mit jedem Datenwort ein Paritäts-Bit übertragen, insbesondere aufgezeichnet wird, dessen logischer
Pegel durch den Inhalt wenigstens eines vorgegebenen signifikanten, Bits in jedem Datenwort von wenigstens
drei aufeinanderfolgenden Datenwörtern festgelegt ist, und daß die Datenwörter und das zugehörige Paritäts-Bit
empfangen-, insbesondere wiedergegeben werden, jedes der Paritäts-Bits mit seinen entsprechenden zugehörigen
signifikanten Bits für wenigstens drei aufeinanderfolgen de Datenwörter überprüft und ein Fehlersignal für den
Fall erzeugt wird, daß die Paritäts-Bits nicht ihren vorgegebenen logischen Pegel besitzen.
130051/0508
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/117,745 US4321704A (en) | 1980-02-01 | 1980-02-01 | Parity checking circuitry for use in multi-bit cell PCM recording and reproducing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3103009A1 true DE3103009A1 (de) | 1981-12-17 |
DE3103009C2 DE3103009C2 (de) | 1988-03-31 |
Family
ID=22374594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3103009A Granted DE3103009A1 (de) | 1980-02-01 | 1981-01-29 | Anordnung und verfahren zur feststellung von genauigkeisfehlern in mehrbit-datenwoertern |
Country Status (8)
Country | Link |
---|---|
US (1) | US4321704A (de) |
JP (1) | JPS56156044A (de) |
CA (1) | CA1175141A (de) |
DE (1) | DE3103009A1 (de) |
FR (5) | FR2475340B1 (de) |
GB (1) | GB2069731B (de) |
IT (1) | IT1142265B (de) |
NL (1) | NL8100454A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4530095A (en) * | 1983-03-09 | 1985-07-16 | At&T Bell Laboratories | Comparison of digital bit streams using modified parity |
JPS6057574A (ja) * | 1983-09-08 | 1985-04-03 | Sony Corp | 信号処理装置 |
US4761782A (en) * | 1987-03-09 | 1988-08-02 | Eastman Kodak Company | Error correction of digital image data by means of image redundancy |
US5835507A (en) * | 1995-07-21 | 1998-11-10 | Chaw Khong Co., Ltd. | Error sensing method for improving error control capability in data communications |
JP4643334B2 (ja) * | 2005-03-31 | 2011-03-02 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3463874A (en) * | 1966-05-25 | 1969-08-26 | Minnesota Mining & Mfg | Dropout compensator for ntsc color television |
DE2536625A1 (de) * | 1974-09-09 | 1976-03-18 | Ibm | Paritaetspruefschaltung |
US4110735A (en) * | 1977-05-12 | 1978-08-29 | Rca Corporation | Error detection and correction |
US4119945A (en) * | 1977-07-01 | 1978-10-10 | Rca Corporation | Error detection and correction |
US4146099A (en) * | 1976-08-17 | 1979-03-27 | Christopher Scientific Company | Signal recording method and apparatus |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3037697A (en) * | 1959-06-17 | 1962-06-05 | Honeywell Regulator Co | Information handling apparatus |
US3387261A (en) * | 1965-02-05 | 1968-06-04 | Honeywell Inc | Circuit arrangement for detection and correction of errors occurring in the transmission of digital data |
US3511929A (en) * | 1966-02-11 | 1970-05-12 | Francis F Lee | Method of and apparatus for picture storage and display employing time multiplexing and recording in multiple channels |
US3601798A (en) * | 1970-02-03 | 1971-08-24 | Ibm | Error correcting and detecting systems |
US3634821A (en) * | 1970-04-13 | 1972-01-11 | Ibm | Error correcting system |
DE2237255B2 (de) * | 1971-07-31 | 1975-10-09 | K.K. Ricoh, Tokio | Verfahren und Einrichtung zum Verarbeiten von Videosignalen |
JPS5520283B2 (de) * | 1972-07-05 | 1980-06-02 | ||
GB1445337A (en) * | 1972-08-24 | 1976-08-11 | Independent Broadcastin Author | Television systems |
US3876978A (en) * | 1973-06-04 | 1975-04-08 | Ibm | Archival data protection |
US3831144A (en) * | 1973-06-11 | 1974-08-20 | Motorola Inc | Multi-level error detection code |
DE2602420A1 (de) * | 1976-01-23 | 1977-07-28 | Basf Ag | Farbvideo-aufzeichnungs-/wiedergabesystem |
US4016409A (en) * | 1976-03-01 | 1977-04-05 | Burroughs Corporation | Longitudinal parity generator for use with a memory |
US4044328A (en) * | 1976-06-22 | 1977-08-23 | Bell & Howell Company | Data coding and error correcting methods and apparatus |
US4044388A (en) * | 1976-10-05 | 1977-08-23 | Eastman Kodak Company | Interactive servo control system for use with a rotating-head magnetic tape player |
US4122477A (en) * | 1977-01-28 | 1978-10-24 | Ampex Corporation | Method and apparatus for inserting synchronizing words in a digitalized television signal data stream |
US4150397A (en) * | 1977-09-13 | 1979-04-17 | Eli S. Jacobs | Repetition reduced digital data record and playback system |
JPS5448210A (en) * | 1977-09-26 | 1979-04-16 | Sony Corp | Automatic tracking system |
CA1135841A (en) * | 1978-02-02 | 1982-11-16 | John L.E. Baldwin | Digital tape recording |
US4211997A (en) * | 1978-11-03 | 1980-07-08 | Ampex Corporation | Method and apparatus employing an improved format for recording and reproducing digital audio |
JPS5651174A (en) * | 1979-10-04 | 1981-05-08 | Sony Corp | Reproducing device of video signal |
JPS5677912A (en) * | 1979-11-28 | 1981-06-26 | Sony Corp | Digital recorder for video signal |
-
1980
- 1980-02-01 US US06/117,745 patent/US4321704A/en not_active Expired - Lifetime
-
1981
- 1981-01-29 DE DE3103009A patent/DE3103009A1/de active Granted
- 1981-01-30 NL NL8100454A patent/NL8100454A/nl not_active Application Discontinuation
- 1981-01-30 CA CA000369836A patent/CA1175141A/en not_active Expired
- 1981-01-30 FR FR818101860A patent/FR2475340B1/fr not_active Expired
- 1981-01-30 IT IT47674/81A patent/IT1142265B/it active
- 1981-01-30 GB GB8102821A patent/GB2069731B/en not_active Expired
- 1981-02-02 JP JP1422381A patent/JPS56156044A/ja active Pending
-
1987
- 1987-03-09 FR FR8703150A patent/FR2594283A1/fr not_active Withdrawn
- 1987-03-09 FR FR878703149A patent/FR2594282B1/fr not_active Expired - Fee Related
- 1987-03-09 FR FR8703152A patent/FR2594285B1/fr not_active Expired - Fee Related
- 1987-03-09 FR FR8703151A patent/FR2594284A1/fr not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3463874A (en) * | 1966-05-25 | 1969-08-26 | Minnesota Mining & Mfg | Dropout compensator for ntsc color television |
DE2536625A1 (de) * | 1974-09-09 | 1976-03-18 | Ibm | Paritaetspruefschaltung |
US4146099A (en) * | 1976-08-17 | 1979-03-27 | Christopher Scientific Company | Signal recording method and apparatus |
US4110735A (en) * | 1977-05-12 | 1978-08-29 | Rca Corporation | Error detection and correction |
US4119945A (en) * | 1977-07-01 | 1978-10-10 | Rca Corporation | Error detection and correction |
Also Published As
Publication number | Publication date |
---|---|
FR2594282A1 (fr) | 1987-08-14 |
FR2475340A1 (fr) | 1981-08-07 |
FR2594285B1 (fr) | 1994-01-14 |
FR2475340B1 (fr) | 1989-06-23 |
DE3103009C2 (de) | 1988-03-31 |
CA1175141A (en) | 1984-09-25 |
FR2594284A1 (fr) | 1987-08-14 |
IT1142265B (it) | 1986-10-08 |
JPS56156044A (en) | 1981-12-02 |
NL8100454A (nl) | 1981-09-01 |
FR2594285A1 (fr) | 1987-08-14 |
US4321704A (en) | 1982-03-23 |
GB2069731B (en) | 1984-10-03 |
GB2069731A (en) | 1981-08-26 |
FR2594283A1 (fr) | 1987-08-14 |
IT8147674A0 (it) | 1981-01-30 |
FR2594282B1 (fr) | 1993-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3102967A1 (de) | Verfahren und anordnung zur tastung eines informationssignals | |
DE3102996C2 (de) | Verfahren und Anordnung zur Speicherung und/oder Übertragung eines digitalen Farbfernsehinformationssignals | |
DE3114631C2 (de) | ||
AT391576B (de) | Digital-videobandaufzeichnungsgeraet | |
DE2917449C2 (de) | ||
DE69533113T2 (de) | Aufnahme und Wiedergabe eines MPEG-Informationssignals auf/von einem Aufnahmeträger | |
DE2823813C2 (de) | ||
DE2520491C3 (de) | System und Verfahren zum Ausgleichen von Zeitfehlern in videoartigen Informationssignalen | |
DE2945378C2 (de) | ||
AT391046B (de) | Verfahren und geraet zum verarbeiten eines digitalen signals | |
DE3039704A1 (de) | Digitalsignalverarbeitungsverfahren und -vorrichtung | |
DE2938503A1 (de) | Verfahren und vorrichtung zur aufnahme und wiedergabe von audio-signalen mit digitaler aufzeichnung | |
DE2914022A1 (de) | Schaltungsanordnung zur verarbeitung von videosignalen | |
DE2620962C2 (de) | Zeitbasis-Korrekturschaltung | |
DE1939108A1 (de) | Redundanzverringerungssystem | |
DE3102987A1 (de) | Anordnung zur erzeugung von digitalen ersatzdaten in einer folge von laufenden daten, insbesondere fernsehdaten | |
DE3039106A1 (de) | Farbvideoinformationsverarbeitungsvorrichtung | |
DE2909155A1 (de) | Digitale phasenfangschaltung zur synchronisierung eines zusammengesetzten video-signals mit einem bezugssignal | |
DE3115902A1 (de) | Digitales videodaten-aufzeichnungs- und/oder -wiedergabegeraet | |
DE3040242A1 (de) | Anordnung und verfahren zur durchfuehrung einer signalausfallkompensation fuer ein digital codiertes zusammengesetztes signal | |
DE3036898A1 (de) | Videosignal-verarbeitungseinrichtung | |
DE3207111A1 (de) | Videosignal-aufzeichnungs- und/oder wiedergabevorrichtung | |
DE69311604T2 (de) | Aufzeichnungs- und/oder Wiedergabegerät mit Mitteln zur Schaffung eines Nachaufzeichnungsbereiches | |
DE2759868C2 (de) | Anordnung zur Erzeugung eines rechteckförmigen Ausgangssignals zur Verwendung in einer Einrichtung zur Änderung der Phase eines Videosignals | |
DE2748233C2 (de) | Verfahren und Schaltungsanordnung zum Einfügen eines Adressensignals in ein Videosignal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |