AT391046B - Verfahren und geraet zum verarbeiten eines digitalen signals - Google Patents

Description

Nr. 391 046

Die Erfindung betrifft ein Verfahren und ein Gerät zum Verarbeiten digitaler Signale, die eine Mehrzahl von N-Bit Worten enthalten, welche aus einer Mehrzahl von M-Bit Worten in Übereinstimmung mit einer vorbestimmten Abbildungsfunktion umkodiert wurden, durch Rückkodierung jedes der N-Bit Worte in ein entsprechendes der M-Bit Worte durch Rückkodier-Schaltungen in Übereinstimmung mit der genannten Abbildungsfunktion und ist insbesondere auf ein Verfahren und ein Gerät zum Feststellen und Korrigieren von Fehlern in digitalen Signalen abgestellt, welche mit einem digitalen Videorecoider aufgezeichnet und wiedergegeben werden.

Seit neuem werden digitale Techniken zur Übertragung und Aufzeichnung von Videosignalen verwendet. Im besonderen wurde ein Videorecorder mit rotierenden Köpfen zur Aufzeichnung von pulscodemodulierten Videosignalen (PCM) auf Magnetband verwendet, wobei bei der Wiedergabe durch den rotierenden Kopf, die Videosignale pulscodedemoduliert werden. In diesem Fall sind die digitalen Videosignale im allgemeinen in Gruppen unterteilt, worin jeder Block eine vorbestimmte Anzahl von Bits enthält. Bei der Wiedergabe wird jeder Block der wiedergegebenen digitalen Videosignale verarbeitet.

Wenn jedoch ein PCM-kodiertes Videosignal aufgezeichnet und anschließend wiedergegeben wird, so besteht die Möglichkeit, daß die wiedergegebenen Videosignale Zufallsfehler enthalten, welche durch verschiedene Arten von Rauschen erzeugt werden, wie Kopfrauschen, Bandrauschen, Verstärkerrauschen, und Burstfehler (Signalausfall), welche von Staub oder Rissen am Band herrühren. Es ist ersichtlich, daß solche Fehler die Qualität der Videowiedergabe in hohem Maß stören können. Um dieses Problem zu verringern, wurden bei der Kodierung der PCM-Signale vor deren Aufzeichnung auf das Band Fehlerkorrekturcodes verwendet. Beispielsweise wurden Paritätsworte bei jeder vorbestimmten Anzahl von Blöcken der Videodaten hinzugefügt, und solche Paritätsworte werden dann bei der Wiedergabe beim Fehlerkorrekturvorgang verwendet. Bei der Verwendung solcher Fehlerkorrekturcodes können wiedergegebene fehlerhafte PCM-Signale korrigiert oder kompensiert werden, so daß die zuvor erwähnten Störungen vermieden werden. Es versteht sich, daß je mehr Fehlercodekorrekturworte verwendet werden, desto genauer kann der Fehlerfeststellungs- und -korrekturvorgang ausgeführt werden. Bei der Anwendung solcher Fehlerkorrekturen ist es jedoch nützlich, die Redundanz oder Anzahl von Fehlerkorrekturbits soweit wie möglich zu reduzieren, so daß die Fläche zur Aufzeichnung von Daten auf dem Band vergrößert werden kann.

Wenn die Anzahl der Fehler zu groß ist, d. h. daß die Fehlerkorrekturmöglichkeit des Fehlerkorrekturcodes überschritten wird, so wird ein Fehlerüberdeckvorgang anstelle des Fehlerkorrekturvorganges verwendet. Beispielsweise wird der Fehlerüberdeckvorgang ausgeführt, indem die fehlerhaften Videodaten durch Videodaten ersetzt werden, welche ersteren ähnlich sind. Aus diesem Grunde ist ein Teilbildspeicher (field memory) zum aufeinanderfolgenden Speichern von Teilbildem der Videodaten vorgesehen, und ein Adressensignal wird jedem Block der Videodaten hinzugefugt, um die Blöcke der Videodaten im Teilbildspeicher zu adressieren. Wenn die Geschwindigkeit des Bandes, bei der Wiedergabe schneller als bei der Aufzeichnung ist, so wird der rotierende Kopf verschoben, um eine vorbestimmte Anzahl von Spuren zu überspringen, so daß beispielsweise jede zweite Spur wiedergegeben wird. Erfolgt die Wiedergabe mit einer Geschwindigkeit, welche niedriger als bei der Aufzeichnung ist, so tastet der rotierende Kopf die gleiche Spur mehr als einmal ab und springt dann zur nächst benachbarten Spur. Im Ergebnis sind die wiedergegebenen Videodaten von diskontinuierlicher Art. Aus diesem Grunde werden die Adressensignale der wiedergegebenen Videodaten zum Einschreiben der Videoinformation in den Teilbildspeicher bei einer vorbestimmten Adresse verwendet, um ein kontinuierliches Bild zu erhalten.

Wenn der zuvor erwähnte Fehlerüberdeckungsvorgang bei einem digitalen Farbvideosignal angewendet wird, so kann die Phase des Farbhilfsträgers beim Verbindungspunkt zwischen den ursprünglichen fehlerhaften Videodaten und den eingesetzten Videodaten umgekehrt sein. Insbesondere differiert im Falle des NTSC-Systems die Phase des Farbhilfsträgers zwischen zugehörigen Bereichen aufeinanderfolgender Bilder um π/2. Es ist daher ersichtlich, daß beim Einsetzen der Videodaten eines Bildes als korrespondierende Videoinformation in ein folgendes Bild die Phase des Farbhilfsträgers der eingesetzten Videoinformation umgekehrt werden muß, um eine kontinuierliche Phasenbeziehung des Hilfsträgers herbeizuführen. Dies wird genauer in der US-PS 4.429.334 der Anmelderin beschrieben. In diesem Zusammenhang wurde die Hinzufügung eines Identifikationssignals zu den Videodaten vorgeschlagen, um das Bild, das Teilbild und die Zeile anzuzeigen, zu welchen die Videoinformation gehört Beim Vorhandensein eines Fehlers im Identifikationssignal kann eine solche Phasenumkehr nicht leicht ausgeführt werden.

Um des weiteren einen durch Signalausfall bedingten Fehler genauer korrigieren zu können, wurde vorgeschlagen, noch einen zusätzlichen Fehlerkorrekturcode dem Videodatensignal hinzuzufügen, um den in jedem Block der Videodaten erzeugten Fehler noch genauer feststellen und korrigieren zu können. In diesem Falle ist es wünschenswert, einen Fehlerkorrekturcode mit hoher Fehlerfeststellungs- und -korrekturfähigkeit zu verwenden, welcher andererseits gleichzeitig eine niedrige Redundanz aufweist.

Aufgabe der Erfindung ist daher die Schaffung eines Verfahrens und eines Geräts zur Verarbeitung digitaler Signale, welche nicht die oben beschriebenen Nachteile der bekannten Art aufweisen.

Im besonderen ist es Aufgabe der Erfindung ein Verfahren und ein Gerät zur Verarbeitung digitaler Videosignale zu schaffen, welche für eine genaue Fehlerfeststellung und Korrektur im Videosignal geeignet sind, ohne daß dabei die Redundanz erhöht wird.

Eine andere Aufgabe der Erfindung ist die Schaffung eines Verfahrens und eines Gerätes zur Verarbeitung digitaler Videosignale, welche Fehler während des speziellen Wiedergabebetriebes eines digitalen Videorecorders genau überdecken.

Eine weitere Aufgabe der Erfindung ist die Schaffung eines Verfahrens und eines Gerätes für die Verarbeitung eines -2-

Nr. 391 046 digitalen Signals, welche eine höhere Fehlerfeststellungsfähigkeit als die bekannte Art aufweisen.

Gemäß einem Merkmal der Erfindung ist ein Verfahren zur Verarbeitung eines digitalen Signals, das eine Mehrzahl von N-Bit Worten enthält, welche aus einer Mehrzahl von M-Bit Worten in Übereinstimmung mit einer vorbestimmten Abbildungsfunktion (mapping function) umkodiert wurden, durch Rückkodierung jedes der N-Bit Worte in ein entsprechendes M-Bit Wort in Übereinstimmung mit der genannten Abbildungsfunktion, gekennzeichnet durch Detektierung, ob eines der M-Bit Worte einen Fehler enthält, indem der Abbildungsfunktion während der Rückkodierung nicht genügt werden kann, und Korrektur des detektierten fehlerhaften Wortes.

In Übereinstimmung mit einem weiteren Merkmal der Erfindung umfaßt das Verfahren zur Verarbeitung eines digitalen Signals die Schritte der Abtastung eines analogen Signals bei einer vorbestimmten Frequenz, die Umwandlung des abgetasteten Signals in eine digitale Form, die Bildung eines Datenworts bei allen m bits, und das Hinzufügen zumindest eines Kontrollwortes (P2, Q2) zu jeder vorbestimmten Anzahl von M-Bit Worten, jedes

Kontrollwort enthält m Bit und die Kontrollworte werden durch die Gleichung q=r !wn + r2wn.j +... + r(n-%2 + r“Wj P = τ%η + T2Wn.j +... + Τη-%2 + TnWj gebildet, wobei (T1, T*2, ... Ύ<ηΛ\ T‘n, T1, T2,... T"'1, Tn) unterschiedliche Nicht-Nullelemente (non-zero elements) eines Galoisfeldes (2m) sind.

Zusätzlich wird erfindungsgemäß ein Gerät geschaffen, welches obiges Verfahren ausführt und das gekennzeichnet ist durch Fehlerdetektorschaltungen zum Detektieren, ob eines der M-Bit Worte einen Fehler enthält, indem der Abbildungsfunktion während der Rückkodierung nicht genügt werden kann, und Fehlerkorrekturschaltungen zur Korrektur des detektierten fehlerhaften Wortes.

Die obigen und weitere Merkmale, Vorteile und Besonderheiten der Erfindung werden nachfolgend anhand der Zeichnungen erläutert, welche Ausführungsbeispiele der Erfindung zeigen. Es zeigen Fig. 1 ein Blockschaltbild eines Aufzeichnungsteils eines Videorecorders, welcher die Erfindung verkörpert, Fig. 2 ein Blockschaltbild eines Wiedergabeteils eines Videorecorders, welcher die Erfindung verkörpert, Fig. 3A und 3B schematische Darstellungen zur Erläuterung der Digitalisierung und der Codeanordnung eines Videosignals zur Verwendung in einem digitalen Videorecorder, welcher die Erfindung verkörpert, Fig. 4 eine schematische Vorderansicht eines Spurmusters, welches mit dem Aufzeichnungsteil nach Fig. 1 aufgezeichnet wurde, Fig. 5 ein Blockschaltbild eines Beispiels eines Fehlerkorrekturkodierers gemäß der Erfindung, welches im Aufzeichnungsteil gemäß Fig. 1 verwendet werden kann, Fig. 6 eine schematische Darstellung zur Erläutertung der Digitalisierung und Kodeanordnung eines Videosignals zur Verwendung in einem digitalen Videorecorder, welcher die Erfindung verkörpert, Fig. 7 ein Blockschaltbild eines Ausführungsbeispiels eines Identifikationssignal-Kontrollgenerators gemäß der Erfindung zur Verwendung im Aufzeichnungsteil nach Fig. 1, Fig. 8 ein detaillierteres Blockschaltbild eines Bereichs des Wiedergabeteils nach Fig. 2 gemäß der Erfindung, Fig. 9 eine schematische Darstellung zur Erläuterung der Unterteilung eines Blocks digitaler Videoinformationen, Fig. 10 ein Blockschaltbild eines Beispiels eines Kontrollwortfehlerkorrigierers gemäß der Erfindung zur Verwendung im Wiedergabeteil nach Fig. 8, Fig. 11 ein Blockschaltbild eines Beispiels eines Paritätsfehlerkorrigierers gemäß der Erfindung zur Verwendung im Wiedergabeteil nach Fig. 8, Fig. 12 eine schematische Darstellung zur Erläuterung der Funktion des Paritätsfehlerkorrigierers nach Fig. 11, und Fig. 13 einen Wiedergabe-Signalverarbeitungskreis gemäß der Erfindung zur Verwendung im Wiedergabeteil nach Fig. 8.

Vorerst werden zum besseren Verständnis der Erfindung die Bedingungen zur digitalen Aufzeichnung eines NTSC-Farbvideosignals beschrieben. Da ein Bild 525 Zeilen enthält, so beträgt die Anzahl der Zeilen eines ersten (dritten) und zweiten (vierten) Teilbilds entsprechend 262 und 263. Im ersten Teilbild sind ein vertikaler Synchronisierpuls und ein horizontaler Synchronisierpuls zueinander in Phase, und das Teilbild, in welchem sie nicht in Phase sind, wird als das zweite Teilbild angenommen.

Ferner variiert die Anzahl der abgetasteten Bildelemente in jeder horizontalen Periode (H) mit der verwendeten Abtastfrequenz (f§). Da die Farb-Hilfsträgerfrequenz (fg^) gleich 455/2 mal der horizontalen Frequenz (fjj) ist, so beträgt die Anzahl der abgetasteten Bildelemente in einer horizontalen Periode bei einer Abtastfrequenz von fg = 4 fg£ gleich 910 Abtastungen (Fig. 3A). Ferner beträgt die Anzahl der Abtastungen im nutzbaren Videobereich oder -teil jeder horizontalen Periode 768, wobei der verbleibende Rest jeder horizontalen Periode für das horizontale Austastintervall vorgesehen ist, welches ein horizontales Synchronisiersignal und ein Burstsignal enthält

In Fig. 1 ist der Aufzeichnungsteil eines digitalen Videorecorders gemäß der Erfindung mit einem Eingangsanschluß (1) dargestellt, welches das aufzuzeichnende NTSC-Farbvideosignal zugeführt wird. Das Farbvideosignal wird vom Eingangsanschluß (1) zu einem Multiplexer (2) geleitet, in welchem der digitalisierte -3- 1

Nr. 391 046 nutzbare Bereich des Farbvideosignals bei jeder halben horizontalen Periode (— H) in zwei Kanäle aufgeteilt wird. 2

Die Daten der zwei Kanäle werden auf gleiche Weise verarbeitet. Die Daten eines der Kanäle werden als Aufzeichnungssignal erhalten nachdem diese aufeinanderfolgend einem Zeitbasis-Kompressionskreis (3a), einem Fehlerkorrekturkodierer (4a), einem Aufzeichnungs-Verarbeitungskreis (5a), einem Multiplexer (6) und Aufzeichnungsverstärkem (7a) und (7b) zugeführt werden. Die Daten des anderen Kanals werden durch die gleiche Anordnung verarbeitet, d. h. durch einen Zeitbasis-Kompressionskreis (3b), einen Fehlerkorrekturkodierer (4b), einen Aufzeichnungs-Verarbeitungskreis (5b), einen Multiplexer (6) und Aufzeichnungsverstärker (7c) und (7d). Die Ausgangssignale der Verstärker (7a) bis (7d) werden über Ausgangsanschlüsse (8a) bis (8d) entsprechend zu vier rotierenden Köpfen (nicht dargestellt) geleitet, die ein Magnetband (10) überstreichen, wie in Fig. 4 dargestellt. Es ist ersichtlich, daß jeder Abtastvorgang durch die vier Köpfe ein Teilbild an Videoinformation ergibt, die in vier parallelen Spuren (9a) bis (9d) aufgezeichnet sind.

Die Codeanordnung jedes der aufgezeichneten Signale an den vier Köpfen wird nun mit Hilfe der Fig. 3A und 3B beschrieben.

Wie aus Fig. 3A ersichtlich ist, enthält jede halbe horizontale Periode an nutzbaren Videoinformationen 384 Abtastungen, und diese halbe horizontale Periode an Videoinformationen wird in vier Blöcke von 96 Abtastungen unterteilt, wobei jeder Block den Ausgangsanschlüssen (8a-8d) des Aufzeichnungsteils nach Fig. 1 zugeführt wird. Der Zeitkompressionskreis (3) in jedem Kanal komprimiert das Videosignal, um eine Datenaustastperiode für jeden Block an Videoinformationen zu schaffen, in welche ein Synchronisiersignal, ein Identifikationssignal, und Fehlerkorrekturworte eingefügt werden können. Dies ist im besonderen in Fig. 3B dargestellt, worin jeder Block der kodierten digitalen Signale (Videodaten oder Paritätsdaten) aus einem Block-Synchronisiersignal (SYNC) von drei Abtastungen, einem Identifikationssignal (ID) und einem Adressensignal (AD) von zwei Abtastungen zusammengesetzt ist, welchen die 96 Abtastungen der Videoinformation und die Videodaten-Kontrollworte (P2) und (Q2)von vier Abtastungen folgen. Das Blocksynchronisiersignal wird zur Identifizierung des Anfangs eines Blocks verwendet, worauf die Identifikations- und Adressensignale, die Informationsdaten und die Kontrollworte abgetrennt werden können. Das Identifikationssignal (ID) gibt den Kanal (Spur), das Bild, das Teilbild und die Zeile an, zu welchen die hiformationsdaten des Blockes gehören, und ob diese Informationsdaten gerad- oder ungeradzahlig sind, und das Adressensignal (AD) gibt die Adresse des entsprechenden Blocks an, d. h. die Lokalisation der Videodaten in jedem Teilbild Die Kontrollworte bilden einen Fehlerkorrekturcode zur Feststellung von Fehlem in den Daten der entsprechenden Blöcke.

Fig. 6 zeigt die Codeanordnung für Videodaten, welche in jeder Spur aufgezeichnet sind. Genauer gesagt, ist die Anzahl der horizontalen Zeilen 262,5 H, welche jedes Teilbild bilden. Daher wird die Anzahl der nutzbaren Videozeilen in einer Teilbildperiode zu 256 H gewählt, mit Ausnahme der vertikalen Synchronisierperiode. Da jede horizontale Periode aus 8 Blöcken besteht, so enthält jedes Teilbildintervall 2048 (= 256 x 8) Blöcke mit 2048/4 oder 512 Blöcken, welche in jeder Spur für jedes Teilbild aufgezeichnet werden. In Fig. 6 bezeichnet jedes Bezugszeichen (Bi) (i = 1~594) einen Block, welchem ein Adressensignal (AD) zugeordnet ist, wobei zwei Blöcke eine Zeile an Informationen pro Spur bilden. Die Videodaten sind für jede Spur aufeinanderfolgend in einer 32 x 16 Matrixform angeordnet. Paritätsdaten sind entsprechend in Verbindung mit den horizontalen und vertikalen Richtungen der Videodaten in der Matrix vorgesehen. Im einzelnen sind die Paritätsdaten für die horizontale Richtung in Spalten (17) und (18) der Matrix vorgesehen, und die Paritätsdaten sind für die vertikale Richtung in Reihen (33) unten angeordnet, In den 17'-ten und 18'-ten Spalten der Blöcke sind bei der 33’-ten Reihe die horizontalen Paritätsdaten für die vertikalen Paritätsdaten vorgesehen.

Die Paritätsdaten für die horizontale Richtung sind als abwechselnde Blöcke der 16 Blöcke gebildet, welche die entsprechende Reihe der Matrix bilden. In der ersten Reihe wird beispielsweise der Paritätsblock [B^] wie folgt durch die Modulo 2-Addition gebildet: [B j] 0 [B3] © [B^] © ... 0 [B13] © [^15] = [^17] — (1)

In der obigen Gleichung bedeutet (Bi) nur die Daten im entsprechenden Block (Bi). In diesem werden die zu den entsprechenden Blöcken zugehörigen Abtastungen in paralleler 8 bit-Form berechnet, u. zw. wird ähnlich durch die Modulo 2-Addition [B2] © [B4] © [B6] ©... © [B14] © [B16] = [B18] ... (2) der Paritätsblock [Blg] gebildet. Die Paritätsdaten werden auf ähnliche Weise für jede der zweiten bis zur 32-ten Reihe in horizontaler Richtung gebildet. Die erhöhte Fehlerkorrekturfähigkeit resultiert durch den Umstand, daß die Paritätsdaten nicht nur durch die Daten der 16 in einer Reihe enthaltenen Blöcke, sondern auch durch die Daten der abwechselnd in der Reihe enthaltenen Blöcke gebildet werden.

Die Paritätsdaten für die vertikale Richtung werden durch die Daten von 32 Blöcken in jeder der ersten bis 16'-ten -4-

Nr. 391 046

Spalte der Blöcke gebildet In der ersten Spalte wird der Paritätsblock [B577] durch die Modulo 2-Addition gebildet: [Bj] © [Bjp] © [B37] ©... © [B541] © [B559] - [B577] — (3). 5

Zur Fig. 1 zurückkehrend werden in den Zeitbasiskompressionskreisen (3a) oder (3b) die Videodaten in jedem Kanal komprimiert, wodurch eine Datenaustastperiode für die Einfügung des Blocksynchronisiersignals, der Identifikations- und Adressensignale, und des Kontrollcodes für jeden Block der Videodaten von 96 Abtastungen 10 geschaffen wird, wobei zur gleichen Zeit Datenaustastperioden zur Einfügung der Blöcke der Paritätsdaten geschaffen

werden. Der Ausgang der Zeitbasiskompressionslo-eise (3a) und (3b) jedes Kanals wird zu entsprechenden Fehlerkorrekturkodierem (4a) und (4b) geleitet, in welchen die Paritätsdaten für die horizontalen und vertikalen Richtungen und die Kontrollworte für jeden Block erzeugt werden. Ein erfindungsgemäßer Fehledconekturkodierer ist in Fig. 5 dargestellt, und enthält einen horizontalen Paritätsgenerator (22), einen vertikalen Paritätsgenerator (23), 15 und einen Multiplexer (24), welchen jeweils der Ausgang des entsprechenden Zeitbasis-Kompressionskreises (3a) oder (3b) zugeführt wird. Der horizontale Paritätsgenerator (22) und der vertikale Paritätsgenerator (23) erzeugen von jedem 1/4 Teilbild der Videodaten entsprechende horizontale und vertikale Paritätsdaten, welche ebenfalls zum Multiplexer (24) geleitet werden. Der Ausgang des Multiplexers (24) wird einem Generator (25) für ein Kontrollwort (P2) der Videodaten, einem Generator (26) für ein Kontrollwort (Q2) der Videodaten, und einen 20 Multiplexer (27) zugeführt. Die Ausgänge der Generatoren (25) und (26) gelangen ebenfalls zum Multiplexer (27), und letzterer addiert die Kontrollworte (P2) und (Q2) zu den Videodaten und den Paritätsdaten in der in Fig. 3B gezeigten Form, und der Ausgang desselben bildet den Ausgang der Fehlerkorrekturkodierer (4a) oder (4b).

Das Blocksynchronisiersignal und die Identifikations- und Adressensignale werden dann zu den Video- und Paritätsdaten in jedem Kanal in den Aufzeichnungsverarbeitungskreisen (5a) oder (5b) hinzugefügt. Das 25 Adressensignal (AD) repräsentiert die zuvor festgelegte Zahl (i) des Blocks. Ferner ist in jedem der Aufzeichnungsverarbeitungskreise (5a) oder (5b) ein Kodierer der Blockkodierart vorgesehen, welcher die Anzahl der Bits einer Abtastung von 8 auf 10 umsetzt, sowie ein ParalleU/Seriellumsetzer, zur Umwandlung des parallelen 10 Bit-Codes in serielle Form. Wie im Detail in der US-PS 4.387.364 der Anmelderin beschrieben ist, erfolgt die Kodierung von 2^ Codes, so daß deren Gleichspannungspegel nahezu Null ist und aus 2^ Codes von 10 Bit-Worten 30 ausgewählt und angeordnet wurde, um eine eins zu eins-Übereinstimmung mit den ursprünglichen 8 Bit-Codes herzustellen. Durch die vorhergehenden Maßnahmen wird der Gleichspannungspegel des Aufzeichnungssignals nahezu Null, d. h. "0" und "1” wechseln einander möglichst oft ab. Eine solche Blockkodierung dient zur Verhinderung der Kurvenformänderung der übertragenen Kurvenform auf der Wiedergabeseite durch die im wesentlichen gleichspannungsfreie Übertragung. Da ferner die im Identifikationssignal (ID) jedes Blocks enthaltene Information für 35 die Verarbeitung im Wiedergabesystem wichtig ist, so erzeugt jeder Aufzeichnungsverarbeitungskreis (5a) oder (5b) ferner Identifikationssignal-Kontrollcodes (Pj) und (Q j), und fügt diese zu jedem Block, wie in Fig. 3b dargestellt.

Die Ausgänge der Aufzeichnungsverarbeitungskreise (5a) und (5b) werden zu einem Multiplexer (6) geleitet, wo sie auf vier Kanäle verteilt, und über Aufzeichnungsverstärker (7a) bis (7d) zu Ausgangsanschlüssen (8a) bis (8d) geleitet werden, wie oben beschrieben wurde. Vier rotierende Köpfe sind beispielsweise über rotierende 40 Transformatoren an die Ausgänge (8a) bis (8d) angeschlossen, wobei eine Abtastung durch die vier Köpfe eine Aufzeichnung von vier parallelen Spuren (9a) bis (9d) bewirkt, welche sich schräg auf einem Magnetband (10) erstrecken und ein Teilbild an Videoinformationen enthalten.

Aus Fig. 2 übergehend wird ein Wiedergabeteil eines digitalen Videorecorders gezeigt, welcher die Erfindung verkörpert und vier Eingangsanschlüsse (11a) bis (lld) zum Empfangen der digitalen Videosignale aufweist, die von 45 den vier rotierenden Köpfen wiedergegeben werden. Im einzelnen werden beim Wiedergabe- oder Rückspielvorgang des digitalen Videorecorders gemäß der Erfindung die von den vier rotierenden, die Spuren (9a) bis (9d) abtastenden Köpfen wiedergegebenen Videosignale erhalten und über entsprechende Wiedergabeverstärker (12a) bis (12d) zu Wiedergabeverarbeitungskreisen (13a) bis (13d) geleitet. Die letzteren Wiedergabeverarbeitungskreise ändern die Kurvenform, wandeln die seriellen Daten in eine parallele Form um, trennen das Blocksynchronisier-, die 50 Identifikations- (ID) und die Adressensignale (AD) sowie die Kontrolldaten von den Daten ab, und führen eine Blockdekodierung oder eine 10 Bit auf 8 Bit Umwandlung aus. Zusätzlich wird beim Block-Dekodiervorgang jeder Datenblock von 96 Abtastungen für alle 24 Abtastungen eine Fehlerbestimmung ausgeführt. Die Ausgänge der Wiedergabeverarbeitungskreise (13a) bis (13d) werden zu entsprechenden Zeitbasiskorrigierem (14a) bis (14d) geleitet, in welchen jeder Zeitbasisfehler in den Daten entfernt wird. 55 Die Daten jedes Kanals werden von den entsprechenden Zeitbasiskorrigierem (14a) bis (14d) über einen Multiplexer (15) und einen Zwischenkreis (interchanger) (16) zu Fehlerkorrekturdekordierem (17a) und (17b) geleitet

Im einzelnen werden die Ausgänge von den Zeitbasiskorrigierem (14a) bis (14d) zuerst zu einem Multiplexer (15) geleitet, in welchem die vier Ausgänge in zwei Kanäle rückgewandelt werden, und der Zwischenkreis (16) 60 bewirkt eine Wiederherstellung der gemischten Daten vom Multiplexer in die richtige Reihenfolge. Mit anderen -5-

Nr. 391 046

Worten, beim normalen Wiedergabevorgang, in welchem die rotierenden Köpfe die Aufzeichnungsspuren auf dem Magnetband genau abtasten, oder beim Zeitlupen- oder Standbildbetrieb, in welchen die rotierenden Köpfe so gesteuert werden, daß sie ebenfalls die Spuren genau abtasten, werden entsprechende Signale nur von den Spuren erzeugt, die mit den vier rotierenden Köpfen übereinstimmen. Bei der Hochgeschwindigkeits-Wiedergabe, bei welcher die Laufgeschwindigkeit des Magnetbandes einige zehn Male größer als die normale Geschwindigkeit ist, weicht die Schräge der Abtastrichtung der Köpfe von der der Aufzeichnungsspuren ab, wie durch die strichlierten Linien (9') in Fig. 4 dargestellt, so daß jeder Kopf eine Mehrzahl von Spuren bei jeder Abtastung abtastet. Im Ergebnis werden die von verschiedenen Spuren wiedergegebenen Signale gemischt. In diesem Falle identifiziert der Zwischenkreis (16) die richtigen Kanäle der wiedergegebenen Signale unter Verwendung der Spuridentifikationssignale und leitet die wiedergegebenen Signale zu den Fehlerkorrekturdekodierern (17a) und (17b), d. h. zur richtigen Adresse des entsprechenden Kanals der darin enthaltenen Speicher. Im Falle der Wiedergabe bei normaler Wiedergabegeschwindigkeit gelangen die Daten vom Multiplexer (15) bloß über den Zwischenkreis (16) zu den entsprechenden Fehlerkorrekturdekodierem. Der Zwischenkreis (16) enthält eingangsseitig auch Dekodierer zur Fehlerkorrektur des Identifikationssignals (ID) unter Verwendung der Identifikationssignal-Kontrollworte (Pj) und (Ql) (Fig. 3B).

Jeder Fehlerkorrekturdekodierer (17a) und (17b) enthält Fehlerbestimmungs- und -Korrekturkreise, welche die horizontalen und vertikalen Paritätsdaten und die verschiedenen Datenkontrollworte (Pj) und (Qj) verwenden. Es ist zu ersehen, daß während der Hochgeschwindigkeitswiedergabe keine Fehlerbestimmung und -korrektur unter Verwendung der horizontalen und vertikalen Päritätsdaten ausgeführt wird, obgleich die Fehler der entsprechenden Identifikationssignale im Zwischenkreis (16) korrigiert werden. Die Fehlerkorrekturdekodierer (17a) und (17b) enthalten jeweils einen Teilbildspeicher (field memory). Wenn unkorrigierbare Daten wiedergegeben werden, d. h. Daten, welche zuviele Fehler enthalten, so werden die den Fehlerkorrekturdekodierem (17a) und (17b) zugeführten Daten nicht in die Teilbildspeicher eingeschrieben. Statt dessen werden die Daten des Teilbildes, das vor den unkorrigierbaren Daten liegt, für einen Interpolations- oder Überdeckungsvorgang verwendet. Die von jedem Fehlerkorrekturdekodierer (17a) und (17b) erhaltenen Daten werden zu entsprechenden Zeitbasis-Expansionskreisen (18a) und (18b) geleitet, welche die Daten in die ursprüngliche Übertragungsrate zurückbringen und dann einem gemeinsamen Multiplexer (19) zuführen. Der Multiplexer (19) bewirkt einen Übergang der wiedergegebenen Daten von zwei Kanälen auf einen Kanal, welche anschließend zu einem Signalverarbeitungskreis (20) gelangen, an dessen Ausgangsanschluß (21) ein wiedergegebenenes Farbvideosignal erhalten wird. Wie später beschrieben wird, trennt der Signalverarbeitungskreis (20) die Helligkeits- und Farbkomponenten vom Farbvideosignal durch digitale Filtereinrichtungen ab, um die Phase des Farbhilfträgers der Farbkomponenten während eines Überdeckungsvorgangs unter Verwendung der Identifikationssignale (ID) zu korrigieren. Zusätzlich wird das digitale Farbvideosignal durch einen D/A-Umsetzer (nicht dargestellt) in ein analoges Farbvideosignal umgewandelt.

Wie oben erwähnt, werden die Datenkontrollworte (P2) und (Qj) zu jedem Block von Videodaten, wie in Fig. 3B dargestellt, hinzugefügt, welche auch 96 Datenabtastungen oder 48 Datenworte (Wj, Wj ... W4g) enthalten. Wenn allgemein n Worte (Wj, W2 ... Wn_j, Wn) in einem Block enthalten sind, worin jedes Wort m-Bits enthält, so können zwei Kontrollworte (Q) und (P) mit jeweils m-bits erzeugt, und dann zum Block addiert werden, indem folgende Paritäts-Kontrollmatrix (H) verwendet wird: t0 q rl iji-2 i>-(n-l) y-n H = . ... (4) q -pO yl j2 yn-1 ·ρη worin (T°) und (0) m x m Identitäts- und Null-Matrizes, und (Τ'1, T'2,... T'n, T1, T2,... T"’1, Tn) verschiedene Nicht-Nullelemente (non-zero elements) eines Galoisfeldes GF (2ra) sind. "Additions-" und "Multiplikations"-Vorgänge werden durch Modulo 2-Verarbeitung im Galoisfeld GF (2m) ausgeführt.

Ein nichtreduzierbares Erzeugungspolynom (G(x)) des Grades (m) über das Galoisfeld GF (2) wird wie folgt ausgedrückt: .(5) GW = g0 + gi x +... + gm_! xm_1 + gm xm

Aus obigem Erzeugungspolynom (G(x)) kann eine folgende m x m - Erzeugungsmatrix (T) erhalten werden: -6-

Nr. 391 046 0 0................ ................ 0 So 1 0 ................ ................o gl 0 1 ................ ................ 0 S2 T = ... (6) 0 0 * Sm-1_

Wenn (G(x)) ein einfaches, nichtreduzierbares Polynom ist, so wird ein Galoisfeld GF (2m) mit 2m' ^ verschiedenen Nicht-Nullelementen erhalten. Wenn das Erzeugungspolynom (G(x)) kein einfaches nichtreduzierbares

Polynom ist, so ist die Anzahl der Elemente im Galoisfeld GF (2m) kleiner als 2m. Ferner wird die Anzahl n an Worten (Wj, W2j... Wn) in jedem Block als ganze Zahl gewählt, welche nicht größer als die Anzahl der unterschiedlichen Nicht-Nullelemente im Galoisfeld GF (2m) ist. Von diesen n Worten in jedem Block werden zwei Kontrollworte (Q) und (P) wie folgt gebildet: n Q= Σ T'^n+1'^Wj| i = 1 = ΊΓ1Wn + T2 WnA +... + T'(n‘1)w2 + T'n W1 ... (7) n P= Σ τη+1-ΐ Wj i = 1 = Τ%η + + ... + Τη"%2 + TnWi ... (8)

Daher werden die digitalen Videodaten in Serie mit der Folge (W^, W2 ... Wn, P und Q) übertragen, wie speziell in Fig. 3B dargestellt.

Anschließend wird ein Fehlerbestimmungs- und -korrekturvorgang während der Wiedergabe beschrieben, wobei die zuvor erwähntenKontrollworte (Q) und (P) verwendet werden. Es wird angenommen, daß die empfangenen Signale (Wj), (P) und (Q) wie folgt aufgebaut sind: wi = wi+ei ... (9) P = P + ep ... (10) Q = Q + eq ... di) wobei (ej, ep und eq) Fehlermuster sind, welche in den Worten (Wj, P und Q) enthalten sind. Ein Block der -7-

Nr. 391 046 wiedergegebenen Digitalsignale kann daher wie folgt durch einen Reihenvektor (oder Matrix) ausgedrückt werden: V = (Q, P, Wn, ΨηΛ,..., W2, Wj) ... (12) Wenn der Reihenvektor oder Matrix (V) transponiert wird, so erfolgt die Bildung einer transponierten Matrix (V**), welche mit der Paritätskontrollmatrix (H) der Gleichung (4) multipliziert die Syndrome (Sj) und (S2) wie folgt bildet:

Sl

S 2

= HVT ...(13) _ n Sj = Q+ Σ T'(n+1*i^Wi ...(14) i= 1 n S2 = P+ Σ ...(15) i = 1

Die Gleichungen (14) und (15) können umgeformt werden, wobei nur die Fehlermuster in den neu gebildeten Gleichungen enthalten sind: S1=ep+ Σ rin+1·^ i = 1 (16) S2 = ep+ Σ η = 1 (17)

Daher werden die Syndrome (Sj) und (S2) zur Ausführung des Fehlerbestimmungs- und -Korrekturvorgangs verwendet Im einzelnen wird der Fehlerbestimmungs- und -Korrekturvorgang wie folgt ausgeführt Ist kein Fehler in den Daten oder Kontrollworten (W j) enthalten, dann gilt ej = ep = eq=0. Aus den Gleichungen (16) und (17) folgt si = S2-0 ... (18) -8- 10

Nr. 391 046

Wenn in einem der Kontrollworte (P) oder (Q) ein Fehler enthalten ist, aber keiner in den Daten, so gilt ej = 0 und s1 = o S1 = eq oder s2 = o S2-ep

Mit anderen Worten, wenn nur eines der Syndrome (Sj) oder (S2) Null ist, so ist ein Fehler in den

Kontrollworten (P) oder (Q) vorhanden. In diesem Fall ist keine Korrektur der Kontrollworte möglich, da aber das übertragene Datenwort (Wj) richtig ist, so besteht keine Notwendigkeit eines Korrektur- oder 15 Überdeckungsvorganges. _

Wenn nur ein Fehler im Datenwort (Wj) bei der (i)’-ten Stelle in einem Block auftritt, so gilt βρ = eq= 0 und ej Φ 0. In diesem Fall reduzieren sich die Gleichungen (16) und (17) auf die wesentlich einfachere Form wie folgt: 20 Sj = Ήη+1’%ί ... (20) S2 = T(n+1'%j ...(21) 25

Durch Verknüpfen der Gleichungen (20) und (21) kann folgende Gleichung erhalten werden 30 Tn+W S [ = r(n+1'® % = ej ...(2¾.

Wenn i aufeinanderfolgend mit der Reihe 1, 2, 3 (n-1), n, gewählt wird, so kann der Wert (i), welcher die Gleichung (22) erfüllt, gefunden werden. Mit anderen Worten, beim Wert für (i), welcher die Gleichung (22) erfüllt, kann die Fehlerstelle (i) des fehlerhaften Worts und das Fehlermuster (ej) bestimmt werden, um unter Verwendung 35 der Anordnung nach Gleichung (9) einen Fehlerkorrekturvorgang auszuführen. Für den Fall, daß mehrere Datenworte, z. B. zwei Datenworte in einem Block einen Fehler enthalten, aber kein Fehler in den Kontrollworten (Q) und (P) enthalten ist, so gilt ep = eq = 0, ej Φ 0 und ej Φ 0. In diesem Fall können die Gleichungen (16) und (17) vereinfacht werden: 40 ... (23) ... (24) S1 = T(n+1‘i)ei + T'(n+1‘j)ej S2 = Tn+H ej + Tn+1'j ej 45

Die Gleichungen (23) und (24) können durch Multiplikation beider Seiten der Gleichung (23) mit (Tn+1) und durch Multiplikation beider Seiten der Gleichung (24) mit (T'(n+Ü) zu folgenden Gleichungen vereinfacht werden: 50

Tn+1S1 = S1* = Tiei + Tiej ...(25) (26) Ήη+1) S2 = S2* = TT* ej + Ή ej -9-

Nr. 391 046 verschiedene Umwandlungen und Kombination der Gleichungen (25) und (26) können folgende Gleichungen erhalten werden: ... (27) T"1 Sj* + T1 S2* = (Ti_j +

Durch Umformen der Gleichung (27) kann eine Gleichung für das Fehlermuster (ej) erhalten werden: ej = + Τ(Η))-1Χ {T\* + T1 S2*) ... (28)

In ähnlicher Weise kann durch verschiedene Umwandlungen und Kombination der Gleichungen (25) und (26) folgende neue Gleichung erhalten werden. -.(29) ... (30) T-jSj* + Tis2* = (T'*j + T’Ö-Λ) ej

Durch Umformung der Gleichung (29) kann ein Fehlermuster (ej) wie folgt erhalten werden: ej = (T(i-->> + r^))-1* (T'-iSj* + T-> S2*)

Sind die beiden Syndrome (Sj) und (S2) nicht gleich Null, so ist ein Fehler in zumindest einem digitalen Wort eines Blockes enthalten. Da die Gleichung (30) nicht die Beziehung der Gleichung (22) für den Fall erfüllt, daß ein Fehler nur in einem Wort vorhanden ist, so enthalten zwei oder mehrere Worte im Block einen Fehler. Da Fehler in mehr als einem Wort praktisch unkonigierbar sind, so wird erfindungsgemäß festgestellt, daß der gesamte Block unkorrigierbar ist, und ein Überdeckungsvorgang wird ausgeführt. Es darf jedoch bemerkt werden, daß bei einer Feststellung der Fehlerstellen (i) und (j) durch z. B. einen Zeiger, die FehlermusterJej) undjej) aus den Gleichungen (28) und (30) erhalten werden können, so daß auch die fehlerhaften Worte (Wj) und (Wj) korrigiert werden können.

Nun wird der Fall diskutiert, bei welchem die Fehlermuster an unterschiedlichen Stellen (i Φ j) einander gleich sind, was einem speziellen Fall für den oben diskutierten Fehlerfall mit zwei Worten entspricht. In diesem Fall gilt βρ = eg = 0, ej * 0, ej Φ 0 und ej = ej. Gemäß den Gleichungen (23) und (24) gilt Sj Φ 0 und S2 Φ 0. In dieser Situation weist jedoch der Fehlerkorrekturcode eine höhere Fehlerbestimmungsfähigkeit auf, so daß die fehlerhaften Worte (Wj) und (Wj) korrigiert werden können.

Unter Verwendung obiger Anordnungen kann leicht bestimmt werden, welche fehlerhaften Worte in jedem Block korrigiert werden können und wenn dies nicht der Fall ist, dann erfolgt ein Überdeckungsvorgang.

Als Beispiel für den obigen Vorgang kann zur Erzeugung der Identifikationssignal-Kontrollworte (Pj) und (Qj) das folgende Erzeugungspolynom (Gj(x)) verwendet werden:

Gj(x) = x8 + x4 + x3 + x + 1 ...(31)

Das Erzeugungspolynom (Gj(x)) kann dann zur Festlegung einer Erzeugungsmatrix (Tj) wie folgt verwendet werden, u. zw. zum Erhalten der Identifikationssignal-Kontrollworte (Pj) und (Qj): 00000001 10000001 01000000 00100001 ... (32)

T 00010001 00001000 00000100 00000010 Für die Videodaten, welche 48 Worte mit einer 16 Bit-Länge für jeden Block enthalten, kann beispielsweise das -10-

Nr. 391 046 folgende Erzeugungspolynom (Gjix)) zur Erzeugung der Kontrollworte (P2) und (Q2) verwendet werden: G2(x) = x1^ + x1^ + x^ + x^ + 1 ... (33)

Das Erzeugungspolynom ^(x)) wird dann zur Festlegung einer Erzeugungsmatrix (T2) für die Erzeugung der Kontrollworte (P2) und (Q2) verwendet.

Wie zuvor erwähnt, werden die Identifikations- (ID) und die Adressen-Signale (AD) in den Aufzeichnungsverarbeitungskreisen (5a) und (5b) zu jedem Block hinzugefügt Letztere Verarbeitungskreise erzeugen auch die Kontrollworte (P j) und (Q j) nach Fig. 3B, welche zur Fehlerbestimmung und -korrektur des

Identifikationsignals (ID) verwendet werden. Demnach enthält jeder Aufzeichnungsverarbeitungskreis (5a) und (5b) einen Generator für das Kontrollwort (Pj) und einen Generator für das Kontrollwort (Q j), welche in gleicher Weise wie der Generator (25) für das Kontrollwort (P2) und der Generator (26) für das Kontrollwort (Q2) arbeiten, wie in bezug auf Fig. 5 erwähnt wurde. Ein Beispiel eines Generators für das Kontrollwort (Pj) ist in Fig. 7 dargestellt und enthält einen Haltekreis (latch circuit) (28), welcher die aufeinanderfolgenden 8 bit-Worte parallel empfängt. Einem Tj-(Erzeugungsmatrix)-Verarbeitungskreis (29) wird der Ausgang des Haltekreises (28) zugeführt, welcher seinerseits seinen Ausgang zu einem Haltekreis (30) des Generators für das Kontrollwort (Pj) leitet. Der Ausgang des Haltekreises (30) ist dann zum Tj-Verarbeitungskreis (29) zurückgeführt. Der Tj-Verarbeitungskreis (29) verarbeitet daher die Ausgänge der Haltekreise (28) und (30) in Übereinstimmung mit der oben beschriebenen Matrix (Tj). Im einzelnen ist der Tj-Verarbeitungskreis (29) mit Modulo 2-Addierem ausgestattet, d. h. mit EXCLUSIV- ODER-Gattem, welche entsprechend in einer Anordnung verbunden sind, die den Stellen des Auftretens der "1" in der obigen Tj-Matrix entspricht. Das Identifikationssignal (ID) besteht im allgemeinen aus zwei Worten (Wj) und (W2). Im Betrieb wird der Haltekreis (30) zum Zeitpunkt der Zufuhr des ersten Wortes (Wj) zum Haltekreis (28) gelöscht. Das Wort (Wj) wird dann vom Haltekreis (28) zum Tj-Verarbeitungskreis (29) geleitet, und der Ausgang (Tj® Wj) des Verarbeitungskreises (29) wird im Haltekreis (30) gespeichert. Wenn das nächste Wort (W2) dem Haltekreis (28) zugeführt wird, so wird der Ausgang (Tj® Wj) vom Haltekreis (30) ebenfalls zum T j-Verarbeitungskreis (29) geleitet. In der Folge erzeugt der Tj-Verarbeitungskreis (29) einen Ausgang (T j® W2 + Tj1 Wj), welcher zum Haltekreis (30) geleitet wird. Der Haltekreis (28) wird dann gelöscht, und der Ausgang des Haltekreises (30) wird zum Tj-Verarbeitungskreis (29) rückgeführt, um das Kontrollwort (Pj) in der Form 1 2 (Tj W2 + Tj Wj) zu erhalten. In ähnlicher Weise wird das Kontrollwort (Q j-j durch Verwendung eines

Verarbeitungskreises entsprechend einer Erzeugungsmatrix (Tj'1) erzeugt. Ferner ist ein Generator (25) für das Kontrollwort (P2) und ein Generator (26) für das Kontrollwort (Q2) in den Fehlerkorrekturkodierem (4a) und (4b) enthalten, welche in ähnlicher Weise mit Verarbeitungskreisen arbeiten, die dem nach Fig. 7 ähnlich sind, u. zw. in Übereinstimmung mit dem oben erwähnten Erzeugungspolynom (G2(x)). Demnach werden die Kontrollworte (Pj), (Qj). (P2)· (Q2) erzeugt und in jedem Block eingefügt, wie in Fig. 3B dargestellt, zur Verwendung im

Wiedergabeteil nach Fig. 2 zur Fehlerbestimmung und -korrektur in jedem Block der Videoinformation.

Fig. 8 zeigt ein Blockschaltbild des Kanals eines Bereichs des Wiedergabeteils nach Fig. 2 zur Verwendung im Fehlerbestimmungs- und -korrekturvorgang, wobei die Multiplexer (15) und (19) zum Zwecke der einfacheren Beschreibung weggelassen wurden. Die von einem der Verstärker (12a) bis (12d) wiedergegebenen Daten werden zu einem entsprechenden der Wiedergabe-Verarbeitungskreise (13a) bis (13d) geleitet, in welchem die abgetasteten 10 Bit-Daten durch einen Serien/-Parallelumwandler (31) in parallele Form umgewandelt, und dann zu einem Festwertspeicher (ROM) (32) der Verarbeitungskreise (13) geleitet werden. Im Festwertspeicher (32) erfolgt ein 10 bit auf 8 Bit-Umwandlungsvorgang. Im einzelnen bewirkt der Festwertspeicher die Umwandlung der 10 Bit-Codeworte in 8 Bit-Codeworte in Übereinstimmung mit einer vorbestimmten Abbildungsfunktion (mapping function), welche beispielsweise in der US-PS 4.387.364 der Anmelderin beschrieben ist. Daraus geht hervor, das eine Ο 1Λ

Blockkodierung von 2° Codes erfolgt, deren Gleichspannungspegel nahezu Null sind, und aus 2 Coden mit 10 Bit-Worten ausgewählt und angeordnet wurden, um eine eins zu eins-Übereinstimmung mit den ursprünglichen 8 Bit-Codes aufzuweisen. Durch die vorhergehenden Mittel ist der Gleichspannungspegel des Aufzeichnungssignals möglichst nahezu Null, d. h. "0" und "1" wechseln einander sooft wie möglich ab. Mit anderen Worten, die Anzahl der aufeinanderfolgenden "0"- oder "Γ Bits ist auf ein Minimum beschränkt. Es wird festgestellt, daß mit einer solchen Abbildungsfunktion verschiedene 10 Bit-Worte aus den 21® möglichen Kombinationen nicht im Aufzeichnungsteil nach Fig. 1 beim korrespondierenden 8 auf 10 Bit-Umwandlungsvorgang ausgewählt wurden. Wird demnach eines der nicht ausgewählten 10 Bit-Worte wiedergegeben, so sind die wiedergegebenen Daten fehlerhaft. Mit einer solchen Anordnung ist die Fehlerbestimmungswahrscheinlichkeit 75 %, während die Wahrscheinlichkeit, daß ein Fehler -11-

Nr. 391 046 ausgelassen oder passieren gelassen wird, 25 % beträgt. Mit anderen Worten, die Wahrscheinlichkeit des Auslassens oder Passieren eines Fehlers ist noch relativ hoch. Erfindungsgemäß wird daher vorgeschlagen, daß eine Mehrzahl von n Worten in einer Einheit zusammengefaßt wird, beispielsweise ein Viertel eines Blocks, und wenn ein Wort der Einheit als fehlerhaft festgestellt wird, so wird die gesamte Einheit als fehlerhaft betrachtet. Demnach beträgt die Wahrscheinlichkeit des Auslassens oder Passieren eines Fehlers über einen Fehler in der Einheit (l/4)n, was extrem niedrig ist. Es versteht sich, das mit zunehmender Anzahl von Worten in jeder Einheit die Wahrscheinlichkeit der Auffindung eines Fehlers in der Einheit steigt. Bei der Erfindung enthält jeder Block an Videodaten 96 Abtastungen (48 Worte), wie in Fig. 3B dargestellt. Jeder Block ist ferner in vier gleiche Einheiten von 24 Abtastungen (12 Worte) zur Verwendung beim Fehlerbestimmungsvorgang unterteilt. Wenn somit eine der 24 Abtastungen in jeder Einheit fehlerhaft ist, so werden alle 24 Abtastdaten in der Einheit als fehlerhaft betrachtet

Zur Fig. 8 zurückkehrend erzeugt der Festwertspeicher (32) jedes Wiedergabeverarbeitungskreises (13) ein Fehlersignal EM, welches auf logischem Pegel "1" ist, sobald eine der 24 Abtastungen einer Einheit einen Fehler enthält und befindet sich auf dem logischen Pegel ”0", wenn in keinem der Worte einer Einheit ein Fehler enthalten ist Mit anderen Worten, wenn eines der 10 Bit-Worte der wiedergegebenen Worte nicht mit einem der 10 Bit-Worte übereinstimmt welche zuvor in der Abbildungsfunktion ausgewählt wurden, so nimmt das Fehlersignal (EM) den logischen Pegel "Γ an. Zusätzlich erzeugt jeder Festwertspeicher (32) ein zweites Fehlersignal (ES) zur Anzeige der Anwesenheit eines Fehlers in jeder Abtastung, wobei die Funktionsweise der des Fehlersignals (EM) entspricht. Die Fehlersignale (EM) und (ES) werden zusammen mit den 8 Bit-Daten über entsprechende Zeitbasiskorrigierer (14a) bis (14d) zum Zwischenkreis (16) geleitet. Der Zwischenkreis (16) enthält einen ID/AD-Fehlerkorrigierer (33) zur Korrektur der Fehler im Identifikationssignal (ID) und im Adressensignal AD jedes Blocks, unter Verwendung der Kontrollworte (Pj) und (Qj). Wie zuvor erwähnt, wurde die Beschreibung des Multiplexers (15) in Fig. 8 aus Gründen der Vereinfachung weggelassen.

Vom Zwischenkreis (16) gelangen die 8 Bit-Daten und ein Fehlersignal (EM) zu den entsprechenden Fehlerkorrekturdekodierem (17a) oder (17b), und das Fehlerkorrektursignal ES wird zu einem Fehlerzähler (34) geleitet. Letzterer Zähler stellt die Anzahl der in jedem Block enthaltenen fehlerhaften Abtastungen fest, indem er die Fehlersignale (ES) zählt. Demnach erzeugt der Fehlerzähler (34) ein Fehlersignal (EH), welches auf einem logischen Pegel ”0" ist, wenn die Anzahl der fehlerhaften Abtastungen die Korrekturfahigkeit des Systems übersteigt, d. h. wenn zwei oder mehr Worte in einem Block einen Fehler enthalten. Das Fehlersignal ist auf einem logischen Pegel "1", wenn das System unter Verwendung der Datenkontrollworte (P2) und (Q2) die Korrektur der Fehler ermöglicht.

Jeder Fehlerkorrekturdekodierer (17a) oder (17b) enthält einen Kontrollwort-Fehlerkorrigierer (35) zur Ausführung eines Fehlerbestimmungs- und -korrekturvorgangs für jeden Block, unter Verwendung der Datenkontrollworte (P2) und (Q2). Das Fehlersignal (EH) vom Fehlerzähler (34) gelangt zusammen mit den Daten vom Zwischenkreis zum Kontrollwort-Fehlerkorrigierer (35), in welchem ein Fehlerkorrekturvorgang unter Verwendung der Datenkontrollworte (P2) und (Q2) durchgeführt wird, wenn das Fehlersignal (EH) den logischen Pegel "1" aufweist. Ist das Fehlersignal (EH) auf dem logischen Pegel "0", so erzeugt der Fehlerkorrigierer (35) ein Fehlersignal (EB), welches zusammen mit dem Fehlersignal (EM) vom Zwischenkreis (16) zu einem Fehlersignalmischer (37) geleitet wird. Es ist ersichtlich, daß das Fehlersignal (EM) auf logischem Pegel "0" ist, wenn festgestellt wurde, daß eine Einheit korrigierbar ist, und daß bei einem logischen Pegel von "1" festgestellt wurde, daß die Einheit nicht korrigierbar ist. Daher erzeugt der Fehlersignalmischer in Abhängigkeit von den Fehlersignalen (EM) und (EB) ein Fehlersignal (EK), welches den logischen Pegel "1" für jede unkonigierbare Einheit mit 24 Abtastungen aufweist. Der Kontrollwort-Fehlerkorrigierer (35) läßt die nicht korrigierten Daten passieren, wenn das Fehlersignal (EH) auf dem logischen Pegel "0" ist.

Das Fehlersignal (EK) vom Fehlersignalmischer (37) und die korrigierten, oder nicht korrigierten Daten werden einem Paritätsfehlerkorrigierer (36) zugeführt, welcher einen Fehlerkorrekturvorgang unter Verwendung der horizontalen und vertikalen Paritätsdaten ausführt. D. h., wenn das Fehlersignal (EK) vom Fehlersignalmischer (37) anzeigt, daß die dem Paritätsfehlerkorrigierer (36) zugeführte Einheit der Daten korrigierbar ist, so führt der Paritätsfehlerkorrigierer den zuvor erwähnten Fehlerkorrekturvorgang unter Verwendung der horizontalen und vertikalen Paritätsdaten aus.

Wenn jedoch das Fehlersignal (EK) anzeigt, daß die Einheit unkorrigierbar ist, so empfängt der Fehlerkorrigierer (36) die nicht korrigierten Daten vom Kontrollwort-Fehlerkorrigierer (35) und führt einen Inteipolations- oder Überdeckungsvorgang unter Verwendung der Daten des vorhergehenden Teilbilds aus. Der Fehlerkorrigierer (36) überträgt die interpolierten, korrigierten oder ungeänderten Daten falls kein Fehler vorhanden ist, zusammen mit einem Inteipolationssignal (EP), welches den Ausgang der interpolierten Daten anzeigt, über den entsprechenden Zeitbasis-Expandierkreis (18) zum Signalverarbeitungskreis (20). Im Falle der Ausführung eines Interpolationsvorgangs ersetzt eine unmittelbar vom vorhergehenden Teilbild stammende, korrespondierende Einheit, die fehlerhafte Einheit. In diesem Falle sichert, bzw. bewirkt der Signalverarbeitungskreis (20) nötigenfalls eine Phasenänderung des Farbhilfsträgers der interpolierten Daten in eine Phase, welche mit einer Bezugsphase übereinstimmt.

Fig. 10 zeigt ein detaillierteres Schaltbild eines Beispiels eines Fehlerkorrigierers (35) gemäß der Erfindung, welcher mit den Fehlerkorrekturdekodierem (17a) und (17b) der Fig. 2 und 8 verwendet werden kann. Die Videodaten -12-

Nr. 391 046 eines Blockes, d. h. Daten mit 48 Worten von je 16 Bit's, gelangen zusammen mit dem Kontrollwort und den Paritätsdaten zu Syndromgeneratoren (37) und (38), sowie zu einem Pufferspeicher (39). Der Syndromgenerator (37) erzeugt ein Syndrom (SDQ) (oder (Sj), wie zuvor bezeichnet) von jedem der 48 Worte der Videodaten und vom

Kontrollwort (Q2) in jedem Block. In ähnlicher Weise erzeugt der Syndromgenerator (38) ein Syndrom (SDP) (oder (S2), wie zuvor bezeichnet) von jedem der 48 Worte der Videodaten und vom Kontrollwort (P2) in jedem Block. Die Syndrome (SDQ) (oder (Sj)) und (SDP) (oder (S2)) werden in Übereinstimmung mit den Gleichungen (14) und (15) gebildet, und die entsprechenden Generatoren sind im Aufbau ähnlich wie der in Fig. 7 gezeigte Generator für das Kontrollwort (Pj). Wenn demnach nur ein Fehler in einem Datenwort jedes Blocks enthalten ist, d. h. im (i)-ten

Wort, so werden die Syndrome (SDQ) und (SDP) durch die Gleichungen (20) und (21) gebildet, welche vereinfachte Versionen der Gleichungen (14) und (15) sind. Um den durch die Gleichung (22) festgelegten Vorgang auszuführen, wird das Syndrom (SDQ) zu einem Tn-Bildungskreis (operational Circuit) (40) geleitet, in welchem es mit (Tn) multipliziert wird, um in ein Syndrom (T1"^·) umgewandelt zu werden. In ähnlicher Weise wird das Syndrom (SDP) zu einem T"n-Bildungskreis (41) geleitet, in welchem es mit (T*n) multipliziert wird, um in ein Syndrom (T^‘*ej) umgewandelt zu werden. Da zur Bildung dieses Syndroms die Periode eines Blocks nötig ist, erfolgt eine Verzögerung der empfangenen Daten durch den Pufferspeicher (39) um diese Periode.

Der Ausgang des Tn-Bildungskreises (40) wird zu einem Haltekreis (43) geleitet, welcher eine Rückkopplungsschleife enthält, die einen T^-Bildungskreis (42) umfaßt. Der Ausgang des Bildungskreises (41) wird in ähnlicher Weise zu einem Haltekreis (45) geleitet, welcher eine Rückkopplungsschleife enthält, die einen Tn-Bildungskreis (44) umfaßt. Nachdem die Ausgänge der Bildungskreise (40) und (41) in die entsprechenden Haltekreise (43) und (45) gesetzt wurden, werden die Ausgänge der Haltekreise (43) und (45) entsprechend über die Bildungskreise (42) und (44) zu den Eingängen der entsprechenden Haltekreise (43) und (45) rückgeführt, und in diesen zwischengespeichert. Während jedes Rückführvorganges werden die Ausgänge der Haltekreise (43) und (45) miteinander in einem Komparator (46) verglichen um die Übereinstimmung derselben festzustellen. Enthält beispielsweise das (i)'-te Wort (Wj) einen Fehler, so erzeugt der Komparator (46) einen Identitätsausgang zum (i)'-ten Zeitpunkt. Zu dieser Zeit bilden die Ausgänge der Haltekreise (43) und (45) das Fehlermuster (β|). Der Ausgang des

Haltekreises (45) wird bei jedem Rückführvorgang auch zu einem Fehlerkorrigierkreis (47) geleitet, u. zw. zusammen mit dem Ausgang des Pufferspeichers (39). Wenn daher ein fehlerhaftes Wort durch den Haltekreis (45) erzeugt wird, so kann der Fehlerkorrekturkreis (47) einen Fehlerkorrekturvorgang durch die Modulo 2-Summierung von Wj + ej = Wj für dieses Wort ausführen.

Einem Multiplexer (48) wird der Ausgang des Fehlerkorrekturkreises (47) und der Ausgang des Pufferkreises (39) zugeführt, und der Multiplexer wählt einen der Datenausgänge als Datenausgang vom Kontrollwortkorrigierer (35) in Abhängigkeit vom Vergleichsvorgang des Komparatorkreises (46). D. h. im einzelnen, wenn der Komparatorkreis (46) einen korrigierbaren Fehler in einem der Worte eines Blocks feststellt, so leitet er ein Identitätssignal zum Multiplexer (48), welcher den korrigierten Datenausgang vom Fehlerkorrekturkreis (47) auswählt. Wenn kein Fehler durch den Komparator (46) festgestellt wird, oder wenn die Fehler nicht korrigierbar sind, so wählt der Multiplexer (48) den Datenausgang des Pufferspeichers (39) aus.

Die Ausgänge der Haltekreise (43) und (45) werden ebenfalls zu entsprechenden Komparatoren (49) und (50) geleitet, um festzustellen, welches der Syndrome den Wert Null aufweist. In diesem Zusammenhang wird den Komparatoren (49) und (50) ebenfalls ein logischer "0"-Eingangspegel zugeführt. Die Komparatoren (49) und (50) geben einen logischen Pegel "0" ab, wenn die entsprechenden Syndrome der Haltekreise (43) und (45) einen von Null abweichenden Wert aufweisen. Die Ausgänge der Komparatorkreise (49) und (50) gelangen zu entsprechenden Eingängen eines NOR-Gatters (51), welches einen logischen Pegel "Γ nur dann erzeugt, wenn ein Fehler in einem Block enthalten ist, d. h. wenn die beiden Ausgänge der Haltekreise (43) und (45) nicht gleich Null sind. Der Ausgang des NOR-Gatters (51) wird einem Haltekreis (52) zugeführt, welcher das oben erwähnte Fehlersignal (EB) erzeugt. Der Identitätsausgang vom Komparator (46), d. h. der Ausgang der einen vorhandenen Fehler anzeigt, wird auch zum Haltekreis (52) geleitet, um diesen zu löschen. Der Kontrollwortkorrigierer (35) enthält zusätzlich ein UND-Gatter (53), welchem der Ausgang des NOR-Gatters (51) und das Fehlersignal (EH) vom Fehlerzähler (34) zugeführt werden. Es wird in Erinnerung gebracht, daß das Fehlersignal (EH) auf dem logischen Pegel "0" ist, wenn die Daten eines Blockes unkorrigierbar sind, d. h. wenn zwei oder mehr Worte in einem Block Fehler enthalten. Das UND-Gatter (53) erzeugt daher nur einen logischen Pegel "1", wenn das Fehlersignal (EH) den logischen Pegel "1" aufweist, um anzuzeigen, daß weniger als zwei Fehler im Block sind, und nur wenn der Ausgang des NOR-Gatters (51) auf dem logischen Pegel "1" ist, um anzuzeigen, daß ein Fehler im Block vorhanden ist. Mit anderen Worten, das UND-Gatter (53) erzeugt nur einen logischen" 1 "-Ausgangspegel, wenn ein einziger Fehler im Block auftritt. Der Ausgang des UND-Gatters gelangt zum Komparator (46), damit der gleiche Vorgang nur dann stattfindet, wenn der Ausgang des UND-Gatters (53) den logischen Pegel "1” aurweist. Der Komparator (46) leitet daher das Identitätssignal nur dann zum Multiplexer (48) zur Auswahl des Datenausgangs vom Fehlerkorrekturkreis (46), wenn nur ein Fehler im Block enthalten ist. Ist mehr als ein Fehler, oder kein Fehler* im Block vorhanden, so ist der -13-

Nr. 391 046

Komparator (46) außer Betrieb, so daß der Multiplexer (48) den Datenausgang vom Pufferspeicher (39) auswählt.

Wie oben erwähnt, erzeugt das NOR-Gatter (51) einen logischen "1"-Ausgangspegel, der zum Haltekreis (52) als Fehlersignal (EB) geleitet wird, wenn beide Syndrome der Haltekreise (43) und (45) nicht gleich Null sind. Wenn somit nur ein Fehler im Block auftritt, so erzeugt das NOR-Gatter (51) einen logischen "Γ-Ausgangspegel, welcher zum Haltekreis (52) geleitet wird. Zu dieser Zeit löscht jedoch der Komparator (46) den Haltekreis (52), so daß dieser einen logischen "0"-Pegelausgang als Fehlersignal (EB) erzeugt. Nur wenn die Daten unkorrigierbar sind hat das Fehlersignal den logischen Pegel ”1". Mit anderen Worten, wenn zwei oder mehr Fehler vorhanden sind, so erzeugt das NOR-Gatter (51) einen logischen "1 "-Ausgangspegel, welcher zum Haltekreis (52) geleitet wird, und der Komparator (46) bleibt effektiv außer Betrieb und löscht nicht den Haltekreis (52).

Fig. 11 zeigt ein Beispiel eines Paritätsfehlerkorrigierers (36), welcher im Wiedergabeteil gemäß Fig. 2 und 8 verwendet werden kann. Wie ersichtlich, gelangen die Daten vom Kontrollwort-Fehlerkorrigierer (35) zu einem Horizontalsyndromgenerator (54) und einem Horizontalpufferspeicher (55), während das Fehlersignal (EK) vom Fehlersignalmischer (37) zu einem Horizontalbewertungskreis (horizontal judging Circuit) (56) gelangt, welcher letzterer Kreis bestimmt, ob die Daten in jeder Einheit geeignet sind, um basierend auf den horizontalen Paritätsdaten korrigiert zu werden. Der Horizontalsyndromgenerator (54) erzeugt ein Horizontalsyndrom (SDH), welches durch Modulo 2-Bildung von acht abwechselnden Daten-Blöcken in einer Reihe und dem dazu korrespondierenden horizontalen Paritätsblock gebildet wird, wie in Fig. 6 dargestellt. Da eine Reihe von Daten zur Bildung des Horizontalsyndroms (SDH) zugeführt werden muß, so dient der Horizontalpufferspeicher zur Verzögerung der Eingangsdaten, um eine dementsprechende Zeit. Das Syndromsignal (SDH), die Daten des Horizontalpufferspeichers (55), und der Ausgang des Horizontalbewertungskreises (56) gelangen alle zu einem Fehlerkorrekturkreis (57). Wenn der Horizontalbewertungskreis feststellt, daß der Fehler in der Einheit korrigierbar ist, so leitet er ein logisches "0" Signal zum Fehlerkorrekturkreis (57), welcher eine Modulo 2-Summierung mit den Daten vom Horizontalpufferspeicher (55) und dem Horizontalsyndrom (SDH) vom Horizontalsyndromgenerator (54) ausführt. Wenn der Horizontalbewertungskreis (56) feststellt, daß der Fehler unkorrigierbar ist, so leitet er ein logisches "Γ Signal zum Fehlerkorrekturkreis (57), welcher nur die Daten vom Horizontalpuffeispeicher (55) passieren läßt.

Die Daten vom Fehlerkorrekturkreis (57) werden zu einem Schreib-/Lesespeicher (RAM)(58), einem Hilfsspeicher (59), und einem Vertikalsyndromgenerator (60) geleitet. Zur gleichen Zeit leitet der Fehlerkorrekturkreis (57) ein Fehlersignal (EHO) zu einem Vertikalbewertungskreis (61), welches Fehlersignal (EHO) auf dem logischen Pegel "0" ist, wenn eine Korrektur basierend auf die horizontalen Paritätsdaten durchgeführt wurde, und welches auf dem logischen Pegel "1" ist, wenn kein Fehler vorhanden ist, oder wenn der Fehler unkorrigierbar ist. Der Vertikalbewertungskreis (61) gibt ein Ausgangssignal in Abhängigkeit vom Fehlersignal (EHO) ab. Beispielsweise erzeugt der Vertikalbewertungskreis (61) ein Ausgangssignal, welches anzeigt, daß ein Korrekturvorgang ausgeführt werden sollte, wenn das Fehlersignal (EHO) auf dem logischen Pegel "0" ist. Soll ein Fehlerkorrekturvorgang ausgeführt werden, so erzeugt der Vertikalsyndromgenerator ein Vertikalsyndrom (SDV), welches zusammen mit dem Ausgang des Hilfsspeichers (59) und dem Ausgangssignal des Vertikalbewertungskreises (61) zu einem Fehlerkorrekturkreis (62) geleitet wird, in welchem ein Fehlerkorrekturvorgang mittels der vertikalen Paritätsdaten ausgeführt wird. Wenn die Daten keinen Fehler enthalten, oder wenn die Fehler unkorrigierbar sind, so leitet der Vertikalbewertungskreis (61) ein geeignetes Signal zum Fehlerkorrekturkreis (62), welcher die Daten vom Schreib-/Lesespeicher (58) ausliest. Werden die Fehler als unkorrigierbar festgestellt, so erzeugt der Fehlerkorrekturkreis (62) ein Interpolationssignal (EP), um anzuzeigen, daß ein Interpolationsvorgang ausgeführt wurde. Beim Ausführen des Fehlerkorrekturvorgangs ist das Interpolationssignal (EP) auf dem logischen Pegel "0", um anzuzeigen, daß kein Interpolationsvorgang ausgefiihrt wurde.

In bezug auf letzteren Vorgang durch den Paritätsfehlerkorrigierer (36) soll festgestellt werden, daß der Schreib/-Lesespeicher eine Speicherkapazität von einem Viertel eines Feldes an Daten aufweist, welche von den Blöcken (Bj) bis (B594) (Fig. 6) ausgewählt wurden. Das Einschreiben der Daten in den Schreib/-Lesespeicher (58) wird durch das Adressensignal (AD) und das Identifikationssignal (ID) für alle 24 Abtastungen festgelegt, d. h. für jede Dateneinheit. Auf die gleiche Weise werden die Daten in den Hilfsspeicher (59) eingeschrieben. In Abhängigkeit vom Fehlersignal (EHO) bewirkt ein Speichersteuerkreis (nicht dargestellt), daß fehlerhafte Daten in den Hilfsspeicher (59) eingeschrieben werden, anstatt daß dieselben in den Schreib/-Lesespeicher (58) eingeschrieben werden. Demnach weist der Hilfsspeicher (59) eine Speicherkapazität von einer horizontalen Datenreihe auf, d. h. 18 Blöcke (Fig. 6), und die Adressen für die in den Hilfsspeicher (59) eingeschriebenen Daten sind als Fehlerkennzeichen (error flag) von einem bit gespeichert. Wenn der Vertikalbewertungskreis (61) feststellt, daß die Dateneinheit einen korrigierbaren Fehler enthält, so werden die vom Hilfsspeicher (59) ausgelesenen Daten zum Fehlerkorrekturkreis (62) geleitet, in welchem sie mittels des Vertikalsyndroms (SDV) korrigiert werden. Werden die Fehler jedoch als unkorrigierbar festgestellt, so werden die letzten, im Schreib/-Lesespeicher (58) gespeicherten Daten, statt diesen als interpolierte Daten eingesetzt

Es wird festgestellt, daß das Fehlersignal (EHO) für jede Einheit von 24 Abtastungen erzeugt wird, und daß daher das Ausgangssignal des VertikalbeWertungskreises (61) ebenfalls für jede Einheit von 24 Abtastungen erzeugt wird. Manchmal enthält jedoch ein Block an Daten 24 Abtastungen einen Fehler, und eine andere Einheit von 24 Abtastungen enthält keinen Fehler, oder enthält unkorrigierbare Fehler. In diesem Fall wird die Einheit von 24 Abtastungen mit den korrigierbaren Fehlem nicht in den Schreib/-Lesespeicher (58),-sondern in den Hilfsspeicher (59) eingeschrieben. Die Einheit von 24 Abtastungen mit den korrigierbaren Fehlem wird dann vom Hilfsspeicher -14-

Nr. 391 046 (59) ausgelesen, und im Fehlerkorrigierkreis (62) korrigiert, während die Einheit von 24 Abtastungen, welche die unkorrigierbaren Fehler enthält, als interpolierte Daten vom Schreib/-Lesespeicher (58) erhalten werden. Wenn ein vollständiger Block von vier Einheiten im Fehlerkorrekturkreis (62) korrigiert wird, so wird das Identifikationssignal (ID) vom Hilfsspeicher (59) zu jeder Einheit addiert. Kann jedoch der Fehler, oder die Fehler im Block nicht korrigiert werden, d. h. wenn ein Interpolationsvorgang resultiert, so wird das Identifikationssignal (ID) vom Schreib/-Lesespeicher (58) zu jeder unkorrigierbaren Einheit addiert. Wenn ein Interpolationsvorgang resultiert, so ist das Interpolationssignal (EP) auf dem logischen Pegel "1", wahrend es ansonsten immer auf dem Pegel "0" ist

Daraus ist ersichtlich, daß der Fehlerkorrekturvorgang im Paritätsfehlerkomgierer (36) für alle 24 Abtastungen (12 Worte) der Einheit durchgeführt wird, wobei vier Einheiten einen Block in einem Kanal bilden. Wie in Fig. 12 dargestellt, ist der horizontale Paritätsblock (B17) aus acht Blöcken (BI, B3, ... B15) gebildet. Erfolgt ein Fehleikorrekturvorgang des gesamten Blocks, so würde ein Fehler in zwei oder mehreren Blöcken eine Fehlerkorrektur verhindern. Da jedoch jeder der 24 Blöcke in vier 24-Abtastungseinheiten unterteilt ist, und die Fehlerkorrektur für jede Einheit vorgesehen ist, so können mittels der Paritätsdaten im Block (17) ein Maximum an fehlerhaften Blöcken der vier Blöcke korrigiert werden. Wie beispielsweise durch die Marken (X) in den entsprechenden Blöcken angezeigt, können Fehler in der ersten Einheit des Blocks (Bl), in der zweiten Einheit des Blocks (B7), in der dritten Einheit des Blocks (Bll), und in der vierten Einheit des Blocks (B15) gefunden werden. Da die sich entsprechenden Positionen der Einheiten in den Blöcken nicht überlappen, d. h. keine zwei Blöcke enthalten einen Fehler in der ersten Einheit derselben, so können die 24-Abtastungseinheiten des horizontalen Paritätsblocks (B17) zur Korrektur der Fehler in den entsprechenden Einheiten in den Blöcken (Bl), (B7), (Bll) und (B15) verwendet werden. Die gleiche Betrachtung kann für die vertikalen Paritätsdaten angestellt werden, welche für die erste Spalte gezeigt ist, wobei Fehler in der ersten Einheit des Blocks (Bl), der zweiten Einheit des Blocks (B559), der dritten Einheit des Blocks (B55) und der vierten Einheit des Blocks (B505) enthalten sind. Sind in der ersten Spalte der Blöcke keine anderen Fehler vorhanden, so können die vertikalen Paritätsdaten zur Korrektur der vier Fehler in den entsprechenden Blöcken (Bl), (B55), (B505) und (B559) verwendet werden.

Vor der Beschreibung des Signalverarbeitungskreises (20) erfolgt nun eine kurze Beschreibung des NTSC-Systems. Wie bereits erwähnt, enthält jedes Bild 525 Zeilen, welche in zwei Teilbilder unterteilt sind, sodaß das erste Teilbild 262 Zeilen, und das zweite Teilbild 263 Zeilen an Daten enthält. Ferner ist die Phase des Farbhilfträgers zwischen zugehörigen Zeilen benachbarter Bilder umgekehrt. Wenn daher Daten vom zugehörigen Teilbild eines benachbarten Bilds als interpolierte Daten für nicht korrigierbare Daten eingesetzt werden, so wird eine Umkehr des Hilfsträgers erfolgen. Bei der Wiedergabe muß daher jede Phasenumkehr des Farbhilfsträgers zwischen aufeinanderfolgenden wiedergegebenen Blöcken (oder Einheiten) festgestellt, und unmittelbar korrigiert werden. Es wird jedoch festgestellt, daß nur der Farbteil des Videosignals den Farbhilfsträger enthält. Es muß daher nicht das gesamte Videosignal, sondern nur der Farbteil des digitalen Videosignals korrigiert werden. Daher ist es nutzvoll, daß der Farbteil des Videosignals vom Helligkeitsteil getrennt wird, um die Phasenumkehr des abgetrennten Farbteils zu korrigieren, und um dann den abgetrennten Farbteil mit dem Helligkeitsteil wieder zusammenzusetzen.

Fig. 13 zeigt ein Ausführungsbeispiel eines Signal verarbeitungskreises (20) gemäß der Erfindung zur Verwendung im Wiedergabeteil der Fig. 2 und 8. Die das Identifikationssignal (ID) enthaltenden Videodaten vom Paritätsfehlerkomgierer (36) werden zu einem Multiplexer (63), und zu einem Helligkeits-Farb-Trennkreis (Y/C) (64) geleitet. Das Helligkeitssignal (Y) gelangt vom Trennkreis (64) zu einem Addierer (65), und das Farbsignal (C) gelangt vom Trennkreis (64) über eine Phasenumkehrstufe (66) zum Addierer (65), dessen Ausgang zum Multiplexer (63) geleitet wird. Es wird daher festgestellt, daß die Daten, welche direkt vom Paritätsfehlerkorrigierer (36) zum Multiplexer (63) geleitet werden, einen Hilfsträger mit einer Phase enthalten, während die vom Addierer (65) zugeführten Daten einen Hilfsträger mit umgekehrter Phase in bezug auf die zuvor erwähnten Daten enthalten. Der Multiplexer (63) wählt eine der zugeführten Daten aus und gibt an seinem Ausgang ein wiedergegebenes Videosignal mit richtiger Phasenlage des Farbhilfsträgers ab. Im einzelnen wird der Multiplexer (63) vom Ausgang eines UND-Gatters (67) gesteuert, um die Eingangsdaten vom Paritätsfehlerkorrigierer (36) zu weilen, wenn das Signal vom UND-Gatter (67) den logischen Pegel "0" aufweist, und um die Daten vom Addierer (65) zu wählen, wenn das Ausgangssignal des UND-Gatters (67) auf dem logischen Pegel "1" ist.

Der Signalverarbeitungskreis (20) enthält in diesem Zusammenhang einen Identifikationsspeicher (68), welchem das Identifikationssignal (ID) zugeführt wird, das zu jeder der 24-Abtasteinheiten in jedem Block der Eingangsdaten hinzugefügt ist. Der Identifikationsspeicher (68) erzeugt ein Ausgangssignal (FL), welches anzeigt, ob die darin gespeicherten 24-Abtastungen einem ungeradzahligen oder einem geradzahligen Bild zugehören, wobei das Ausgangssignal (FL) zu einem Eingang eines EXCLUSIV-ODER-Gatters (71) geleitet wird. Ein Haupttaktgenerator (69) liefert ein Haupttaktsignal zu einem Steuersignalgenerator (70), welcher ein Ausgangssignal (RFL) als Referenzsignal zur Anzeige abgibt, ob die Daten ein geradzahliges oder ein ungeradzahliges Bild beinhalten, wobei das Referenzsignal (RFL) dem anderen Eingang des EXCLUSIV-ODER-Gatters (71) zugeführt wird. Der Steuersignalgenerator (70) erzeugt auch verschiedene Zeitablauf- und Steuersignale zur Steuerung der Arbeitsweise des Wiedergabeteils nach Fig. 2, u. zw. von der Ausleseseite der Zeitbasiskorrigierer (14a) bis (14d) bis zum Ausgangsanschluß (21). Es ist daher ersichtlich, daß das EXCLUSIV-ODER-Gatter (71) einen logischen Pegel "0" erzeugt, wenn Übereinstimmung in der Phasenlage zwischen der gewünschten Referenzphase des Hilfsträgers und der tatsächlichen Phase des Hilfsträgers jeder der 24-Abtasteinheiten besteht. Der Ausgang des EXCLUSIV-ODER-Gatters (71) wird einem Eingang des UND-Gatters (67) zugeführt, während dem anderen Eingang des UND-Gatters (67) das -15-

Nr. 391 046

Interpolationssignal (EP) vom Paritätsfehlerkorrigierer (36) zugeführt wird. Es wird daran erinnert, daß das Interpolationssignal (EP) einen logischen Pegel "1" für die zu intrapolierenden Daten jeder der 24-Abtasteinheiten aufweist, und daß es auf logischem Pegel "0" ist, wenn kein Interpolationsvorgang resultiert. Daher wird die Phase des Farbhilfsträgers des Datensignals automatisch korrigiert, wenn kein Interpolationsvorgang stattfindeL Zu dieser Zeit ist das Interpolationssignal auf dem logischen Pegel "0", und ein Signal mit dem logischen Pegel "0" wird dem Multiplexer (63) zugeführt, um die Daten vom Paritätsfehlerkorrigierer (36) auszuwählen. Andererseits ist das Interpolationssignal (EP) auf dem logischen Pegel "1", wenn eine 24-Abtastungseinheit interpolierte Daten enthält. Wenn zu dieser Zeit das Ausgangssignal (FL) vom Identifikationsspeicher (68) mit dem Referenzsignal übereinstimmt, um anzuzeigen, daß die Phase des Hilfsträgers der 24-Abtastungseinheit stimmt, so leitet das EXCLUSIV-ODER-Gatter (71) ein Signal mit logischem Pegel "0” zum UND-Gatter (67). In diesem Fall wählt der Multiplexer (63) wieder die Daten vom Paritätsfehlerkorrigierer (36), da die Phase des Hilfsträgers stimmt. Wird jedoch die Phase des Farbhilfsträgers während des Interpolationsvorgangs umgekehrt, so besteht keine Übereinstimmung zwischen den Signalen (FL) und (RFL), wobei das UND-Gatter (67) einen logischen Pegel "1" zum Multiplexer (63) leitet, welcher darauf als Antwort die Daten vom Addierer (65) auswählt. Da die Daten vom Addierer (65) einen Farbhilfsträger mit umgekehrter Phase aufweisen, so erzeugt der Multiplexer (63) einen Hilfsträger mit stufenloser Phasenbeziehung.

Beim speziellen Wiedergabebetrieb, wie bei der schnellen Wiedergabe (Zeitraffer), können die unterschiedlichen Spuren (9a) bis (9d) durch die rotierenden Köpfe auf einem Abtastpfad (9’) abgetastet werden, wie in Fig. 4 mit strichlierten Linien dargestellt ist. Wenn das Videosignal im Wiedergabeteil nach Fig. 2 verarbeitet wird, so wird jeder Fehler im Identifikationssignal (ID) (Fig. 3B) korrigiert, z. B. mittels der Identifikationssignal-Kontrollworte (Pj) und (Qj) während die Fehler in einer 24-Abtasteinheit nicht korrigiert werden können, da sie zu zahlreich sind. In diesem Fall sind die Interpolationsdaten vom Schreib/-Lesespeicher (58) für die unkorrigierbaren 24-Abtasteinheiten vorgesehen, um fortlaufende Videodaten zu erzeugen. Da das Identifikationssignal (ID) immer richtig ist, kann jeder Fehler in der Phase des Hüfsträgers im Signalverarbeitungskreis (20) korrigiert werden, wie oben erwähnt wurde, wobei das Inteipolationssignal (EP) stets auf dem logischen Pegel "1" ist, um anzuzeigen, daß die 24-Abtasteinheit interpolierte Daten enthält.

Somit wird in Übereinstimmung mit der Erfindung die Feststellung des Code-Umwandlungsvorganges bei der Ausführung des Fehlerkorrekturvorganges verwendet. Dies resultiert erwartungsgemäß in einer Reduzierung der Redundanz. Wenn ferner festgestellt wird, daß ein Wort einen Fehler enthält, so wird die gesamte Einheit, welche das fehlerhafte Wort enthält, als fehlerhaft betrachtet, wodurch die Wahrscheinlichkeit der Fehlerfeststellung zunimmt. Da ferner der Fehlerfeststellungsvorgang für jede Einheit oder einem Viertel eines Blocks an Videodaten ausgeführt wird, indem die horizontalen und vertikalen Paritätsdaten verwendet werden, so kann eine sorgfältige Korrektur und Überdeckung einer Datenlänge erfolgen, die kleiner als ein Block ist. Auf diese Weise können Burst- und Zufallsfehler wirksam korrigiert werden. Es ist auch zu ersehen, daß durch die Erfindung die Redundanz beim Fehlerbestimmungsvorgang im Vergleich zu bekannten Methoden wirksam reduziert wird, da die Daten in eine Mehrzahl von kleinen Einheiten unterteilt sind, und da an jede Einheit ein Fehlerbestimmungs- und -Korrekturcode angehängt ist. Durch die Erfindung wird außerdem eine hohe Feststellungs- und -korrekturfähigkeit gewährleistet, da jeder Datenblock einen anderen Fehlerbestimmungs- und -Korrekturcode aufweist, nämlich die Kontrollworte (P2) und (Q2), welche an jedem Datenblock angehängt sind. Dies erfolgt zusätzlich zu den horizontalen und vertikalen

Paritätsdaten. Letztlich kann ein effizienterer Signalverarbeitungsvorgang ausgeführt werden, insbesondere bei speziellen Wiedergabearten, bei welchen eine Fehlerüberdeckung ausgeführt werden kann, da ein Fehlerkorrekturcode jedem Identifikationssignal (ID) angehängt ist.

Es versteht sich, daß verschiedene Modifikationen im Rahmen der Erfindung möglich sind. Beispielsweise wurde das obige System für ein 8 auf 10-Blockcodier/-decodiersystem beschrieben, es können aber auch andere Codiersysteme benutzt werden. Beispielsweise kann ein 3 PM-System verwendet werden, bei welchem 3 Bit-Worte in 6 Bit-Worte umgewandelt werden, wobei das kleinste Zeitintervall zwischen den Übergängen von "0" und "1" Bits relativ lang, und das größte Zeitintervall zwischen den Übergängen von "0" und "1" Bits relativ kurz ist. Wenn somit, bei einem maximalen Zeitintervall zwischen den Übergängen von 6T ein Zeitintervall zwischen den Übergängen das Intervall 6T überschreitet, so können die Daten als fehlerhaft angenommen werden. Ähnlich beträgt bei einem MFM-Codierungssystem das maximale Intervall zwischen den Übergängen 2T, und die Fehlerbestimmung erfolgt auf die gleiche Weise. Die Erfindung ist nicht nur auf das NTSC-System beschränkt, sondern kann auch bei der Aufzeichnung - und/oder Wiedergabe digitaler Farbvideosignale anderer Systeme, wie z. B. beim PAL-System, verwendet werden. Ferner kann die Erfindung auch bei einem digitalen Audiosignal verwendet werden. -16-

Claims (12)

1. Nr. 391 046 PATENTANSPRÜCHE 1. Verfahren zur Verarbeitung eines digitalen Signals, das eine Mehrzahl von N-Bit Worten enthält, welche aus einer Mehrzahl von M-Bit Worten in Übereinstimmung mit einer vorbestimmten Abbildungsfunktion umkodiert wurden, durch Rückkodierung jedes der N-Bit Worte in ein entsprechendes der M-Bit Worte in Übereinstimmung mit der genannten Abbildungsfunktion, gekennzeichnet durch Detektierung, ob eines der M-Bit Worte einen Fehler enthält, indem der Abbildungsfunktion während der Rückkodierung nicht genügt werden kann, und Korrektur des detektierten fehlerhaften Wortes.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Detektierung zusätzlich festgelegt wird, daß jede Dateneinheit, die aus der Mehrzahl von M-Bit Worten besteht und ein fehlerhaftes M-Bit Wort enthält, fehlerhaft ist (EM).
3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß basierend auf der Anzahl an M-Bit Worten, wobei jedes einzelne einen Fehler im Datenblock enthält, festgelegt wird, ob jeder Datenblock, welcher aus der Mehrzahl von M-Bit Worten besteht, korrigierbar ist (EH).
4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Fehlerkorrektur in den genannten M-Bit Worten zumindest ein Datenkontrollwort (P2, Q2) benützt wird, das zu jeder vorbestimmten Anzahl von M-Bit Worten hinzugefügt wird.
5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Fehlerkorrektur in den genannten M-Bit Worten zwei Datenkontrollworte (P2» Q2) benützt werden, die zu jeder vorbestimmten Anzahl von M-Bit Worten hinzugefügt werden.
6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem genannten M-Bit Wort, das als unkonigierbar festgelegt wurde, eine Überdeckung durch Ersetzen dieses M-Bit-Wortes durch ein anderes erfolgt
7. 7. Gerät zum Verarbeiten eines digitalen Signals, das eine Mehrzahl von N-Bit Worten enthält, welche aus einer Mehrzahl von M-Bit Worten in Übereinstimmung mit einer vorbestimmten Abbildungsfunktion umkodiert wurden, umfassend Rückkodierschaltungen zum Rückkodieren jedes der N-Bit Worte in ein entsprechendes der M-Bit Worte in Übereinstimmung mit der Abbildungsfunktion, gekennzeichnet durch Fehlerdetektorschaltungen (13a bis 13d; 32,34) zum Detektieren, ob eines der M-Bit Worte einen Fehler enthält, indem der Abbildungsfunktion während der Rückkodierung nicht genügt werden kann, und Fehlerkorrekturschaltungen (17a, 17b; 35, 36) zur Korrektur des detektierten fehlerhaften Wortes.
8. 8. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß die Fehlerdetektorschaltungen (13a bis 13d; 32, 34) einen Fehlersignalgenerator (32) umfassen, den die Festlegung trifft, daß jede Dateneinheit, die aus der Mehrzahl von M-Bit Worten besteht und ein fehlerhaftes M-Bit Wort enthält, fehlerhaft ist, um ein bestimmtes Signal zu erzeugen (EM).
9. 9. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß die Fehlerdetektorschaltungen (13a bis 13d; 32, 34) zusätzlich Fehlerzählschaltungen (34) enthalten, die basierend auf der Anzahl an M-Bit Worten, welche einen Fehler im Datenblock enthalten, die Festlegung treffen, ob jeder Datenblock (Fig. 3B) korrigierbar ist, um ein bestimmtes Signal (EH) zu erzeugen.
10. 10. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß die Fehlerkorrekturschaltungen (17a, 17b; 35, 36) zusätzlich Fehlerkorrigierer (35,36) zur Fehlerkorrektur in den genannten M-Bit Worten enthalten, indem zumindest ein Datenkontrollwort (P2, (¾) verwendet wird, welches zu jeder vorbestimmten Anzahl von M-Bit Worten hinzugefugt wird. -17- 10 Nr. 391 046
11. 11. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß die Fehlerkorrekturschaltungen (17a, 17b; 35, 36) zusätzlich Fehlerkorrigierer (35, 36) zur Fehlerkorrektur in den genannten M-Bit Worten enthalten, indem zwei Datenkontrollworte (P2, Q2) verwendet werden, die zu jeder vorbestimmten Anzahl von M-Bit Worten hinzugefügt werden.
12. 12. Gerät nach Anspruch 7, dadurch gekennzeichnet, daß die Fehlerkorrekturschaltungen (17a, 17b; 35, 36) zusätzlich eine Überdeckungsschaltung (nicht gezeigt) enthalten, die das genannte M-Bit Wort, welches als unkorrigierbar durch ein bestimmtes Signal (EP) festgelegt wurde, durch ein anderes M-Bit Wort ersetzt Hiezu 8 Blatt Zeichnungen -18-