DE2536625A1 - Paritaetspruefschaltung - Google Patents

Paritaetspruefschaltung

Info

Publication number
DE2536625A1
DE2536625A1 DE19752536625 DE2536625A DE2536625A1 DE 2536625 A1 DE2536625 A1 DE 2536625A1 DE 19752536625 DE19752536625 DE 19752536625 DE 2536625 A DE2536625 A DE 2536625A DE 2536625 A1 DE2536625 A1 DE 2536625A1
Authority
DE
Germany
Prior art keywords
parity
signal
counter
output
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752536625
Other languages
English (en)
Other versions
DE2536625C2 (de
Inventor
Jordan M Taylor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2536625A1 publication Critical patent/DE2536625A1/de
Application granted granted Critical
Publication of DE2536625C2 publication Critical patent/DE2536625C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Shift Register Type Memory (AREA)

Description

Die Erfindung betrifft eine Paritätsprüfschaltung zur Überprüfung eines Registers oder eines Zählers mit LT-Stufen.
!Eine derartige Schaltung ist z.B. in der US-PS 3 l4l 962 beschrie- ' ben. In dieser bekannten Einrichtung werden die Ausgangssignale ■ jailer Stufen vor dem Zuführen einer binären Eins zur Vorhersage ; ! i
des Paritätsbits und nach der Zuführung der binären Eins zur Er- ' izeup^ung des Paritätsbits verwendet. Das erzeugte Paritätsbit wird mit dem vorhergesagten verglichen und bei Nichtübereinstimmung ; wird ein Fehlersignal erzeugt. Bei Registern oder Zählern mit exilier höheren Stufenanzahl, z.B. 128 oder mehr, wird der Aufwand jzur Erzeugung der Paritätsbits sehr hoch. Da sich das Register
Oder der Zähler zumeist auf einem hochintegrierten Halbleiterchip befindet, kann eine solche Paritätsprüfschaltung mit der großen Anzahl von Logikgliedern und Kippschaltungen oft nur sehr schwer auf dem Chip untergebracht werden. Zugleich erhöht sich auch die i?ehleranfälligkeit der Prüfschaltung.
E er Erfindung liegt daher die Aufgabe zugrunde, die Einrichtungen ur Erzeugung des Paritätsbits zu vereinfachen.
Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Mauptanspruches beschriebene Einrichtung gelöst.
609812/06^9
Dadurch, daß erfindungsgemäß sich die Prüfung nur auf eine begrenzte Anzahl von Stufen erstreckt, wird eine wesentliche Vereinfachung der Paritätsprüfungsschaltung erzielt, ohne daß hierdurch die Genauigkeit der Schaltung wesentlich beeinträchtigt wird.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.
Ein Ausführungsbeispiel der Erfindung soll nun anhand der Figuren beschrieben werden. Es zeigen:
Fig. 1 ein Blockschema einer Paritätsvorhersage- und
Prüfschaltung,
!Fig. 2 eine Tabelle zur Berechnung des Prozentsatzes der!
Paritätsvorhersagezeit im Verhältnis der gesamter} Zykluszeit in Abhängigkeit von der vorliegenden Stufenanzahl, \
Fig. 3 eine Tabelle zur Angabe der zur Vorhersage des Pa1-
ritätsbits notwendigen Logikschaltungen und
ig. 4 eine Tabelle zur Erklärung der Arbeitsweise der :
in Fig. 1 gezeigten Einrichtung. ί
JDie nachfolgend beschriebene Einrichtung gestattet die Vorhersage [Und die Erzeugung eines Paritätsbits für den praktisch wichtigen j FaIl3 daß ein einzelnes Bit zu einer bestimmten Bitposition eines ( binären Wortes addiert wird. Dieses binäre Wort kann z.B. den Inhalt eines Instruktionszählers, eines Registers, eines Addierers bder Akkumulators oder einer Speicherstelle darstellen. In der nachfolgenden Beschreibung wird eine binäre Eins durch die Anwesenheit und eine binäre Hull durch die Abwesenheit eines Signales auf einer Leitung dargestellt. Die Erfindung ist aber auch auf pie ungekehrte Darstellungsweise anwendbar.
YO 973 077
609812/0649
In l?ig. 1 sind mit IA-IH die Punkte bezeichnet, in denen die in Pig. 4 gezeigten logischen Verknüpfungen auftreten.
In Pig. 1 ist ein Register 2 gezeigt, das eine Vielzahl von bistabilen Kippschaltungen 4 bis 12 enthält. Als praktisches Beispiel soll hier die Ausführung des Registers als Instruktions zähler genommen werden. Der Zähler enthält 16 Stufen (FF1-FF16), doch kann auch jede andere Anzahl von Stufen im Zusammenhang mit der vorliegenden Paritätsprüfschaltung verwendet werden. Von einer Steuerschaltung 14 wird der ersten Kippschaltung 4 eine binäre Eins über die Leitung 16 zugeführt und damit der Inhalt des Zählers um eins erhöht. Ebenso kann die binäre Eins jedoch jeder anderen Stufe des Zählers zur Erhöhung oder Erniedrigung des Inhaltes des Zählers zugeführt werden. In einer praktischen Ausführungsform wird der Instruktionszähler 2 für ein Zwei-Byte-Wort verwendet und wird in diesem Falle die binäre Eins der zweiten Stufe 6 des Zählers zugeführt.
Ein Abtastimpuls gelangt von der Steuerung 14 über die Leitung 18 zu einer Gruppe von Vorhersage-Torschaltungen, die in Fig. 1 als UND-Glieder 20 bis 26 gezeigt sind, und die Ausgangssignale der ersten K-Stufen des Zählers vor dem Zuführen der binären Eins zur ersten Stufe 4 abtasten. In der gezeigten Einrichtung ist K = 4, doch sind auch andere Werte von K, die kleiner sind als die Gesamtanzahl N der Stufen, möglich.
In der in Fig. 2 gezeigten Tabelle ist der Prozentsatz der Vorhersagezeit im Verhältnis zum gesamten Zählerzyklus in Abhängigkeit der Anzahl abgetasteten Stufen des Zählers gezeigt. Die zur Berechnung der Vorhersagezeit verwendete Zuverlässigkeits- und Vorhersagegleichung ergibt sich aus
worin P die Wahrscheinlichkeit für ein bestimmtes Ausgangssignal einer Kippschaltung darstellt. Für die bistabile Kippschaltung ist P = 0,5, da mit gleicher Wahrscheinlichkeit am Ausgang der
YO 973 077
609812/0649
Kippschaltung eine binäre Eins oder eine binäre Null auftreten kann. K ist gleich der Anzahl der abgetasteten Stufen.
Aus Zeile 3A der Tabelle ist ersichtlich, daß für die Abtastung einer einzigen Stufe des Zählers während 50% der Zeit die Parität vorhergesagt und geprüft werden kann. Aus Zeile 3G ist ersieht-I lieh, daß bei der Abtastung von sieben Stufen der Vorhersagepro- ! zentsatz für einen kompletten Zählerzyklus gleich ist 0,9921375. Für den in Fig. 1 gezeigten Fall der Abtastung von vier Stufen
ι ergibt sich aus Zeile 3D ein Prozentsatz von O,9375s d.h.3 daß j für 93,75$ der Anzahl der Zählerstände (Gesamtzyklus) eine Parii tatsvorhersage und -prüfung möglich ist.
: Die Ausgänge der Torschaltungen 20 bis 26 sind mit Eingängen eines
! ODER-Gliedes 28 verbunden. Vom Ausgang dieses ODER-Gliedes 20 wird! eine binäre Eins an den Stelleingang der Kippschaltung 30 gelie-
: fert, wenn an mindestens einem Eingang des ODER-Gliedes ein Aus- j : gangssignal von einem der UND-Glieder 20 bis 26 anliegt. Am Aus- !
; gang der Kippschaltung 30 wird ein Prüfparitätssignal auf der Lei-!
ι tung 32 erhalten, wenn die Kippschaltung 30 gesetzt ist. Vor dem j Auftreten eines Abtastimpulses auf der Leitung 18 wird die Kipp- \ schaltung 30 durch ein Signal auf der Leitung 31 zurückgestellt. Das Paritätssignal auf der Leitung 32 wird einem ersten Eingang eines UHD-Gliedes J>h zugeführt. Das Prufparitatssxgnal gibt an,
ι ob eine Paritätsprüfung und -vorhersage möglich ist.
Die Ausgangssignale der UND-Glieder 20 und 24 werden außerdem den ι beiden Eingängen eines ODER-Gliedes 36 zugeführt, das an seinem ; Ausgang ein Paritätsänderungssignal erzeugt. Dieses Signal ist al-
!so eine binäre Eins, wenn an einem der Ausgänge der UMD-Glieder ; 20 oder 24 ein Signal erzeugt wird.
i
Eine Paritätsmatrix 40 bekannter Art, die z.B. aus einem Logikbaum j von Exklusiv-ODER-Gliedern bestehen kann, empfängt die Ausgangssignale der Kippschaltungen des Zählers und erzeugt aus den binären Vierten der Z ählerkipp schaltungen ein Paritätsbit. Das Paritätssignal gelangt über die Leitung 42 zu dem Stelleingang einer Kipp-Y'Ö~973~Öft
60981 2/0649
schaltung 44, in der die Parität des Zählers vor dem Zuführen ei- ;
• ner Dinaren Eins zum Zähler gespeichert wird, über die Leitung 46 ί ,
gelangt von der Paritätsmatrix 40 das Paritätsbit des Zählers nach;
dem Zuführen der binären Eins zu einer Kippschaltung 4G. Die ; i Kippschaltungen 44 und 48 werden durch ein Signal von der Steu-
ereinheit 14 zwischen dem Auftreten von aufeinanderfolgenden Abtastiiiipulsen zurückgestellt. Die Schaltung kann noch dadurch ver- ■ einfacht werden, dall anstelle von zwei Kippschaltungen 44 und 48 ' nur eine Kippschaltung verwendet wird, die jeweils zum geeigneten !
Zeitpunkt zurückgestellt wird. ι
! Das Paritätsveränderungssignal auf der Leitung 33 gelangt zum er--
i sten Eingang einer Vergleichsschaltung, die in Fig. 1 als Exkluisiv-ODER-Glied 50 dargestellt ist. Am zweiten Eingang des Gliedes , 50 wird aas Paritätssignal vor der Zuführung der binären Eins von : der Kippschaltung 44 zugeführt. Sind teide Eingangssignale gleich, wird am Ausgang des Gliedes 50 eine binäre Hull erzeugt. Sind beide Signale ungleich, wird eine binäre Eins erzeugt. Das Ausgangs- :signal des Sxklusiv-ODER-Gliedes 50 wird dem Stelleingang einer Kippschaltung 52 zugeführt. Diese Kippschaltung wird von der Steu-.ereinheit 14 unmittelbar vor dem Auftreten eines Abtastimpulses 'zurückgestellt. Das am Ausgang der Kippschaltung 52 auftretende Signal stellt das vorhergesagte Paritätssignal dar und wird im ersten Eingang eines Vergleichers 54, der ebenfalls als Exklusiv-ODER-Glied ausgeführt sein kann, zugeführt. Am zweiten Eingang des Gliedes 54 wird das Ausgangssignal der Kippschaltung 40, d. h. das Paritätssignal nach dem Zuführen der binären Eins an die erste Kippschaltung des Zählers zugeführt.
!Sind beide Eingangs signale zum Exklusiv-ODER--Glied 54 gleich, wird am Ausgang dieses Gliedes eine binäre Null erzeugt und gibt da-Imit an, daß die Parität korrekt ist. Sind beide Eingangssignale
,ungleich, erscheint am Ausgang eine binäre Eins, die als Fehlerjsignal bezeichnet werden soll und den zweiten Eingang des UND- : [Gliedes 34 zugeführt wird.
;Aus Fig. 1 ist ersichtlich, daß immer,wenn ein Fehlersignal erzeugt w"ird während der Zeit, in der das Prüfparitätssignal in der :
077
609812/0649
Kippschaltung 30 gespeichert wird, eine binäre Eins am Ausgang des 'UND-Gliedes 34 erzeugt wird und über die Leitung 56 zu einer Fehlleranzeigeeinrichtung 53 gelangt, die einen Paritätsfehler xväiirond ;der Prüfparitätszeit anzeigt.
iln Fig. 3 ist eine Tabelle gezeigt, aus der das Paritätssignal für iden Zähler 2 abgelesen werden kann. Ebenfalls ist aus dieser Tabelle das Vorhersageglied Al bis A4 für einen bestimmten Zählerlstand ersichtlich, sowie eine Anzeige darüber, ob sich die Parität i vor dem Anlegen einer binären Eins an die erste Stufe des Zählers !verändern wird. Die Vorhersagetore 2O3 22, 24 und 26 entsprechen den Angaben Al5 A2, A3 und A4 in der in Fig. 3 gezeigten Tabelle. \ In Zeile 2A ist der Anfangs-Zählerstand des Zählers gezeigt, nach , dem die ersten vier Stufen FFl bis FF4 des Zählers jeweils eine bi-i näre ilull speichern sollen. Sind in den ranghohen Stufen des Zählers, d.h.3 den Stufen 5 bis 16, eine gerade Anzahl von binaren Einsen gespeichert, ist das Paritätsbit gleich Eins. Umgekehrt ergibt sich eine binäre Null als Paritätssignal, wenn in diesen ranghohen Stufen eine ungerade Anzahl von binären Einsen gespeichert ist. Das Vorhersageglied, das zu diesem Zeitpunkt in Funktion tritt, ist das Glied Al und demgemäß wird die Parität überprüft, da eine binäre Sins am Ausgang des ODER-Gliedes 20 die Kippschaltung 30 setzt. Für die gezeigten binären Verhältnisse muß also die Frage, ob die Parität verändert werden soll, mit ja beantwortet werden. Daß die Parität verändert werden soll, kann aus Zeile 2B abgelesen werden, in der der binäre Zustand des Zählers nach den Zuführen der Eins gezeigt ist. Aus aieser Zeile ist ersichtlich, daß bei einer geraden Anzahl von binären Einsen in den rangliohcn Stufen die Parität sich von eins auf null ändern inuß und umgekehrt bei einer ungeraden Anzahl von binären Einsen in den ranghöheren Stufen von null auf eins.
Für den in Zeile 213 gezeigten Zustand wird das Tor A2 durchgeßchaltet und wird ein Prufparitätssignal erzeugt. Die Prüfung ist also erlaubt. Die Parität wird nicht vor dem Zuführen der binären
YO 973 077
60981 2/0649
Eins zum Zähler verändert, da die Paritätsbedingungen für die· Zeilen 23 und 2C die gleichen sind. Für den in Zeile 2Q gezeigten 'Zählerstand wird wiederum das Tor Al durchgeschaltet und wird die iParität vor dem Zuführen der binären Eins verändert. Es liegen aliso die gleichen Verhältnisse vor wie die in Zeile 2A gezeigten. Pur den in Zeile 2D gezeigten Zählerstand wird das Vorhersagetor A3 durchgeschaltet und muß die Parität vor dem Zuführen der binären :Eins zum Zähler verändert v/erden.
Die in den Zeilen 2E bis 2G gezeigten Zählerstände ergeben ähnliche Resultate wie bereits oben beschrieben. In Zeile 2H ist gezeigt, daß ein neues Vorhersageglied, das Tor A4, durchgeschaltet wird und daß die Parität nicht vor dem Zuführen der binären Eins verändert wird. Dieses neue Vorhersageglied A4 wird gebraucht, da der binare 7-ählerstand Olli nicht durch die drei Tore Ai bis A3 abgetastet werden kann. Die Parität ändert sich diesmal nicht vor dem Zuführen der binären Eins, wie aus Zeile 21 hervorgeht. In den Zeilen 21 bis 2P ist gezeigt, daß für die betreffenden Zählerstände jeweils eines der Vorhersageglieder Al bis A3 durchgeschaltet wird. Die Schaltung reagiert darauf wie oben beschrieben.
In Zeile 2R ist der maximale Zählerstand für die ersten vier Stufen des Zählers dargestellt. Dies ist die Grenzsituation, in der die Parität nicht mehr überprüft wird, da für diesen maximalen Zählerstand keine Vorhersageglieder vorgesehen sind. Die Torschaltung 28 liefert daher kein Ausgangssignal, die Kippschaltung 30 ist im Nullzustarid, es wird kein Paritätsüberprüfungssignal geliefert und dementsprechend ist die Torschaltung 34 nicht durchgeschaltet und wird kein Fehlersignal geliefert. Die Parität wird also nur für die ersten 15 Zählerstände der maximal l6 möglichen ■■ der ersten vier Stufen des Zählers überprüft, was dem in Zeile 3D in Fig. 2 angezeigten Prozentsatz von 93,15% entspricht.
In Fig. 4 ist eine Tabelle gezeigt, welche die möglichen binären Zustände zur überprüfung und Vorhersage der Parität angibt. Die
YO 973 077
60981 2/0649
— υ —
in den Spalten IA bis IH angegebenen binären Vierte entsprechen den Punkten in Fig. 1 mit gleicher Bezeichnung IA bis IH. Aus Zeile 4A ist ersichtlichj daß die Parität vor dem Zuführen einer binären Eins zur ersten Stufe 4 des Zählers gleich null ist. Dies wird durch den Zustand des Punktes IA am Ausgang der Kippschaltung 44 ■angezeigt. Zugleich ist das ParitätsVeränderungssignal (siehe IB) igleich eins, da das ODER-Glied 36 ein Ausgangssignal liefert. Injfolgedessen liefert das Exklusiv-ODER-Glied 50 eine binäre Eins, (siehe IC) und setzt die Kippschaltung 52 (siehe ID), wodurch ani
!gezeigt wird, daß die vorhergesagte Parität gleich eins ist. Dieses Signal wird sodann verglichen mit den Paritätssignal nach der !Zuführung der binären Eins (siehe IE), Vielehe Parität gleich eins ist. Das Exklusi v-ODEPi-G lied 54 erzeugt daher ein Hullaus gangs signals (siehe IP), da beide Eingangssignale zu 54 gleich sind. Das UND-Glied 34 wird deshalb nicht durchgeschaltet. Das Prüfparitätssignal am Ausgang der Kippschaltung 30 (siehe IG) ist 1, es wird j jedoch kein Fehlersignal von der Einrichtung 51^ erzeugt, da das !UND-Glied 34 kein Signal auf der Leitung 56 "ur Fehleranzeineein-Irichtung 53 sendet. Die Parität wird deshalb als korrekt angesehen,
■In 2eile 4B ist der Zustand dargestellt, in dem die Parität vor Zuführung der binären Eins zur ersten Stufe des Zählers gleich null ist, wie durch den Ausgang der Kippschaltung 44 angezeigt wird, und in dem die Parität nicht verändert werden soll, wie durch das Hullsignal am Ausgang der Torschaltung 36 dargestellt j wird. Ein Nullsignal wird daher am Ausgang des Gliedes 50 erzeugt und daher bleibt die Kippschaltung 52 im Nullsustand. Die vorhergesagte Parität ist deshalb gleich null. Dieses Hullsignal wird an den ersten Eingang des Exklusiv-ODER--Gliedes 54 angelegt, an dessen zweiteu Eingang ein Nullparitätssignal anliegt, das resultiert aus dem Zustand nach dem Zuführen der binären Eins zur ersten Stufe 4 des Zählers 2. Ein Nullsignal wird also am Ausgang des Exklusiv-ODER-Gliedes 54 erzeugt und daher wird auch am Ausgang des UND-Gliedes 34 ein Nullsignal erzeugt, obwohl am zweiten Eingang dieses UND-Gliedes ein Signal von der Kippschaltung 30 anliegt. Da zur Fehleranzeigeschaltung 53 kein Signal vom UND-Glied
YO 973 Ö77
609812/0649
ο .-
34 geliefert wird, liefert auch axe Schaltung 50 keine Fehleranzeige und die Parität wird deshalb als korrekt angesehen.
In der Seile 4C in der Tabelle in Pig. 4 wird eine Fehleranzeige dargestellt, die sich daraus ergibt, daß die Parität überprüfe wurde und für falsch befunden wurde. Die Parität vor dem Zuführen der binären Eins zum Zähler 2 ist gleich eins und es liegt eine Paritätsveranderungsbedingung vor. Am Ausgang der Kippschaltung 44 wird daher eine binäre Eins geliefert, die auch am Ausgang des ODER-Gliedes 3b eine binäre Eins erzeugt. Ein Mullsignal wird des-:
j halb zur Kippschaltung 52 über das Exklusiv-ODLR-Glied 50 übertragen und die vorhergesagte Parität = O. Die tatsächliche Parität nach Zuführung der binären Eins = I3 wie das Ausgangssignal der Kippschaltung 40 anzeigt. Am Ausgang der Exklusiv-ODER-Schaltung 54 wird daher ein binäres Einssignal erzeugt, das ein Fehlersignal anzeigt. Da eine Eins am Ausgang der Kippschaltung 30 erzeugt wird, die anzeigt, daß die Parität überprüft werden soll, wird auch am Ausgang des UIID-Gliedes 34 eine Eins erzeugt und von der Einrich- ; tung 58 eine Fenleranzeige geliefert.
■ In Zeile 4ü ist eine Situation dargestellt, in der ein Paritätsfehler auftreten kann, wenn in den wertniederen vier Stufen des Zählers ein maximaler Zählerstand gespeichert ist. Dieser Fehler kann
, jedoch nicht festgestellt werden, da das Prüfparitätssignal gleich null ist. Die Parität vor dem Zuführen der binären Eins zur ersten
; Stufe des Zählers und das Paritätsveränderungssignal sind beide gleich null, da die Ausgänge der UiJD-Glieder Al und A3 beide null sind. Es wird deshalb am Ausgang des Exklusiv-ODER-Gliedes 50 eine binäre Eins erzeugt, die die Kippschaltung 52 in den Eins zustand setzt und damit eine Parität von eins vorhersagt. Die Parität nach dem Zuführen der binären Eins ist null, wie sich aus dem Ausgangssignal der Kippschaltung 48 ergibt und als Folge hiervon wird ein binäres Einsfehlersignal am Ausgang des Exklusiv-ODER-Gliedes 54 erzeugt. Die Prüfparitätskippschaltung 30 ist jedoch im Nu11zustande so daß am Ausgang der Torschaltung 34 (siehe IH) kein Fehlersignal zur Fehleranzeigeeinrichtung 58 gesendet wird.
YO 973 077
609812/0649
~ ίο -
Aus der obigen Beschreibung ist ersichtlich, daß für 15 von den
Iu" möglichen Zählerständen der wortniederen vier Stufen des Zählers die Parität überprüft und vorhergesagt wird. Die bescnriebene i'linrichtung liefert somit eine für praktische Verhältnisse genügende Prüfung und erlaubt dabei eine ganz v/es entliche Ersparnis an
Logikgliedern und Kippschaltungen für die Paritätsprüfschaltunp. ;
ι Diese Ersparnis fällt ganz besonders ins Gewicnt bei Zählern mit
einer hohen Stufenanzahl (z.B. 6*f Stufen), da es auch in diesem ι Fall möglich ist, nur eine gewisse Anzahl von wertniederen Stufen ' abzutasten und damit eine Paritätsvorhersage und -überprüfung in- ! nerhalb eines hohen Prozentsatzes der gesamten Zählerzykluszeit, j d.h. eines hohen Prozentsatzes der insgesamt möglichen Zählerzu·-
stäuu.3 zu erreichen. Das Paritätsvorhcrsagesignal kann sich dabei
auf ein Signal zur Angabe der voraergeaagten änderung der Parität
bsi ."iuf-Lirung einer binären ^ins zum Wähler beschränken. Das Prüf--' paritufcasignal dier/c als Kontrolle, wann jeweils sine sinnvolle
Überprüfung der Parität möglich ist, da sich die Paritäbsvorhersage ja nur auf eine begrenzte Anzahl Stufen erstreckt. Das Prüf-Parit^tssignal wird doshalb auch aus diesen uertniederen Stufen
abgeleitet.
973 077
60981 2/06 Λ 9

Claims (1)

  1. - ii -
    P A T E I! T A IJ 3 P R J C il λ.
    Paritätsprufschaltung zur überprüfung eines I7-ütelli;.;:en" binären Zählers, Addierers, Registers ougl., nit Vergleich der Parität nach einer inkrcrnentalen Veränderung des ZiUilerstandes rait einer vorhergesagt en Parität, dadurch gekennzeichnet, daß das Paritutssignal (IA) vor der Veränderung (alte Parität) mit einera, aus den ersten II (K <I-j) rangniederen Stufen (4, 6, 5, 10) des Zählers (2) entwickelten vorhersagenden Prioritätsveränderungssignal (33, IB) invertiert und mit dem Paritätssignal (IE) nacii der Veränderung (neue Parität) verglichen wird, wobei ein Paritätsfehler ('5O3 IH) angezeigt wird, wenn ein; aus den Iv-Stufen entwickeltes Prüfparitätssignal (32, G) '
    eine möeliche Prüfung
    ;2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein : Prüfparitätssignal (32, IG) vorhanden ist, wenn nicht alle ersten X-Stufen des Zählers eine binäre Eins speichern.
    !3· Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das ParitätsVeränderungssignal (33, IB) und das Signal der al-■ ten Priorität (IA) einem Exklusiv-ODER-Glied (50) zugeführt werden, dessen Ausgang (IC) dem Stelleingang einer Speicher-
    : kippschaltung (52) zugeführt wird, deren Ausgang (ID) mit ■ einem Eingang eines weiteren Exklusiv-ODER-Gliedes (54) verbunden ist, wobei der zweite Eingang des Gliedes (54) das neue Paritätssignal (IE) erhält und sein Ausgangssignal j (IP) einem Eingang eines UND-Gliedes (34) zugeführt wird, ■ an dessen anderen Eingang das Prüfparitätssignal (32, IG) angelegt wird, so daß am Ausgang des UND-Gliedes (34) nur ein Signal erzeugt wird (5S3 IH), wenn ein Paritätsfehler vorliegt.
    4. Schaltung nach Anspruch 3, gekennzeichnet durch eine Paritätsmatrix (40) zur Erzeugung eines Paritätssignales aus
    YO 973 077
    609812/06 Λ9
    den Ausgangssignalen der Zählerstufen, wobei das alte Paritätssignal (42) einer ersten Kippschaltung (44) und das neue Paritätssignal (46) einer zweiten Kippschaltung (40) zur Speicherung zugeführt wird.
    15. Schaltung nach Anspruch I3 dadurch gekennzeichnet, daß die Veränderung des Zählerstandes durch Zuführung einer binären' Eins an eine beliebige der rangniederen K-Stufen des Zählers erfolgt. {
    6. Schaltung nach Anspruch 1, gekennzeichnet durch eine Reihe > von UND-Gliedern (2O3 22, 24, 26) zur Erzeugung des Prüfpa-: ritätssignales und des Paritätsveränderungssignaless wobei ein erstes UND-Glied (20) mit dem Nullaus gang der ersten [ Stufe (4) des Zählers (2), ein zweites UMD-Slied (A2) mit i dem Einsausgang der ersten Stufe (4) und den Nullausgang der zweiten Stufe (6), ein drittes UND-Glied (A3) mit den | Einsaus gangen der ersten zwei Stufen (4, 6) und dein Nullausi-gang der dritten Stufe (3)j ein viertes UMD-Glied (A4) mit den Einsausgängen der ersten drei Stufen (4, 6, 3) und dem : Nullausgang der vierten Stufe (10) verbunden ist, usw., derart, daß die ungeradzahlig benannten UND-Glieder (Al, A3) über ein nachgeschaltetes ODER-Glied (3O das Paritätsveränderungssignal liefern, und alle UND-Glieder über ein nach geschaltetes ODER-Glied (28) das Prüfparitätssignal liefern das in einer Kippschaltung (30) swischengespeichert wird.
    '7. Schaltung nach Anspruch 6, gekennzeichnet durch eine Steuereinheit (14) zur Erzeugung eines Inkremeritierungs signal es (la), eines Abtastsignales der Vorhersage-UND-Glieder (Al, A3) und der weiteren UND-Glieder der Keine (A2, A4), zur Erzeugung eines Rückstellsignales für die Kippschaltungen (44, 43) zur Speicherung des alten und des neuen Paritätssignales zwischen zwei Abtastirapulsen, und zur Erzeugung eines Rückstellimpulses für die Kippschaltungen zur Speiche-
    YO 973 077
    6 09 812/06A9
    run;; des invertierten alten Parit^.t3si>;nales (52) und des Prufparitütssiynalcs (30) vor der.. ..rzeu^eu des Abtastirxmlsos.
    Schaltung nach Anspruch 5, dadurch gekennzeichnet, daii der Zähler (2) als Instruktionszühler ausgeführt ist und ein a.us zwei Bytes bestehendes Wort speichert und daß das Inkronentiorungssignal der zweiten Stufe (6) des ZUhlers zugeführt ΐ/irä.
    Schaltung nach Anspruch I3 gekennzeichneL. durch eine Fehlei'an^eiceeinrichtunc (5--)j welche auferunu des ParitMtsfehlersiynales (5^3 111) eine i/iederholunfj dei1 Zilhloperation, eine Außerbetriebsetzung der Einrichtung oder andere geeignete Operationen veranlaßt und entsprecriende Anzeigen
    f73^077-
    609812/0649
DE2536625A 1974-09-09 1975-08-16 Paritätsprüfschaltung für ein binär zählendes Register Expired DE2536625C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US504605A US3911261A (en) 1974-09-09 1974-09-09 Parity prediction and checking network

Publications (2)

Publication Number Publication Date
DE2536625A1 true DE2536625A1 (de) 1976-03-18
DE2536625C2 DE2536625C2 (de) 1984-11-22

Family

ID=24006986

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2536625A Expired DE2536625C2 (de) 1974-09-09 1975-08-16 Paritätsprüfschaltung für ein binär zählendes Register

Country Status (6)

Country Link
US (1) US3911261A (de)
JP (1) JPS5330625B2 (de)
DE (1) DE2536625C2 (de)
FR (1) FR2284152A1 (de)
GB (1) GB1473961A (de)
IT (1) IT1040211B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3103009A1 (de) * 1980-02-01 1981-12-17 Ampex Corp., 94063 Redwood City, Calif. Anordnung und verfahren zur feststellung von genauigkeisfehlern in mehrbit-datenwoertern

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5283046A (en) * 1975-12-30 1977-07-11 Fujitsu Ltd Check system of error detection circuit
US4291407A (en) * 1979-09-10 1981-09-22 Ncr Corporation Parity prediction circuitry for a multifunction register
US4414669A (en) * 1981-07-23 1983-11-08 General Electric Company Self-testing pipeline processors
US4556976A (en) * 1982-08-14 1985-12-03 International Computers Limited Checking sequential logic circuits
GB2125591B (en) * 1982-08-14 1986-01-22 Int Computers Ltd Checking sequent logic circuits
NL8302722A (nl) * 1983-08-01 1985-03-01 Philips Nv Inrichting voor het bewaken van de telfunctie van tellers.
US4727548A (en) * 1986-09-08 1988-02-23 Harris Corporation On-line, limited mode, built-in fault detection/isolation system for state machines and combinational logic
US4884273A (en) * 1987-02-03 1989-11-28 Siemens Aktiengesellschaft Method and apparatus for monitoring the consistency of successive binary code signal groups in data processing equipment
DE3784496T2 (de) * 1987-06-11 1993-09-16 Ibm Taktgeneratorsystem.
US4924423A (en) * 1988-04-25 1990-05-08 International Business Machines Corporation High speed parity prediction for binary adders using irregular grouping scheme
US4924424A (en) * 1988-04-25 1990-05-08 International Business Machines Corporation Parity prediction for binary adders with selection
US5434871A (en) * 1992-11-17 1995-07-18 Unisys Corporation Continuous embedded parity checking for error detection in memory structures
US5440604A (en) * 1994-04-26 1995-08-08 Unisys Corporation Counter malfunction detection using prior, current and predicted parity
US5666371A (en) * 1995-02-24 1997-09-09 Unisys Corporation Method and apparatus for detecting errors in a system that employs multi-bit wide memory elements
US5511164A (en) * 1995-03-01 1996-04-23 Unisys Corporation Method and apparatus for determining the source and nature of an error within a computer system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3141962A (en) * 1961-08-07 1964-07-21 Ibm Parity predicting circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3555255A (en) * 1968-08-09 1971-01-12 Bell Telephone Labor Inc Error detection arrangement for data processing register
US3567916A (en) * 1969-01-22 1971-03-02 Us Army Apparatus for parity checking a binary register
FR2056229A5 (de) * 1969-07-31 1971-05-14 Ibm
US3699322A (en) * 1971-04-28 1972-10-17 Bell Telephone Labor Inc Self-checking combinational logic counter circuit
US3732407A (en) * 1971-11-12 1973-05-08 Bell Telephone Labor Inc Error checked incrementing circuit
US3805040A (en) * 1973-06-04 1974-04-16 Ibm Self-checked single bit change register

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3141962A (en) * 1961-08-07 1964-07-21 Ibm Parity predicting circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3103009A1 (de) * 1980-02-01 1981-12-17 Ampex Corp., 94063 Redwood City, Calif. Anordnung und verfahren zur feststellung von genauigkeisfehlern in mehrbit-datenwoertern

Also Published As

Publication number Publication date
GB1473961A (en) 1977-05-18
FR2284152A1 (fr) 1976-04-02
JPS5150626A (de) 1976-05-04
DE2536625C2 (de) 1984-11-22
US3911261A (en) 1975-10-07
IT1040211B (it) 1979-12-20
JPS5330625B2 (de) 1978-08-28
FR2284152B1 (de) 1979-02-02

Similar Documents

Publication Publication Date Title
DE2536625A1 (de) Paritaetspruefschaltung
DE2713253C2 (de)
DE2538651A1 (de) Verfahren und vorrichtung zum testen digitaler schaltungen
DE1181460B (de) Elektronische Zifferrechenmaschine
DE2556556A1 (de) Verfahren und anordnung zur speicherung von informationen ueber den ort eines oder mehrerer fehlerhafter bits in einem einzelne fehler korrigierenden halbleiter-hauptspeicher
DE3201297C2 (de)
DE2722124A1 (de) Anordnung zum feststellen des prioritaetsranges in einem dv-system
DE1424706C3 (de) Suchvorrichtung zum Auffinden von Informationen aus ungeordnet zugefuhrten Informationsfolgen
DE2005806A1 (de) Datenspeicherungs- und Sichtvorrichtung
DE2121330A1 (de) Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile
DE1185404B (de) Fehlerermittlungsanlage
DE1191144B (de) Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes
DE1524534A1 (de) Zahlen-Darstellungsanordnung
DE1197651B (de) Datenverarbeitungssystem
DE2106731A1 (de) Diagnoseeinrichtung fur elektronische Datenverarbeitungsanlagen
DE2161994A1 (de) Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage
DE1240137B (de) Verfahren und Schaltungsanordnung zur Abwicklung von Betriebsvorgaengen in einem eine Vielzahl von Anschlussleitungen umfassenden Vermittlungssystem
DE2543342A1 (de) Schaltungsanordnung und verfahren zur messung der genauigkeit eines zeitmessers
DE2715983C2 (de) Schaltungsanordnung in einem Digitalrechner zur Überwachung und Prüfung des ordnungsgemäßen Betriebs des Digitalrechners
DE2657404B2 (de) Steuerwerk
DE2160697A1 (de) Vorrichtung zur Festlegung eines be stimmten Verzogerungsmtervalls auf das Auftreten eines Start Anzeigesignais hin
DE2842332C3 (de) Verfahren und Schaltungsanordnung zur Festlegung der Dauer der Abgabe eines einem Binärwert entsprechenden Ausgangssignals auf das Auftreten eines Auslöseimpulses hin, insbesondere für Eisenbahn-Signalanlagen
DE2048473C3 (de) Mit einem Hauptdatenrechner verbundener Fehlerdatenrechner geringerer Leistungsfähigkeit
DE1524263B2 (de) Schaltung zum pruefen eines binaerzaehlers
DE2616186C3 (de) Verfahren zur Prüfung des Speicherteiles einer Steuereinrichtung für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage

Legal Events

Date Code Title Description
OD Request for examination
8125 Change of the main classification

Ipc: H03K 13/32

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee