DE2160697A1 - Vorrichtung zur Festlegung eines be stimmten Verzogerungsmtervalls auf das Auftreten eines Start Anzeigesignais hin - Google Patents
Vorrichtung zur Festlegung eines be stimmten Verzogerungsmtervalls auf das Auftreten eines Start Anzeigesignais hinInfo
- Publication number
- DE2160697A1 DE2160697A1 DE19712160697 DE2160697A DE2160697A1 DE 2160697 A1 DE2160697 A1 DE 2160697A1 DE 19712160697 DE19712160697 DE 19712160697 DE 2160697 A DE2160697 A DE 2160697A DE 2160697 A1 DE2160697 A1 DE 2160697A1
- Authority
- DE
- Germany
- Prior art keywords
- binary
- signal
- signals
- state
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
Description
Dipl.-lng. Heinz Bardehle
Mönchen 22, Herrasfr. 15. Tel. 292555
Postanschrift München 26, Postfach 4
'-B Dez. 197!
Mein Zeichen: P 1332 '
Anmelder: - Honeywell Information Systems Inc.
200 Smith Street
• Waltham/MasS0, V. St. A.
• Waltham/MasS0, V. St. A.
Vorrichtung zur Festlegung eines bestimmten Verzögerungsintervalls auf das Auftreten eines Start-Anzeigesignals hin
Die Erfindung bezieht sich auf Zeitsteuervorrichtungen und
insbesondere auf eine Vorrichtung zur Vornahme einer steuerbaren Verzögerung auf das Auftreten eines bestimmten Ereignisses
hin.
In komplizierten Systemen, wie in elektronischen Datenver— ■
arbeitungssystemen, ist es verschiedentlich erforderlich,
eine automatische Steuerung zur Ausführung einer bestimmten Funktion nach einem bestimmten Intervall auf das Auftreten
eines bestimmten Ereignisses hin vorzunehmen. In Datenverarbeitungssystemen
ist bezüglich der Verarbeitung von Signalen, die binäre Digitalsignale darstellen und die durch
die Verwendung von internen Steuersignalen zur Darstellung von Binärzeichen 1 und Binärzeichen 0 entsprechend gesteuert
werden, eine Zeitverzögerung zwischen dem Auftreten des
209825/0811
jeweiligen Ereignisses und der Auslösung des Auftretens
der entsprechenden Funktion erforderlich. Diese Zeitverzögerung ist bisher häufig durch Verwendung einer monostabilen
Kippschaltung eingeführt worden. Die monostabile Kippschaltung ist eine Schaltung, die normalerweise in einem
stabilen Zustand arbeitet, die jedoch imstande ist, für eine bestimmte Zeitspanne auf die Zuführung eines Triggersignals
hin in einem instabilen Zustand zu arbeiten. Das Triggersignal, bei dem es sich um ein einem Binärzeichen 1 entsprechendes
steuersignal handeln kann, ist ein. Start-Anaeigesignal,
welches das Auftreten des Ereignisses anzeigt, von dem aus das Verzögerungsintervall zu laufen hat. Auf die
Rückführung der monostabilen Kippschaltung in ihren stabilen Zustand wird ein entsprechendes Steuersignal erzeugt, welches
dazu herangezogen wird, die spezielle Punktion auszulösen.
Die Dauer, während der die monostabile Kippschaltung in ihrem instabilen Zustand arbeitet bzw. verweilt und die das erforderliche
Verzögerungsintervall darstellt, hängt jedoch hauptsächlich von den Schaltungsparametern und den Spannungspegeln
ab, weshalb eine solche Schaltung für viele Anwendungsfälle nicht genau genug arbeitet.
Wenn präzise und genau arbeitende Zeitverzögerungen bisher erforderlich waren, sind Binärzähler verwendet worden. Ein
Binärzähler wird dazu benutzt, die Aufnahme von Impulsen in einem genau gesteuerten Impulszug zu zählen und aufzuzeichnen.
In einem derartigen Impulszug bzw. in einer solchen Impulsfolge wird die Frequenz der Impulse durch eine Hauptsystemtakteinrichtung
sorgfältig und genau gesteuert. Auf das Auftreten des bestimmten Ereignisses hin wird der Zähler
in den Stand versetzt, die Anzahl der von der Impulsfolge her aufgenommenen Impulse zu zählen und aufzuzeichnen. Wenn
209825/0811
der Zähler eine bestimmte Zahlersteilung erreicht hat oder
•wenn ein Überlauf auftritt, wird ein steuersignal abgegeben, mit
dessen Hilfe die spezielle Funktion ausgelöst wird. Ein derartiger Zähler enthält jedoch komplizierte binäre Verknüpfungsschaltungen
für seinen Betrieb, weshalb er relativ teuer ist. Bei dem Systembetrieb, bei dem der Zähler ständig
bereitstehen muß, um zu irgendeinem Augenblick das erforderliche Verzögerungsinterval1 auszulösen,' ist die teure
Vorrichtung, die lediglich selten benutzt wird, bei den bisher bekannten Anordnungen nicht wirtschaftlich ausgenutzt.
Der Erfindung liegt demgemäß die Aufgabe zu Grunde, einen Weg zu zeigen, wie eine genau arbeitende und billige Zeitsteuervorrichtung
geschaffen werden kann.
Gelöst wird die vorstehend aufgezeigte Aufgabe durch die
im Patentanspruch 1 angegebene Erfindung.
Gemäß der Erfindung ist eine Vorrichtung geschaffen, die
auf das Auftreten eines Start-Anzeigesignals hin eine Größe
während eines bestimmten Intervalls liefert und die mit einem System verwendet wird, welches das Start-Anzeigesignal und
eine Vielzahl von Steuersignalen erzeugt, deren Zustand sich zyklisch ändert. Die erfindungsgemäße Vorrichtung ist dadurch
gekennzeichnet, daß ein Speicher für die Aufnahme einer
Vielzahl von an Eingangsklemmen auftretenden Eingangssignalen,
zur Speicherung einer Darstellung des Zustands der Vielzahl aufgenommener Signale und zur Abgabe einer Reihe von Ausgangssignalen
mit einem Zustand entsprechend dem der Darstellung vorgesehen ist, daß selektive Übertragungseinrichtungen
vorgesehen sind, die mit einer Eingangssteuerklemme
das Start—Anzeigesignal aufzunehmen vermögen und die so geschaltet
sind, daß sie die Vielzahl von Steuersignalen aufnehmen und auf das Auftreten des Start-Anzeigesignals hin die
2098 25/0811
betreffenden aufgenommenen Steuersignale zu den Eingangsklemmen des Speichers hin zu übertragen gestatten, und
daß ein Vergleicher vorgesehen ist, der die Vielzahl von Steuersignalen aufzunehmen vermag und der von dem betreffenden
Speicher her die Reihe von Ausgangssignalen aufnimmt; der betreffende Vergleicher vergleicht dabei den Zustand der
Vielzahl von Steuersignalen mit dem Zustand der Reihe der Ausgangssignale, und außerdem gibt er ein End-Anzeigesignal
von seinem Ausgang ab, wenn die beiden miteinander verglichenen Zustände einer bestimmten Beziehung genügen.
Gemäß einer Ausführungsform der Erfindung ist eine Vorrichtung
geschaffen, die mit irgendeiner Gruppe von zeitlich genau abgestimmten binären Steuersignalen zusammenwirkt,
die in einem Datenverarbeitungssystem verwendet werden. Diese Vorrichtung ist dabei dazu vorgesehen, daß sich der Zustand
derartiger Steuersignale zyklisch ändert, und ferner dient die betreffende Vorrichtung dazu, daß der Zustand zumindest
einerUnterreihe derartiger Steuersignale sich in Intervallen
wiederholt, die nahezu gleich dem gewünschten Verzögerungsintervall sind. Ein Register mit einer binären Speicherzelle
für jedes Signal der binären Steuersignalgruppe ist so geschaltet, daß es selektiv die betreffende Signalgruppe aufnimmt
und eine binäre Darstellung des jeweils aufgenommenen Signals in einer entsprechenden Zelle der betreffenden Zellen
speichert. Jede Zelle gibt ein Ausgangssignal ab, welches der binären Darstellung des in ihr gespeicherten Inhalts entspricht.
Durch ein steuerbares Gatter wird die Gruppe der
binären Steuersignale von dem Datenverarbeiturigssystem her
aufgenommen, wobei derartige Signale selektiv dem Register
zugeführt werden, und zwar auf die Zuführung eines signals, welches das Auftreten des Ereignisses anzeigt, von dem aus
ein Verzögerungsintervall abzumessen ist bzw. zu laufen hat.
209 8 25 / 081 1.
Ein Vergleicher nimmt dabei sowohl die Gruppe der von
dem Register her gelieferten Ausgangssignale als auch die
zuvor erwähnte Gruppe von binären Steuersignalen auf, die von dem Datenverarbeitungssystem geliefert werden. Der be-· '
treffende Vergleicher vergleicht den Zustand der aufge- . nommenen Steuersignale der betreffenden Gruppe von binären
Steuersignalen mit dem Zustand der von dem Register her
abgegebenen Gruppe von Ausgangssignalen; er erzeugt ein
End-Anzeigesignal an einer Ausgangsklemme , wenn die beiden Zustände der miteinander verglichenen Signale gleich sind.
Das betreffende End-Anzeigesignal zeigt an, daß der Zustand
der zu der Gruppe von binären Steuersignalen gehörenden
Signale sich während einer vollständigen Periode, bzw. während eines vollständigen Zyklus seit demJAugenblick weiter entwickelt
hat, zu dem die betreffenden Steuersignale in das Register eingeführt worden waren. Das betreffende End-Anzeigesignal
wird dann an eine Stelle abgegeben, ,an der es die Ausführung der bezeichneten Funktion auszulösen vermag.
Durch Verwendung eines billigen Speichers, wie eines
gisters, der mit Signalen zusammenwirkt, die in einem Datenverarbeitungssystem verfügbar sind, ergibt sich durch
dieses Verfahren demgemäß eine genaue und billige Vorrichtung, die auf das Auftreten eines bestimmten Ereignisses
hin eine während eines bestimmten Intervalls auftretende
Größe zu erzeugen gestattet.
An Hand von Zeichnungen wird die Erfindung nachstehend an
einem Ausführungsbeispiel näher erläutert.
Fig. 1 zeigt in einem Blockdiagramm eine Zeitsteuervorrichtung gemäß der Erfindung.
Fig. 2 zeigt in einer Tabelle verschiedene binäre Zustände,
mit denen zu einer Gruppe von binären Steuersignalen
20982 570811
gehörende Steuersignale auftreten und der Vorrichtung gemäß Fig. 1 zugeführt werden,
Fig. 3 veranschaulicht in einem Impulsdiagramm den Verlauf von bedeutsamen Impulsen bzw. Signalen in der Vorrichtung
gemäß Fig, 1.
Die in Fig. 1 dargestellte Zeitsteuervorrichtung ist imstande,
auf die Erzeugung von Start-Anzeigesignal en hin, die das Auftreten
entsprechender Ereignisse anzeigen, ein genaues und präzises Verzögerungsintervall bereitzustellen. Die Zeitsteuervorrichtung
bewirkt automatisch die Steuerung der Ausführung einer bestimmten Funktion in einem bestimmten
Intervall nach Aufnahme des Start-Anzeigesignals, und zwar nach Abgabe eines End-Anzeigesignals unmittelbar nach Abschluß
des bestimmten Intervalls. Die Vorrichtung gemäß Fig. 1 und das Datenverarbeitungssystem, mit dem zusammen
die betreffende Vorrichtung arbeitet, verarbeiten im Binärcode auftretende Informationen. Im Binärcode ist jedes
Informationselement durch eine oder mehrere Binärziffern
dargestellt, die zuweilen als Bits bezeichnet werden. Die Binärziffern treten jeweils als Binärzeichen 1 oder Binärzeichen
0 auf. Bei der vorliegenden Ausführungsform der Erfindung ist das Binärzeichen 1 durch ein elektrisches
Signal von etwa +5 V dargestellt, und das Binärzeichen O
ist durch ein elektrisches Signal mit etwa O V dargestellt.
Das binäre elektrische Signal und die entsprechenden Leitungen, auf denen derartige Signale auftreten, sind in dem
System, von dem die in Fig. 1 dargestellte Vorrichtung einen Teil bildet, jeweils durch einen eindeutigen, sechs Zeichen
umfassenden Ausdruck bezeichnet. Das letzte Zeichen des jeweiligen Ausdrucks stellt die binäre Wertigkeit des
Signals dar. Wenn das Signal das Vorhandensein eines Zustands
209825/081 1
anzuzeigen hat, wie die Operation eines Verstärkers bei der Abgabe eines Ausgangssignals oder die Operation
einer monostabilen Kippschaltung in ihren instabilen Zustand, so ist das letzte Zeichen jeweils eine 1· Wenn dann
der dargestellte Zustand vorhanden ist, tritt ein derartiges Signal mit einem Pegel von +5 V auf; ist der betreffende
Zustand nicht vorhanden, so tritt ein Pegel von O Volt auf. Wenn demgegenüber das Signal das Fehlen eines Zustands
darzustellen hat, ist das letzte Zeichen in dem jeweiligen Ausdruck eine Null. Ist dieser Zustand dann nicht vorhanden,
so tritt das entsprechende Signal mit einem Pegel von +5 V auf; ist der betreffende Zustand jedoch vorhanden, so tritt
das betreffende Signal mit einem Pegel von Null Volt auf.
Zur Vereinfachung der folgenden Beschreibung werden jeweils lediglich die letzten vier Zeichen eines Signalausdrucks
verwendet werden.
Die in Fig. 1 dargestellte Zeitsteuervorrichtung enthält
einen Speicher zur Aufnahme einer Vielzahl von Eingangssignalen an einer Eingangsklemme. Ferner dient der Speicher
dazu, eine Darstellung des Zustands der Vielzahl aufgenommener Eingangssignale zu speichern und eine Reihe von
Ausgangssignalen mit einem Zustand abzugeben, der dem der
gespeicherten Darstellung entspricht. Ein derartiger Speicher kann z.B. ein Register 10 sein.
Das Register 10 enthält eine Vielzahl von binären Speicherzellen
12, 13, 14 und 15. Jede derartige Zelle ist imstande,
ein signal aufzunehmen, das kennzeichnend ist für eine binäre Ziffer. Außerdem ist jede derartige Zelle imstande, eine
Darstellung des Binärverts des empfangenen Signals zu speichern und ein binäres Ausgangssignal abzugeben, welches
209 8 25/0.81 1
der jeweils gespeicherten binären Darstellung entspricht.
Demgemäß ist die Zelle 12 imstande, ein Signal aufzunehmen,
das kennzeichnend ist für eine auf einer Eingangsleitung
auftretende binäre Ziffer, eine Darstellung des Binärwerts des auf der Leitung 20 auftretenden Signals zu speichern
und ein binäres Ausgangssignal auf der Ausgangsleitung 26
abzugeben, welches der in der Zelle 12 gespeicherten binären
Darstellung entspricht. In entsprechender Weise nehmen die Zellen 13, 14 und 15 binäre Signale auf den entsprechenden
) Eingangsleitungen 21, 22 bzw. 23 auf, speichern entsprechende
Darstellungen des Binärwerts derjjeweils empfangenen Signale
und geben jeweils binäre Ausgangssignale auf entsprechenden Ausgangsleitungen 27, 28 bzw. 29 ab, und zwar entsprechend
den gespeicherten Binärwerten.
Jede Zelle der Zellen 12 bis 15 kann eine bistabile Einrichtung,
wie ein Flipflop, sein. Ein Flipflop bewirkt eine Kurzzeitspeicherung einer binären Informationsziffer auf
eine Kurzzeitspeicherung einer binären Steuerziffer hin. Zwei von dem Flipflop abgegebene Ausgangssignale dienen
dazu, den Typ der jeweiligen Binärziffer anzuzeigen, die . gerade gespeichert worden ist. Das Flipflop ist eine Schaltung,
* die imstande ist, in einem von zwei stabilen Zuständen zu
arbeiten und von dem Zustand, in dem sie arbeitet, auf die Zuführung eines entsprechenden Triggersignals hin in den
anderen Zustand zu wechseln. Der eine .Betriebszustand des Flipflpps ist kennzeichnend für eine binäre 1 (1-Zustand),
und der andere Zustand ist kennzeichnend für eine binäre
(O-Zustand).
Bei der vorliegenden Ausführungsform der Erfindung weist jede Zelle der Zellen 12 bis 15 die Form einer bistabilen
209825/0811
Einrichtung auf, die eine binäre 1 dadurch speichert,
daß sie ein binäres 1-Signal vom Ausgang zurück zum Eingang
umlaufen läßt. Wenn kein Signal in der Zelle umläuft, wird
die Zelle als eine binäre O speichernde Zelle betrachtet.
Eine derartige bistabile Einrichtung ist z.B„ in der
US-PS 3 323 110 angegeben. Jede Zelle der Zellen 12 bis
weist eine einzelne Eingangsleitung und zwei Ausgangsleitungen
auf. Eine Ausgangsleitung jeder Zelle ist als 1-Ausgangsleitung bezeichnet und mit einem Bezugszeichen aus den
Bezugszeichen 26 bis 29 versehen. Über die jeweilige 1-Ausgangsleitung
wird ein binäres 1-signal abgegeben, wenn die entsprechende Zelle eine Darstellung einer binären 1 speichert,
Demgegenüber wird ein binäres O-Signal abgegeben, wenn eine
Darstellung entsprechend einer binären O gespeichert ist.
Die Ausgangsleitungen ,31, 32, 33 und 34 sind als O-Ausgangsleitungen
bezeichnet; sie führeifjeweiXs ein binäres 1-Ausgangssignal,
wenn die entsprechende Zelle eine binäre O speichert; demgegenüber führen sie ein binäres O-Ausgangssignal,
wenn in der betreffenden Zelle eine binäre 1 gespeichert ist.
Die Zellen 12, 13, 14 und 15 sind in Fig. 1 durch die Ausdrücke
APDB4, APDB3, APDB2 bzw. APDB1 bezeichnet. In entsprechender Weise ist z.B. das von der 1-Ausgangsleitung
der APDB4-Zelle abgegebene Signal als DP41-Signal bezeichnet, und das von der O-Ausgangsleitung dieser Zelle abgegebene
Signal ist als DB40-Signal bezeichnet. Die auf den 1- und O-Ausgangsleitungen der Zellen APDB3, APDB2 und APDB1 abgegebenen Signale sind in entsprechender Weise bezeichnet.
Neben den betrachteten Einrichtungen ist eine selektiv wirkende übertragungseinrichtung vorgesehen, die mit 'einer
209825/081 1
Eingaisgss teuer klemme ein Start-Anzeigesignal aufzunehmen
vermag, welches den Augenblick des Auftretens eines bestimmten Ereignisses anzeigt. Eine derartige Übertragungseinrichtung
ist ferner so geschaltet, daß sie eine Gruppe von zeitlich genau gesteuerten binären Steuersignalen aufnimmt,
die in dem zugehörigen Datenverarbeitungssystem verwendet werden, und/sie diese Steuersignale auf das Auftreten
des Start-Anzeigesignals hin zu dem Register 10 hin überträgt.
Die von der Vorrichtung gemäß Fig. 1 verwendete Gruppe der binären Steuersignale weist einen Summenzustand auf, der
sich zyklisch ändert und in einem Intervall wiederholt, welches nahezu gleich dem erforderlichen Verzögerungsintervall der Zeitsteuervorrichtfüng ist. Eine selektiv
wirkende Übertragungseinrichtung kann z.B. eine Gatteranordnung 40 sein.
Die Gatteranordnung 40 enthält eine Vielzahl von jeweils
zwei Eingänge aufweisenden UND-Gliedern 41, 42, 43 und 44.
Ein Eingang jedes UND-Gliedes der UND-Glieder 41 bis 44 ist
mit einer Leitung 45 verbunden, das ist die Eingangssteuerklemme der Gatteranordnung 40 für die Aufnahme des Start-Anzeigesignals.
Die anderen Eingangsleitungen 46, 47, 48 und 49 der betreffenden UND-Glieder 41 bis 44 sind so geschaltet,
daß sie die zyklisch wiederholt auftretenden binären Steuersignale aufnehmen, die in dem zugehörigen
Datenverarbeitungssystem verwendet werden. Jedes UND-Glied
der UND-Glieder 41 bis 44 ist so geschaltet, daß es das jeweils erzeugte Ausgangssignal an ein entsprechendes
ODER-Glied der ODER-Glieder 51, 52, 53 bzw. 54 abgibt.
Die Gatteranordnung 40 enthält ferner eine Vielzahl zusätzlicher UND-Glieder 56, 57, 58 und 59 mit jeweils zwei
Eingängen. Eine Bingangsleitung jedes UND-Gliedes der UND-
2 09 8 25/0811
Glieder 56 bis 59 ist mit der entsprechenden 1-Ausgangsleitung
der Zellen 12 bis 15 verbunden; auf diese Weise ist der Umlaufweg geschaffen, der für die Speicherung einer
binären 1 in derartigen Zellen erforderlich ist. Die andere Eingangsleitung jedes UND-Gliedes der UND-Glieder 56 bis
ist mit einer Eingangsleitung 60 verbunden, die für die Aufnahme eines signals dient, welches die Zellen 12 bis 15 in
den Stand versetzt, eine binäre 1 zu speichern. Jedes UND-.
Glied der UND-Glieder 56 bis 59 ist so geschaltet, daß es ein erzeugtes Ausgangssignal an ein entsprechendes ODER-Glied
der ODER-Glieder 51 bis 54 abzugeben vermag. Das von dem jeweiligen ODER-Glied der ODER-Glieder 51 bis 54 abgegebene
Ausgangssignal wird über eine entsprechende Leitung der Leitungen 20 bis 23 an eine entsprechende Zelle
der Zellen 12 bis 15 abgegeben.
Das jeweilige UND-Glied führt auf ihm zugeführte binäre
1-Signale hin die Verknüpfungsoperation der Konjunktion
aus. Da in der vorliegenden Vorrichtung die binäre 1 durch ein positives Signal dargestellt ist, erzeugt das jeweilige
UND-Glied ein für eine binäre 1 kennzeichnendes positives
Ausgangssignal, wenn und nur wenn sämtliche ihm zugeführten Eingangssignale positiv sind und jeweils eine binäre 1 kennzeichnen.
So stellt z.B. das in Fig. 1 mit 41 bezeichnete Symbol ein zwei Eingänge aufweisendes UND-Glied dar. Ein
derartiges UND-Glied gibt ein binäres 1-Ausgangssignal auf
seiner Ausgangsleitung nur dann ab, wenn die beiden auf den Eingangsleitungen 45 und 46 zugeführten Eingangssignale
jeweils kennzeichnend sind für eine binäre 1.
Die verwendeten ODER-Glieder führen jeweils die Verknüpfungsoperation "inklusiv oder" auf ihnen zugeführte
209825/081 1
binäre 1-Signale hin.aus· Da in der vorliegenden Vorrichtung
die binäre 1 durch ein positives Signal dargestellt ist, erzeugt das jeweilge ODER-Glied ein positives Ausgangssignal
zur Kennzeichnung einer binären 1 dann, wenn eines oder mehrere der ihm zugeführten Eingangssignale positiv
sind und eine binäre 1 kennzeichnen,, So ist z.B. das in Figo1
mit 51 bezeichnete Symbol kennzeichnend für ein zwei Eingänge aufweisendes ODER-Glied. Ein derartiges ODER-Glied gibt
auf der Leitung 20 ein binäres 1-Ausgangssignal dann ab,
wenn irgendeines oder beide, der ihm von den UND-Gliedern
und 56 her zugeführten Eingangssignale kennzeichnend sind für binäre 1-Signale*
Ein Verstärker 62, der als APDBS-Verstärker bezeichnet ist,
spricht auf ein Steuersignal von dem zugehörigen Datenverarbeitungssystem an, und zwar zum Zeitpunkt des Auftretens
eines bestimmten Ereignisses, um über die Leitung 45 das Start-Anzeigesignal abzugeben. Dieses Signal ist hier durch
einen Impuls kurzer Dauer gebildet. Eine Gruppe von vier, in dem Datenverarbeitungssystem benutzten binären Steuersignal
wird den Eingangsleitungen 46 bis 49 zugeführt. Diese
Gruppe der binären Steuersignale weist einen Summenzustand
w auf, der sich zyklisch ändert. Der Zustand zumindest einer
Unterreihe der betreffenden Gruppe von Steuersignalen wiederholt sich dabei in einem Intervall, das nahezu gleich dem
erforderlichen Verzögerungsintervall ist. Die Signale dieser Gruppe sind als S2A1-, FBA1-, FB21- bzw. FB11-Signale bezeichnet.
Auf das Auftreten des als DBS1-Signal bezeichneten Start-Anzeigesignals
auf der Leitung 45 hin überträgt jedes UND-Glied
der UND-Glieder 4I bis 44, das an der entsprechenden
einen Leitung der Leitungen 46 bis 49 ein binäres 1-steuer-
209825/081 1
signal aufnimmt, ein binäres 1-signal über ein entsprechendes
ODER-Glied der ODER-Glieder 51 bis 54 zu jeweils einer
Zelle der Zellen 12 bis 15 hin. Dadurch wird in die betreffenden
Zellen eine binäre 1 eingeführt. Über die Leitung 60 wird der einen Eingangsleitung der UND-Glieder
bis 59 jeweils ein Speicherfreigabesignal, nämlich das CE51-Signal, zugeführt* Wenn das Speicherfreigabesignal
eine binäre 1 ist, ist jedes UND-Glied der UNDJ-Glieder
bis 59 übertragungsfähig, wodurch das binäre 1-Ausgangssignal
der entsprechenden Zelle der Zellen 12 bis 15 umläuft.
Auf diese Weise ist die Speicherung einer binären 1 in derartigen Zellen ermöglicht. Wenn das Speicherfreigabesignal in eine binäre 0 umkehrt, ist der Signalumlauf durch
die UND-Glieder 56 bis 59 gesperrt, wodurch die Zellen 12 . ■_
bis 15 jeweils zurückgesetzt werden und damit eine binäre
speichern. Das Register 10 wird dadurch gelöscht.
Die Zeitsteuervorrichtung enthält ferner einen Vergleicher 65, der so geschaltet ist, daß er das von dem Datenverarbeitungssystem abgegebene zyklische Steuersignal und die Reihe der
von dem Register 10 abgegebenen Ausgangssignale aufnimmt. Der Vergleicher 65 vergleicht den Zustand der Gruppe von
Steuersignalen mit dem Zustand der Reihe der Register—Aus—
gangssignale. Wenn die beiden verglichenen Zustände einer,
bestimmten Beziehung genügen, gibt der Vergleicher 65 ein., binäres 1-Ausgangssignal ab, welches einen erfolgreichen
Vergleich anzeigt. Dadurch wird das Ende des erforderlichen Verzögerungsintervalls angezeigt, und außerdem wird die
Ausführung einer genau festgelegten Funktion ausgelöst. Bei der dargestellten Ausführungsform tritt ein erfolgreicher
Vergleich dann auf, wenn die beiden miteinander
verglichenen Zustände gleich sind. Der Vergleicher 65 weist
ferner die Eigenschaft auf, selektiv den Zustand einer. , _v~
209825/081 1
Unterreiche von der Steuersignale mit «lern Zustand einer
Unterreihe der Ausgangssignale des Registers 10 zu vergleichen. -."■■""
Der Vergleicher 65 enthält eine Vielzahl von jeweils zwei
Eingänge aufweisenden UNI>-Gliedern 67, 68, 69» 70, 71, 72,
73 und 74. Eine Eingangsleitung jedes UMD-Sliedes der UND-Glieder
67 bis 74 ist mit einer Ausgangsleitang einer der Zellen 12 bis 15 verbunden. Die andere Eiftgaiagsleitung jedes
UND-Gliedes der UND-Glieder 67 bis 74 dient dazu, ein Steuersignal mit umgekehrtem binären Vorzeidhera bezogen auf das
von der entsprechenden binären Zelle her aufgenommene binäre
Zeichen aufzunehmen. So ist z.B. das UlNiDwGlied (67 mit der
00-Ausgangsleitung der APDB4-Zelle verbunden, wodurch es
das von der betreffenden Zelle abgegebene BB40-Aiasgangssignal
aufnimmt. Außerdem ist das betreffende WMD-Glied 67
so geschaltet, daß es das S2A1-Steuersignal aufnimmt» dessen
Zustand in der APDB4-Zelle gespeichert ist, und zwar zum Zeitpunkt des Auftretens des Start-Änzeigesignals.
Demgegenüber ist das UND-Glied 68 mit der 1—Ausgangsleitung
der APDB4-Zelle verbunden; es nimmt das SSAO-Signal
auf. Das S2A0-Signal stellt die binäre.Unlceshrung des S2A1-Signals
dar; es ist eine binäre 0, wenn das S2Ä1—Signal
eine binäre 1 ist, und umgekehrt.
Der Vergleicher 65 enthält ferner ein zusätzliches UND-Glied
76. Jedes der UND-Glieder 67 bis 72 uad 76 ist 'so
geschaltet, daß es das jeweils erzeugte Amsgaiagssignal an
ein ODER-Glied 78 abgibt; die UND-Glieder 73 und 74 sind
so geschaltet, daß sie ihre Ausgangssigaaale an ein ODER-Glied
79 abgeben. .
20 9825/0811
Der Vergleicher 65 enthält ferner zwei Verstärker 80 und 81, zwei UND-Glieder 84 und 86, ein ODER-Glied 85 -und
einen invertierenden Verstärker 87· Das von dem ODER-Glied abgegebene Ausgangssignal wird dem Verstärker 80 zugeführt,
und das von dem ODER-Glied 79 abgegebene Ausgangssignal wird dem Verstärker 81 zugeführt. Das von dem Verstärker 81 abgegebene
Ausgangssignal wird dem UND-Glied 76 zugeführt.
Das von dem Verstärker 80 abgegebene Ausgangssignal wird
dem einen Eingang des zwei Eingänge aufweisenden UND-Gliedes zugeführt. Der andere Eingang des UND-Gliedes 84 dient zur
Aufnahme des BOO1-Steuersignals. Das von dem UND-Glied 84
abgegebene Ausgangssignal wird dem ODER-Glied 85 zugeführt.
Das UND-Glied 86 dient zur Aufnahme des PFFO-Steuersignals;
es gibt sein Ausgangssignal an das ODER-Glied 85 ab. Das PFFO-Signal, das normalerweise kennzeichnend ist für eine
binäre O, ermöglicht der Zeitsteuervorrichtung, Ausg^ags—
signale abzugeben. Das BOOT-Signal, das normalerweise kennzeichnend ist für eine binäre 1, setzt die Zeitsteuervorrichtung
in den Stand, Verzögerungsintervallschritte bzw. Verzogerungsintervalle bereitzustellen. Das von der Zeitsteuervorrichtung
jeweils abgemessene Verzögerungsintervall kann jedoch vorzeitig beendet werden, um nämlich bestimmte
Operationen in dem Datenverarbeitungssystem zu beschleunigen.
In derartigen Fällen wird das EQ01-Signal eine binäre 0,
•und das Zeitsteuereinrichtungs-Verzögerungsintervall ist ;
beendet. > " ■
Das von dem ODER-Glied 85 abgegebene Ausgahgssignal wird
dem invertierenden Verstärker 87 zugeführt. Der Verstärker
invertiert die Eingangssignale und liefert ein Ausgangssignal, welches die binäre Umkehrung des von ihm jeweils
209825/0811
empfangenen Eingangssignals ist. Das von dem Verstärker 87
abgegebene Ausgangssignal stellt das Ausgangssignal des Vergleichers 65 dar. Im Normalbetrieb gibt der Vergleicher
ein binäres 1-Ausgangssignal ab, wenn der Zustand der Gruppe
der vier binären Steuersignale, das sind die Signale S2A1,
FBA1, FB21 und FB11, gleich dem Zustand der Reihe der in
den Zellen 12 bis 15 gespeicherten binären Darstellungen wird. Auf Grund der durch den invertierenden Verstärker 87
ausgeführten Invertierungs-Verknüpfungsfunktion wird die Vergleichsfunktion durch die Abgabe von verknüpfungsmäßig inversen
Signalpaaren an die UND-Glieder 67 bis 74 ausgeführt.
Der Normalbetrieb des Vergleichers 65 erfolgt dann>
wenn der Zustand sämtlicher vier Steuersignale mit dem Zustand von sämtlichen in den Zellen 12 bis 15 gespeicherten vier binären
Darstellungen verglichen wird. Es wird jedoch als im Rahmen der Erfindung liegend betrachtet» selektiv den Vergleicher
so zu steuern, daß der Inhalt einer Zelle der betreffenden
Zellen stets als mit dem entsprechenden Steuersignal übefeinstimmend
simuliert ist* In diesem Fall spricht dann der
"Vergleicher 65 nicht auf den Inhalt von solchen Zellen bei
der Ausführung einer Vergleichsoperation an* Stattdessen gibt der Verstärker 87 ein binäres 1«Ausgangssignal ab t wodurch
ein erfolgreicher Vergleich angezeigt wird, wenn der zustand der in/ubrigen drei Zellen gespeicherten Darstellungen der
gleiche ist wie der zustand def Unterreihe der* drei entsprechenden
Steuersignale. Bei dieser selektiven Betriebsweise wird durch die Zeitsteuervöfrichtung gemäß Fig. 1 ein
kürzeres Verzögeiungsintervall abgemessen«
Eine Möglichkeit zur Realisierung dieser selektiven Betriebsweise
besteht darin, zwei jeweils drei Eingänge aufweisende
209825/0811
UND-Glieder für die Aufnahme der Ausgangssignale einer
der Zellen 12 bis 15 und der entsprechenden binären Steuersignale
zu verwenden. Ein steuerbares Binärsignal wird dem dritten Eingang der beiden UND-Glieder zugeführt. Wenn dieses
steuerbare Binärsignal eine binäre 1 ist, sind sämtliche vier Steuersignale und die betreffenden Zellen bezüglich der Vergleichsfunktion
wirksam; wenn das steuerbare Signal jedoch eine binäre 0 kennzeichnet, spricht der Vergleicher 65 nicht
auf den Inhalt der umfaßten Zelle'an. So können z.B. anstelle
der zwei Eingänge aufweisenden UND-Glieder 67 und 68 zwei drei Eingänge aufweisende UND-Glieder so geschaltet sein, daß
sie die Ausgangssignale der Zelle 12, das binäre Steuersignal
S2A1 und dessen binäre Umkehrung, das ist das S2A0-Signal, sowie das steuerbare Binärsignal aufnehmen. Wenn in diesem
Fall das steuerbare BinärsignaJL eine binäre 0 ist, vergleicht der Vergleicher 65 nur den Zustand der Unterreihe der
FBA1-, FB21- und FB11-Steuersignale mit dem Zustand der
in den Zellen 13, 14 und 15 gespeicherten binären Darstellungen.
Das von dem invertierenden Verstärker 87 abgegebene Ver—
gleicherausgangssignal wird dem einen Eingang eines zwei Eingänge aufweisenden UND-Gliedes 90 zugeführt« Mit dem
anderen Eingang nimmt das UND-Glied 90 einen Taktimpuls PT81 von sehr kurzer Dauer auf. Dieser Impuls bestimmt den genauen
Zeitpunkt, zu dem die Schaltungsanordnung gemäß Fig. 1 das End-Anzeigesignal abzugeben hat. Das Ausgangssignal des
UND-Gliedes 90 wird einem ODER-Glied 91 zugeführt. Ein zweites
zwei Eingänge aufweisendes UND-Glied 92 ist ebenfalls mit dem ODER-Glied 91 verbunden. Eine durch den Ausdruck APDBT
bezeichnete binäre Speicherzelle 93 nimmt das von dem ODER-Glied 91 abgegebene Ausgangssignal auf, und zwar für die
Speicherung einer Darstellung des End-Anzeigesignals. Ein
Eingang des UND-Gliedes 92 ist mit der binären 1-Ausgangs-
209825/0811
leitung der Zelle 93 verbunden; auf diese Weise wird ein Umlaufweg für die Speicherung einer binären 1—Darstellung
in der Zelle 93 geschaffen. Der andere Eingang des UND-Gliedes 92 ist so geschaltet, daß er das zuvor erwähnte
CE51-Signal aufnimmt, welches zu diesem Zeitpunkt in der
Schaltung den Umlauf und die Speicherung einer binären 1 in der Zelle 93 ermöglicht. Das von der Zelle 93 an eine Aus—
gangsklemme 95 der Zeitsteuervorrichtung abgegebene DBT1-Ausgangssignal ist das End-Anzeigesignal. Dieses End-Anzeigesignal
kann zur Auslösung der Ausführung einer fest—
* gelegten Funktion herangezogen werden, und zwar eine bestimmte Zeitspanne nach dem Auftreten des bestimmten Ereignisses,
welches durch die Abgabe eines Start-Anzeigesignals auf der Leitung 45 bezeichnet ist.
Im folgenden sei die Arbeitsweise der vorstehend betrachteten Ausführungsform der Erfindung näher erläutert. In der
in Fig. 2 dargestellten Tabelle sind die binären Zustände der Gruppe von vier binären Steuersignalen wiedergegeben,
die von dem Datenverarbeitungssystem geliefert und von der
Zeitsteuervorrichtung gemäß Fig. 1 verwendet werden. Die betreffende Gruppe der dargestellten vier binären Steuersignale
} durchläuft zyklisch zwölf verschiedene Zustände während einer
vollständigen Periode, wobei die betreffenden Steuersignale jeden Zustand während einer Dauer von zwei Mikrosekunden
einnehmen. Dies bedeutet, daß alle 24 Mikrosekunden eine Zustandswiederholung auftritt. Daher kann gemäß der Erfindung
dieses Gruppe der vier Steuersignale zur Bereitstellung eines 24-/U sec-VerzögerungsIntervalls herangezogen
werden.
209825/081 1
Für die Vornahme einer entsprechenden Bezugnahme sind die in Fig. 2 dargestellten zwölf verschiedenen zustände
als Zustand 1 bis Zustand 12 bezeichnet. Der Zustand der
Unterreihe der binären Steuersignale FBAI, FB21 und FB11
wiederholt sich nach jeweils zwölf Mikrosekunden. Die sechs verschiedenen Zustände dieser Unterreihe sind als
Zustände TS1, TS2t TS3, TS1A, TS2A und TS3A bezeichnet.
Demgemäß können die Signale FBA1, FB21 und FB11 gemäß der
Erfindung dazu herangezogen werden, ein 12-yusec-Verzögerungsintervall
bereitzustellen bzw. festzulegen. Dieses kürzere Verzögerungsintervall kann dadurch realisiert werden, daß
das S2AT-Steuersignal und die APDB4-Zellen-Ausgangssignale
aus der Vergleichsfunktion herausgelassen werden, und zwar durch selektive Tastung, die eine Gleichheit bezüglich der
beiden dargestellten Binärwerte simuliert.
In Fig. 3 veranschaulichen die Signalfolgen a, b, c und d die
Entwicklung der binären Steuersignale S2A1» FBAI, FB21
und FB11 in den verschiedenen zuständen gemäß Fig. 2* Zum
Zwecke der vorliegenden Betriebsbeschreibung sei angenommen, daß das bestimmte Ereignis, von dem aus die Zeitsteuervorrichtung ein Verzögerungsintervall abzumessen hat,
während des Zustands 3 der Steuersignale auftritt. Demgemäß wird in dem anfänglichen bzw. frühen Teil der Periode des
Zustands 4 das Speicherfreigabesignal CE51 eine binäre 1
(Signalefolge e), die die Speicherung einer binären 1 in den
Zellen 12 bis 15 ermöglicht. Unmittelbar vor dem Ende des
Zustands 4 wird dann der Start-Anzeigeimpuls DBS1 an die
Leitung 45 abgegeben und den UND-Gliedern 41, 42, 43 und 44
zugeführt (signalfolge f)» Dadurch wird die Übertragung
der Steuersignale S2A1, FBA1, FB21 und FB11 zu den entsprechenden
Zellen 12 bis 15 hin ermöglicht. Demgemäß nimmt
209 825/081 1
die Zelle. 12 eine binäre 1 auf und speichert sie. Bei dieser
binären 1 handelt es sich um den Binärwert des S2A1-Steuersignals im Zustand 4. In entsprechender Weise nimmt die
Zelle 13 eine binäre 1 auf und speichert sie, die Zelle 14 nimmt eine binäre O auf und speichert sie,, und die Zelle 15
nimmt schließlich eine binäre 1 auf und speichert sie. Ausgehend vom Beginn des Zustands 5 speichern somit die Zellen
bis 15 den Binärzustand 1101, wie dies durch die Signalfolgen g, h, i und j gemäß Fig. 3 veranschaulicht ist.
Der Vergleicher 65 vergleicht nunmehr fortwährend den in dem Register 10 gespeicherten bin^ären Zustand mit dem sich
ändernden Zustand der Gruppe der vier binären Steuersignale. Solange die beiden miteinander verglichenen Zustände ungleich
sind, ist das Vergleicherausgangssignal, das ist die Signalfolge
k, des invertierenden Verstärkers 87 stets eine binäre 0»
Sobald jedoch die Steuersignale in den Zustand 4 zurückkehren, ändert sich das Ausgangssignal des invertierenden Verstärkers
zu einer binären 1, wodurch ein erfolgreicher Vergleich angezeigt wird* Demgemäß veranschaulicht die Signalfolge k die
Abgabe eines binären 1-Ausgangssignals während der gesamten
Dauer des zweiten Auftretens des Zustands 4*
Der Taktimpuls ΡΤθΙ, der am Ende der Periode des jeweiligen
Zustands auftritt und der dem üfJD-Glied 90 zugeführt wird,
führt nunmehr zur Abgabe eines Impulses (Signalfolge 1) an die Binärzelle 93, und zwar am Ende des Zustands 4, in
welchem" das UND-Glied 90 durch das binäre 1-Ausgangssignal
des invertierenden Verstärkers 87 freigegeben, d*h. in den übertragungsfähigen Zustand gesteuert ist. Dieser an die
Zelle 93 abgegebene impuls zeigt an, daß der Vergleicher 65 einen erfolgreichen Vergleich zwischen den beiden Binärzu-
209826/0 811
ständen ausgeführt hat, die während der laufenden Zustands-Periode
verglichen werden.
Die Zelle 93, die durch das zuvor erwähnte CESI-Signäl,
das fortwährend als binare 1 auftritt (Signalfolge e), in
den Stand versetzt worden ist, eine binäre 1 zu speichern,
erhält nunmehr eine binäre 1 und.speichert sie, und außerdem
gibt die betreffende Zelle ein entsprechendes binäres T-Ausgangssignal
an der Ausgangsklemme35 ab (Signalfolge m).
Dieses Ausgangssignal stellt das End-Anzeigesignal dar;
es kann dazu herangezogen werden, die Ausführung einer
festgelegten Punktion auszulösen.
Kurz nach der Erzeugung des End-Anzeigesignals wird das
CE51-Speicherfreigabesignal wieder zu einer binären O (Signalfolge e). Dadurch wird der erneute Umlauf von Signalen
in den Zellen 12 bis 15 und 93 verhindert, wodurch das
Register 10 gelöscht wird. Die Zeitsteuervorrichtung wird somit für eine weitere Operation vorbereitet. Es dürfte
einzusehen sein, daß-, obwohl hierüber in den Zeichnungen nichts dargestellt ist, das CE51-Signal auf das Auftreten
irgendeines Signals der Signale der Signalfolgen k, Γ oder m
hin beendet werden kann.
209 8 25/08 11
Claims (4)
- Patentans ρ r ü c h e{ 1 „ !Vorrichtung zur Festlegung eines bestimmten Verzögerungs- ^*"^ Intervalls auf das Auftreten eines Start-Anzeigesignals hin, zur Verwendung in einem System, welches das Start-Anzeigesignal und eine Vielzahl von Steuersignalen erzeugt, deren Zustände sich zyklisch ändern, dadurch gekennzeichnet, daß ein Speicher (10) vorgesehen ist, der eine Vielzahl von EingangsSignalen aufnimmt, eine Darstellung des Zustands der Vielzahl aufgenommener Eingangssignale speichert und eine Reihe von Ausgangssignalen mit einem Zustand speichert, welcher dem der Darstellung entspricht, daß selektive Übertragungseinrichtungen (40) vorgesehen sind, die das Start-Anzeigesignal und die Vielzahl von Steuersignalen aufnehmen, die mit den Eingangsklemmen des Speichers (10) verbunden sind und die die aufgenommenen Steuersignale zu diesen Eingangsklemmen hin auf das Auftreten des Start-Anzeigesignals hin übertragen, und daß ein Vergleicher (65) vorgesehen ist, der die Vielzahl von Steuersignalen aufnimmt und der mit dem Speicher (10) zur Aufnahme der Reihe von Ausgangs-Signalen verbunden ist, wobei der Vergleicher (65) den Zustand der Vielzahl von Steuersignalen mit dem Zustand der Reihe von Ausgangssignalen vergleicht und ein End-Anzeigesignal von einer Ausgangsklemme in dem Fall abgibt, daß die beiden miteinander verglichenen Zustände einer bestimmten Beziehung genügen.
- 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,daß die bestimmte Beziehung durch Gleichheit gegeben ist.
- 3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Vergleicher (65) Einrichtungen zum selektiven Vergleichen des Zustands einer Unterreihe der Vielzahl von Steuersignalen mit dem Zustand einer Unterreihe der Ausgangssignalreihe enthält.20982 5/08 11
- 4. Vorrichtung nach einem der Ansprüche 1 bis 3, für die Verwendung in einer Anlage, die eine Gruppe von Binärsignalen abgibt, wobei der Summenzustand der Binärsignale sich zyklisch ändert, dadurch gekennzeichnet, daß der Speicher (10) durch ein Register'(TO) mit einer Vielzahl von binären Speicherzellen (12,13,14,15) gebildet ist, in denen jeweils eine Darstellung des Binärwerts eines der jeweils aufgenommenen Eingangssignale gespeichert wird,und daß die Übertragungseinrichtungen (40) durch steuerbare Gattereinrichtungen (40) gebildet sindj die auf die Aufnahme von selektiven Steuersignalen an Eingangssteuerklemmen hin die von der genannten Anlage abgegebenen binären Signale aufnehmen und an die Eingänge des Registers (10). zu übertragen gestatten.209825/0811
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US095734A US3921133A (en) | 1970-12-07 | 1970-12-07 | Controllable timing device for signalling the end of an interval |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2160697A1 true DE2160697A1 (de) | 1972-06-15 |
Family
ID=22253348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712160697 Pending DE2160697A1 (de) | 1970-12-07 | 1971-12-07 | Vorrichtung zur Festlegung eines be stimmten Verzogerungsmtervalls auf das Auftreten eines Start Anzeigesignais hin |
Country Status (7)
Country | Link |
---|---|
US (1) | US3921133A (de) |
JP (1) | JPS5517414B1 (de) |
CA (1) | CA953030A (de) |
DE (1) | DE2160697A1 (de) |
FR (1) | FR2117450A5 (de) |
GB (1) | GB1360285A (de) |
NL (1) | NL7115379A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6037477B2 (ja) * | 1976-06-02 | 1985-08-26 | 株式会社日立製作所 | デイスプレイ装置 |
JPS5859430U (ja) * | 1981-10-19 | 1983-04-21 | ヤンマー農機株式会社 | コンバインニオケル刈取部の連結構造 |
US5204283A (en) * | 1986-12-12 | 1993-04-20 | Sharp Kabushiki Kaisha | Method of growth II-VI semiconducting compounds |
US5012435A (en) * | 1988-11-17 | 1991-04-30 | International Business Machines Corporation | Multiple event timer circuit |
JPH0392426A (ja) * | 1989-09-06 | 1991-04-17 | Kubota Corp | 歩行型作業機の伝動構造 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL234515A (de) * | 1957-12-24 | |||
US3187303A (en) * | 1960-03-30 | 1965-06-01 | North American Aviation Inc | Digital peak reader |
US3576533A (en) * | 1966-09-06 | 1971-04-27 | Gen Corp | Comparison of contents of two registers |
US3493929A (en) * | 1966-09-09 | 1970-02-03 | Webb James E | Binary sequence detector |
-
1970
- 1970-12-07 US US095734A patent/US3921133A/en not_active Expired - Lifetime
-
1971
- 1971-11-09 NL NL7115379A patent/NL7115379A/xx unknown
- 1971-11-09 CA CA127,267A patent/CA953030A/en not_active Expired
- 1971-11-11 GB GB5251671A patent/GB1360285A/en not_active Expired
- 1971-12-06 FR FR7143760A patent/FR2117450A5/fr not_active Expired
- 1971-12-07 JP JP9835571A patent/JPS5517414B1/ja active Pending
- 1971-12-07 DE DE19712160697 patent/DE2160697A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
CA953030A (en) | 1974-08-13 |
JPS4712058A (de) | 1972-06-19 |
NL7115379A (de) | 1972-06-09 |
FR2117450A5 (de) | 1972-07-21 |
GB1360285A (en) | 1974-07-17 |
JPS5517414B1 (de) | 1980-05-12 |
US3921133A (en) | 1975-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2538651A1 (de) | Verfahren und vorrichtung zum testen digitaler schaltungen | |
DE2340547B2 (de) | Schaltungsanordnung zum testen logischer schaltungen | |
DE2245360A1 (de) | Pseudo-zufallszahlengenerator fuer datenverarbeitung | |
DE2536625A1 (de) | Paritaetspruefschaltung | |
EP0224707A1 (de) | Schaltungsanordnung zum selbsttätigen Überwachen mehrerer analoger elektrischer Signale | |
EP0201634B1 (de) | Digitaler Wortgenerator zur automatischen Erzeugung periodischer Dauerzeichen aus n-bit-Wörtern aller Wortgewichte und deren Permutationen | |
DE3119650A1 (de) | Funktionsgenerator | |
DE1205133B (de) | Einrichtung zur Verschluesselung einer impulsfoermigen Nachricht | |
DE2160697A1 (de) | Vorrichtung zur Festlegung eines be stimmten Verzogerungsmtervalls auf das Auftreten eines Start Anzeigesignais hin | |
DE2433885A1 (de) | Verfahren und vorrichtung zum synchronisieren eines testinstruments auf ein digitales system | |
DE1119567B (de) | Geraet zur Speicherung von Informationen | |
DE2803424A1 (de) | Detektor-schaltung | |
DE2828285A1 (de) | Verfahren und vorrichtung zur erzeugung und verarbeitung elektrischer impulse | |
DE2524129C3 (de) | Zeitsteuereinheit für die Steuerung logischer Schaltungen | |
DE1215199B (de) | Verfahren zum Pruefen der tatsaechlichen zeitlichen Lage von Impulsen einer Information im Verhaeltnis zur erwarteten Normallage dieser Impulse und Schaltungsanordnung zur Durchfuehrung des Verfahrens | |
DE1186098B (de) | Verfahren und Schaltungsanordnung zur Fehlererkennung fuer in Seriendarstellung uebertragene Impulse | |
DE2744217A1 (de) | Schaltungsanordnung zur erzeugung von impulsen mit weitgehend beliebigen gegenseitigen impulsabstaenden | |
DE2646666A1 (de) | Elektronische uhr | |
DE1299025B (de) | UEberwachungsanordnung fuer einen Umsetzer zwischen Codeuebertragungssystemen mit verschiedener Taktzeit | |
DE1930943C3 (de) | Schaltungsanordnung zum Anschalten von Ein-Ausgabegeräten an einen Rechner | |
DE2241089C3 (de) | Schaltungsanordnung zur Übertragung einer Vielzahl von binär codierten Fernschreibnachrichtensignalen, Dauersignalen und Wählsignalen zwischen Signalsendern und Signalempfängern | |
DE1812984C3 (de) | Streifenleser | |
DE2306993C3 (de) | Verfahren zur Prüfung des ordnungsgemäßen Betriebes eines mehrteiligen Schieberegisters und Anordnung zu seiner Durchführung | |
EP0354477B1 (de) | Verfahren und Anordnung zur Erzeugung von Impulsfolgen für eine Reihe von Signalleitungen | |
DE1069908B (de) |