DE1299025B - UEberwachungsanordnung fuer einen Umsetzer zwischen Codeuebertragungssystemen mit verschiedener Taktzeit - Google Patents

UEberwachungsanordnung fuer einen Umsetzer zwischen Codeuebertragungssystemen mit verschiedener Taktzeit

Info

Publication number
DE1299025B
DE1299025B DEN31627A DEN0031627A DE1299025B DE 1299025 B DE1299025 B DE 1299025B DE N31627 A DEN31627 A DE N31627A DE N0031627 A DEN0031627 A DE N0031627A DE 1299025 B DE1299025 B DE 1299025B
Authority
DE
Germany
Prior art keywords
output
pulse
signals
memory
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DEN31627A
Other languages
English (en)
Inventor
Shigaki Seiichiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE1299025B publication Critical patent/DE1299025B/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1666Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167Error detection by comparing the memory output
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/073Bit stuffing, e.g. PDH
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

  • Die Erfindung betrifft eine überwachungsanordnung für einen Umsetzer zwischen Codeübertragungssystemen mit verschiedener Taktzeit unter Verwendung eines Zwischenspeichers mit mehreren Adreßplätzen, in die die Codesignale unter der Steuerung eines Impulsverteilers der Eingangstaktfrequenz eingeschrieben und aus denen die Codesignale unter der Steuerung eines Impulsverteilers der Ausgangstaktfrequenz als Ausgangssignale ausgelesen werden, wobei ein adressierbarer Prüfspeicher die Ausgangssignale aufnimmt und zum Vergleich mit den Eingangssignalen bereithält.
  • Bereits bei der übertragung von Informationssignalen in einer synchronen Anlage ist nach der USA.-Patentschrift 3 091753 eine überwachungsanordnung vorgesehen, bei der zwischen einer Abgabeschaltung und einer Empfangsschaltung einerseits ein Übertragungsnetzwerk und andererseits für die Rückmeldung ein komplementäres übertragungsnetzwerk angeordnet sind. Durch Vergleich der Rückmeldesignale über das komplementäre übertragungsnetzwerk mit den Sendesignalen kann das Auftreten eines Fehlers bei der Übertragung ermittelt werden. Bei dieser Anordnung erfolgt eine synchrone Weitergabe der Informationssignale durch die übertragungssehaltungen.
  • Es ist weiterhin eine Überwachungsanordnung für die Datenübertragung innerhalb einer asynchronen Anlage aus der deutschen Auslegeschrift 1199 062 bekannt. Dabei werden die übertragenen Informationswerte in der Sendestufe jeweils so lange festgehalten, bis eine Rückmeldung von der Empfangsstation erfolgt ist. Die Sendestufe ist damit jeweils für eine vergleichsweise große Zeitdauer blockiert. Eine solche überwachungsanordnung ist für einen Umsetzer zwischen Codeübertragungssystemen mit verschiedener Taktzeit nicht geeignet, da der Eingang des Umsetzers nicht blockiert werden kann, bis eine Rückmeldung erfolgt und überprüft ist.
  • In »Taschenbuch der Nachrichtenverarbeitung«, 1962, S. 1130 und 1131, ist die Umsetzertechnik für Codeübertragungssysteme mit verschiedener Taktzeit erläutert. Allerdings ist dort über die überwachungstechnik nichts gesagt.
  • Schließlich beschreibt die deutsche Auslegeschrift 1115 484 eine Fehlerprüfeinrichtung für die von einer Eingabevorrichtung in eine Rechenmaschine eingegebenen Informationswörter. Dabei ist ebenfalls eine Rückmeldung aus dem Maschinenspeicher vorgesehen. Wenn auch innerhalb des übertragungsweges von der Paralleldarstellung in die Seriendarstellung übergegangen wird, so erfolgt doch jeweils eine vollständige Rückmeldung und überprüfung eines Datenworts, ehe das nächstfolgende Datenwort verarbeitet werden kann.
  • Die Überwachung der Übertragung von- Codeimpulsen zwischen Systemen mit verschiedener Taktzeit ist deshalb schwierig, weil die Eingangscodeimpulse und die Ausgangscodeimpulse nicht synchron zueinander sind und trotzdem die überwachung den übertragungsbetrieb nicht aufhalten oder verlangsamen soll. Aufgabe der Erfindung ist die Schaffung einer Überwachungsanordnung, die den Betrieb eines Umsetzers der genannten Art kontinuierlich überwacht, ohne die übertragung zu beeinträchtigen.
  • Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß der Ausgangsimpulsverteiler jeweils mit Lese- und Schreibtorschaltungen gleichliegender Adressenplätze des Zwischenspeichers und des Prüfspeichers verbunden ist, wobei die Ausgangsleitung des Umsetzers mit den Schreibtorschaltungen gekoppelt ist, daß der Eingangsimpulsverteiler mit Schreib- und Lesetorschaltungen gleichliegender Adreßplätze in dem Zwischenspeicher und in dem Prüfspeicher verbunden ist und daß die kombinierte Leseleitung des Prüfspeichers in eine Vergleicherschaltung geführt ist, an die andererseits eine Verzögerungsschaltung für die Eingangssignale angekoppelt ist, deren Verzögerungszeit der Abfragedauer des Eingangsimpulsverteilers für einen Adreßzyklus gleich ist.
  • Es hat sich überraschenderweise gezeigt, daß die Ausgangssignale des Umsetzers bei synchronem Einschreiben in einen Prüfspeicher mit der Ausgangstaktfrequenz wieder mit der Eingangstaktfrequenz abgefragt werden können, ohne daß überlappungen oder sonstige Störungen auftreten. Die Abfragesignale weisen gegenüber den Eingangssignalen lediglich eine konstante Zeitverzögerung auf, so daß in einfacher Weise ein Vergleich möglich ist. Die überwachungsanordnung nach der Erfindung arbeitet somit im Durchlaufbetrieb. Es hat sich gezeigt, daß für die Rückumsetzung der Taktfrequenz keine besonderen Synchronisiersignale oder Ausgleichsimpulse erzeugt werden müssen, daß vielmehr bei geeignetem Betrieb des Prüfspeichers die Betriebssignale des Zwischen, Speichers des Umsetzers selbst ausreichend sind.
  • In weiterer Ausbildung der Erfindung ist der Zwischenspeicher als Zeitmultiplexspeicher ausgebildet und dient gleichzeitig als Prüfspeicher. Dies bietet den besonderen Vorteil, daß man für die Überwachung keinen zusätzlichen Prüfspeicher benötigt, womit die Überwachungsanordnung besonders einfach wird.
  • Die im folgenden beschriebenen Ausführungsbeispiele der Erfindung betreffen den Fall, wo die Taktfrequenz des zweiten Übertragungssystems höher als die Taktfrequenz des ersten übertragungssystems ist. In den Zeichnungen sind in F i g. 1 ein Blockschaltbild einer Anordnung zur Überwachung der Codeumsetzung, F i g. 2 Impulsdiagramme zur Erläuterung der Wirkungsweise der Schaltung nach F i g. 1, F i g. 3 ein weiteres Ausführungsbeispiel der Erfindung und F i g. 4 und 5 Impulsdiagramme zur Erläuterung der Wirkungsweise der Schaltung nach F i g. 3 dargestellt.
  • Das Blockschaltbild nach F i g. 1 zeigt einen Umsetzer 1 zur Umsetzung von Signalen eines Übertragungssystems mit niedriger Taktfrequenz in Signale eines Systems mit höherer Taktfrequenz; die Signale werden an einer Eingangsklemme 10 eingespeist und an einer Ausgangsklemme 11 abgenommen. Zur Überwachung der Funktion des Umsetzers 1 dient ein Überwachungsgerät 2. Innerhalb des Umsetzers 1 arbeitet eine Eingangsschaltung 12 mit der Taktfrequenz des Eingangssystems, eine Ausgangsschaltung 13 mit der Taktfrequenz des Ausgangssystems; in einen Speicher 14 werden die Impulse mit der geringen Eingangstaktfrequenz eingeschrieben und aus ihm mit der hohen Ausgangstaktfrequenz ausgelesen.
  • Wenn zur Kopplung zweier Signalübertragungssysteme die Verzögerungszeit größer als eine Impulsdauer sein muß, dann werden die Eingangsimpulse in n Kanäle aufgetrennt, welche jeweils eine Verzögerungszeit bis zum n-fachen der Eingangsimpulsdauer aufweisen, damit alle verzögerten Impulse zusammengesetzt werden können. Das Ausführungsbeispiel der F i g. 1 zeigt eine Schaltung für n = 3. Innerhalb des Zwischenspeichers 14 arbeitet ein Impulsverteiler 21 mit der geringen Taktfrequenz, damit die Eingangssignale auf die Speicherelemente 25 bis 27 verteilt werden und jeweils entsprechend der Öffnung der Torschaltungen 22 bis 24 eingeschrieben werden. Ein weiterer Impulsverteiler 31 arbeitet mit der hohen Taktfrequenz, damit die in den Speicherelementen 25 bis 27 gespeicherten Signale entsprechend der Betätigung der Torschaltungen 28 bis 30 ausgelesen werden.
  • Innerhalb des Überwachungsgeräts 2 steuern andererseits Torschaltungen 35 bis 37, die an den Ausgang des Impulsverteilers 31 angeschlossen sind, die Verteilung und Einschreibung der Ausgangssignale des Umsetzers 1 in Speicherelemente 32 bis 34. Die Torschaltungen 38 bis 40 werden von dem Impulsverteiler 21 gesteuert und dienen zum Auslesen der in den Speicherelementen 32 bis 34 gespeicherten Signale. Eine fest eingestellte Verzögerungsschaltung 42 ist an eine Vergleicherschaltung 43 angeschlossen, in der die Ausgangssignale der Speicherelemente 38 bis 40 mit dem Ausgang der Verzögerungsschaltung 42 verglichen werden; am Ausgang 44 erscheint dann ein entsprechendes Überwachungssignal.
  • F i g. 2 zeigt Impulsdiagramme zur Erläuterung der Arbeitsweise der Schaltung nach F i g. 1. Der Impulszug 51 ist ein Signal des Systems mit niedriger Taktfrequenz; der Ausgangsimpulszug 52 des Impulsverteilers 21 liegt an den Torschaltungen 22 und 38 an, der Impulszug 53 des Impulsverteilers 21 an den Torschaltungen 23 und 39 und der Impulszug 54 des Impulsverteilers 21 an den Torschaltungen 24 und 40. Der Impulszug 55 des Impulsverteilers 31 liegt an den Torschaltungen 28 und 35 an, der Impulszug 56 des Impulsverteilers 31 an den Torschaltungen 29 und 36 und der Impulszug 57 an den Torschaltungen 23 und 37. Die Speicherelemente 25 bis 27 speichern jeweils die Speichersignale 58 bis 60. Die Ausgangsschaltung 13 führt den Impulszug 61 mit hoher Taktfrequenz, der gleichzeitig das Ausgangssignal des Umsetzers 1 darstellt. Die Speicherelemente 32 bis 34 speichern jeweils die Signale 62 bis 64. Der Impulszug 65 ist schließlich der Ausgangsimpulszug der Torschaltungen 38 bis 40 oder der Verzögerungsschaltung 42.
  • Wenn der Umsetzer 1 nach F i g. 1, wo z. B. eine PCM-Zeitgeberschaltung eingezeichnet ist, die Signale des Übertragungssystems mit geringer Taktfrequenz in Signale des Übertragungssystems mit hoher Taktfrequenz umsetzt, entsprechend dem Impulszug 61 in F i g. 2, werden durch Teilung der höherfrequenten Taktimpulse Synchronisierungsimpulse Y innerhalb der Ausgangsschaltung 13 erzeugt, die durch die höherfrequenten Taktimpulse gesteuert ist; diese Synchronisierungsimpulse Y werden in gleichbleibenden Abständen in den Signalwellenzug eingefügt. Während der Dauer der Synchronisierungsimpulse Y sind die normalerweise in den Impulsverteiler 31 eingespeisten Taktimpulse unterbrochen, damit die Auslesung von Informationswerten aus den Speicherelementen 25 bis 27 nicht erfolgt. Entsprechend werden innerhalb der Ausgangsschaltung 13 in den Signalwellenzug Ausgleichsimpulse X eingefügt. Diese Ausgleichsimpulse X zur Ausgleichung der Abtastfrequenzen der verschiedenen Taktgeber dienen zur Konstanthaltung der mittleren Signalverzögerung und werden jeweils vor den Synchronisierungsimpulsen Y eingefügt, wenn es erforderlich ist, indem man jeweils beim Auftreten der Synchronisierungsimpulse Y die Signalverzögerungszeit innerhalb der Speicherelemente 25 bis 27 vergleicht, d. h. die Phasen der Ausgangsimpulse des Impulsverteilers 21 für den niederfrequenten Taktgeber und des Impulsverteilers 31 des hochfrequenten Taktgebers. Die Synchronisierungsimpulse Y sind auf der Empfangsseite zur Auffindung der Ausgleichsimpulse X innerhalb der Übertragungsimpulse und zum Ausgleich der Übertragungsintervalle erforderlich.
  • Der niederfrequente Taktimpulszug 51 in F i g. 2 wird unter der Steuerung der Impulse 52 bis 54 in die Speicherelemente 25 bis 27 eingeschrieben und als Impulse 58 bis 60 gespeichert. Die Lesung erfolgt durch die Impulse 55 bis 57, wodurch man eine Umsetzung in Signale der hochfrequenten Taktwellenform 61 unter Einfügung von X-Y-Impulsen als Ausgangsimpuls erhält.
  • Während des Betriebs wird jederzeit innerhalb des Zeitintervalls von drei Taktimpulsdauern eine Verschiebung zwischen dem Ausgang des Impulsverteilers 21 (und damit der Eingangstaktimpulsphase) und dem Ausgang des Impulsverteilers 31 (und damit der Ausgangstaktimpulsphase) erzeugt, so daß die Verzögerungszeit innerhalb dieser Zeitdauer frei geändert wird und die Signale unter Ausnutzung des Zwischenspeichers 14, der die Codesignale der Eingangstaktimpulse auf Codesignale der Ausgangstaktimpulse umsetzt, eine veränderliche Verzögerung erfahren.
  • Der Ausgangsimpulszug 61 wird sodann in die Speicherelemente 32 bis 34 des Überwachungsgeräts unter der Steuerung der Impulse 55 bis 57 eingeschrieben, als Impulse 62 bis 64 gespeichert und durch die Impulszüge 52 bis 54 ausgelesen, so daß man den Vergleichsimpulszug 65 erhält. Der Vergleichsimpulszug 65 mit der Eingangstaktfrequenz enthält dieselben Signalbestandteile wie die Eingangssignale 51, abgesehen von einer festen Zeitverzögerung. Da diese Zeitverzögerung im Falle der F i g. 1 und 2 drei Impulsdauern ausmacht, kann man die normale Arbeitsweise des Systems dadurch überwachen, indem man durch die Verzögerungsschaltung 42 eine Verzögerung um drei Impulsdauern einführt und die Ausgangssignale der Verzögerungsschaltung 42 mit denjenigen der Torschaltungen 38 bis 40 in der Vergleichsschaltung 43 vergleicht. Schließlich gibt der Ausgang 44 der Vergleichsschaltung 43 ein Überwachungssignal ab, das den Normalbetrieb, die möglicherweise erorderliche Umschaltung auf eine Empfangsbereitstellung u. dgl. anzeigt.
  • Die beschriebene Arbeitsweise ermöglicht eine ständige Überwachung sämtlicher Signale unabhängig von dem Signalinhalt des Eingangssignals. Nach F i g. 2 ist die Arbeitsweise der Speicherelemente 25 bis 27 und 32 bis 34 jeweils komplementär zueinander. Nach dem Impulsdiagramm der F i g. 2 läßt sich diese Arbeitsweise folgendermaßen beschreiben: Der Informationscode 17 des Informationsimpulses 51 wird unter der Steuerung des ersten Ausgangsimpulses 52 des Impulsverteilers 21 in das Speicherelement 25 eingeschrieben. Infolgedessen wird das Informationszeichen 17 als Impulszug 58 jeweils zu demjenigen Zeitpunkt eingespeichert, wo der Ausgangsimpulszug 52 des Impulsverteilers 21 auftritt. Wenn sodann der erste Ausgangsimpulszug 55 des Impulsverteilers 31 erscheint, wird das Informationszeichen 17 aus dem Speicherelement 25 in diesem Zeitpunkt ausgelesen und in die Ausgangsschaltung 13 übertragen, wo es als Informationszeichen 17 des Ausgangsimpulszuges 61 erscheint. Entsprechend werden die Informationszeichen 18 und 19 der Informationsimpulszug 51 unter der Steuerung des zweiten und dritten Ausgangsimpulszuges 53 und 54 des Impulsverteilers 21 in die Speicherelemente 26 und 27 eingeschrieben und dort als Impulszüge 59 bzw. 60 gespeichert. Diese Impulszüge werden durch die zweiten und dritten Ausgangsimpulszüge 56 und 57 des Impulsverteilers 31 ausgelesen und in die Ausgangsschaltung 13 übertragen, wo sie als Informationszeichen 18 und 19 des Ausgangsimpulses 61 erscheinen. Ein Informationszeichen 20 des Eingangsimpulses 51 wird sodann unter der Steuerung des ersten Ausgangsimpulses des Impulsverteilers 21 in das Speicherelement 25 eingeschrieben, dort als Impuls 58 gespeichert und durch den ersten Ausgangsimpuls 55 des Impulsverteilers 31 ausgelesen, so daß es als Informationszeichen 20 im Ausgangsimpuls 61 der Ausgangsschaltung 13 erscheint. Dadurch kann man innerhalb dreier Taktimpulsdauern (eine Periode, während der drei Informationscodezeichen auftreten) die Verzögerung einstellen, indem man nacheinander drei Verzögerungselemente in der oben beschriebenen Weise benutzt. (Die Taktgeber-bzw. Zeitordnungsschaltung der oben beschriebenen Art arbeitet unter Bestimmung eines geeigneten Zeitintervalls für die Synchronisierungsimpulse Y entsprechend der unterschiedlichen Taktfrequenz zwischen Eingang und Ausgang, damit die genannte Verzögerungseinstellung in drei Taktintervalle fällt und erforderlichenfalls Ausgleichsimpulse X eingefügt werden, damit die Verzögerung drei Taktintervalle nicht übersteigt oder - bezogen auf die ursprüngliche Reihenfolge der Zeichen (z. B. 17, 18, 19, 20) oder bezogen auf die ursprüngliche Reihenfolge der Impulse - kleiner als null Taktintervalle wird.) Die oben beschriebene Arbeitsweise entspricht einem bekannten Zwischenspeicher mit veränderlicher Verzögerungszeit.
  • Nunmehr wird das Informationszeichen 17 im Zeitpunkt der Erzeugung des ersten Ausgangsimpulses 55 des Impulsverteilers 31, die als Leseimpuls für das Speicherelement 25 dient, in das Speicherelement 32 eingeschrieben. Damit ist das Informationszeichen 17 in dem Speicherelement 32 entsprechend dein Impuls 62 zum Zeitpunkt des Auftretens des ersten Ausgangsimpulses 55 des Impulsverteilers 31 gespeichert. Danach wird das Informationszeichen 17 innerhalb des Speicherelements 32 durch den ersten Ausgangsimpuls 52 des Impulsverteilers 21 ausgelesen, die als Schreibsignal für das Speicherelement 25 dient; das gelesene Signal wird in die Vergleicherschaltung 43 übertragen, wo das Informationszeichen 17 mit dem Eingangsimpuls nach einer festen Verzögerung innerhalb der Verzögerungsschaltung 42 verglichen wird. (Für diese feste Verzögerungszeit ist eine Dauer ausgewählt, während der das Informationszeichen in das Speicherelement 25 eingeschrieben wird und durch das Speicherelement 32 zurückläuft, d. h. der Wiederholungszeit der ersten Ausgangswellenform des Impulsverteilers 32 oder drei Taktimpulsdauern.) Dadurch kann überwacht werden, ob der Eingangs-Informationsimpuls richtig in den Ausgangsimpuls umgewandelt wird. Die anderen Informationszeichen laufen entsprechend vom Eingang zum Ausgang zurück, indem die Speicherelemente 32 bis 34 in der oben beschriebenen Weise entsprechend betrieben werden. Hinsichtlich der Impulse 58 und 62 der Speicherelemente 25 und 32 gilt folgendes: Das Einschreiben in das Speicherelement 25 erfolgt unter der Steuerung des ersten Ausgangsimpulses 52 des Impulsverteilers 21 und das Auslesen unter der Steuerung des ersten Ausgangsimpulses 55 des Impulsverteilers 31. Im Gegensatz dazu wird in das Speicherelement 32 unter der Steuerung des ersten Ausgangsimpulses 25 des Impulsverteilers 31 eingeschrieben und unter der Steuerung des ersten Ausgangsimpulses 52 des Impulsverteilers 21 ausgelesen. Die Impulse 52 und 55 überschneiden einander zu keinem Zeitpunkt, so daß die Speicherelemente 25 und 32 hinsichtlich der Zeit abwechselnd zueinander arbeiten, d. h., die Information ist immer in einem Speicherelement gespeichert, während das andere Speicherelement leer ist. Folglich kann man lediglich das Speicherelement 25 zeitmultiplexartig zweifach ausnutzen. Dies ist an Hand der F i g. 3 und 4 erläutert, wo jeweils derselbe Code wie in den F i g. 1 und 2 verarbeitet ist.
  • In dem Speicherelement 25 wird das Informationszeichen 17 des Ausgangsinformationsimpulses durch den ersten Ausgangsimpuls 55 des Impulsverteilers 31 unmittelbar nach demjenigen Zeitpunkt eingeschrieben, wo das Informationszeichen 17 des Eingangsimpulses, das durch den ersten Ausgangsimpuls 52 des Impulsverteilers 21 eingeschrieben worden war, durch den Impuls 55 ausgelesen wurde; das Auslesen erfolgt durch den Impuls 52. Danach wird das Informationszeichen 20 des Informationsimpulses durch denselben Impuls 52 in das Speicherelement 25 eingeschrieben.
  • In F i g. 3 sind Verzögerungsschaltungen 45 und 46 für Taktimpulse vorhanden, die zur Zeitmultiplexbenutzung der Speicherelemente 25 bis 27 erforderlich sind; die Eingangs- und Ausgangsimpulse 66 und 67 bzw. 68 und 69 dieser Verzögerungsschaltungen sind ebenfalls dargestellt. Wenn im Betrieb die Taktfrequenz höher als die Arbeitsgeschwindigkeit der Speicherelemente ist, oder wenn es sich als vorteilhafter erweist, an Stelle der Verwendung zweiphasiger Taktimpulse entsprechend den F i g. 3 und 4 die Anzahl der Speicherelemente zu vergrößern, kann man dieselbe Arbeitsweise gemäß F i g. 4 anwenden, indem man die Anzahl der Speicherelemente erhöht und keine zweiphasigen Taktimpulse benutzt.
  • Wenn in der ausgangsseitigen Taktimpulsfolge eine Störung auftritt, so daß das Auslesen der Eingangssignale mit der Ausgangstaktfrequenz und das Einschreiben der Ausgangssignale mit der Ausgangstaktfrequenz unterbrochen wird, kann es vorkommen, daß bei dem an Hand der F i g. 3 erläuterten Verfahren keine Störungsanzeige auftritt, da die Eingangssignale durch die Eingangstaktfrequenz unmittelbar eingeschrieben und ausgelesen werden, wenn sie zu der Vergleicherschaltung 43 zurückkommen. Zur Ausschaltung dieser Möglichkeit muß man eine Schaltung anwenden, bei der die Unter- Brechung der ausgangsseitigen Taktimpulse nicht verlorengeht oder bei der eine Störung der ausgangsseitigen Taktimpulse in anderer Weise nachgewiesen wird. Diese Aufgabe kann durch eine besondere Ausbildung des Zwischenspeichers gelöst werden, indem man besonders gestaltete Signale für den Hinweg und den Rückweg speichert. Es ist jedoch ausreichend, eine Verzögerung um ein Signalintervall zwischen dem Ausgang 11 des Geräts nach F i g. 3 und den Torschaltungen 35 bis 37 des überwachungsgeräts vorzusehen. Entsprechende Betriebsimpulse sind in F i g. 5 dargestellt.
  • In F i g. 5 ergibt sich auf Grund dieser Verzögerung um ein Informationsintervall ein Impuls 70. Der Inhalt der Speicherelemente 58 bis 60 weist jeweils eine Verzögerung um ein Informationsintervall innerhalb des Informationsrückflusses im Vergleich zu den Verhältnissen der F i g. 4 auf, da der Impuls 70 durch die Impulse 55 bis 57, 68 und 69 in die Speicherelemente 25 und 27 eingeschrieben wird. Für die überwachung muß man in diesem Fall die Verzögerungszeit des Verzögerungselements 42 auf vier Taktintervalle bemessen; dann ist eine Überwachung während einer Periodendauer unmöglich, während der entsprechend dem Impuls 65 in F i g. 5 ein Teil der Signalimpulse und der Synchronisierungsimpulse Y auf die Eingangsseite zurücklaufen, unter denen andere als Eingangssignale auf der Eingangsseite überlagert werden. Abgesehen von dem oben beschriebenen Ausführungsbeispiel kann das beschriebene überwachungsverfahren für die überwachung von Nachrichtenübertragungssystemen mit Zwischenspeichern angewandt werden, wo die Eingangssignale mit einer Eingangstaktfrequenz eingeschrieben und die Ausgangssignale mit einer Ausgangstaktfrequenz ausgelesen werden.

Claims (1)

  1. Patentansprüche: 1. überwachungsanordnung für einen Umsetzer zwischen Codeübertragungssystemen mit verschiedener Taktzeit unter Verwendung eines Zwischenspeichers mit mehreren Adreßplätzen, in die die Codesignale unter der Steuerung eines Impulsverteilers der Eingangstaktfrequenz eingeschrieben und aus denen die Codesignale unter der Steuerung eines Impulsverteilers der Ausgangstaktfrequenz als Ausgangssignale ausgelesen werden, wobei ein adressierbarer Prüfspeicher die Ausgangssignale aufnimmt und zum Vergleich mit den Eingangssignalen bereithält, d a -durch gekennzeichnet, daß der Ausgangsimpulsverteiler (31) jeweils mit Lese- (28, 29, 30) und Schreibtorschaltungen (35, 36, 37) gleichliegender Adreßplätze des Zwischenspeichers (25, 26, 27) und des Prüfspeichers (32, 33, 34) verbunden ist, wobei die Ausgangsleitung (11) des Umsetzers mit den Schreibtorschaltungen (35, 36, 37) gekoppelt ist, daß der Eingangsimpulsverteiler (21) mit Schreib- (22, 23, 24) und Lesetorschaltungen (38, 39, 40) gleichliegender Adreßplätze in dem Zwischenspeicher (25, 26, 27) und in dem Prüfspeicher (32, 33, 34) verbunden ist und daß die kombinierte Leseleitung des Prüfspeichers in eine Vergleicherschaltung (43) geführt ist, an die andererseits eine Verzögerungsschaltung (42) für die Eingangssignale angekoppelt ist, deren Verzögerungszeit der Abfragedauer des Eingangsimpulsverteilers für einen Adreßzyklus gleich ist. 2. überwachungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Zwischenspeicher als Zeitmultiplexspeicher ausgebildet ist und als Vergleichsspeicher benutzt ist.
DEN31627A 1966-11-19 1967-11-17 UEberwachungsanordnung fuer einen Umsetzer zwischen Codeuebertragungssystemen mit verschiedener Taktzeit Withdrawn DE1299025B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7602266 1966-11-19

Publications (1)

Publication Number Publication Date
DE1299025B true DE1299025B (de) 1969-07-10

Family

ID=13593185

Family Applications (1)

Application Number Title Priority Date Filing Date
DEN31627A Withdrawn DE1299025B (de) 1966-11-19 1967-11-17 UEberwachungsanordnung fuer einen Umsetzer zwischen Codeuebertragungssystemen mit verschiedener Taktzeit

Country Status (3)

Country Link
US (1) US3508207A (de)
DE (1) DE1299025B (de)
GB (1) GB1176510A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3751639A (en) * 1972-06-08 1973-08-07 Raytheon Co Card reader system
JPS533120A (en) * 1976-06-30 1978-01-12 Canon Inc Control circuit
US4143418A (en) * 1977-09-21 1979-03-06 Sperry Rand Corporation Control device and method for reading a data character from a computer at a fast rate and transmitting the character at a slow rate on a communication line
US4366540A (en) * 1978-10-23 1982-12-28 International Business Machines Corporation Cycle control for a microprocessor with multi-speed control stores
JPS58215123A (ja) * 1982-06-07 1983-12-14 Advantest Corp 多相タイミング発生装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1115484B (de) * 1955-10-10 1961-10-19 Gen Electric Fehlerpruefeinrichtung
US3091753A (en) * 1959-04-10 1963-05-28 Honeywell Regulator Co Checking circuitry for information handling apparatus
DE1199026B (de) * 1960-10-14 1965-08-19 Rca Corp Datenverarbeitungsanlage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3158839A (en) * 1958-12-15 1964-11-24 Bell Telephone Labor Inc Data translating system
US3208050A (en) * 1961-06-28 1965-09-21 Ibm Data system with aperiodic synchronization
US3362014A (en) * 1963-12-02 1968-01-02 Burroughs Corp Information pattern conversion circuit
DE1287976B (de) * 1964-11-17 1900-01-01

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1115484B (de) * 1955-10-10 1961-10-19 Gen Electric Fehlerpruefeinrichtung
US3091753A (en) * 1959-04-10 1963-05-28 Honeywell Regulator Co Checking circuitry for information handling apparatus
DE1199026B (de) * 1960-10-14 1965-08-19 Rca Corp Datenverarbeitungsanlage

Also Published As

Publication number Publication date
US3508207A (en) 1970-04-21
GB1176510A (en) 1970-01-07

Similar Documents

Publication Publication Date Title
DE2557864C3 (de) Schaltungsanordnung zur Beseitigung von Zeitbasisfehlern, mit denen Informationssignale in aufeinanderfolgenden Intervallen auftreten
DE3586872T2 (de) Verfahren zur gleichzeitigen uebertragung isochroner und nichtisochroner daten auf einem lokalen netz.
DE4017494C2 (de)
DE2848159A1 (de) Taktpulspruefeinrichtung
DE2315598A1 (de) Datenuebertragungsanordnung
DE2644733A1 (de) Verfahren und vorrichtung zum direkten ueberpruefen des fehlerfreien betriebs von speichern bei der sequentiellen datenverarbeitung
DE3111555C2 (de) Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung
DE1240953B (de) Zeitmultiplex-UEbertragungsanlage
DE2062236A1 (de) Verbesserungen an Redundanz Verringe rungssystemen und Einrichtungen zur Ver Wendung in diesen
DE2412962B2 (de) Verfahren zur zeitmultiplex-uebertragung von daten
DE2942246A1 (de) Schaltungsanordnung eines elastischen speichers eines pcm-uebertragungssystems
DE2533050B2 (de) Numerisches zeitmultiplex-uebertragungssystem
DE2225462A1 (de) Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale
DE1299025B (de) UEberwachungsanordnung fuer einen Umsetzer zwischen Codeuebertragungssystemen mit verschiedener Taktzeit
DE2010474C3 (de) Schaltungsanordnung zur Erfassung, Verarbeitung und Registrierung von digitalen Daten zur Verkehrsmessung in einer Fernsprechvermittlungsalllage
DE2714219C2 (de)
DE2944777A1 (de) Schaltungsanordnung eines elastischen speichers, insbesondere eines zeitmultiplexdatenuebertragungssystems
DE3881621T2 (de) Jitterregelung in digitalen uebertragungsstrecken.
DE2157515C3 (de) Digitale Datenverarbeitungs-Einrichtung
DE2908366C2 (de) Verfahren und Schaltungsanordnung zur Reduzierung von Phasenschwankungen bei der Taktrückgewinnung in einem digitalen, hierarchisch gegliederten, plesiochronen Nachrichtenübertragungssystem
DE2524129C3 (de) Zeitsteuereinheit für die Steuerung logischer Schaltungen
DE2036954B2 (de)
DE4025831A1 (de) Pufferspeicher
CH656037A5 (de) Verfahren und vorrichtung zum synchronisieren eines binaeren datensignals.
DE2641488B1 (de) Schaltungsanordnung zum Phasenausgleich bei PCM-Vermittlungsstellen

Legal Events

Date Code Title Description
EHJ Ceased/non-payment of the annual fee