DE1191144B - Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes - Google Patents

Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes

Info

Publication number
DE1191144B
DE1191144B DEJ21105A DEJ0021105A DE1191144B DE 1191144 B DE1191144 B DE 1191144B DE J21105 A DEJ21105 A DE J21105A DE J0021105 A DEJ0021105 A DE J0021105A DE 1191144 B DE1191144 B DE 1191144B
Authority
DE
Germany
Prior art keywords
word
register
circuits
output
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ21105A
Other languages
English (en)
Inventor
Leonard Clinton Highby Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1191144B publication Critical patent/DE1191144B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02Comparing digital values

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
G06f
Deutsche Kl.: 42 m -14
Nummer: 1191144
Aktenzeichen: J 21105IX c/42 m
Anmeldetag: 29. Dezember 1961
Auslegetag: 15. April 1965
Moderne Datenverarbeitungsanlagen sind aus mehreren Einheiten zusammengesetzt, von denen jede aus einer großen Anzahl verschiedener elektrischer Teile besteht. Daraus ergibt sich, daß beim Auftreten eines Fehlers oder bei einem vollständigen Versagen es bisher sehr schwierig war, genau zu bestimmen, welcher Teil der Gesamtanlage nicht richtig arbeitet, um ihn entweder vollständig zu ersetzen, oder zu prüfen, welcher Teil oder welche Teile repariert oder ersetzt werden müssen. Obwohl z. B. eine bestimmte Fehlleistung letztlich direkt auf den Fehler nur eines einzelnen Widerstandes, Kondensators oder eines anderen solchen Teiles zurückgeführt werden kann, welche rasch und relativ billig ersetzt werden könnten, war die Zeit und Mühe, welche aufzuwenden war, um zu bestimmen, in welchem Teil der Anlage sich das beschädigte Teil befindet, häufig sehr beträchtlich.
Es ist augenscheinlich, daß während der Zeiten, in welchen ein Rechner repariert wird, dieser nicht benutzt werden kann. Dies kann nicht nur kostspielig sein, sondern es kann auch unheilvolle Wirkungen haben, wenn ein Rechner die Operation z. B. eines Flugzeuges oder einer Rakete bestimmt.
Es ist bereits bekannt, zur Prüfung der Richtigkeit von Rechenoperationen die sogenannte Neunerprobe auf die vier arithmetischen Grundoperationen anzuwenden. Es ist auch möglich, eine ähnliche Probe mit einer von 9 verschiedenen ganzen Zahl der Basis η durchzuführen. Bei diesen Fehlerprüfungen wird parallel zur arithmetischen Operation eine Prüfrechnung ausgeführt. Bei der Prüfrechnung wird jeder Operand durch η dividiert, und mit den dabei erhaltenen Resten wird die entsprechende Operation (Multiplikation, Addition usw.) durchgeführt, wie mit den Operanden selbst. Wenn die Rechnung fehlerfrei ist, dann stimmen die durch Division des Rechenergebnisses und des Ergebnisses der Hilfsoperation durch η erhaltenen Reste überein.
Diese bekannte Prüfung ist nur bei arithmetischen Operationen anwendbar. Sie ermöglicht die Prüfung, ob ein Ergebnis fehlerfrei ist oder nicht, bietet aber nicht die Möglichkeit, den Fehlerort festzustellen.
Zweck der Erfindung ist es, eine Prüfeinrichtung zu schaffen, die nicht nur Fehler nachweist, sondern auch den Fehlerort festzustellen in der Lage ist.
Die Erfindung betrifft eine Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes in einer parallel mehrere Bits übertragenden oder mehrere Bits speichernden Anordnung. Gekennzeichnet ist die Erfindung dadurch, daß ein Generator nacheinander ein beliebiges Binärwort Einrichtung zum Nachweis von Fehlern und
zum Feststellen des Fehlerortes
Anmelder:
International Business Machines Corporation,
Armonk,N.Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen (Württ.), Sindelfinger Str. 49
Als Erfinder benannt:
Leonard Clinton Highby jun., Endicott, N. Y.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 30. Dezember 1960
(79782)
(Frage-Wort) und dessen binären Komplementärwert (Antwort-Wort) erzeugt, daß das Frage-Wort der zu prüfenden Anordnung zugeführt, von dieser binär komplementär entnommen und einem Prüfregister zugeführt wird, daß danach das Antwort-Wort der zu prüfenden Anordnung zugeführt wird und daß danach sich entsprechende Stellen der zu prüfenden Anordnung und des Prüfregisters in je einer Exklusiv-Oder-Schaltung verglichen werden, die bei Ungleichartigkeit der zugeführten Bits ein Ausgangssignal erzeugt, das einen Fehler und dessen Fehlerort anzeigt.
Weitere Einzelheiten der Erfindung ergeben sich aus dem Ausführungsbeispiel der Einrichtung, die an Hand der Zeichnungen anschließend beschrieben werden. Es zeigt
Fig. 1 eine schematische Darstellung der Prüfeinrichtung gemäß der Erfindung,
F i g. 2 ein Blockschaltbild einer bevorzugten Ausführungsform der Erfindung,
F i g. 3 ein Zeitdiagramm der Taktimpulse zur Steuerung der Einrichtung gemäß der Fig. 1,
F i g. 4 ein bevorzugtes Ausführungsbeispiel einer Vergleichsschaltung.
509 539015
Zunächst sollen unter Bezugnahme auf die Fig. 1 die Erfordernisse für jede der hauptsächlichen Einheiten einer erfindungsgemäßen Anordnung erläutert werden.
Signalgenerator
Der Signalgenerator enthält für die gegenwärtigen Zwecke einen besonderen Satz codierter Testsignale entsprechend einem oder mehreren Paaren binärer Wörter, von denen jedes Paar ein »Frage«-Wort und ein »Antwort«-Wort einschließt und das Antwort-Wort eines gegebenen Paares das binäre Komplement seines begleitenden Frage-Wortes ist.
Die Testwörter haben so viel Bits, um gleichzeitig alle Stellen der Betriebseinheiten der zu prüfenden Anordnung prüfen oder betätigen zu können. Wenn z. B. das zu prüfende arithmetische Register eines Rechners eine Länge von 22 Bits hat, dann müssen auch die Wörter zur Prüfung der vollen Kapazität dieses Registers 22 Bits haben.
Als Signalgeneratoren sind für die Erfindung beispielsweise magnetische Trommelspeicher, magnetische Bandspeicher, magnetische Plattenspeicher und Kernspeicher geeignet.
MQ-Register
Dieses Register wird normalerweise zur Ausführung der grundlegenden arithmetischen Operationen und/oder anderer mehr verwickelter Rechnungen, zu welcher die Anlage befähigt ist, verwendet. Es umfaßt im allgemeinen mehrere für sich einstellbare bistabile Elemente.
Dieses Register ist üblicherweise ein Teil einer Datenverarbeitungsanlage und braucht nicht hinzugefügt werden, um die Erfindung anwenden zu können. Wenn das Register Impulse vom Signalgenerator richtig empfängt, kann es ein erstes Ausgangssignal am »1 «-Ausgang erzeugen, welches mit dem Eingangswort identisch ist, und ein zweites Ausgangssignal ist am »O«-Ausgang verfügbar, dessen Bit das binäre Komplement des entsprechenden Eingangswortes ist.
Prüfregister
Dieses Register kann den gleichen Aufbau wie das MQ-Register haben, oder es kann einfacher in seinem Aufbau sein, da dieses Register im Gegensatz zu dem MQ-Register das gegebene Eingangssignal nicht in dessen binäres Komplement umwandeln muß.
Ein solches Register kann in manchen Fällen abhängig von dem Gesamtaufbau der Datenverarbeitungsanlage während der normalen Arbeit der Anlage andere Funktionen als ihre primäre Funktion ausführen. Dieses Register hat mindestens eine so große Bitlänge wie das MQ-Register, und es ist wahlweise durch Impulse aufrufbar, um Daten aufzunehmen, zu speichern oder abzugeben.
Vergleicher
Die Vergleichsvorrichtung ist im allgemeinen aus mehreren Exklusiv-Oder-Schaltungen zusammengesetzt, von denen jede je einem entsprechenden Paar der Bits in den Frage- und Antwort-Wörtern zugeordnet ist und getrennte Ein- und Ausgänge hat. Bei einer solchen Schaltung wird ein Ausgangssignal nur dann erhalten, wenn die Eingangssignale verschieden sind.
Der Ausgang jeder Stelle, d. h. jeder Exklusiv-Oder-Schaltung ist mit einer Anzeigevorrichtung, z. B. mit einer Signallampe verbunden, so daß beim Feststellen eines Fehlers in irgendeiner Stelle eine sichtbare Anzeige der Stelle erhalten wird, in welcher der Fehler besteht. Sooft ein Fehlersignal erhalten wird, wird es auch dazu verwendet, eine Zu-Standsänderung der Register zu verhindern, wodurch die Fehleranzeigen in jedem der Register aufrechterhalten werden.
Arbeitsweise
Unter weiterer Bezugnahme auf die F i g. 1 wird angenommen, daß der Signalgenerator mehrere verschieden codierte Signale oder Wörter nebeneinander vorsehen kann (d. h. gleichzeitige Entnahme aus verschiedenen Ausgangsstellen) oder auch mehrere dieser Wörter in einer Reihe vorsehen kann, wobei die Wörter sich voneinander in einer vorherbestimmten Weise unterscheiden. Die wesentliche Eigenschaft dieser Signale ist, daß sie zwei mögliche Zustände annehmen können, d. h., sie sind binär. Diese Zustände werden als »0« und »1« bezeichnet, worunter zu verstehen ist, daß sie auf verschiedene Spannungshöhen, Stromhöhen oder andere geeignete Unterscheidungsmerkmale bezogen werden können.
Obwohl in einer bevorzugten Ausführung der Erfindung die vom Signalgenerator vorgesehenen Prüfwörter eine Größe von 22 Bits haben, wird zur Vereinfachung der folgenden Beschreibung angenommen, daß die Testwörter und die Kapazität der zu prüfenden Einheiten die Größe von 4 Bits haben.
Zuerst wird ein 4-Bit-Fragewort (z. B. 1111) in das zu prüfende MQ-Register eingegeben, um ein Ausgangssignal am »O«-Ausgang zu erzeugen, d.h. das binäre Komplement des Wortes oder 0000 zu erzeugen und dieses in das Prüfregister einzugeben. Demzufolge enthält das MQ-Register nun die Einstellung 1111 und das Prüf register die Einstellung 0000.
Die Vergleichsvorrichtung ist in diesem Zeitpunkt gegen eine Entnahme blockiert, und es wird daher kein Fehlersignal angezeigt, obwohl jede der Stellen der beiden Register sich voneinander unterscheiden.
Während das MQ-Register und das Prüfregister
ihre Einstellung 1111 bzw. 0000 aufrechterhalten, wird das entsprechende Antwort-Wort vom Signalgenerator als binäres Komplement des Fragewortes oder als 0000 erhalten und in das MQ-Register eingeführt. Dies bewirkt in jeder Stelle des Registers eine Änderung vom »1«-Zustand in den »O«-Zustand und somit die Speicherung des Antwort-Wortes 0000. Gleichzeitig mit der Einstellung des Antwort-Wortes im MQ-Register wird die Einführung des »0«-Ausganges des MQ-Registers in das Prüfregister verhindert, so daß dieses Register das Wort 0000 weiter behält.
Zu einer vorbestimmten späteren Zeit wird der Vergleicher mit Impulsen beschickt, um die Angaben aus den beiden Registern zu vergleichen. Wenn jede der Stellen der beiden Wörter übereinstimmen, d. h.
wenn die Entnahme aus jedem Register 0000 ist, dann besteht eine volle Übereinstimmung, und der Vergleicher wird keinen Fehler anzeigen. Wenn jedoch ein Fehler, z. B. in der ersten Stelle, auftritt,
dann wird durch die erste Stelle des Vergleichers ein Signal erzeugt, um durch eine Lampe oder ein anderes Mittel anzuzeigen, daß diese Stelle einen Fehler enthält.
Wenn die Vergleichsvorrichtung einen Fehler feststellt, werden das MQ- und das Prüfregister so gesteuert, daß sie keine weiteren Angaben vom Signalgenerator empfangen, durch welche sonst die Fehlereinstellungen in den Registern beseitigt und dadurch die Durchführung von Korrekturmaßnahmen erschwert werden würden. Demzufolge bleibt der Fehler in den Registern und im Vergleicher eingestellt, bis eine Rückstellung vorgenommen wird.
Einzelaufbau
Wie die F i g. 2 zeigt, umfaßt der Signalgenerator bei der bevorzugten Ausführungsform der Erfindung eine Magnettrommel 10 mit einem besonderen Teil zur Aufnahme der erforderlichen Testinformation, welche für die vorliegenden Zwecke mehrere Paare von 4-Bit-Wörtern einschließt, von denen jedes Paar aus zwei Wörtern besteht, die zueinander binärkomplementär sind. Alle Wortpaare sind in Reihe angeordnet. Zur getrennten und gleichzeitigen Entnahme der Angaben aus den vier entsprechenden Stellen jedes der Testwörter sind an der Magnettrommel 10 vier Leseköpfe 11 angeordnet. Die Ausgangssignale aus jedem der Leseköpfe werden zu Leseverstärkern 12 bis 15 übertragen, welche für jedes Bit der aus der Trommel abgelesenen Wörter je einen Impuls von brauchbarer Größe abgeben.
Die Magnettrommel 10 enthält auch eine Anzahl von Steuerspuren für die Erzeugung von Taktimpulsen, um die richtige zeitliche Aufeinanderfolge der verschiedenen Funktionen im allgemeinen und bei dem gegenwärtigen Prüfvorgang zu gewährleisten. Für die vorliegenden Zwecke werden daher sechs Taktimpulse CFl bis CP 6 erzeugt, deren zeitliche Aufeinanderfolge in der F i g. 3 gezeigt ist.
Das MQ-Register umfaßt vier Kippschaltungen (FF) 16 bis 19, welche die verstärkten Signale vom Generator 10 über die Und-Schaltungen (GT) 20 bis 23 unter der Steuerung des Taktimpulses CP 3 empfangen. Diese Kippschaltungen haben einen »!«-Ausgang, welcher das binäre Äquivalent und einen »0«- Ausgang, welcher das binäre Komplement des Eingangssignals ist. Diese Kippschaltungen werden vor dem Empfang eines Eingangssignals, die unter der Steuerung des Taktimpulses CPl erfolgt, rückgestellt.
Nach der Rückstellung der Kippschaltungen des MQ-Registers ist der »0«-Ausgang im »1 «-Zustand und der »1 «-Ausgang im »0«-Zustand. Demzufolge wird beim Empfang eines »1«-Eingangssignals nach der Rückstellung der »1 «-Ausgang in den »!«-Zustand und der »0«-Ausgang in den »0«~Zustand abgeändert. Andererseits verbleiben die Ausgänge im Rückstellzustand, wenn das Eingangssignal nach der Rückstellung eine »0« ist.
Da das MQ-Register ähnliche Kippschaltungen im Prüfregister steuern muß, wird ihr »0«-Ausgang durch Und-Schaltungen (GT) 24 bis 27 geleitet, welche die Ausgangsspannungen für die Einstellung der Kippschaltungen in Impulse umwandeln. Zur Unterscheidung zwischen Impulsen und einem Spannungspegel sind in der Zeichnung die einen Impuls übertragenden Leitungen durch Pfeilspitzen und die Leitungen für das Anlegen eines Spannungspegels durch eine Raute gekennzeichnet.
Das Prüfregister ist ähnlich aufgebaut wie das MQ-Register und enthält vier Kippschaltungen (FF) 28 bis 31, die von den Und-Schaltungen (GT) 32 bis 35 unter der Steuerung des Taktimpulses CP 4 gespeist und durch den Taktimpuls CP 2 zurückgestellt werden.
Der Vergleicher umfaßt vier Exklusiv-Oder-Schaltungen (EOS) 36 bis 39, von denen jeder die Ausgangssignale vom »1«-Ausgang aus der gleichen
ίο Stelle des MQ-Registers und des Prüfregisters empfängt. Der Vergleicher ist so gesteuert, daß er nur in der CP 5-Zeit arbeitet.
Die Schaltung der im Vergleicher verwendeten Exklusiv-Oder-Schaltungen ist in der F i g. 4 dargestellt, aus welcher ersichtlich ist, daß die Ausgangssignale aus den beiden Registern an die Eingänge einer Und-Schaltung 40 und einer Oder-Schaltung 41 angelegt werden. Das Ausgangssignal der Oder-Schaltung 41 wird zu dem einen Eingang einer ande-
ao ren Und-Schaltung 42 übertragen, und das Ausgangssignal der Und-Schaltung 40 wird an den Eingang eines Inverters 43 angelegt, dessen Ausgangssignal ebenfalls zu einem Eingang der Und-Schaltung 42 übertragen wird. Wenn die beiden Eingangssignale
as zur Und-Schaltung 40 und zur Oder-Schaltung 41 gleich sind, ist das Ausgangssignal von der Oder-Schaltung 41 zur Und-Schaltung 42 positiv, da aber das positive Ausgangssignal der Und-Schaltung 40 durch den Inverter 43 umgekehrt wird, wird die Und-Schaltung 42 nicht betätigt. Wenn jedoch die beiden Eingangssignale zu einer der Exklusiv-Oder-Schaltungen 36 bis 39 nicht übereinstimmen, ist das Ausgangssignal der Und-Schaltung 40 negativ und wird vom Inverter 43 umgekehrt und als positives Signal an die Und-Schaltung42 weitergegeben, so daß diese ein Fehlersignal erzeugt, da an seinem zweiten Eingang das positive Ausgangssignal der Oder-Schaltung 41 anliegt. Das so erzeugte Fehlersignal wird unter der Steuerung des Taktimpulses CP 5 durch eine Und-Schaltung 44 zur Anzeigevorrichtung geleitet. Die Anzeigevorrichtung umfaßt vier Lichtquellen 45 bis 48, von denen jede durch das Ausgangssignal von einer der Exklusiv-Oder-Schaltungen der Vergleichsvorrichtung betätigt wird.
Ausführlicher Arbeitsvorgang
Es wird angenommen, daß der in der Trommel 10 gespeicherte Prüfsatz aus einem einzigen Fragewort 1111 und einem diesem folgenden Antwort-Wort 0000 besteht. Es ist natürlich zu verstehen, daß ein solcher Test mit einer beliebigen Anzahl von Paaren von Frage- und Antwort-Wörtern durchgeführt werden kann, wobei die Fragewörter jede vorherbestimmte Gestalt haben können. Es ist zweckmäßig, daß die Testwörter so aufgestellt werden, daß sie das ungünstigste Muster für die zu prüfende Einheit darstellen.
In der CFl- und CF 2-Zeit werden die beiden
fio Register zurückgestellt, so daß der »1 «-Ausgang jeder Kippschaltung im »0«-Zustand und der »0«- Ausgang im »1 «-Zustand ist.
In der CP 3-Zeit hat sich die Trommel 10 in eine Stellung gedreht, in welcher das Frage-Wort 1111 den Ableseköpfen 11 gegenübersteht und aus der Trommel gelesen wird. Nach der Verstärkung durch die Leseverstärker 12 bis 15 laufen die Lesesignale durch die jetzt offenen Und-Schaltungen 20 bis 23.
Diese Signale steuern die Kippschaltungen 16 bis 19 um, so daß am »1«-Ausgang der »1«-Zustand und am »O«-Ausgang der »O«-Zustand besteht.
In der CP 4-Zeit wird das den »O«-Zustand am »O«-Ausgang des MQ-Registers anzeigende Signal durch die Und-Schaltungen 24 bis 27 und die Und-Schaltungen 32 bis 35 zu den Eingängen der Kippschaltungen 28 bis 31 des Prüfregisters übertragen. Da die >1 «-Ausgänge dieses Registers bereits auf den »O«-Zustand eingestellt wurden, wird in diesem Zeitpunkt keine Änderung im Prüfregister bewirkt.
Da in diesem Zeitpunkt der Taktimpuls CP 5 nicht vorhanden ist, wird durch den Vergleicher kein Vergleichsvorgang ausgeführt, obwohl in keiner der entsprechenden Stellen der beiden Register eine Übereinstimmung besteht.
In der CP 1-Zeit wird das MQ-Register wieder wie vorher zurückgestellt, d. h. der »O«-Zustand am »!.«-Ausgang und der »1«-Zustand am »O«-Ausgang hergestellt. Da in diesem Zeitpunkt die Taktsignale CP 4 und CP 5 fehlen, bleibt das Prüf register durch die Rückstellung des MQ-Registers unbeeinflußt, und es findet kein Vergleich statt.
Wenn der Taktimpuls CP 3 zum zweiten Mal auftritt, ermöglicht er das Ablesen des Antwort-Wortes 0000 von der Trommel 10 und dessen Übertragung durch die Und-Schaltungen 20 bis 23 zum Eingang der Kippschaltungen 16 bis 19. Da der »1«-Ausgang dieser Kippschaltungen zurückgestellt, d. h. »0« ist, wird keine Änderung in diesem Register bewirkt. Auch im Prüfregister wird keine Einstellungsänderung bewirkt, da in diesem Zeitpunkt der Taktimpuls CP 4 noch nicht aufgetreten ist. Beim Auftreten des Taktimpulses CP 5 werden alle Exklusiv-Oder-Schaltungen 36 bis 39 des Vergleichers wirksam gemacht. Wie bereits beschrieben wurde, wird, wenn die paarweisen Eingangssignale des Vergleichers übereinstimmen, kein Signal zu den Anzeigelampen 45 bis 48 weitergegeben.
Wenn jedoch einer oder mehrere der paarweisen Eingangssignale des Vergleichers nicht übereinstimmen, wird ein Signal aus jeder dieser fehlerhaften Stellen zu der zugeordneten Anzeigelampe weitergegeben.
Gleichzeitig mit der sichtbaren Anzeige eines Fehlers werden die Fehlersignale durch eine Oder-Schaltung 49 mit mehreren Eingängen zum Eingang einer Kippschaltung 50 übertragen. Das Ausgangssignal vom »0«-Ausgang dieser Kippschaltung wird zu den Eingängen von Und-Schaltungen 51 bis 54 übertragen, so daß bei einem positiven Ausgangssignal vom »0«-Ausgang diese Und-Schaltungen den Durchgang der Taktimpulse CPl, CP 2, CP 3 und CP 4 gestatten, um in den beiden Registern verfügbar zu sein. Dieser positive Spannungszustand des »0«-Ausganges kann nur durch die Betätigung einer manuellen Rückstelltaste 55 erhalten werden, wodurch die Kippschaltung 50 im Zeitpunkt des Taktimpulses CP 6 rückgestellt wird. Wenn ein Fehlersignal von der Oder-Schaltung 49 zum Eingang der Kippschaltung 50 gesendet wird, wird dessen »0«-Ausgang in den »O«-Zustand eingestellt, wodurch die Und-Schaltungen 51 bis 54 gegen den Durchgang der Taktimpulse gesperrt werden und dadurch eine weitere Übertragung von Angaben in die Register verhindert und die Fehlerangabe in den Registern gehalten wird. Dies ist ein wichtiger Gesichtspunkt der Erfindung, weil eine nur vorübergehende Anzeige eines Fehlers von geringem Nutzen ist, während das Verbleiben der fehlerhaften Angaben in den Registern eine genaue Beobachtung der Einrichtung und die Beseitigung der Fehler ermöglicht.
Der Fehlerzustand wird in der Anlage aufrechterhalten, bis die Rückstelltaste 55 gedrückt und dadurch der »O«-Ausgang der Kippschaltung 50 erneut in den positiven Spannungszustand umgeschaltet wird, um dadurch die Übertragung der Taktimpulse durch die Und-Schaltungen 51 bis 54 zu den Registern zu ermöglichen. Dann wird der Vorgang fortgesetzt, und wie vorher werden die neuen Testwörter abgelesen und ihre Einstellungen in den Registern verglichen.
Wenn festgestellt wird, daß das MQ- und Prüfregister fehlerfrei arbeiten, ist es gemäß einer Weiterbildung der Erfindung möglich, entweder das MQ-Register oder das Prüfregister durch andere Register oder durch andere Einheiten zu ersetzen. Demzufolge können diese neuen Einheiten oder Register, wie vorher, getestet und der fehlerhafte Teil der Einrichtung bestimmt werden.
Obwohl zur bisherigen Beschreibung nur ein Frage- und Antwort-Wort verwendet wurde, ist es gemäß der Erfindung möglich, eine Folge von Frage- und Antwort-Wörtern vorzusehen, welche rasch nacheinander in eine zu testende Einheit eingegeben werden, um irgendwelche zeitweiligen Fehler festzustellen, welche bei nur einem einzigen oder vielleicht auch einigen Prüfvorgängen nicht angezeigt werden. Dies ist wichtig, da zeitweilige Fehler nicht nur die Arbeit des Rechners ebenso ungünstig beeinflussen können wie ein dauernder Fehler, sondern sie sind infolge ihres seltenen und/oder kurzfristigen Auftretens auch sehr schwierig festzustellen und ihr Ort zu bestimmen.
Zusätzliche Vorteile ergeben sich insbesondere bei der Prüfung des Prüfregisters, wenn die Prüfung mit einem oder mehreren Sätzen von zwei aufeinanderfolgenden Paaren von Testwörtern durchgeführt wird. Daher werden, wenn das zweite Fragewort das binäre Komplement des ersten Fragewortes (und damit identisch mit dem ersten Antwort-Wort) ist, die Register nicht nur statisch in die beiden möglichen binären Zustände eingestellt, sondern es werden die beiden möglichen dynamischen Änderungen zwischen den zwei Zuständen erzeugt, d. h. 1-0 und 0-1. Dies verbessert die Wirkung des Testvorganges, da bestimmte Arten von Fehlern nur während eines der dynamischen Zustände auftreten und natürlich nicht unbedingt beim Prüfen nur einer der statischen Zustandsbedingungen eines Registers festgestellt werden würden.

Claims (1)

  1. Patentansprüche:
    1. Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes in einer parallel mehrere Bits übertragenden oder mehrere Bits speichernden Anordnung, dadurch gekennzeichnet, daß ein Signalgenerator (10) nacheinander ein beliebiges Binärwort (Frage-Wort) und dessen binären Komplementärwert (Antwort-Wort) erzeugt, daß das Frage-Wort der zu prüfenden Anordnung (16 bis 19) zugeführt, von dieser binär komplementär entnommen und einem Prüfregister (28 bis 31) zugeführt wird, daß danach das Antwort-Wort der zu prüfenden Anordnung (16 bis 19) zugeführt wird und daß danach
    sich entsprechende Stellen der zu prüfenden Anordnung und des Prüf registers in je einer Exklusiv-Oder-Schaltung (36 bis 39) verglichen werden, die bei Ungleichartigkeit der zugeführten Bits ein Ausgangssignal erzeugt, das einen Fehler und dessen Fehlerort anzeigt.
    2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß als Signalgenerator eine Magnettrommel (10) vorgesehen ist, in der hintereinander das Frage- und das Antwort-Wort ge- ίο speichert sind.
    3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß an den Ausgängen der Exklusiv-Oder-Schaltungen (36 bis 39) Und-Schaltungen (44) vorgesehen sind, die durch Taktimpulse (CP 5) erst aufgetastet werden, wenn sowohl das Frage-Wort im Prüfregister (28 bis 31) als auch das Antwort-Wort in der zu prüfenden Anordnung (16 bis 19) zur Verfügung stehen.
    4. Einrichtung nach einem der Ansprüche 1 ao bis 3, dadurch gekennzeichnet, daß an den Ausgängen der Exklusiv-Oder-Schaltungen (36 bis
    39) als Anzeigevorrichtungen Lampen (46 bis 48) vorgesehen sind.
    5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß in die Eingangsleitungen der zu prüfenden Anordnung und des Prüfregisters je eine Und-Schaltung eingeschaltet ist, die durch Taktimpulse geöffnet wird.
    6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Ausgänge der Exklusiv-Oder-Schaltungen (36 bis 39) in einer Oder-Schaltung (49) zusammengefaßt sind, daß der Ausgang der Oder-Schaltung (49) mit dem Eingang einer bistabilen Kippschaltung (50) verbunden ist, daß der »O«-Ausgang der bistabilen Kippschaltung (50) mit den zweiten Eingängen der Und-Schaltungen (51 bis 54) verbunden ist, über die Taktimpulse (CPl bis CP 4) zugeführt werden, so daß der Prüfvorgang unterbrochen wird, sobald ein Fehler aufgetreten ist.
    In Betracht gezogene Druckschriften:
    Deutsche Patentschrift Nr. 925 628.
    Hierzu 1 Blatt Zeichnungen
    509 539/31? 4.65 0 Bundesdruckerei Berlin
DEJ21105A 1960-12-30 1961-12-29 Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes Pending DE1191144B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US79782A US3237157A (en) 1960-12-30 1960-12-30 Apparatus for detecting and localizing malfunctions in electronic devices

Publications (1)

Publication Number Publication Date
DE1191144B true DE1191144B (de) 1965-04-15

Family

ID=22152778

Family Applications (1)

Application Number Title Priority Date Filing Date
DEJ21105A Pending DE1191144B (de) 1960-12-30 1961-12-29 Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes

Country Status (3)

Country Link
US (1) US3237157A (de)
DE (1) DE1191144B (de)
GB (1) GB912736A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1198857B (de) * 1963-01-18 1965-08-19 Licentia Gmbh Verfahren zur gleichzeitigen Pruefung einer Mehrzahl von taktgesteuerten elektronischen Speicherelementen waehrend des Betriebes
FR1360236A (fr) * 1963-03-20 1964-05-08 Electronique & Radio Ind Perfectionnements aux procédés de détection d'erreurs d'une chaine digitale de calcul et dispositif utilisé
US3471830A (en) * 1964-04-01 1969-10-07 Bell Telephone Labor Inc Error control system
GB1131085A (en) * 1966-03-25 1968-10-23 Secr Defence Improvements in or relating to the testing and repair of electronic digital computers
US3541507A (en) * 1967-12-06 1970-11-17 Ibm Error checked selection circuit
US3543236A (en) * 1968-04-10 1970-11-24 Gen Signal Corp Checking circuit
CH508950A (de) * 1969-03-01 1971-06-15 Hengstler Kg Einrichtung zur Zählfehlererkennung bei Impulszählern
US3638184A (en) * 1970-06-08 1972-01-25 Bell Telephone Labor Inc Processore for{11 -out-of-{11 code words
US3685015A (en) * 1970-10-06 1972-08-15 Xerox Corp Character bit error detection and correction
US4362957A (en) * 1980-12-29 1982-12-07 Gte Automatic Electric Labs Inc. Clock pulse tolerance verification circuit
JP3901825B2 (ja) * 1998-02-13 2007-04-04 富士通株式会社 波形生成装置及び方法
US11443827B2 (en) * 2021-01-13 2022-09-13 Winbond Electronics Corp. Memory device and method for error detection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE925628C (de) * 1950-07-20 1955-03-24 Bull Sa Machines Pruefvorrichtung fuer Zahlen und arithmetische Operationen auf Buchhaltungsmaschinen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2328750A (en) * 1942-04-29 1943-09-07 Western Electric Co Test device
US3105955A (en) * 1956-03-28 1963-10-01 Sperry Rand Corp Error checking device
US3071723A (en) * 1960-05-03 1963-01-01 Potter Instrument Co Inc Device for detecting defects in magnetic tape

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE925628C (de) * 1950-07-20 1955-03-24 Bull Sa Machines Pruefvorrichtung fuer Zahlen und arithmetische Operationen auf Buchhaltungsmaschinen

Also Published As

Publication number Publication date
US3237157A (en) 1966-02-22
GB912736A (en) 1962-12-12

Similar Documents

Publication Publication Date Title
DE3111447C2 (de)
DE1900042A1 (de) Verfahren und Anordnung zur Ortung von Fehlern in einer Datenverarbeitungsanlage
DE2556556A1 (de) Verfahren und anordnung zur speicherung von informationen ueber den ort eines oder mehrerer fehlerhafter bits in einem einzelne fehler korrigierenden halbleiter-hauptspeicher
DE1133158B (de) Einrichtung zur Fehlerpruefung bei Druckeinrichtungen
DE1191144B (de) Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes
DE2157829C2 (de) Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern
DE2418650C2 (de) Einrichtung zur Prüfung und Überwachung von Stromversorgungseinrichtungen
DE2536625C2 (de) Paritätsprüfschaltung für ein binär zählendes Register
DE2715029C3 (de) Schaltungsanordnung zur Diagnose oder Prüfung von funktionellen Hardware-Fehlern in einer digitalen EDV-Anlage
DE4005393A1 (de) Einrichtung zur signaltechnisch sicheren darstellung eines meldebildes
DE19940611B4 (de) Verfahren zum Erzeugen von Testergebnissen während einer Selbstprüfung, Verfahren zum Signalisieren einer erfolgreichen Beendigung der Selbstprüfung und Verarbeitungssystem mit der Fähigkeit zur Selbstprüfung
DD145972A5 (de) Einrichtung zur feststellung der l enge beliebiger schieberegister
DE2161994A1 (de) Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage
DE1296669B (de) Schaltungsanordnung zur Codeumsetzung mit Fehlersicherung
DE2737350C2 (de) Einrichtung zur Fehlerbehandlung in einer mikroprogrammgesteuerten Datenverarbeitungsanlage
DE2717375C3 (de) Einrichtung zur Ortung von Programmoder Hardwarefehlern
DE3731097A1 (de) Schaltungsanordnung zur ueberwachung einer einrichtung mit zwei mikroprozessoren, insbesondere einer kraftfahrzeug-elektronik
DE2248451C3 (de) Prüfverfahren und Schaltungsanordnung in Datenverarbeitungsanlagen
DE4244275C1 (de) Nachprüfung der Datenintegrität bei gepufferter Datenübertragung
DE2942133C2 (de) Prüfeinrichtung für Kleinrechnersysteme
DE2756948A1 (de) Schaltungsanordnung zur fehlersymtomverdichtung
DE2025916C3 (de) Dekodiernetzwerk mit Fehlersicherung und Fehleranzeige
DE2742881A1 (de) Dv-system mit fehlerkorrektur
DE1282693C2 (de) Schaltungsanordnung zur UEberwachung eines aus mehreren bistabilen Stufen bestehenden elektronischen Impulszaehlers
DE2326873B2 (de) Anordnung zum Erfassen von Fehlern