DE2326873B2

DE2326873B2 - Anordnung zum Erfassen von Fehlern

Info

Publication number: DE2326873B2
Application number: DE19732326873
Authority: DE
Inventors: Shigehiko Dipl.-Ing. Yokohama Hinoshita; Yukihiko Dipl.- Ing. Kawasaki Minezima; Takao Dipl.- Ing. Yamata Moriya
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1972-05-25
Filing date: 1973-05-25
Publication date: 1978-11-30
Also published as: JPS5415654B2; DE2326873A1; JPS4911036A

Description

20

Die Erfindung bezieht sich auf eine Anordnung zum Erfassen von Fehlern in einer Einrichtung, in welcher ein digitales Signal behandelt wird, und kann bei einer Schiebespeicheranordnung, wie z. B. vor allem einem Schieberegister, mit Vorteil angewendet werden.

Als Schiebespeicheranordnungen, die am meisten verwendet werden, sind solche bekannt, bei denen eine Verzögerungsleitung verwendet wird. Ferner bestehen sie aus einem Schieberegister, und der technische Fortschritt im Bereich der modernen, aus einem Halbleiter bestehenden integrierten Schaltung führte dazu, Umlaufspeicher unter Verwendung eines Schieberegisters zu verwirklichen, die an die Stelle eines Magnettrommel-Speichers treten sollen.

Wenn jedoch bei der Schiebespeicheranordnung eine der Speicherzellen einen Fehler hervorruft, geht prinzipiell die Funktion der gesamten Speichervorrichtung vollständig verloren, so daß es ein Problem ⁴" bedeutet, daß entsprechend der Vergrößerung der Speicherkapazität die Zuverlässigkeit der Speichervorrichtung absinkt. Vor allem dann, wenn die Schiebespeicheranordnung an Stelle eines Magnettrommel-Speichers treten soll oder dazu verwendet wird, in eine « digitale Form umgewandelte Bildsignale zu speichern, die der für ein Bildfeld erforderlichen Kapazität eines Signals entsprechen, beträgt die Kapazität einige 100000 Bit und mehr. Dabei müssen Maßnahmen zur Vermeidung von Fehlern getroffen werden. Ein erster ^r>o Schritt besteht vor allem in der Erfassung der Fehler.

Ausgehend von dieser Überlegung liegt der Erfindung die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art zu schaffen, die es erlaubt, die Fortschritte der Technologie auf dem Gebiet der elektronischen Bauelemente auch bei solchen Einrichtungen zum Behandeln digitaler Signale anzuwenden, d. h. integrierte Schaltungen zu benutzen, ohne die Funktionssicherheit zu vermindern.

Erfindungsgemäß wird diese Aufgabe bei einer w> Anordnung gemäß dem Oberbegriff des Hauptanspruches durch die im Kennzeichen beschriebenen Merkmale gelöst.

Mit dieser Lösung wird dann, wenn beim Auftreten eines Fehlers in der vorgenannten Einrichtung oder in ⁶^ einem System, zu dem diese gehört, deren Ausgangssignal anhält und auf dem Codezeichen »1« oder »0« festgehalten wird, der Ausgang der Speichervorrichtung überwacht und festgestellt, ob das Ausgangssignal auf dem Codezeichen »1« oder »0« festgehalten ist, wodurch der Fehler erfaßt wird.

Besonders vorteilhaft ist in diesem Zusammenhang eine Weiterbildung der Erfindung gemäß dem Kennzeichen des Patentanspruches 2. Dabei wird mit der Umcodierung des Eingangssignals vermieden, daß euch bei fehlerfreiem Arbeiten der behandelnden Einrichtung oder des Systems und bei Auftreten einer längeren Folge von Codezeichen im Signalzustand »1« oder »0«, diese Signalfolge fälschlich als fehlerhaft ausgewertet wird.

Von besonderem Vorteil ist die Tatsache, daß mit einer Anordnung gemäß der Erfindung ein Fehler auch dann erfaßt werden kann, wenn das behandelte Signal kein Signal darstellt, aus dem sich allein aufgrund seiner Codeeigenschaften schon ein Fehler erfassen läßt Die fehlerhafte Verarbeitung solcher Signale ohne eine Korrektur ermöglichende Codierung mit einer Einrichtung zu erkennen, die keine zusätzliche Redundanz im Signal dafür benötigt, ist von besonderem technischen Wert

Nachstehend wird die Erfindung anhand der Zeichnung näher erläutert Dabei zeigt

F i g. 1 ein Blockschaltbild für ein Ausführungsbeispiel der Erfindung,

F i g. 2 eine konkrete Ausgestaltung eines Teils der Anordnung von F i g. 1,

Fig.3 ein Blockschaltbild für ein weiteres Ausführungsbeispiel der Erfindung und

F i g. 4 eine konkrete Ausgestaltung eines Teils der Anordnung von F i g. 3.

F i g. 1 zeigt ein Ausführungsbeispiel der Erfindung. Das an eine Eingangsklemme 1 angelegte Eingangssignal wird über eine Schiebespeicheranordnung 3, wie z. B. ein Schieberegister, geführt und kann an einer Ausgangsklemme 2 als Ausgangssignal abgenommen werden. Das Ausgangssignal an der Ausgangsklemme 2 wird einem Detektor 4 zugeführt, in welchem ein Fehler im Ausgangssignal erfaßt wird. Der Detektor 4 hat dabei die Aufgabe, die Ausgangsimpulsreihe der Speicheranordnung 3 zu überwachen und festzustellen, ob eine ununterbrochene Folge von Codezeichen im Signalzustand »1« oder »0« in ihrer Anzahl einen bestimmten Wert überschreitet. Bei Überschreiten dieses Wertes wird das Ausgangssignal der Speicheranordnung 3 als festgehalten angesehen und ein Fehler in der Speicheranordnung bei Ursache dafür angenommen.

Ein Ausführungsbeispiel für den Detektor 4 nach F i g. 1 ist in F i g. 2 dargestellt. Der Eingang dieser Anordnung liegt an der Ausgangsklemme 2 der Anordnung nach F i g. 1. Die Ausgangsklemme 2 ist mit einem D-Eingang eines taktgesteuerten und über ein Verzögerungsglied 41 an einen Taktleitungseingang 42 angeschlossenen Flipflops 40 verbunden. Wird dem Detektoreingang an der Ausgangsklemme 2 über eine längere Zeit eine Impulsreihe aus aufeinanderfolgenden Codezeichen »1« zugeführt, so sind die zueinander inversen Ausgangssignale Q und Q des Flipflops 40 Codezeichen im Zustand »1« bzw. »0«. An je einen dieser Ausgänge angeschlossene Exclusiv-ODER-Glieder 43 bzw. 44, die außerdem mit der Ausgangsklemme 2 verbunden sind, weisen dann Ausgangssignale mit Codezeichen im Zustand »0« bzw. »1« auf. Diese Ausgangssignale sind je einem UND-Glied 45 bzw. 46 zugeführt, deren zweite Eingänge mit dem Taktsignaleingang 42 verbunden sind. Die Frequenz des

Taktsignals ist gleich der Grundfolgefrequenz des Eingangsimpulses, so daß die Ausgangssignale der UND-Glieder 45 und 46 das Codezeichen »0« bzw. »1« darstellen.

Der Zähleingang eines Binärzählers 47 ist an den s Ausgang des zweiten UND-Gliedes 46 angeschlossen, wodurch die Zahl der an der Ausgangsklemme 2 auftretenden Codezeichen im Zustand »1« gezählt wird. Der Ausgang des ersten UND-Gliedes 45 ist mit Rückstelleingängen für jede Stufe des Binärzählers verbunden. Im vorausgesetzten Fall hat ein Rückstellsignal jedoch keine auslösende Wirkung, da die Rückstelleingänge, auf dem Codezeichen »0« festgehalten sind.

Die Ausgänge das Binärzählers 47 sind an einen H Decodierer 48 als eine logische Schaltung angeschlossen, mit der der Zählerstand des Binärzählers 47 ausgewertet wird. Wenn der Decodierer 48 z. B. so aufgebaut ist, daß er ein Ausgangssignal nur dann abgibt, wenn alle Stellen des Binärzählers 47 das Codezeichen »1« aufweisen, so wird ein Signalzustand »1« aller Stellen mit einer UND-Funktion decodiert Mit dem Ausgang des Decodierers 48 ist der Eingang eines Alarmstromkreises 49 verbunden, der durch das Ausgangssignal des Decodierers gesteuert wird, wo- 2". durch ein Wecker, ein Summer usw. ausgelöst oder eine Lampe gezündet wird.

Der angenommene Signalzustand des Detektors 4 ändert sich, wenn das Codezeichen an der Ausgangsklemme 2 in einen Signalzustand »0« umgewandelt wird. ><> Über das Verzögerungsglied 41 wird ein Zeitgabeimpuls dem Takteingang C des Flipflops 40 verzögest zugeführt, so daß sich sein Zustand auch dann unmittelbar noch nicht ändert Die Ausgangssignale der Exclusiv-ODER-Glieder 43 und 44 werden deshalb s^r> invertiert. Hierdurch wird das erste UND-Glied 45 durchgeschaltet, sein Ausgangssigna! in das Codezeichen »1« umgewandelt und der Binärzähler 47 zurückgestellt. W3nn dann das Flipflop 40 verzögert umschaltet, und das Signal an der Ausgangsklemme 2 ■«) aufeinanderfolgende Codezeichen im Zustand »0« aufweist, sind die zueinander inversen Ausgangssignale des Flipflops 40 an den Ausgängen Q bzw. Q jeweils Codezeichen »0« bzw. »1«. Die Ausgangssignale der Exclusiv-ODER-Glieder 43 und 44 sind dann Codezei- <r> chen »0« bzw. »1«. Die Zahl der aufeinanderfolgenden Codezeichen »0« im Ausgangssignal an der Ausgangsklemme 2 wird dann ebenso wie im obigen Fall mit Codezeichen »1« an der Ausgangsklemme 2 gezählt. Analog wird festgestellt, ob diese Zahl den eingestellten '><> Wert überschreitet oder nicht

Auf diese Weise wird die Zahl der aufeinanderfolgenden Codezeichen »1« und »0« im Ausgangssignal gezählt und festgestellt, ob diese Zahl einen eingestellten Wert überschreitet. Bei zu kleiner Kapazität des v·, verwendeten Binärzählers 47 könnte auch im fehlerfreien Fall das Eingangssignal falsch bewertet werden, weil ein bereits den Zähler füllendes Muster aufeinanderfolgender Codezeichen im Zustand »1« oder »0«, das auch normal auftreten kann, den Alarmstromkreis 49 auslöst. «■»«» Entsprechend der Eigenschaft der zu behandelnden Eingangssignale muß daher die Kapazität des Binärzählers 47 groß genug bemessen sein.

Fig.3 zeigt ein weiteres Ausführungsbeispiel der Erfindung. Dabei haben die Elemente 1 bis 4 die gleiche i>"> Funktion wie bereits erläutert, so daß es sich erübrigt, diese nochmals auszuführen. An der Eingangsklemme 1 liegt ein Codierer 5. Wenn das an die Eingangsklemme 1 angelegte Eingangssignal ein Muster mit vielen aufeinanderfolgenden Codezeichen »1« bzw. »0« enthält, dann wäre die für die Feststellung eines Fehlers erforderliche Bedingung im Detektor 4 erfüllt Um dies zu verhindern, wandelt der Decodierer 5 das Eingangssignal in eine Form um, bei der ein Muster vieler aufeinanderfolgender Codezeichen im Signalzustand »1« oder »0« nur schwer auftreten kann. Dann erst wird der Speichervorrichtung 3 das umcodierte Signal zugeführt und so eine falsche Beurteilung vermieden.

Auch bei einer solchen Umcodierung ist die Wirkungsweise der zwischen Klemmen 7 und 8 angeordneten Speichervorrichtung 3 die gleiche wie beim Ausführungsbeispiel in Fig. 1. Im normalen Fall, also bei einer fehlerfrei arbeitenden Speicheranordnung 3, wird das umcodierte Eingangssignal an der Klemme 8 auch-wieder abgegebea Es wird dann einem Decodierer 6 zugeführt, der die erste Umcodierung invertiert So wird das ursprüngliche Codezeichen wieder an der Ausgangsklemme 2 gewonnen.

In F i g. 4 ist in einem Schaltbild ein konkretes Beispiel für diese Teile dargestellt, die erst die Umcodierung des Eingangssignals bewirken und nach seinem Zwischenspeichern diese Umcodierung wieder rückgängig machen, also invertieren.

Dafür sind ein Codierer 5 und ein Decodierer 6 vorgesehen, die als Exclusiv-ODER-Glieder ausgeführt sind. Diese sind mit den beiden inversen Ausgängen eines Flipflops 7 verbunden, dessen Eingang 9 Zeitgabeimpulse zugeführt werden, deren Frequenz gleich der Grundfolgefrequenz des an die Eingangsklemme 1 angelegten Eingangssignals ist. Diese Zeitgabeimpulse werden einer Frequenzteilung von '/2 unterworfen und treten zueinander invertiert an den Ausgangsklemmen 10 und 11 des Flipflops 7 auf. Nach dieser Ausführung stellt das Ausgangssignal des einen Exclusiv-ODER-Gliedes 5 auch dann, wenn das an die Eingangsklemme 1 angelegte Signal auf einem Codezeichen »1« oder »0« festgehalten ist, ein Muster dar, in dem die Codezeichen »1« und »0« jeweils abwechselnd auftreten.

Die Umcodierung ist reversibel. So wird also das ursprüngliche Eingangssignal wiedergewonnen, wenn das umgewandelte Signal dieser Signalwandlung nochmals unterzogen wird. Jedoch muß das an die zweite Eingangsklemme des als Decodierer 6 verwendeten Exclusiv-ODER-Gliedes dann, wenn die Speicheranordnung eine Kapazität mit einer ungeradzahligen Anzahl von Bitstellen besitzt, an die Ausgangsklemme 11 des Flipflops 7 und im umgekehrten Fall an die Ausgangsklemme 10 des Flipflops 7 angeschlossen sein. Denn das Eingangssignal der Speicheranordnung 3 ist ein Codezeichen im Zustand »1«, wenn z.B. an die Eingangsklemme das Codezeichen »0« angelegt und an die Klemme 12 des Exclusiv-ODER-Gliedes 5 das Codezeichen »1« angelegt wird. Falls nun die Speicheranordnung 3 eine Kapazität mit einer ungeradzahligen Anzahl von Bitstellen aufweist, tritt das obengenannte Eingangscodezeichen »1« am Ausgang der Speicheranordnung 3 gerade dann auf, wenn an der Ausgangsklemme 10 des Flipflops 7 gerade das Codezeichen »0« und an der Ausgangsklemme 11 das Codezeichen »1« abgegeben wird. Ist die zweite Eingangsklemme 13 des Exclusiv-ODER-Gliedes 6 mit der Ausgangsklemme 11 des Flipflops 7 verbunden, dann wird ein Codezeichen »0« an der Ausgangsklemme 2 erzeugt und damit das Eingangssignal durch die Invertierung wieder in seinen ursprünglichen Signalzustand umgewandelt.

Analog sind die Fälle einer geradzahligen Anzahl von Bitstellen in der Speicheranordnung 3 oder eines Eingangssignals als Codezeichen im Signalzustand »1« zu betrachten, so daß es sich erübrigt, auch diese Fälle im einzelnen zu erläutern.

Neben dieser geschilderten Signalwandlung könnte für das Umcodierungsverfahren beispielsweise aber auch der sogenannte »Pseudo-Random-Code« zugrunde gelegt und für das umcodierte und zwischengespeicherte Eingangssignal, wie oben ausgeführt, die Signalwandlung wider invertiert werden.

Bei den obengenannten Ausführungsbeispielen wird die Erfindung anhand einer Schiebespeicheranordnung als eine Einrichtung oder ein System erläutert, in denen ein digitales Signal behandelt wird. Darüber hinaus kann die Erfindung selbstverständlich in allen solchen ein digitales Signal behandelnden Einrichtungen oder Systemen angewandt werden, die die Eigenschaft aufweisen, daß durch einen Fehler der Ausgang auf Codesignalen »1« oder »0« festgehalten wird. Die Erfindung kann also z. B. auch bei Systemen, durch die Impulse weitergeleitet oder übertragen werden, wie etwa einem Delta-Modulator angewendet werden. Vor allem bei einem Delta-Modulator kann für dessen Ausgangssignal bekanntlich das Codezeichen »1« oder »0« bei der normalen Inbetriebsetzung prinzipiell nicht sehr lange aufeinanderfolgen, so daß die Anwendung der Erfindung hier besonders vorteilhaft ist. Bei der obengenannten Erläuterung ist zwar als Eingangssignal ein zweipoliges digitales Signal zugrunde gelegt, jedoch kann die Erfindung selbstverständlich auch in Fällen mit Vorteil eingesetzt werden, wenn mehrpolige Signale behandelt werden.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung zum Erfassen von Fehlern in einer Einrichtung, in welcher ein zwei- oder mehrpegeliges digitales Eingangssignal behandelt wird, dadurch gekennzeichnet, daß der Ausgang (2) dieser Einrichtung (3) überwacht und ein Fehler dadurch erfaßt wird, daß festgestellt wird, ob irgendeiner der Zustände, die das digitale Eingangs- to signal annehmen kann, über eine vorgeschriebene Zeitdauer hinweg kontinuierlich ausgegeben wird.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das zwei- oder mehrpegelige Eingangssignal erst nach einer Umcodiemng (5) der Einrichtung (3) zugeführt und am Ausgang dieser Einrichtung durch erneute Signalwandlung (6) die Umcodierung wieder invertiert wird.