DE2808320A1 - Schaltungsanordnung zur ermittlung von uebertragungsfehlern in einem digitalen nachrichtensystem - Google Patents

Schaltungsanordnung zur ermittlung von uebertragungsfehlern in einem digitalen nachrichtensystem

Info

Publication number
DE2808320A1
DE2808320A1 DE19782808320 DE2808320A DE2808320A1 DE 2808320 A1 DE2808320 A1 DE 2808320A1 DE 19782808320 DE19782808320 DE 19782808320 DE 2808320 A DE2808320 A DE 2808320A DE 2808320 A1 DE2808320 A1 DE 2808320A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
flip
counter
flops
ternary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782808320
Other languages
English (en)
Inventor
Jean-Yves Jaouen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Original Assignee
Alcatel CIT SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA filed Critical Alcatel CIT SA
Publication of DE2808320A1 publication Critical patent/DE2808320A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/245Testing correct operation by using the properties of transmission codes
    • H04L1/247Testing correct operation by using the properties of transmission codes three-level transmission codes, e.g. ternary

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Logic Circuits (AREA)
  • Error Detection And Correction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Ermittlung von Übertragungsfehlern durch Überwachung der akkumulierten Quersumme in einem digitalen Nachrichtensystem mit aus ternären Ziffernfolgen zusammengesetzten Zahlen, wobei sendeseitig die Ziffernfolge für eine zu übertragende Zahl unter verschiedenen möglichen Kodes so gewählt wird, daß die akkumulierte Quersumme stets innerhalb gegebener Grenzen bleibt.
Das bei digitalen Nachrichtensystemen auf die Leitung gegebene Signal kann nur diskrete Werte annehmen. In PCM-Systemen erfolgt die Übertragung in Form von jeweils aus mehreren Ziffern bestehenden Zahlen, wobei die Ziffern ternär vorgesehen sind.
Das auf die Leitung gegebene Signal darf keinerlei Gleichstromkomponente und möglicher wenig niederfrequente Komponenten aufweisen. Aufgrund dieser Einschränkung muß das auf die Leitung gegebene Signal eine endliche akkumulierte Quersumme haben. Zur Erfüllung dieser Bedingung muß der für die Leitungsübertragung genutzte Kode eine gewisse Redundanz aufweisen. Wegen der Redundanz ist die Wahrscheinlichkeit, daß ein zum auf der Leitung befindlichen Signal hinzukommender Fehler die akkumulierte Quersumme ändert, in etwa gleich 1, so daß die Fehlerfeststellmethode ausgehend von Überschreitungen dieser Summe sinnvoll ist.
eo.!GlivAL INSPECTED
809836/0677
2803320
Die Messung der akkumulierten Quersumme des auf der Leitung befindlichen Signals besteht darin, in Echtzeit die algebraische Summe der aufeinanderfolgenden ternären Ziffern zu bilden. Hierzu sind logische Vorrichtungen erforderlich, die mit der Geschwindigkeit des betreffenden digitalen Übertragungssystems arbeiten müssen.
Es sind zur Durchführung dieser Rechenoperation bei einem ternären Leitungssignal, d.h. einem Signal, dessen Bestandteile eine Amplitude O oder eine Amplitude ungleich O der einen oder anderen Polarität mit den zugeordneten Wertungen
sintl.
O, +1, -l/T"zwei. Arten von Schaltungsanordnungen bekannt.
Die erste bekannte Anordnung umfaßt ein nach rechts und nach links verschiebendes Schieberegister und eine dazugehörende Dekodiervorrichtung. Das Schieberegister besitzt
die^ n-1 Kippstufen (n ist die Anzahl der Zustände, die/Quersumme einnehmen kann), und die gesamte Vorrichtung enthält eine Anzahl von logischen Gattern, die wegen der drei Punktionen des Registers : Verschieben nach rechts, Verschiebung nach links und Aufrechterhaltung des bestehenden Zustands, größer als 3 (n-1) ist.
Die Funktionsweise dieser Vorrichtung besteht darin, daß bei Auftauchen einer ternären Ziffer, die den Wert +1 hat, der Wert des Schieberegisters von rechts nach links um eine Stelle verschoben wird, indem am Ende ein Bit 1 eingefüllt wird, daß bei Auftauchen einer ternären Ziffer des Worts - 1 der Registerinhalt von links nach rechts verschoben wird, indem am Ende ein Bit O eingefüllt wird f und daß bei Auftauchen einer ternären Ziffer des Werts O das Register in seinem Zustand
809836/0677
2HUÖ320
erhalten wird. Die dazugehörende Dekodiervorrichtung ist so
aufgebaut, daß sie das Auftreten eines Bits 0 am rechten Rand und das Auftreten eines Bits 1 am linken Rand feststellt, was Überschreitungen des Grenzwerts der akkumulierten Quersumme
bedeutet.
Die zweite bekannte Anordnung ist ein Addierer-Subtrahierer .
Die höchste Betriebsfrequenz dieser Schaltkreise wird durch die große Anzahl von logischen Stufen begrenzt, die ein Signal bei seiner Verarbeitung durchqueren muß. Dadurch werden diese Schaltkreise für digitale Hochgeschwindigkeitsübertragungssysteme ungeeignet.
Die Erfindung löst die Aufgabe, Schaltungsanordnungen der eingangs genannten Art dahin zu verbessern, daß sie bei
hohen Betriebsfrequenzen einsetzbar sind. Diese Aufgabe wird durch die kennzeichnenden Merkmale des Hauptanspruchs gelöst. Bezüglich von Merkmalen bevorzugter Ausführungsformen der Erfindung wird auf die Unteransprüche verwiesen.
Die Erfindung wird nun anhand mehrerer Ausführungsbeispiele mit Hilfe der beiliegenden einundzwanzig Figuren näher erläutert.
Fig. 1 zeigt die Definitionstabelle einer Umsetzung
4B/3T mit zwei Ternärkodes.
Fig. 2 zeigt das Schaltbild einer erfindungsgemäßen
Schaltungsanordnung zur Feststellung von Fehlern, angepaßt an ein ternäres Signal, das eine akkumulierte Quersumme besitzt, die auf acht mögliche Zustände reduziert ist.
809836/0677 V.
2BÜÜ320
Fig. 3 zeigt den Zählvorgang in seinen einzelnen Schritten in dezimaler Schreibweise.
Fig. 4 zeigt denselben Vorgang wie Fig. 3 in binärer Schreibweise.
Fig. 5 zeigt die Wahrheitstabelle des Zählers aus Fig. 2,
Fig. 6 zeigt eine Variante zu Fig. 2, bei der der Zähler nach dem Gray-Kode zählt.
Fig. 7, 8 und 9 zeigen den Figuren 3 bis 5 analoge Darstellungen, die sich auf die Variante gemäß Fig. 6 beziehen.
Fig. 10 zeigt die Definitionstabelle einer MS43 genannten Umsetzung 4B/3T mit drei Ternärkodes.
Fig. 11 zeigt die Definitionstabelle einer FOMOT genannten Umsetzung 4B/3T mit vier Ternärkodes.
Fig. 12 zeigt eine weitere erfindungsgemäße Schaltungsanordnung, bei der die Quersumme auf sechs mögliche zustände reduziert ist.
Die Figuren 13 bis 15 zeigen den Figuren 3 bis 5 analoge Darstellungen, die sich auf die Variante gemäß Fig. beziehen.
Fig. 16 zeigt die Übergänge zwischen nicht benutzten Zählzuständen bei der Variante gemäß Fig. 12.
Fig. 17 zeigt eine weitere Variante zu Fig. 2, bei der der Zähler als Gray-Kode-Zähler ausgebildet ist, der nur sechs Zustände besitzt.
Die Figuren 18 bis 20 zeigen den Figuren 3 bis 5 analoge Darstellungen, die sich auf die Variante gemäß Fig. 17 beziehen.
Fig. 21 zeigt die Übergänge zwischen nicht benutzten Zählzuständen bei der Variante gemäß Fig. 17.
809836/0677
Als Beispiele für ternäre Übertragungssysteme, bei denen die Daten auf der Leitung eine begrenzte akkumulierte Quersumme aufweisen, werden Systeme angegeben, die Umsetzungen des Typs 4B/3T verwenden.
Bei diesen Umsetzungen wird eine Folge von vier Binärelementen in ein Wort aus drei ternären Elementen umgesetzt, wobei die Folge von drei Nullen nicht vorkommt. Unter diesen Umsetzungen 4B/3T ist insbesondere der einfache Kode 4B/3T mit zwei unterschiedlichen Kodes bekannt, durch den die Quersumme auf acht Zählstufen begrenzt werden kann. Eine weitere Möglichkeit bildet die Umsetzung MS43 mit drei verschiedenen Kodes, sowie die Umsetzung FOMOT mit vier Kodes. Diese letzteren beiden Umsetzungen ergeben Guersummen, die auf sechs Zählwerte begrenzt sind.
Die anhand der Figuren 1 bis 9 beschriebenen beiden ersten erfindungsgemäßen Schaltungsanordnungen werden bei digitalen Übert-ragungssystemen eingesetzt, die auf der Leitung ein Signal verwenden, dessen laufende Quersumme auf acht Zustände begrenzt ist, während die anhand der Figuren 10 bis beschriebenen erfindungsgemäßen Schaltungsanordnungen bei digitalen Übertragungssystemen eingesetzt werden, die auf der Leitung ein Signal benutzen, dessen laufende Quersumme auf sechs Zustände begrenzt ist.
Fig. 1 zeigt die Definitionstabelle einer einfachen Umsetzung 4B/3T mit zwei Kodes M+ und M-. Die beiden Kodes M+ und M- sind einander entgegengesetzt, ausgenommen für die "Wörter", deren Summe Null ist. Der Kode M+ wird verwendet, wenn die laufende Quersumme positiv oder null ist, während der Kode M- verwendet wird, wenn die laufende Quersumme negativ ist, so daß
809838/067?
2 S υ ΰ 3 2 Q
dauernd die Tendenz besteht, die laufende Quersumme auf Null gehen zu lassen. Zo kann die laufende Quersumme acht unterschiedliche Zustände (-4 bis +3 einschließlich) einnehmen, und die Wahrscheinlichkeit, daß ein Fehler eine Überschreitung um einen positiven oder negativen Wert der laufenden Quersumme hervorruft, ist etwa eins, während die Wahrscheinlichtkeit dafür, daß ein Fehler das Auftreten des ausgeschlossenen ternären Worts aus drai aufeinanderfolgenden Nullen her-■\orruft, nur 1/21 beträgt.
Fig. A zeigt das elektrische Schaltbild einer erfindungsgemäßen Schaltungsanordnung zur Feststellung von Fehlern, cÜ3 mit den vorgenannten Kodes arbeitet. Diese Schaltungsanordnung umfaßt einen synchronen Modulo-8 Vor- und Rückwärtszähler 10 und einen Dekodierer 20. Der snychrone Vor- und Rückwartszähler 10 besitzt einen Vorwärtszähleingang T , einen Rückwärtszähleingang T , sowie einen Takteingang F. Er ..besteht aus drei Kippstufen 11, 12 und 13 des Typs JK, die untereinander
ψ _ und mit den Vorwärts- und Rückwärtszählereingängen T , T über Logikglieder 30 bis 33, 40 bis 45, 50 und 51 verbunden sind, so daß bei ihrer Aktivierung der Zähler seinen augenblicklichen Binärzustand um einen Zählschritt erhöht bzw. erniedrigt. Der Zähler zählt also nach dem natürlichen Binärkode.
Der Dekodierer 20 umfaßt zwei NICHT-ODER Gatter 60 und 61 mit vier Eingängen, deren Ausgänge parallelgeschaltet sind. Das NICHT-ODER Gatter 61 führt die logische Funktion T .Q-, .Q^ .Q-, durch. Es empfängt auf einem ersten Eingang die Variable T , auf einem zweiten Eingang die Variable Q,, die auf dem Ausgang Q der Kippstufe 11 verfügbar ist, auf einem dritten Eingang die
609836/0677 0RiG^ «spected
2 B1J ΰ 3 λ Ο
Variable Q_, die auf dem .Ausgang Q der Kippstufe 12 verfügbar ist, und auf einem vierten Eingang die Variable Q..., die auf dem Ausgang Q der Kippstufe 13 verfügbar ist. Das NICHT-ODER Gatter 60 führt die logische Funktion T~.Q, .cL.Q. durch. Es empfängt auf einem ersten Eingang die Variable T , auf einem zwei ten Eingang die auf dem Ausgang Q der Kippstufe 11 verfügbare Variable Q1, auf einem dritten Eingang die auf dem Ausgang Q der Kippstufe 12 verfügbare Variable Q9 und auf einem vierten Eingang die auf dem Ausgang Q der Kippstufe 13 verfügbare Variable Q.,.
Die Variablen T und T sowie ihre Komplemente werden über zwei Treiber-Tore 62, 63, die einen normalen und einen invertierten Ausgang aufweisen, auf die verschiedenen Gatter verteilt.
Fig. 3 zeigt in dezimaler Schreibweise die Tabelle der Zählphasen in Abhängigkeit von den Vorwärtszählbefehlen T und Rückwärtszählbefehlen T , wobei die durch eingekreiste Zahlen angegebenen Phasen keine Zählerverstellung bedeuten«
In dieser und den folgenden Figuren wurde angenommen, daß ein Zählbefehl in Form eines logischen Niveaus 1 für die Variable T und ein Rückwärtszählbefehl durch ein logisches Niveau 1 für die Variable T~ angegeben wird, und daß nicht gleichzeitig ein Vorwärtszählbefehl und ein Rückwärtszählbefehl vorliegen können<,
Figo 4 zeigt dieselbe Tabelle in binärer Schreibweise„
Pigo 5 zeigt die zugehörige Wahrheitstafel für die einzelnen Eingänge J und K der Kippstufen 11 bis 13 des Zählers lO«, Daraus lassen sich die in Figo 2 dargestellten Verknüpfungen leicht ableiten.
009836/067?
28ÜÖ32Ö
Die durch den Dekodierer 20 bewirkte Verknüpfung berücksichtigt die Tatsache, daß der Dekodierer jeden Rückwärtszählimpuls übertragen muß, wenn die Ausgänge der drei Kippstufen 11, 12 und 13 sich im Zustand 0 befinden und jeden Vorwärtszahlimpuls übertragen muß, wenn diese drei Ausgänge sich im Zustand 1 befinden.
Die Arbeitsweise der in Fig. 2 dargestellten Schaltung zur Fehlerfeststellung ist wie folgt :
Das auf der Leitung verfügbare ternäre Signal wird mit Hilfe einer Diodenweiche in zwei Impulsreihen aufgespalten, von denen eine positiv und die andere negativ ist. Die positiven Impulse werden auf den Eingang T der Schaltung gegeben. Die Polarität der negativen Impulse wird umgekehrt, bevor diese Impulse auf den Eingang T der Schaltung gegeben werden.
Das ternäre Signal dient auch der Wiederherstellung des Zifferntaktes, der für die drei Kippstufen des Zählers als Taktsignal F dient. Die Ableitung dieses Takts aus dem Übertragungssignal erfolgt auf herkömmliche Art. Beim Einschalten befindet sich der Vor- und Rückwärtszähler in einem beliebigen Anfangszustand. Er nimmt einen zulässigen Zustand ein, sobald die Quersumme ihre obere und untere Grenze erreicht hat, was bei der einfachen Umsetzung 4B/3T mit zwei Kodes sehr rasch geschieht. Nach der für den Vor- und Rückwärtszählar zur Erreichung eines richtigen Zustands notwendigen Einschaltdauer ist jegliche Überschreitung der laufenden Quersumme auf einen Fehler im Übertragungssxgnal zurückzuführen.
Die in Fig. 2 dargestellte Schaltung enthält drei JK-Kippstufen und vierzehn ODER- und NICHT-ODER-Glieder. Die höchste Betriebsfrequenz wird durch die innere Verzögerung
8 0 9 8 3 6/0677 . *' * "L "^1"-07^
-Ll-
2 b U ο 3 2 O
der Glieder bestimmt, wobei beachtenswert ist, daß jeweils nur ein Glied zwischen zwei Kippstufen vorhanden ist. Die für die höchste Betriebsfrequenz entscheidende Dauer ist höchstens gleich der Summe aus der Äusbreitungszeit in einer Kippstufe, der Ausbreitungszeit m einem logischen Glied und der Voreinstellzeit einer Kippstufe. Mit der E.C.L. Technik kann man mit einer Dauer von weniger als 1,5 Nanosekunden rechnen und folglich mit einer maximalen Betriebsfrequenz von etwa 670 MHz, einer Frequenz, die mit bekannten Schaltungsanordnungen gleicher Technologie nicht erreicht werden kann.
Fig. 6 zeigt eine Variante zu Fig. 2, die sich von der vorhergehenden durch die Verwendung des Gray-Kodes und von D-Kippstufen unterschexdeiz. Sie umfaßt einen synchronen Vor- und Rückwärtszähler Modulo-8 lOO und einen Dekodierer 200. Er besitzt einen Vorwärtszähleingang, der die Vorwärtszählimpulse T empfängt, einen Rückwärtszähleingang, der die Rückwärtszählimpulse T empfängt, sowie einen Takteingang F. Der Vor- und Rückwärtszähler 100 besteht aus drei D-Kippstufen 110, 120 und 130, die untereinander über NICHT-ODER Glieder 111 - 115, 121-124 und 131 - 134 verbunden sind.
Der Dekodierer 200 besitzt zwei ODER-NIGHT Glieder 201 und 202, die die Zählzustände 100 und 000 bei Vorhandensein von T bzw. T anzeigen.
Wie in Fig. 2 werden auch hier die Variablen T und T über zwei Treiber-Tore 250 und 260 mit normalen und invertierten Ausgängen angeboten.
Die Figuren 7 bis 9 zeigen in dezimaler und binärer Schreibweise die Übergangstabelle dieses Zählers sowie die
8 09836/0677 original fNspE
" 12 ~ 280832Q
Wahrheitstafel, aus der ohne weiteres die Schaltung nach Fig. G abgeleitet werden kann. Man sieht, daß der Zähler nach dem Gray-Kode zählt, der bekanntlich sehr hohe Betriebsfrequenzen zuläßt, da jeweils nur eine einzige Kippstufe umgestellt wird.
Pig. Io zeigt die DefiniLionstabelle der Umsetzung M'343. Diese besteht aus drei Kodes M,, M_, M-. und zeigt eine laufende Quersumme, die auf vier Zustände reduziert ist, die mit -1, 0, +1 und +2 bezeichnet werden können. Der Kode M, wird verwendet, wenn die laufende Quersumme den Wert -1 aufweist, der Kode M-, wenn sie den Wert 0 oder +1 aufweist, und der Kode M,., wenn sie den Wert +2 aufweist.
Fig. 11 zeigt die Definitionstabelle der Umsetzung FOMOT. Diese umfaßt vier Kodes M,, M-, M,, M„ und zeigt wie im vorhergehenden Fall eine auf vier Zustände reduzierte laufende Quersumme, die mit -1, 0, +1 und +2 bezeichnet werden können. Der Kode M--, wird dann verwendet, wenn die laufende Quersumme den Wert -1 aufweist, der Kode M0, wenn sie den Wert 0 aufweist, der Kode M,, wenn sie den Wert 1 aufweist, und der Kode M-, wenn sie den Wert 2 aufweist.
Die MS43 und FOMOT genannten Kodes 4B/3T haben eine Quersumme, die sechs Zustände einnehmen kann, zwei Zwischenzustände innerhalb der ternären Wörter und vier Endzustände. Die Figuren 12 und 17 zeigen zwei entsprechende Schaltungsanordnungen.
Fig. 12 zeigt eine Schaltung zur Feststellung von Fehlern mit einem synchronen Vor- und Rückwärtszähler Modulo-6 300 und einem Dekodierer 400. Der Vor- und Rückwärtszähler 300
809836/0677 ./.
2 B CJ 3 3 2 O
besitzt einen Zähleingang, auf dem er die Vorwärtszählimpulse T empfängt, einen Rückwärtszähleingang, auf dem er die Rückwärtszählimpulse T empfängt, sowie einen Takteingang F. Er besteht aus drei JK-Kippstufen 310, 320 und 3 30, die über NICHT-ODER und ODER-Glieder 311 - 314, 321 - 325 und 331 und miteinander verbunden sind.
Der Dekodierer 400 liefert ein Signal I, wenn der Zählimpuls T auf einen Zählzustand 101 und wenn der Impuls T auf einen Zählzustand 000 trifft. Der Dekodierer enthält hierzu zwei ODER-NICHT-Glieder 4Ol und 402.
Im Gegensatz zu den weiter oben beschriebenen Schaltungen benutzt der in Fig. 12 dargestellte Vor- und Rückwärtszähler 300 zwei Zustände nicht, den dezimalen Zustand 6 und den Zustand 7. Befindet er sich anfänglich in einem dieser Zustände, dann kehrt er automatisch nach einer gewissen Zeit
die^ zum Zustand 5 zurück, wie Fig. 16 zeigt. Da ^Wahrscheinlichkeit, einen Vorwärtszählbefehl, einen Rückwärtszählbefehl oder einen Befehl zur Aufrechterhaltung des Zustands zu erhalten^ in etwa gleich ist, d.h. ein Drittel beträgt, wird der Übergangsbetrieb kurz sein. Sobald der Vor- und Rückwärtszähler die nicht genutzten Zustände verlassen hat, nimmt er einen richtigen Zustand ein, sobald die laufende Quersumme ihre obere und untere Grenze erreicht hat, was sehr rasch geschieht!, da die Anzahl der möglichen Zustände sehr klein ist«,
Fig. 17 zeigt eine Schaltungsanordnung ähnlich der gemäß Fig. 12, bei der jedoch der Zähler 500 als Gray-Kode Zähler ausgebildet ist.
809836/067?
28Ü3320
Dor synchrone Vor- und Rückwärtszähler Modulo-6 500 besitzt einen Vorwärts zLlhloingang, auf dem er die Impulse T empfangt, einen Rückwärtszähleingang, auf dsm er die Impulse ΐ empfängt, sowie einen Takteingang F. ür ist aus drei D-Kippscufon 510, 530 und 530 aufgebaut, dio über logische NICHT-UND-Glieder 511 bis 514, 521 bis 524 und 53 . bis 53 3 verbunden sind.
Der Dekodierer 600 umfaßt zwei NICHT-ODER Glieder und 602, die ansprechen, wenn der Zählimpuls T mit dem Zählzustand 111 und wenn der Impuls T mit dem Zählzustand 000 zusammenfällt.
Die Variablen T und T sowie ihre Komplemente T und T v/erden auf die verschiedenen Glieder über zwei Treibertore 550 und 560 verteilt, die jeweils zwei Ausgänge besitzen, von denen einer normal und dar andere invertiert ist. Der Aufbau des Zählers kann leicht nun den Tafeln und Tabellen von Fig. IC - 21 abgeleitet v/erden, die analoge Darstellungen wie Fig. 13 - 16 enthalten.
Der zur in Fig. 17 gezeigten »Schaltung gehörende Vor- und Rückwärtszähler 500 besitzt zwei nicht genutzte zustände, die dezimalen Zustände 4 und 5. Wenn er sich beim Einschalten zufällig in einem dieser Zustände befindet, geht er automatisch im folgenden Zählzeitpunkt auf einen der zulässigen Zustände 2, 6 oder 7 über, wie Fig. 21 zeigt.
χ χ
809836/0677
-AS-
Leerse ite

Claims (1)

  1. Fo 10 677 D
    28Q832Q
    COMPAGNIE INDUSTRIELLE DES TELECOMMUNICATIONS
    CIT-ALCATEL S.A. 12, rue de la Baume, 75008 PARIS, Frankreich
    SCHALTUNGSANORDNUNG ZUR ERMITTLUNG VON ÜBERTRAGUNGSFEHLERN IN EINEM DIGITALEN NACHRICHTENSYSTEM
    PATENTANSPRÜCHE
    (1/- Schaltungsanordnung zur Ermittlung von Übertragungsfehlern durch Überwachung der akkumulierten Quersumme in einem digitalen Nachrichtensystem mit aus ternären Ziffernfolgen zusammengesetzten Zahlen, wobei sendeseitig die Ziffernfolge für eine zu übertragende Zahl unter verschiedenen möglichen Kodes so gewählt wird, daß die akkumulierte Quersumme stets innerhalb gegebener Grenzen bleibt, dadurch gekennzeichnet, daß ein Vor- und Rückwärtszähler vorgesehen ist, dem ein Dekodierer zugeordnet ist, daß der Zähler vorwärts zählt, wenn einer der ternären ziffernwerte vorliegt, rückwärts zählt, wenn ein zweiter ternärer Ziffernwert vorliegt und seinen vorherigen Zählzustand beibehält, wenn der dritte Ziffernwert vorliegt, und daß der Dekodierer beim Erreichen eines oberen und eines unteren Zählgrenzwerts einen Übertragungsfehler anzeigt.
    2 - Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Kippstufen des Vor- und Rückwärtszählers JK*Kippstufen sind.
    809838/0677 ",..-,,- ν-V-"
    2803320
    3 - Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Kippstufen des Vor- und Rückwärtszählers D-Kippstufen sind.
    4 - Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Zähler ein Gray-Kode-Zähler ist.
    8098 3 R/0677
DE19782808320 1977-03-04 1978-02-27 Schaltungsanordnung zur ermittlung von uebertragungsfehlern in einem digitalen nachrichtensystem Withdrawn DE2808320A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7706499A FR2382809A1 (fr) 1977-03-04 1977-03-04 Dispositif de detection d'erreurs en ligne dans un systeme de transmission numerique

Publications (1)

Publication Number Publication Date
DE2808320A1 true DE2808320A1 (de) 1978-09-07

Family

ID=9187608

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782808320 Withdrawn DE2808320A1 (de) 1977-03-04 1978-02-27 Schaltungsanordnung zur ermittlung von uebertragungsfehlern in einem digitalen nachrichtensystem

Country Status (10)

Country Link
US (1) US4177447A (de)
BE (1) BE864231A (de)
CA (1) CA1100639A (de)
DE (1) DE2808320A1 (de)
FR (1) FR2382809A1 (de)
GB (1) GB1560190A (de)
IE (1) IE46668B1 (de)
IT (1) IT1093137B (de)
LU (1) LU79145A1 (de)
NL (1) NL188727C (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3472743D1 (en) * 1984-05-08 1988-08-18 Siemens Ag Error code insertion for alphabet code converters
JPS63168734A (ja) * 1987-01-07 1988-07-12 Fuji Sangyo Kk デジタル計算機のエラ−の検出・訂正方法
US4903269A (en) * 1988-05-16 1990-02-20 General Electric Company Error detector for encoded digital signals
US5740189A (en) * 1996-10-03 1998-04-14 Ford Motor Company Integrity check method and system for serial-based communication
US7151790B1 (en) * 2001-09-28 2006-12-19 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Automatic signal extraction and analysis from time-frequency representation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3842401A (en) * 1973-09-10 1974-10-15 Gen Electric Ternary code error detector for a time-division multiplex, pulse-code modulation system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1423647A (en) * 1972-06-06 1976-02-04 Standard Telephones Cables Ltd Error detection in digital transmission systems
US3810111A (en) * 1972-12-26 1974-05-07 Ibm Data coding with stable base line for recording and transmitting binary data
US4021646A (en) * 1974-06-13 1977-05-03 Gulf & Western Industries, Inc. Up/down counter with a tracking 5/6 input circuit
US4103148A (en) * 1976-11-24 1978-07-25 The United States Of America As Represented By The United States Department Of Energy Dynamic pulse difference circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3842401A (en) * 1973-09-10 1974-10-15 Gen Electric Ternary code error detector for a time-division multiplex, pulse-code modulation system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Das TTL-Kochbuch, Texas Instruments Deutschland GmbH Freising 1972, S.127-157 *

Also Published As

Publication number Publication date
IT1093137B (it) 1985-07-19
GB1560190A (en) 1980-01-30
NL7802391A (nl) 1978-09-06
NL188727C (nl) 1992-09-01
CA1100639A (fr) 1981-05-05
LU79145A1 (fr) 1978-11-27
IE780442L (en) 1978-09-04
BE864231A (fr) 1978-08-23
FR2382809B1 (de) 1980-01-04
US4177447A (en) 1979-12-04
IT7820832A0 (it) 1978-03-03
FR2382809A1 (fr) 1978-09-29
NL188727B (nl) 1992-04-01
IE46668B1 (en) 1983-08-24

Similar Documents

Publication Publication Date Title
DE2364212C3 (de) Schaltungsanordnung zur Codierung von Binärziffern
DE3687285T2 (de) Verfahren und anordnung zur modifizierung eines lauflaengenbegrenzten codes.
DE1213882B (de) Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge
EP0453582A1 (de) Medianfilter
DE3780406T2 (de) Verfahren und anordnung zur kodierung und dekodierung binaerer information.
DE2614664C3 (de) Verfahren zum Speichern von Daten in einer Speichereinrichtung und Einrichtung zur Durchführung des Verfahrens
DE2634426A1 (de) Bandkompressionseinrichtung
DE2808320A1 (de) Schaltungsanordnung zur ermittlung von uebertragungsfehlern in einem digitalen nachrichtensystem
DE3329023C2 (de)
EP0439649B1 (de) Einrichtung zur Fehlermustergenerierung bei Soft-Decision-Decodierung von Blockcodes
DE2417654A1 (de) Anordnung zum durchschalten von datensignalen
DE1154657B (de) Verfahren zur Datenuebertragung
CH631563A5 (de) Verfahren und einrichtung zur decodierung strichcodierter daten.
DE2703570C2 (de)
DE69113072T2 (de) Verfahren und Vorrichtung zur Datenkompression.
DE2902133C3 (de) Verfahren und Vorrichtung zur Übertragung binär-codierter Datenworte
EP0044555A1 (de) Regenerator mit Coderegel-Verletzungsprüfer
DE2449634A1 (de) Informations-erfassungssystem
DE1219973B (de) Verfahren und Schaltungsanordnung zur Verringerung der bei der UEbertragung eines codierten Wertes benoetigten Stellenzahl, insbesondere in PCM-Systemen
DE3426047C2 (de)
DE1146912B (de) Verfahren zur Fehlererkennung von blockweise uebertragenen Telegrafienachrichten
DE2851851C2 (de) Verfahren zur Umformung und Übertragung von digitalen Signalen und Anordnung zur Durchführung des Verfahrens
DE2326873B2 (de) Anordnung zum Erfassen von Fehlern
DE2748151C2 (de) Schneller, schaltbarer HDBn-Codec
DE2624101C3 (de) Decodierverfahren für einen HDB-Decoder

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal