DE2614664C3 - Verfahren zum Speichern von Daten in einer Speichereinrichtung und Einrichtung zur Durchführung des Verfahrens - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Speichern von Daten in einer Speichereinrichtung, die eine Hauptschleife und mehrere Unterschleifen zur Speicherung von Datenbiis enthält, wobei Mittel vorgesehen sind, um beim Speichern die Eingabe von Daten in die Hauptschleife zu verzögern, wenn dies eine Speicherung in einer fehlerhaften Unterschleife zur Folge hätte, sowie beim Lesen diejenigen Daten aus der Hauptschleife außer acht zu lassen, welche aus einer fehlerhaften Unterschleife stammen.

In der US-PS 37 92 450 ist eine fehlerzulassende bzw. -tolerierende Speicherorganisation beschrieben. Diese bekannte Speicherorganisation weist jedoch den Nachteil auf, daß eine hohe Speicherzugriffszeit erforderlich isL Diese hohe Zugriffszeit ergibt sich daraus, daß eine Prüfung in einem separaten Speicher durchgeführt werden muß, der die Adressen der guten und fehlerhaften Bereiche enthält Wenn die ermittelte Adresse anzeigt, daß es sich um einen brauchbaren Bereich handelt, wird ein Koinzidenzsignal erzeugt, welches Zugriff zum Hauptspeicher gestattet.

In den Intermag Konferenz-Unterlagen im Jahre 1974 haben R. N a d e η und F. West den Aufsatz »Fault-Tolerant Memory Organisation« veröffentlicht. Die beschriebene Methode, die auch Gegenstand der DE-OS 25 08 087 ist, beinhaltet ein umfangreiches und aufwendiges Aussortieren von Plättchen oder Chips aufgrund von Fehlern; dies hat jedoch grundsätzlich ein umfangreiches Lagersystem für die Chips oder Plättchen zur Folge, das im allgemeinen unhandlich und aufwendig ist. Darüber hinaus ist diese Methode nur für bis zu 2 Fehle· pro Plättchen oder Chip anwendbar. Nicht ausführbar ist auch der Vorfhlag, welcher von Bailey und Reeks tin in »Field Analysis of Large Capacity Magnetic Bubble Circuits with Redundancy Design« beschrieben ist.

Die in der US-PS 38 45 476 beschriebene Methode ist in der Art dem von N a d e η und West beschriebenen, vorstehend angeführten Verfahren ähnlich, da es auch auf ein aufwendiges und umfangreiches Aussortieren der Plättchen oder Chips hinausläuft; darüber hinaus muß bei dieser Methode ein gewisser Bruchteil der Plättchen oder Chips einwandfrei sein, so daß auch hier wieder ein großes Lagersystem für die Chips oder Plättchen erforderlich ist.

Es ist Aufgabe der Erfindung, ein Verfahren der eingangs erwähnten Art zu schaffen, bei dem Plättchen mit einer oder mehreren fehlerhaften Unterschleifen verwendbar sind, ohne daß diese in Gruppen mit gleichen Fehlern sortiert werden müssen.

Gemäß der Erfindung wird dies dadurch erreicht, daß bei der Speicherung von Daten in den seriellen Datenbitstrom entsprechend der Lage der fehlerhaften Unterschleifen zusätzliche Bits dem Datenbitstrom zugeführt werden, um ein Einschreiben von Daten in die fehlerhaften Unterschleifen zu vermeiden, und hierauf der Datenbitstrom gespeichert wird, und daß beim Lesen die zusätzlichen Bits dem Datenbitstrom wieder entnommen werden, damit die Daten wieder in der ursprünglichen Form anfallen.

Die beschriebene Datenverschiebung wird durch Kodieren der in dem Speicher zu speichernden

Information erreicht, indem Nullen oder Verzögerungseinheiten in dan Datenstrom eingesetzt bzw, eingefügt werden, um so ein Einspeichern von wichtigen Bits in schadhafte kleinere, untergeordnete bzw. Unterschleifen zu vermeiden. Wenn beispielsweise die untergeord- neten Schleifen 2, 5 und 6 schadhaft sind, bewirkt der Eingabekode, daß Nullen in diese Schleifen eingeschrieben werden, und die Information, welche in die Schleife 2 eingeschrieben werden sollte, wird in die Schleife 3 eingeschrieben- Dementsprechend wird die Information, welche in Schleifen 3, 4, 5 und 6 eingeschrieben werden sollte, in die Schleifen 4,7,8 und 9 eingegeben. Ferner weist das Verfahren eine Dekodieranordnung auf, welche die unwichtigen, bedeutungslosen Nullen oder Verzögerungseinheiten, weiche in den Datenstrom eingefügt worden sind, beseitigt, sobald die ursprünglichen Daten wieder aufzufinden sind, und welche den zwischen den Bits entstandenen Zwischenraum wieder schließt.

Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die Zeichnungen im einzelnen erläutert. Es zeigt

Fig. 1 eine Gesamtanordnung eines Schaltungsplättchens oder -chips eines Zylinderdomänenspeichers,

F i g. 2 eine Schaltung, weiche zum Einfügen und zum Beseitigen von Nullen in dem Datenstrom verwendet wird,

Fig.3 eine Schaltungsanordnung für die zeitliche Steuerung und Abstimmung, um den Vorgang des Einfügens und des Beseitigens von Nullen mittels der Kodeschaltung zu steuern, und

Fig.4 und 5 die zeitliche Steuerung mit Hilfe der in F i g. 2 und 3 wiedergegebenen Schaltungen.

Insbesondere in F i g. 1 ist in allgemeiner Form ein Schaliungsplättchen bzw. -chip 8 eines Zylinderdomänenspeichers dargestellt, welches eine Hauptschleife 10 und abhängige, daneben angeordnete, kleinere bzw. Unterschleifen 12, bis \2_P aufweist. (Im folgenden werden die kleineren Schleifen nur noch als Unterschleifen bezeichnet) Die Anzahl der Unterschleifen beträgt 64 + n. wobei η die Anzahl der zulässigen, schadhaften Schleifen pro Plättchen oder Chip ist. In der Hauptschleife 10 ist eine Schleifensieuerschaltung 14 vorgesehen, um den Eingabe- und Ausgabedatenstrom in den Speicher zu steuern. In einer praktisch « ausgeführten Zylinderdomäne-Speich^ranordnung können beispielsweise 72 Schaltungsplättchen oder -chips vorgesehen sein, weiche in Parallelbetrieb arbeiten, wobei 64 der Plättchen Daten enthalten würden, und die restlichen 8 Plättchen zur Fehlerkorrektur und -auffindung verwendet wurden. Wenn daher der Speicher geladen wird, d. h. eine Datenfolge von der Hauptschleife 8 an die Unterschleifen 12 übertragen wird, hat jedes Plättchen oder Chip eine effektive Eingabedatenfolge von 64 Datenbits. Diese Datenbits sind dann so auf die (64 + n) Unterschleifen zu verteilen, daß keine Daten in eine schadhafte Unterschleife eingegeben bzw. geladen werden. Wenn keine schadhaften Schleifen auf den Plättchen vorhanden sind, dann werden die 64 Datenbits in die ersten 64 Unterschleifen eingespeichert. Hierbei eo ist eine fehlerhafte Unterschleife auf das Herstellungsverfahren zurückzuführen und ist eine Folge der Tatsache, daß eine hundertprozentige Ausbeute dieser Mikroschaltungen nicht immer durchführbar und erreichbar ist. Gemäß der Erfindung können jedoch diese schadhaften ivJikroschaltungen verwendet werden, so daß die Ausbeute wirksam erhöht ist.

Wenn keine schadhaftem Schleifen auf dem Plättchen

oder Chip 8 vorhanden sind, werden, wie bereits ausgeführt, die 64 Datenbits in die ersten 64 Unterschleifen 12, bis 12« eingespeichert. Die Datenfolge wird mittels nicht dargestellter Einrichtungen, welche jedoch allgemein bekannt sind, seriell in die Hauptschleife eingeschrieben. Wenn festgestellt wird, daß eine bestimmte Stelle in der Folge einer Stelle einer schadhaften Unterschleife entspricht, werden die restlichen Eingangsdaten für jede schadhafte Schleife um eine Stelle verzögert. Die Verzögerung wird dann an der Stelle der entsprechenden schadhaften Schleife eingeführt Eine Schaltung, um dies durchzuführen, ist im einzelnen in F i g. 2 dargestellt

In Fig.2 ist ein achtstufiges Schieberegister 14 dargestellt, welches ein vierstufiges Register A' bis D' und ein weiteres vierstufiges Schieberegister A bis D aufweist Die Stufen der zwei Schieberegister sind grundsätzlich aus J-K oder D-Flip-Flops aufgebaut, an weiche als Eingangssignal ein Taktsignal angelegt wird. Jedesmal, wenn das Taktsignal an die Eingangsstufe des Schieberegisters angelegt wird, w'.-'J sein Eingang abgetastet. Hierbei ist mit Abtasten geneint, daß die gespeicherte Information der Stufe betrachtet und die Information dann an die nächstfolgende Stufe übertragen wird.

Mit dem zweiten Eingang der jeweiligen Stufen der Schieberegister ist der Ausgang von verschiedenen UND-Gliedern verbunden. Beispielsweise ist der Ausgang des UND-Glieds / mit dem Eingang der D'-Stufe des Schieberegisters verbunden. In ähnlicher Weise sind UND-Glieder K und L so miteinander verbunden, daß ihr Ausgang eine Oderfunktion erfüllt, bevor er an den Eingang der Stufe C angelegt wird. Auch die Stufen A bis D des zweiten Schieberegisters sind mit dem Ausgang verschiedener Verknüpfungen von UND-Gliedern verbunden. Beispielsweise sind UND-Glieder Pund Tsowie ein UND-Glied Wmitdem zweiten Eingang der Stufe C verbunden. Hierbei weist das UND-Glied W ein Ausgangssignal der Stuf? auf, welche zu deren Eingangsanschluß rückgekoppelt ist Die Ausgänge der UND-Glieder P, T und W werden dan;/ zusammen in Form einer Oderfunktion an den zweiten Eingang der Stufe Cangelegt.

Das in Fi g. 2 dargestellte Schieberegister weist die in Fig. 1 dargestellte Schleifensteuerschaltung 14 auf. Dementsprechend kodiert und dekodiert die Schleifensteuerschaltung 14 die Eingangsinformation an der Hauptschleife, welche in Abhängigkeit von den kleineren Fehlern, welche in dem Schaltungsplättchen während des Fertigungsvorgangs entstanden sind, in die Unterschleifen 12| bis 12_P einzuspeichern ist. In ähnlicher Weise dekodiert die Schleifensteuerschaltung 14 die Datenausgangsinformation, welche von den Unter· cMeifen 12| bis 12_P kommt, wenn sie aus der Hauptschleife 10 auslesen. Die Dekodier-Kodierschaltung wird nachstehend im einzelnen beschrieben.

Beispielsweise sollen auf dem Schaliungsplattchen oder Chip 8 die Unterschleifen 12₂, 12« und 12₅ in der Anordnung aus den Schleifen 12t bis 12_P schadhaft sein. Ferner soll der 6-bit-Eingabedatenstrom als »abcdef« gekennzeichnet sein, welcher eine Kombination aus »I« und »0« sein kann. Die Information in den Datenstrom »abcdef« soll nur in den betriebsfähigen Unterschleifen eingespeichert werden, und die schadhaften Unterschleifen sollen gemieden werden. Dies wird auf folgende Weise erreicht.

Ein Taktsignal (Fig.4a und 5a) wird an einen der Eingangsanschlüsse der Zählerstufen A bis Dund A 'bis

D'dcs Schieberegisters 14 angelegt. Wie vorher bereits ausgeführt, tastet das Taktsignal im wesentlichen den Eingang an jeder Stufe des Schieberegisters ab und setzt die entsprechende Stufe, wenn irgendeines seiner Eingangsglieder als Folge eines »1 «-Eingangs wirksam ist.

Dem Schieberegister 14 ist eine (nicht dargestellte) Schleifenbitkarte zugeordnet, welche verwendet wird, um die Stellenziffern der schadhaften Unterschleifen zu speichern, welche zu jeder Hauptschleife gehören. Mit anderen Worten, die Schleifenbitkarte kann in der einfachsten Form einen Festwertspeicher aufweisen, in welchem die Speicherung eines »!«-Bits die jeweilige Stelle einer schadhaften Unterschleife anzeigen würde, während die Speicherung eines »O«-Bits die Stelle einer Unterschleife anzeigen würde, welche ordnungsgemäß arbeitet. Infolgedessen zeigt der Zustand des Bits an, ob die entsprechende Unterschleife Daten aufnehmen kann oder nicht. Entsprechend der vorstehenden Annahme, daß die zweite, vierte und fünfte Unterschleife nicht betriebsfähig oder schadhaft ist, würde die Schleifenbitkarte das Signal 01011000 erzeugen (siehe Fig.4b und 5c). In den Fig.4 und 5 ist die jeweilige Verschiebung zwischen der Dateneingangsfolge der Hauptschleife an dem Verknüpfungsglied / und der L/'-Folge am Zähler C'dargestellt. In diesen Figuren ist auch die erforderliche Verzögerung DLI zwischen Ll und L/'dargestellt.

Da eine serielle Datcnbitfolge von 6 Bit nur in benutzbaren Schleifen einzuspeichern ist, wird eine Verzögerung, welche gleich der Dauer bzw. dem Zwischenraum zwischen den Datenbits ist, in eine Datenfolge für jede nich<betriebsfähigc Schleife eingeführt, so daß keine Daten an nicht benutzbare Schleifen übertragen werden.

Die Ll'- und die LZ-Signale werden an die Zähler 10 und 20 (F i g. 3) angelegt, nachdem sie anfangs gelöscht werden. Die Zähler schalten bei jeder »1« in der Schleifenfolge weiter. Es ergibt sich somit eine Verzögerung von drei Taktperioden zwischen den Eingängen der zwei Zähler. Anfangs werden die Zähler 10 und 20 so eingestellt, daß ihre Ausgänge CV und Co (Fig.4h und Fig. 5h) auf Erdpotential liegen oder negativ sind. Die Dateneingangsfolge »abedef« (Fig.4c), welche auf der Datenleitung anliegt, kann neue Daten darstellen bzw. aufweisen, welche über das Verknüpfungsglied in die Hauptschleife zusammen mit einem Umlauf- bzw. Registersignal, das sie freigibt, einzugeben sind, oder die Datenfolge kann der Ausgang der Stufe A' sein, welche durch das Umlauf- oder Registersignal freigegeben worden ist. Es handelt sich also um eine Verzögerung von vier Taktperioden zwischen dem Hauptschleifeneingang an dem Verknüpfungsglied / und der Datenfolge auf der Datenleitung (siehe F i g. 4c und 5b).

Eine Verzögerung von einer halben Taktperiode ist zwischen der Datenfolge auf der Datenleitur.g (F i g. 4c) und der ZJ-Folge (Fig.4b) vorhanden. Hierdurch ist sichergestellt, daß die Ll-, ET- und die Q-Signale sich in stationärem, eingeschwungenem Zustand zu dem Zeitpunkt befinden, wenn der Taktimpuls den Eingangszustand der Stufen A bis D wirksam abtastet. Diese Signale steuern den Informationsfluß über die Verknüpfungsglicder.

Bei der Erzeugung des ersten Taktimpulses gibt das Steuersignal /,/(Fig.4b) Verknüpfungsglieder Υ,Ζ'ύηά P frei, deren Eingänge von der Stufe B, C bzw. D her im Zustand »0« sind. Folglich wird der Zustand dieser

Stufen nicht geändert. Das Steuersignal G> gibt dann das UND-Glied H frei, und der Zustand der Stufe A wird durch ein Bit a bestimmt, dessen Polarität in Abhängigkeit davon, ob es eine Null oder Eins ist, positiv oder negativ ist. Alle anderen Steuersignale an den Stufen A bis D geben die Verknüpfungsglieder nicht frei, welche sie steuern. Die Schreibweise oooa/o zeigt an, daß die Daten auf der rechten Seite des Schrägstrichs sich in der Hauptschleife befinden und

to daß die Daten auf der linken Seite in Stufen D₁QB bzw. A des Schieberegisters gespeichert sind.

Glcichzeitigrnil dem zweiten Taktimpuls gibt ein Steuersignal Z7 du Verknüpfungsglieder A', W und V frei, deren Eingänge von den Stufen B, Cbzw. D her im Null-Zustand sind. Ein Steuersignal C, gibt das Verknüpfungsglied 5 frei, und der Zustand der Stufe B wird durch ein Bit b bestimmt. Die Eingangszustände der Stufen A bis Dsind jeweils »oboo«. Die Stufen A bis D nehmen diese Zustände an. und das a, welches in der Stule A war, wird an die Hauptschieife übertragen, in Wirklichkeit ist ein O-Bit zwischen die Bits a und b eingefügt. Dies Bit wurde eingegeben, da die zweite Unterschleifc schadhaft war. Der Zustand der Schleifen ist nunmehr »oobo/i«.

Gleichzeitig mit dem dritten Steuerimpuls gibt das Steuersignal L/die Verknüpfungsglieder Y. Zund Pfrei, deren Eingänge von den Stufen B, Cbzw. D her »boo« sind. Das Steuersignal C₁ gibt das Verknüpfungsglied S frei. Dit Eingabezustände der Stufen A bis D sind jeweils »bcoo«. Die Stufen A bis D nehmen diese Zustände ein, und das o, welches in der Stufe A war, wird an die Hauptschleiie übertragen, und der Schleifenzustand ist dann »ooeb/oa«.

Die vierte Unterschleife ist ebenfalls schadhaft.

Gleichzeitig mit dem vierten Taktimpuls gibt dann das Steuersignal Ll die Verknüpfungsglieder X, W und V frei, deren Eingänge von den Stufen B, C bzw. D her »coo« sind. Das Steuersignal Ci gibt das Verknüpfungsglied rfrei, und der Zustand der Stufe Cwird durch ein Bit c/festgelegt. Die Eingabezustände der Stufen A bis D sind jeweils »oedo«. Die Stufen A bis D nehmen diese Zustände an, und das b, welches in der Stufe A gespeichert war, wird an die Hauptschleife übertragen. Der Schaltungsbetrieb weist dann den Zustand »odeo/boa«auf.

Die fünfte Unterschleife ist ebenfalls schadhaft. Gleichzeitig mit dem fünften Taktimpuls gibt dann das Steuersignal Ljdie Verknüpfungsglieder X, W und V frei, deren Eingänge von den Stufen B, C bzw. D her »edo« sind. Das Steuersignal Ci gibt das Verknüpfungsglied U frei, und der Zustand der Stufe D ist durrh ein Bit c festgelegt. Die Eingangszustände der Stufen A bis D sind dann »oedo«. Die Stufen A bis D nehmen diese Zustände an. Das o, das in der Stufe A war, wird an die Hjuptschleife übertragen, so daß der Schleifenzustand »edeo/oboa« ist.

Die restlichen Unterschleifen sind in Ordnung. Von dieser Stelle an wird dann der Rest der Daten über das Verknüpfungsglied U eingegeben, und die Daten werden der Reihe nach über die Stufen D, C, B und A und dann in die Hauptschleife verschoben, d. h, der Schleifenzustand ist dann »fedc/ooboa«.

Im wesentlichen sind, wenn eine Unterschleife betriebsbereit ist, die Stufen A bis D als Schieberegister geschaltet- Zuerst gibt das Steuersignal Co das Verknüpfungsglied H frei. Wenn eine schadhafte Schleifensteüe angetroffen wird, wird der Zähler C weiter geschaltet und das wirksame Eingangsverknüpfungsglied C_n für die

Daten wird eine Stufe zurückgeschaltet. Gleichzeitig werden die Daten in den Stufen B, C und D über das Steuersignal Ll wieder zurückgeführt bzw. sie laufen um. Da die Stufen anfangs gelöscht sind, ist die rückgeführte Information der Stufe bezüglich des wirksamen Eingangs und aller nachfolgenden Stufen in dem O-Zustand. Die Stufe A kehrt in den O-Zustand nach Überträgen ihres Ausgangs an die Hauptschleife zurück. Die eingefügte 0 befindet sich dann in der Stufe A.

Aus der vorstehenden Beschreibung ist zu ersehen, daß es die in einem Teil der Fig. 2 dargestellte Schlcifenstcuerschaltung zuläOl, die Eingangsdaten a, b, c, d. c und f\n einer solchen Weise zu kodieren, um so die Unterschleifen zu meiden, deren Speicherfähigkeit schadhaft ist. Es wird daran erinnert, daß die Unterschleifen 12;. \2* und 12-, für schadhaft angesehen wurden, so daß die Daten a. b. c. e und /"zu kodieren waren, um diese schadhaften Schleifen zu meiden. Dies wurde dadurch erreicht, daß die jeweilige Datenfolge aobooede so in die Hauptschleife geschoben wurde, dali ;o das Bit a in der Unterschieile 12|, das Bit B in der Schleife I2j. das Bit ein der Schleife 12,* das Bit d\u der Unterschleife 127 und schließlich das Bit e in der Unterschleife I2₈ gespeichert wird. Die Übertragung der jeweiligen Dalenbits von der Haupt- an die Unterschiede ist nicht Teil der Erfindung.

Im folgenden wird nunmehr beschrieben, wie die kodierte Information »aobooede», welche in der Hauptschleife 8 umgelaufen ist und in den Unterschleifen 12! bis 12_r gespeichert wurde, mittels der Speicher- jo steuerschaltung 14 dekodiert wird, bevor sie an den in Fig. I dargestellten Datenausgangsanschluß gegeben wird. Dies wird auf folgende Weise erreicht.

Die Datenfolge »aobooede« wird an den Hauptschleifen-Eingangsanschluß des Schieberegisters 14 (Fig. 2) angelegt. Der Zähler 10 wird mittels bekannter Einrichtungen zuerst zurückgesetzt, so daß der Anschluß Ct negativ ist. Infolgedessen liegt bei dem ersten Taktsignal (Fig. 5a) das negative Co'-Signal (Fig. 5b) zusammen mit dem Datenbit a an dem negativen Eingang des UND-Glieds/an und schaltet dieses durch, wodurch die Stufe D'gesetzt wird (F i g. 5d). Die Stufen A', B' und C" des Schieberegisters bleiben zu diesem Zeitpunkt in dem Rücksetzzustand. _Bei Anliegen des zweiten Taktimpulses ist das Signal Ci' (Fig.5i) negativ, so daß das UND-Glied K durchlässig wird, und das Bit a von der Stufe D' an die Stufe C(Fig.5e) übertragen wird. Da auch das Signal C (Fig.5h) zu diesem Zeitpunkt negativ ist, wird das UND-Glied /durchlässig, und ein Bit ο wird in der Stufe D'(F i g. 5d) gespeichert

Bei Anliegen des dritten Taktimpulses wird das Datenbit a in die Stufe B' geschoben, und das Bit b (Fig.5f) wird auf folgende Weise in der Stufe C (F i g. 5e) gespeichert Hierbei ist zu beachten, daß das Signal Ci' (P i g. 5i) zu diesem Zeitp_unkt positiv ist, so daß seine Negation bzw. Inversion Ci negativ ist. Dies hat die Konditionierung bzw. Aufbereitung des Verknüpfungsglieds M zur Folge, und bei der Taktimpulszeit wird infolgedessen das Datenbit a in die Stufe B' geschoben. Das Signal C₁' (Fig.5h bzw. 5i) ist bei der dritten Taktimpulszeit negativ, und dementsprechend vird das Datenbit b wegen der Konditionierung bzw. Aufbereitung des Verknüpfungsglieds L an den Eingang der Stufe C durchgeschaltet Hierbei ist jedoch zu beachten, daß das Verknüpfungsglied K gesperrt ist, und das in der Stufe D'gespeicherte Bit ο nicht übertragen wird.

Bei dem vierten Taktimpuls wird das Bit a zu der Stufe A 'und das Bit b zu der Stufe S'geschoben, und ein Bit ο wird in der Stufe C gespeichert. Diese Übertragungen werden auf folgende Weise erhalten. Das Signal Cj (Fig.dk) ist zu diesem Zeitpunkt hoch, und seine Negation C₃' hat die Konditionierung bzw. Aufbereitung des Verknüpfungsglieds Q zur Folge, so daß bei Anliegen des Taktimpulses das Bit a von der Stufe ß'an die Stufe Λ'übertragen wird. Das Signal Q' (Fig. 5j) ist während dieser Zeitperiode positiv, so daß seine Negation Ci' die Konditionierung bzw. Aufbereitung des Verknüpfungsgliedes M zur Folge hat, und gleichzeitig eine Übertragung des Bits b von der Stufe Czur Stufe ß'durchgeführt wird Während der vierten Taktperiode ist auch das Signal Ci' (F i g. 5i) negativ, so daß das Verknüpfungsglied L aufbereitet wird, so daß das Bit ο am Eingang der Hauptschleife an die Stufe C (F i g. 5c) übertragen wird Das Verknüpfungsglied K \%\_ während dieser Zeit durch das positive Signal C gesperrt, und es findet daher keine Übertragung von der Stufe /Tzur Stufe C'statt.

Bei dem fünften Taktimpuls wird das Bit a von der Hauptschleife an die Datenausgangsleitung (Fig. I) auf die folgende Weise übertragen. Durch den an die Stufe A'angelegten Taktimpuls wird das Bit a herausgeschoben. Gleichzeitig ist das Signal Cj (Fig. 5k) zu diesem Zeitpunkt positiv und infolgedessen ist das Signal Cj negativ, so daß das UND-Glied (^aufbereitet ist und das Bit b von der Stufe B' an die Stufe A' (Fig. 5g) übertragen wird. Auch das Bit σ wird von der Stufe Can die Stufe B' übertragen, da das Signal Ci und das Verknüpfungsglied M durchgeschaltet sind, so daß das Bit ο in_der Stufe ß'(Fig. 5f) gespeichert wird. Das Signal Ci ist zu diesem Zeitpunkt negativ, so daß das Verknüpfungsglied K aufbereitet wird, und das Bit ο in der Stufe D zu der Stufe Cgeschoben wird. Das Signal Co' ist positiv (Fig. 5h).so daß das Verknüpfungsglied / gesperrt ist.

Bei dem sechsten Taktimpuls wird das Datenbit b an den Datenausgabeanschluß (Fig. 1) übertragen. Ferner ist das Signal C/ negativ, so daß durch seine Negation bzw. Inversion das Verknüpfungsglied Q gesperrt wird und das Datenbit ο nicht von der Stufe ß'an die Stufe A' übertragen wird. Das Signal Cj ist jedoch negativ (Fig.5k), so daß das Verknüpfungsglied R zu dem Zeitpunkt durchgeschaltet wird, an welchem das Bit c auf der Eingangsleitung der Hauptschleife anliegt. Folglich wird das Bit c in der Stufe /t'gespeichert. Zu diesem Zeitpunkt ist das Verknüpfungsglied (^gesperrt.

Bei dem siebten Taktimpuls wird das Bit c an die Datenausgabeleitung übertragen. Da ferner das Signal Cj zu diesem Zeitpunkt negativ bleibt, wird das Verknüpfungsglied R durchgeschaltet, wenn das Bit c/an der Eingabeleitung der Hauptschleife anliegt. Folglich ist das Bit i/in der Stufe A '(F i g. 5g) gespeichert

Das Anliegen des achten Taktimpulses hat das Bit d auf der Datenausgabeleitung zur Folge, und über das Verknüpfungsglied R wird das Bit e in der Stufe A' gespeichert. Folglich schiebt der neunte Taktimpuls das Bit e in die Datenausgabeleitung hinaus, wodurch der Vorgang abgeschlossen ist

Aus der vorstehenden Beschreibung ist zu ersehen, daß der kodierte Datenfluß aobooede in seine ursprüngliche Form abede umgewandelt worden ist Ferner ist aus der Beschreibung zu ersehen, daß durch die Redundanz Zylinderdomänen-Speicherplättchen, welche fehlerhafte Unterschleifen aufweisen, dennoch verwendet werden können, wodurch die Ausbeute bei

dieser Art von Einrichtungen größer wird.

Die Arbeitsweise des Registers Λ'bis D' ist Folgende. Die Register und der Zähler C sind anfangs gelöscht. Die Daten werden, da das die Freigabe steuernde Signal Co' anliegt, Ober das Verknüpfungsglied / eingegeben. Die Daten werden fortlaufend von der Stufe D' zur Stufe C von dort z-. Stufe C mA dann zur Stufe A' geschoben. Die von der schadhaften Schleife stammende Null wird auf die normale Weise eingegeben. Bei der nächsten Taktimpulszeit wird dann der Dateneingang in eine Stufe geschoben, und die von der schadhaften Schleife stammende 0 wird an einem Verschieben gehindert Im wesentlichen wird somit die 0 infolge der schadhaften Schleife aus der Folge beseitigt, welche Jurch die Register geschoben wird.

Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Verfahren zum Speichern von Daten in einer Speichereinrichtung, die eine Hauptschleife und s mehrere Unterschleifen zur Speicherung von Datenbits enthält, wobei Mittel vorgesehen sind, um beim Speichern die Eingabe von Daten in die Hauptschleife zu verzögern, wenn dies eine Speicherung in einer fehlerhaften Unterschleife zur Folge hätte, sowieio beim Lesen diejenigen Daten aus der Hauptschleife außer acht zu lassen, welche aus einer fehlerhaften Unterschleife stammen, dadurch gekennzeichnet, daß bei der Speicherung von Daten in den seriellen Datenbitstrom entsprechend der Lageis der fehlerhaften Unterschleifen zusätzliche Bits dem Datenbitstrom zugeführt werden, um ein Einschreiben von Daten in die fehlerhaften Unterschleifen zu vermeiden, und hierauf der Datenbitstrom gespeichert wird. :nd daß beim Lesen die zusätzlichen Bits dem Datenbitstrom wieder entnommen werden, damit die Daten wieder in der ursprünglichen Form anfallen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dem Hinzufügen von Datenbits ein Nullbit in den Datenstrom eingesetzt wird, wenn eines der Bits in einer fehlerhaften Untcrschleife des Speichers gespeichert werden soll.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß beim Entfernen der zusätzlichen so Datenbits dr.s Nullbit aus dem Datenstrom entfernt wird, um ihn dadurch in seinen ursprünglichen Zustand zur ückzubringen.

4. Einrichtung zur Durchführung des Verfahrens nach den Ansprüchen I bis 3, m.i einer Speicherein- J5 richtung mit mindestens einer fehlerhaften Unterschleife, gekennzeichnet durch eine Einrichtung zum Kodieren des Dateneingabestroms, so daß der Datenstrom ein Zeichen aufweist, welches die Stelle anzeigt, an welcher sich ein fehlerhafter *o Speicherbereich befindet, durch eine Einrichtung zum Speichern der kodierten information in den-. Speicher, durch eine Einrichtung zum Auslesen der kodierten Information aus dem Speicher, durch eine Einrichtung zum Dekodieren des Datenstroms, um das Zeichen zu entfernen, so daß dann der Dateneingabestrom in seinen ursprünglichen Zustand zurückgerührt ist.

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Einrichtung zum Kodieren des Dateneingabestroms ein Schieberegister (A bis D; A'bis D')zum seriellen Verschieben der Daten und eine Einrichtung aufweist, um ein einziges Bit in den Datenstrom einzufügen, um dadurch die Stelle eines schadhaften Speicherbereichs anzuzeigen.

6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Einrichtung zum Dekodieren des Datenstroms eine Einrichtung aufweist, um das einzige Bit aus dem Datenstrom zu entfernen.

7. Einrichtung nach Anspruch 4, dadurch gekenn- «iehnct, daß die Speichereinrichtung ein Zylinderdomänen-Speicherplättchen mit einer Haupt- und mehreren Unterschleifen ist und daß das Plättchen schadhafte Unterschleifen ausweisen kann.

8. Einrichtung nach Anspruch 5, dadurch gekcnnzeichnet, daß die Einrichtung, um ein einzelnes Bit in den Datenstrom einzufügen, ein Nullbit in den Datenstrom an einer Stelle einfügen kann, welche

der fehlerhaften Unterschleife entspricht.