NL8202364A - Serie-parallel-serie schuifregistergeheugen, waarbij het parallelopslagregister mede redundante enkelvoudige opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen. - Google Patents

Serie-parallel-serie schuifregistergeheugen, waarbij het parallelopslagregister mede redundante enkelvoudige opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen. Download PDF

Info

Publication number
NL8202364A
NL8202364A NL8202364A NL8202364A NL8202364A NL 8202364 A NL8202364 A NL 8202364A NL 8202364 A NL8202364 A NL 8202364A NL 8202364 A NL8202364 A NL 8202364A NL 8202364 A NL8202364 A NL 8202364A
Authority
NL
Netherlands
Prior art keywords
register
information
memory
storage
shift register
Prior art date
Application number
NL8202364A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8202364A priority Critical patent/NL8202364A/nl
Priority to US06/501,320 priority patent/US4584673A/en
Priority to GB08315743A priority patent/GB2121996B/en
Priority to JP58103002A priority patent/JPS593794A/ja
Publication of NL8202364A publication Critical patent/NL8202364A/nl

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/86Masking faults in memories by using spares or by reconfiguring in serial access memories, e.g. shift registers, CCDs, bubble memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076Parity data used in redundant arrays of independent storages, e.g. in RAID systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Digital Computer Display Output (AREA)

Description

*·"· -**« -i» PHN 10.369 1 N.V. PHILIPS1 GLOEILAMPENFABRIEKEN TE EINDHOVEN.
"Serie-parallel-serie schuifregistergeheugen, waarbij het parallelopslag1 register mede redundante enkelvoudige opslagregisters bevat, en afbeeld-toestel, voorzien van een zodanig georganiseerd beeldgeheugen".
De uitvinding betreft een serie-parallel-serie schuifre-gistergeheugen, bevattende een substraatlichaam met daarop aangebracht opslagposities cm per opslagpositie een in een meerwaardige, enkelvoudige, fysische grootheid gerepresenteerd informatie-element op te 5 slaan, welk schuifregistergeheugen bevat een seriële informatieingang voor elektrische signalen, een omzetter cm een ontvangen signaal in de representatie van een informatie-element cm te zetten, een op de omzetter aangesloten serie-ingangsregister bevattende n> 1 wisselposities, een aantal n elk qp een wisselpositie aangesloten enkelvoudige opslag-10 registers bevattende tenminste twee opslagposities cm een parallelop-slagregister te vennen, een middels een respektievelijke tweede wisselpositie n-voudig op het parallel cpslagregister aangesloten serie-uitgangsregister met een seriële informatieuitgang, welk schuifregistergeheugen een ovemamebestur ings inrichting bevat om repeterend na de 15 ontvangst van n informatierepresentaties in het serie-ingangsregister deze representaties parallel In het parallel-opslagregister over te nemen alsmede evenzovele informatierepresentaties vanuit het parallel-opslagregister aan het serie-uitgangsregister te presenteren, doch ten overige alleen de serie-in/uitgangsregisters te bekrachtigen en on daar-20 · enboven op basis van één of meer in een aanwij sgeheugen opgeslagen defëktaanwij zers als defekt aangewezen enkelvoudige opslagregisters te negeren en voor elk aangewezen enkelvoudig opslagregister de desbetreffende informatierepresentaties over een respektievelijk eerste redundant enkelvoudig opslagregister te leiden. Zulke schuifregistergeheu-25 gens zijn bekend, en wel in twee kategorieën. Zo'n geheugen is beschreven in het Amerikaanse Octrooischrift 4 155 121: daar is de fysieke grootheid een elektrische lading in een geïntegreerde kondensator welke lading door elektrische aansturing stapsgewijs wordt doorgegeven: dit zijn zogenoemde ladingsgekoppelde elementen (charge-coupled devices) wat een onderkategorie is van de ladingsoverdragende elementen (charge· transfer devices). De informatie-elonenten kunnen diskreet twee-waardig, diskreet meerwaardig, of zelfs analoog zijn. De tweede kategorie is 82 0 2 3 6 4 HJN 10.369 2 V ί beschreven in het Amerikaanse Octrooischrift 4 073 012: riaar is de fysieke grootheid een lokale magnetisatie in een ferrimagnetisch substraat, een magnetische bubble. De aandrijving van magnetische bubbles kan plaatsvinden door een in het vlak van de plaat roterend magneetveld, 5 door bekrachtiging van op het substraat aangebrachte strocmgeleiders, of op andere manier. Hier zijn de infornatie-elementen gewoonlijk (doch niet uitsluitend) diskreet tweewaardig. Bij de vervaardiging van zulke geheugens treden fouten op, en wel veelal in het relatief grote oppervlakke gebied waarin de enkelvoudige opslagregisters zijn gesitueerd.
10 Dan kan een opbrengstvergroting van het fabricageproces worden gerealiseerd door middel van redundante enkelvoudige opslagregisters, die dan gebruikt worden in plaats van êên of neer defekt bevonden enkelvoudige opslagregisters. Het detekteren van defekte opslagregisters kan bij de fabricage gebeuren. Tijdens de fabricate, en tót het assembleren 15 van het substraatlichaam met geheugen in een geheugensysteem, is dat geheugen echter niet-houdend (volatile), zodat een dure administratie nodig is cm gedurende de achtereenvolgende fabricagestappen voor elk schuifregistergeheugen separaat de defektlokat'ies bij te houden. Deze kunnen immers per exemplaar verschillend zijn. Bovendien kunnen extra 20 problemen ontstaan doordat ook tijdens bedrijf (verdere) enkelvoudige opslagregisters defekt raken. Het is een doelstelling van de uitvinding cm een geheugen als gereleveerd te verschaffen, dat zelf-lerend is, zodat de administratie cmtrent de defekte enkelvoudige opslagregisters bij gehouden wordt in met het schuifregistergeheugen direkt gekoppelde 25 bouwstenen, en waarbij de lokalisering en korréktie van defekte enkelvoudige opslagregisters gebeurt met minstens twee groepen van redundante enkelvoudige opslagregisters. De uitvinding realiseert de doelstelling doordat hij het kenmerk heeft^dat, een staffelbesturingsinrichting aanwezig is met tenminste twee standen cm in elke respektievelij ke stand 30 zowel ten aanzien van het ingangsregister als ten aanzien van het uit-gangsregister een bij een respektievelijke groep enkelvoudige opslagregisters behorende groep informatierepresentatïes, en aldus impliciet die groep enkelvoudige opslagregisters aante wijzen, en aan de aangewezen groep infarmatierepresentaties volgens een tenminste fout-35 detekterende kode gevormde redundante infarmatierepresentaties toe te voegen en deze tesamen met de aangewezen groep informatierepresenaties over tweede redundante enkelvoudige opslagregisters te leiden, dat bij 8202364 fc 4 EHN 10.369 3 presentatie aan het uitgangsregister de betreffende groep infocmatie-representaties wederom wordt aangewezen, en dat op de seriële informatie-uitgang een foutdetëktie-inrichting is aangesloten cm middels genoemde kode van een aangewezen groep infcoiatierepresentaties een originerend „ 5 enkelvoudig opslagregister als "goed", respektievelijk als tenminste "verdacht" aan te wijzen, en laatstgenoemde aanwijsinfarmatie ter vorming van een defektaanwijzer aan het aanwijsgehaugen toe te voeren.
Onder een foutdetekterende kode wordt er zo een verstaan die kan aangeven of een groep enkelvoudige opslagregisters goed gefunk-10 tioneerd heeft, dan wel fout gefunktianeerd heeft, onder voorwaarde, dat slechts een bepaalde hoeveelheid disfunktie kan zijn opgetreden.
Als er meer fouten optreden behoeft de kode niet het juiste detektie-resultaat te geven. Het is uiteraard Hogelijk, dat een bepaalde stand van de staffelbesturingsinrichting in de ingangs- respektievelijke 15 uitgangsregisters verschillende groepen informatierepresentaties aanwijst. Er wordt nog op gewezen dat door de aanwijzing van een informatie-representatie ook impliciet een bijbehorend enkelvoudig opslagregister wordt aangewezen. Een foutdetekterende kode voor analoge informatie wordt bijvoorbeeld verkregen door dubbele toevoer aan respektievelijke qpslag-20 registers. Een te grote diskrepantie aan de uitgang signaleert dan de situatie "verdacht". Een voldoende aantal signaleringen "verdacht" impliceert de kwalifikatie "slecht".
Het is voordelig als onder besturing van een overnamesignaal de staffelbesturingsinrichting wordt verder geschakeld naar een volgende 25 stand van een cyclus van standen, en dat elk respektievelijk enkelvoudig opslagregister in tenminste één stand van de staffelbesturingsinrichting wordt aangewezen.
Dan kan systematisch het hele schuifregister repeterend worden getest zodat het defekt raken van een enkelvoudig opslagregister snel wordt 30 gedetekteerd. Het dccarschakelen kan bij elke overname gebeuren, maar dat is cp zichzelf niet noodzakelijk.
Het is gunstig als genoemde kode foutkorrigerend is.
Onder een foutkorrigerende kcde wordt er zo een verstaan die binnen een groep enkelvoudige opslagregisters een informatiebitrepresentatie van 35 een verkeerd funkticnerend enkelvoudig opslagregister kan korrigeren, onder voorwaarde, dat slechts een bepaalde mate van disfunktie is opgetreden. Bij een grotere mate van disfunktie kan een verkeerd enkel- 8202364 PHN 10.369 4 ( t * i voudig opslagregister als defekt warden aangewezen. Bij een karrekt funktianerende faut-karrigerende kode wordt echter wel elk defekt enkelvoudig opslagregister eenduidig geïdentificeerd. Bij een fout-detekterende kode kan veelal slechts een groep enkelvoudige opslagregis-5 ters als "fout" worden aangewezen. Er zijn dus drie verschillende klassifikaties; "goed": er is geen fout gekonstateerd; "fout": er is een fout opgetreden in een geïdentificeerd enkelvoudig" opslagregister? en "verdacht:: er is een fout opgetreden, maar de identifikatie van een enkelvoudig opslagregister kan nog niet worden gerealiseerd.
10 Het is gunstig als genoemde kode een ireerderheidsbepalings- kode is. Het blijkt dat zo de korrektie goed en tijdschaalgebanden (real-time) met de ontvangst van de infconatiebits plaats kan vinden.
De uitvinding betreft mede een geheugensysteem, bevattende tenminste twee schuifregistergeheugens 'volgens het voorgaande, waarbij 15 een synchronisatie-inrichting aanwezig is om laatstgenoemde schuif-registergeheugens tenminste op bitniveau isochroon te besturen.
Twee repeterende verschijnselen zijn isochroon als ze ten opzichte van eikaars terugkeércyclus wederzijds een telkens vaste tijdspositie verto-r nen.
20 Voorts betreft de uitvinding mede een geheugensysteem, bevattende tenminste één schuifregistergeheugen volgens het voorgaande, en koppelbaar met een uitgang van een mede in het geheugensysteem aanwezige testpa-troongenerator, waarbij een besturingsinrichting aanwezig is met een stand "test" en een stand "operationeel" cm uitsluitend in de stand 25 "test" de testpatroongenerator te aktiveren en zelfstandig daarna de stand "operationeel" aan te natiën en als dan de testpatroongenerator buiten werking te stellen. De stand "test" kan bijvoorbeeld steeds geaktiveerd werden bij het aanschakelen van de stroomvoorziening? dan is in de stand "operationeel" weer een getest geheugen aanwezig.
30 De uitvinding betreft mede een afbeeldtoestel, voorzien van een schuifregistergeheugen, respektievelijk een geheugensysteem volgens het voorgaande, waarbij de opslagcapaciteit van schuifregistergeheugen, respektievelij k van geheugensysteem voldoende is voor een tweedimensionaal volgens beeldlijnen georganiseerd beeldveld.
35 Het blijkt dat aan zulke afbeelding niet steeds de eis "100% betrouwbaar" gesteld behoeft te warden, en het is dan vaak toelaatbaar cm telkenmale bij in bedrijfstelling de defékte enkelvoudige opslagregisters terug te 8202364
* V
PHN TO.369 5 t zoeken. Als er niet te veel defekte enkelvoudige opslagregisters zijn, respektievelijk als hun verdeling over de respektievelijke aangewezen groepen niet al te ongelijkmatig is, is na een inschakelverschijnsel het geheugensysteem vél weer betrouwbaar.
5 KOKEE BESCHRIJVING VAN DE FIGUREN
De uitvinding wordt nader uitgelegd aan de hand van enkele figuren.
Fig. 1a geeft een schema van een serie-parallel-serie schuifregistergeheugen.
10 Fig. 1b geeft een afbeeldtoestel met zo een schuifregister geheugen.
Fig. 2 illustreert bij een zelf-lerend systeem het gebruik van een foutdetekterende kode.
Fig. 3 illustreert bij een zelf-lerend systeem het gebruik 15 van een foutkorrigerende kode.
Fig. 4 geeft een eerste gedeelte van een staffelbesturings- inrichting.
Fig. 5 geeft een tweede gedeelte van een staffelbesturings- inrichting.
20 Fig. 6 geeft een schematisch beeld van de verschillende kategorieën bits tijdens een beeldlijn.
BESCHRIJVING VAN DE VOORKEURSUITVOERING Fig. 1a geeft een serie-parallel-serie schuifgeheugen waarin de uitvinding realiseerbaar is. De opslagposities zijn door 25 zwarte stippen aangegeven, de fysieke belichaming van de opslagposities is in de geciteerde litteratuur voldoende beschreven en wordt hier niet nader beschouwd. Element 20 is een seriële infconatie-ingang voor elektrische signalen. Eenvoudshalve wordt hierna verondersteld, dat de opslagposities slechts tweewaardige informaties kunnen bevatten. Op zich-30 zelf is de techniek van meerwaardige, respektievelijk analoge informatie-opslag, welbekend. Element 22 is een omzetter cm deze elektrische signalen in een tweewaardige representatie daarvan cm te zetten; eenvoudshalve warden met een analoog-digitaal-cmzetting verbonden problemen hier veronachtzaamd. De omzetter:22 ikan op lijn 24 een afzonderlijk 35 synchronisatie- of besturingssignaal ontvangen. De opslagposities tussen de indikaties 26 en 28 vormen daarenboven alle wisselposities, doordat ze van één kant een informatie-representatie kunnen ontvangen 8202364 EHN 10.369 6 en deze selektief naar een van twee verdere kanten kunnen af geven. In dit voorbeeld zijn er 24. van zulke wisselposities. Zo is het serie-in-gangsregister gevormd. De opslagposities tussen de indikaties 30 en 32 zijn wisselposities doordat ze van twee kanten een informatierepresen-5 tatie kunnen ontvangen en deze naar één verdere kant kunnen af geven. In dit voorbeeld zijn er 24 van zulke wisselposities on het serie-uitgangs-register te vormen. Tussen de indikaties 26 en 30 liggen 15 opslagposities. Zo is een enkelvoudig qpslagregister gevormd. Er zijn 24 van zulke enkelvoudige opslagregisters. Op het serie-uitgangsregister is aangesloten 10 een omzetter 34 cm op uitgang 36 een elektrisch signaal af te geven, waarmee de voorbijgaand opgeslagen Informatie voor verder gebruik beschikbaar is. Eventueel kan nog een synchroniserend besturingssignaal op ingang 38 warden ontvangen. Het geheugen is georganiseerd in drie gedeelten.
Het deel 44 (15x15 opslagposities) bevat het parallel-opslag register, 15 dat ruimte biedt voor de noninale informatiehoeveelheid waarvoor het geheugen is gedimensioneerd. Het geheugen wordt dan als volgt bedreven.
De informatie wordt volgens 15 achtereenvolgende perioden van de aandrijving van het serie-ingangsregister aangeboden. Als deze representaties met het deel 44 gealigneerd zijn worden ze parallel daarin overgenonen 20 door desbetreffende bekrachtiging van de ingangswissels.Tegelijk wordt dan eenzelfde informatiehoeveelheid aangeboden aan het serie-uitgangsregister en warden voorts alle representaties in het parallel-cpslag-register één positie naar beneden aangedreven. Daarna repeteert de cyclus.
Het gebied 42 bevat drie eerste enkelvoudige redundante 25 opslagregisters, cm in geval er in het gebied 44 ten hoogste drie defekte enkelvoudige opslagregisters zijn, toch de noninale opslagkapaciteit te realiseren. Eén mogelijkheid is dat één der registers in het gebied 42 in de plaats treedt van één der registers in het gebied 44. Zo wordt de volgorde der informatierepresentaties met betrekking tot de serie-in/ 30 en uitgangsregisters dus veranderd. In het later te bespreken uitvoerings-voorbeeld wordt echter de volgorde van informatiebits gehandhaafd; als het meest rechtse enkelvoudige opslagregister dus bijvoorbeeld defekt is, verschuift het te gebruiken gebied van het geheugen één enkelvoudig opslagregister naar links. Als bijvoorbeeld het vijfde enkelvoudige opslag-35 register van rechts af defekt is warden de eerste vier onveranderd gebruikt, terwijl de rest van het te gebruiken gebied van het geheugen over één enkelvoudig opslaggeheugen naar links is verschoven. Voor meerdere 8202364 PHN 10.369 7 defekte enkelvoudige cpslagregisters (tot bijvoorbeeld evenveel registers als het gebied 42 telt, dus maximaal drie, worden overeenkomstige procedures gevolgd. Het gebied 40 bevat een aantal tweede redundante enkelvoudige cpslagregisters. Tesamen met het inschuiven van een rij van 15 5 infarmatierepresentaties als besproken, wordt hierin telkens een rij van zes informatiebitrepresentaties ingeschoven cm met een deelgroep van de vijftien eerder genoemde een tenminste foutdetekterende kode te vormen. Zulke kodes worden nader uitgelegd aan de hand van Fig. 2, 3. De opslag-lengte van het afgebeelde serie-parallel-serie-schuifregistergeheugen 10 is voor alle enkelvoudige opslagregisters ( inclusief de redundante) gelijk aan 14x24 perioden van de aandrijving. De invoering van verschillen in de lengten tussen de respektievelijke enkelvoudige opslagregisters is beschreven in de Nederlandse octrooiaanvrage (EHN 19.368) van dezelfde aanvrager, die op dezelfde datum is aangevraagd 15 als de onderhavige, en welke hierbij geïncorporeerd is bij wijze van referentie. Voorts is het in bepaalde gevallen voordelig cm seriële in-en/of uitgangsregisters met één of meer opslagposities te verlengen cm bijvoorbeeld tot een betere aanpassing in de tijd te geraken.
Fig. 1b geeft een afbeeldtoestel met een beeldgeheugen 20 dat is gebaseerd op de organisatie van Fig. 1a. Het beeld is georganiseerd als een normaal televisiebeeld, bijvoorbeeld volgens de continentale standaard. Cp ingang 41 arriveert het samengestelde videosignaal (composite video) . In deze uitvoeringsvorm is gekozen voor een beeldpunt-frekwentie van 4x de kleurhulpdraaggolffrekwentie is ongeveer 17,7 MHz.
25 Een beeldlijn (exclusief zijn terugslagtijd) van 52 mikro-sekonde telt dan bijvoorbeeld 920 beeldpunten. In de ontleedschakeling 43 wordt uit het samengesteld videosignaal afgeleid: de beeldpuntfrekwentie, en verder lijnterugslag- en beeldterugslagsignalen. Voorts wordt voor elk beeldpunt de analoge informatie cmgezet in een bitreeks, van bijvoorbeeld 8 bits, 30 die cp uitgang 48 verschijnt. Van deze 8 bits wordt er in de figuur van slechts één de verwerking weergegeven. Behandelingsblok 50 bevat de staf-felbesturingsinrichting die door het lijnterugslagsignaal cp klem 46 telkens één stand van een vooraf bepaald, beperkt, aantal standen wordt verder geschakeld. In elk van deze standen wijst dan de staffelbestu-35 ringsinrichting van de 920 ontvangen beeldbits per lijn er een groep aan cm een aantal redundantiebits toe te voegen. Onder besturing van de beeld-puntfrékwentiesignalen qp lijn 45 geeft het behandelingsblok 50 op uitgang 8202364 t 4 PHN 10.369 8 * 52 af: de 920 beeldbits, de redundantiebits die volgens de kcde zijn gevormd, en een aantal loze bits, die toegevoerd worden aan niet te gebruiken enkelvoudige opslagregisters. Op zichzelf kan de volgorde waarin de respéktievelijke kategorieën bits op uitgang 52 verschijnen, willekeurig 5 zijn: door deze volgorde warden ten aanzien van een organisatie als in Fig. 1a de verschillende gebieden gedefinieerd. Defékte enkelvoudige opslagregisters warden niet gebruikt; aider besturing van daartoe strekkende informaties van het aanwij sgeheugen 60 op lijn 61 worden voorts van de eerste redundante enkelvoudige opslagregisters evenmin zulke gebruikt waar-10 aan nog geen behoefte is; voor de beeldinformatie behoeven er slechts 920 bruikbaar te zijn. Op uitgang 52 is het serie-parallel-serie-schuifregis-tergeheugen 54 aangesloten, dat is georganiseerd op de wijze van Fig. 1a. Dit ontvangt de signalen van de beeldpuntfrekwentie on de seriële in/uit-gangsregisters te bekrachtigen, en voor de onzetters 22 en 34 in Fig. 1a.
15 Voorts ontvangt het geheugen 54 de lijnterugslagsignalen cm de enkelvoudige opslagregisters te bekrachtigen. In deze vereenvoudigde opzet is niet aangegeven de schakeling die nodig is cm per beeldlijn precies het juiste aantal bekrachtigingspulsen aan de serie in/uitgangsregisters toe te voeren. Dit aantal is in het later te bespreken gedetailleerde 20 uitvoeringsvoorbeeld gelijk aan 980. In een andere uitvoering, kunnen twee of meer geheugens- 54 aan de uitgang van behandelingsblok 50 zijn aangesloten cm tesamen een geheel beeld op te slaan. Blok 56 stelt voor een evaluatieschakeling on een enkelvoudig opslagregister als goed, respek-tievelijk als verdacht, of fout te klassificeren; daarbij wordt van be-25 handelingsblok 50 op lijn 58 de aanwij sinformatie verkregen die aangeeft op welke groep enkelvoudige opslagregisters de redundante bits betrekking hebben. Voorts ontvangt, indien nodig, de evaluatieschakeling 56 van het aanwijsgeheugen 60 op lijn 62 de informatie aangaande wélke enkelvoudige opslagregisters onbetrouwbaar zijn. Veelal komen de informaties op de 30 lijnen 61 en 62 overeen in die zin, dat de enkelvoudige opslagregisters die bij het invoeren van een bepaalde hoeveelheid informatie-bits korrékt werken, ook bij het uitvoeren van diezelfde hoeveelheid informatie nog korrekt werken. In het later te bespreken (Fig. 4,'5) uitvoeringsvoorbeeld is dat ook zo, waardoor tijdelijk de horizontale positionering van een 35 deel der af te beelden beeldpunten over één of meer periodes in het beeld verschoven kan zijn. Als in evaluatieschakeling 56 wordt gedetekteerd dat een bepaald, tot dan toe als "goed" of "verdacht" beschouwd enkelvoudig 8202364 [ 2- · EHN 10.369 9 cpslagregister, defékt is, wordt deze informatie op lijn 64 doorgegeven aan het aanwi j sgeheugen 60. Door middel van een veranderde informatie qp de lijnen 61 en 62 wordt geïndiceerd, dat het betreffende enkelvoudig op-slagregister daarna niet langer gebruikt mag worden. Voor zo ver mogelijk 5 en voor zover het systeem daarop is toegesneden (niet in Fig. 5) wordt fout bevonden informatie in de evaluatieschakeling 56 gekorrigeerd.
De beeldpuntinformatie wordt dan, geherformatteerd, en zander toegevoegde redundante informatie, gepresenteerd op uitgang 66. Daarop is aangesloten de eigenlijke afbeeldinrichting 68, eventueel inclusief digitaal-analoog 10 omzetter, die van konventionele bouw kunnen zijn. De afbeeldinrichting ontvangt nog de beeldpuntfrekwsntie (voor het hervormen van de analoge beeldsignalen), de lijnterugslagsignalen en beeldterugslagsignalen.
Het beeldgeheugen kan worden gebruikt om bepaalde bewerkingen op de informatie uit te voeren die zander de opslag niet mogelik zouden zijn.
15 Zo kunnen fouten uit het beeld verwijderd warden, bijvoorbeeld zulke in-formatieloze beeldpunten (drop-outs) als wel veroorzaakt worden in een opslagmedium, zoals magnetiseer bare banden. Andere beeldbewerkingen kunnen betreffen herkennen van vormen en het accentueren van bepaalde verschijnselen. De middelen hiertoe zijn, waar de uitvinding daarop niet 20 speciaal betrekking heeft, niet aangegeven. Het is ook mogelijk, dat het beeldgeheugen dient cm het beeld enige tijd vast te houden, er bijvoorbeeld een "stilstaand" televisiebeeld aan de afbeeldinrichting te presenteren: dan bevat het schuif register geheugen dus een terugkoppel-schakeling. Ode kan nog een keuzeschakelaar aanwezig zijn cm naar keuze 25 aldan niet beeldinformatie aan het schuifregistergeheugen toe te voeren.
Voorts kunnen een aantal parallel opgestelde beeldgéheugens, elk voor een "eigen" stand van een keuzeschakelaar aanwezig zijn.
Fig. 2 illustreert bij een zelflerend systeem het gebruik van een fout detekterende kode. De figuur geeft twaalf rijen beeldpunt-30 informaties, die telkens door een blokje zijn gesymboliseerd. Elke regel bevat zestien beeldpuntinformaties. De door de staffelbesturingsinrich-ting aangewezen beeldpuntinformaties (vier op elke regel) zijn gearceerd.
De laatste kolom geeft de bijbehorende redundantie aan: dit betreft een enkel pariteitsbit, zodat hiermee een enkelfoutsdetekterende kode is 35 gevormd, bijvoorbeeld doordat op elke regel het aantal "enen" in de vijf gearceerde blokken oneven moet zijn. Ms evenwel dat aantal "enen" dan even is, dan zijn de aldus aangewezen bits "verdacht". Er wordt veren- 8202364 PHN 10.369 10 dersteld/ dat de redundante bit altijd '!goed" is. Als qp regels 70, 72 en 74 het aantal enen "even" is, dan is door kanbinatie van deze drie regels de eerste bit- als "fout" bevonden. Als qp regel 74 het aantal "enen" echter oneven is, en ook qp regel 76, dan kan de foutdetektie ver-5 hinderd zijn door de specifiekinformatie inhoud van de desbetreffende regel: het is bijvoorbeeld mogelijk dat een enkelvoudig opslagregister altijd een signaal "1" af geeft. Als de informatie ook een "1" betreft, wordt dus geen fout geïntroduceerd. Zo is na twaalf regels een zich altijd manifesterende fout steeds te lokaliseren (er wordt verondersteld 10 dat ten hoogste één enkelvoudig opslagregister per 8 opslagregisters defekt is). Voor een zich niet steeds manifesterende fout moet de informatie van een groter aantal beeldlijnen worden samengencmen. Zo kan een "verdacht" enkelvoudig opslagregister bijvoorbeeld na een bepaald aantal korrektie ontvangsten weer als "goed" worden beschouwd en tot zolang 15 steeds als "defekt" warden behandeld: in dat geval moet h^^iifv^d worden gebruikt, maar moet de informatie op een redundant enkelvoudig opslagregister worden gedupliceerd.
Fig. 3 illustreert bij een zelf-lerend systeem het gebruik van een foutkorrigerende kode. In dit geval zijn er weer zestien enkel-20 voudige opslagregisters, waarvan er telkens vier (gearceerd) warden aangewezen, er zijn acht redundante enkelvoudige opslagregisters cm de * aangewezen informatie nogmaals tweevoudig qp te slaan. In de fout-detéktar/fout-korréktor wordt een bitsgewijze meerderheidsbeslissing genomen.. Daaruit volgt dan direkt de indiaktie "goed"/"fout" voor een enkel-25 voudig opslagregister. Er wordt dan verondersteld dat van die overeenkomstige opslagregisters (dus bijvoorbeeld de nunmers 2, 18, 22 - door pijltjes aangewezen) er ten hoogste één defekt is. Zo is na vier regels elke zich stêêds manifesterende fout lokaliseerbaar. Gemiddeld manifesteert zich een fout met een kans van hoogstens 50%-vaak minder 30 dan dat; en daarom is gewoonlijk meer tijd nodig. De organisatie van de Fig. 4-6 is gebaseerd op een variant van Fig. 2. Er zijn echter ook andere mogelijkheden, bijvoorbeeld: - de kode is KLoksgewijs detekterend: als in Fig. 2 een fout wordt gedetekteerd, wordt het hele aangewezen blok van vier enkelvoudige 35 opslagregisters als defekt aangewezen.
- de kode werkt niet volgens Fig. 3 met een meerderheidssysteem, maar is "direkt" korrigerend-. In het geval van een aangewezen groep van vier 8202364 H3N 10.369 11 » * ï enkelvoudige qpslagregisters is één defekt register te korrigeren net de redundante qpslagregisters: zo is een kode roet minimum Hairming-af stand van drie over de bits vormbaar. Met een minimum Hanming-af stand van vier is boven dat nóg een 5 enkelvoudig opslagregister detekteerbaar. Verdere vergroting van de minimum Hanming-afstand maakt verdere korrekties mogelijk (tegen een prijs van uitgebreidere bewerkingen).
- Het is niet nodig dat de redundanties over vaste enkelvoudige qpslagregisters warden gevoerd; een register kan zowel voor de originele infor-10 matie als voor redundante informatie worden gebruikt.
Fig. 4 geeft een eerste gedeelte van een staffelbesturings-inrichting, in combinatie met onder andere een aanwij sgeheugen. Tesairen met Fig. 5 bevat deze figuur goeddeels de blekken 50, 56 en 60 in fig.
1b. In dit verband wordt reeds verwezen naar Fig. 6, welke toont een 15 schematisch beeld van de verschillende kategcrieën bits tijdens een beeldlijn. Op klem 100 arriveren serieel de databits, die opgeslagen warden in schuif register 102 hetwelk plaats biedt aan vier van zulke bits.
De schuif pulsen voor dat schuif register, de beeldpuntkloksignalen, verschijnen in dit uitvoeringsvoorbeeld met een frekwentie van 17,7 MHz (een 20 hogere harmonische van de hulpdraaggolffrekwentie) qp klem 104. Hierop is onder meer aangesloten blok 120, hetwelk voorstel een progranmerings-teller met daarop aangesloten een dekodeur. Element 106 is een viervoudige schakelaar met vier parallelle ingangen vanuit schuif register 102.
De schakelaar 106 wordt bestuurd door een selektiesignaal op klem 108 25 dat wordt afgeleid van de progranmeringsteller 120. Aan het begin van een beeldlijn wordt de paralleluitgang van schuifregister 102 doorgekoppeld naar de respektievelijke serie-ingangen. van schuifregisters 110-116.
Dit zijn bouwstenen van het type SN 74164 (fabrikaat TEXAS Instruments Corporation met een opslagkapaciteit van 12 bits elk. De schuif pulsen qn voor deze schuifregisters 110-116 worden, met een frekwentie van 17.7:4 MHz, afgeleid van de EN-poort 118. Iteze ontvangt hiertoe de middels in- verteur 126 ontvangen pulsen van ingang 104 en de geïnverteerde uitgan--0 -1 gen 2 en 2 van de progranmeringsteller 120. Zo werden in het uitvoe- ringsvoorbeeld van elke beeldlijn steeds 920 infarmatiebits (zie Fig. 6, bovenste regel) in een 1 naar 4 multiplexorganisatie opgenomen: de beschreven inrichting is namelijk ontworpen voor een magnetisch bubble geheugen en daarvoor is de beeldpuntfrekwentie te hoog. Een verdere 35 8202364 EHN 10.369 12 multiplex- organisatie is op overeenkomstige manier als het getoonde voorbeeld uitvoerbaar. Als het serie-parallel-serie-schuifregistergeheugen een voldoende kapaciteit bezit en een voldoend hoge besturingsfrekwentie toelaat is de multiplexnrganisatie niet. nodig.
5 De progranmeringsteller in blok 120 bestaat uit drie in serie geschakelde delers-door-zestien van het type SN 74163. De teller 0 11 heeft de achtereenvolgende deeltrapuitgangen 2 -2 , waarvan zo nodig -0 -1 de respéktievelijke geïnverteerde signalen 2 , 2 ..... worden gevontd.
De dekodering wordt nog gevormd doer vergelijkers die de tellerstand ver- 10 gelijken met een vast ingesteld normgetal en bij gelijkheid een puls- vormig signaal van de juiste polariteit afgeven. De teller telt tot 1023, hetgeen ruim past binnen een beeldlijn van 64 mikrosekonde (inclu- 10 sief lijnterugslagtijd) . De uitgang 2 van de teller is aangesloten op de J-ingang van de OK-flipflcp 122 (type SN 74107A). Als de teller 15 van 0 tot 1023 heeft geteld klapt de flipflop on. De geïnverteerde uitgang (Q) wordt teruggevoerd aan de terugstelingangen van elk van de drie delers van teller 120 en voorts ter blokkering aan de aansluitpennen 7 en 10 van de laagst signifikante der drie delers-door-zestien. Op de K-ingang van flipflop 122 verschijnt een startsignaal dat op konventionele 20 manier aan het begin van elke volgende beeldlijn gevormd kan worden, bijvoorbeeld qp basis van het lijnterugslagsignaal.
De flipflop 124 bepaalt het aantal schuifpulsen dat aan de schuifregisters 110-116 wordt toegevoerd. Deze flipflop van het type SN 74107 ontvangt op de J-ingang een beëindigingssignaal. Dit kan bij- 10 25 voorbeeld hetzelfde signaal "2 " zijn dat de flipflop 122 ontvangt. Ter besparing aan geheugenruimte is echter een signaal dat aangeeft dat de teller 976 pulsen (920+44+12) heeft ontvangen, voordeliger. Op de K-ingang arriveert het Q uitgangssignaal van flipflop 122.
De schuifregisters 110-116 ontvangen telkens een schuif puls nadat het 30 serie/parallel cmzettingsschnifregister 102 vier bits heeft ontvangen.
De elementen 128-134 zijn selektoren van het type SN 74150 met twaalf ingangen die parallel zijn verbonden met de uitgangen van het bijbehorend schuifregister (110-116) en met een uitgang (136-142) die is verbonden met het bijbehorende serie-parallel-serie-schuifregistergeheugen: dit 35 behoeft in het onderhavige voorbeeld slechts 1/4 deel van het beeld op te slaan. De selektors 128-134 worden bestuurd door de uitgangssignalen van de bijbehorende vierbits-tellers (respéktievelijk 144-150). Aanvankelijk 8202364 FHN 10.369 13 staan deze tellers alle in de stand "O", waardoor direkt het eerste bit van het bijbehorende schuifregister (110-116) naar de desbetreffende uitgang (136-142) wordt doorgelaten. Voor elke stand verder van een teller is dit een volgende bitpositie van het bijbehorende schuifregister. c worden 3 Zo wordt telkens een grotere vertraging geïntroduceerd en/loze bitposities in de datastrocm gevormd. Dit vormen van loze bitposities is gesymboliseerd in de tweede regel van Fig. 6, waar zes van zulke zijn aangegeven door een onderbreking in de bitstrocm (een "hoog" signaal geeft "relevante" informatie aan, onafhankelijk van het feit of dit "O" of "1" be-10 treft. Telkens als één van de tellers 144-150 een ophoogsignaal ontvangt, ontstaat een loze bitpositie. Door de konstruktie van de selektors 128-134 is een aantal van 4x11=44 loze bitposities te kreëren in een tijdsinterval dat in Fig. 6 door het cijfer "44" is aangegeven. De tellers 144-150 ontvangen deze cphoogsignalen vanuit de respektievelijke EN-15 poorten 152-158 die behalve door de geïnverteerde klokpuls vanuit element 126, gevoed warden door de uitgangssignalen van leesschrijfgeheugen 160. In dit uitvoeringsvoorbeeld wordt elke beeldlijn verdeeld in vier delen van elk 920:4=230 beeldpunten. Daarbij worden per deel elf eerste redundante enkelvoudige qpslagregisters geïmplementeerd, zodat er 11: 20 (230+11) 5% defekt mogen raken. Voorts heeft geheugen 160 een opslag-
O
(RAM)-kapaciteit van 256 (2 ) woorden d 4 bits. Elk woord, waarin één of meer enen in voorkomen, doet bij uitlezen de bijbehorende teller (s) een ophoogsignaal ontvangen. Doordat per beeldlijn ten hoogste 976 al dan niet relevante bits aan de serie-parallel-serie-schuifregistergeheugens 25 worden af gegeven, wordt niet de gehele kapaciteit van geheugen 160 gebruikt. Het adresseren van geheugen 160 gebeurt door de uitgangen
2 Q
2......2 van de teller 120 die via de achtvoudige 2 naar 1 selektor 400 aan geheugen 160 toegevoerd worden. Het scbrijftoestemmingssignaal (WE) op klem 404 wordt ook aan de selektor toegevoerd on de stand van 30 teller 120 steeds als leesadres te gebruiken. Het inschrijven in geheugen 160 wordt later beschreven. De vorming van de loze bitposities heeft tot gevolg dat de informatie - houdende bits later op de uitgang verschijnen, dan met de positie binnen de beeldlijn zou overeenkomen. In regel 2, interval "44" van Fig. 6 zijn zes van deze opgeschoven bits aangegeven. Door 35 de multiplexorganisatie behoeven deze bits echter per lijntijd niet aaneengesloten geplaatst te zijn, hetgeen door een ontbrekende bit (pijltje) is gesymboliseerd. Voorts bevat de schakeling van Fig. 4 vier trekker- -o 8202364 EHN 10.369 14 (latch) schakelingen 162-168 die v-orden gevoed door de data-uitgangen 136-142. De uitgangen van de trekkerschakelingen 162-168 vonten de verdere data-ingangen van de eerder genoemde viervoudige schakelaar 106.
De vier trekkerschakelingen ontvangen een opslagbesturingssignaal van 5 8-bits-vergelijkelement 170 qp deszelfs uitgang 163. Zo is per opslagbe sturingssignaal (de stuuraansluitlng is eenvoudshalve niet getekend) een viertal bits dat aan het serie-parallel-serie-schuifregistergeheugen word: toegevoerd in de trekkerschakelingen op te slaan; dit viertal kan aldus ten tweeden male aan de schuifregisters 110-116 en daarmee aan de 10 datauitgangen 136-140 worden toegevoerd. Zo is een kode -volgens het genre van Fig. 3 vormbaar.
Element 172 is een 8-bits teller die door een beeldterug- slagsignaal op ingang 174 in de nulstand wordt gesteld en door een lijn- terugslagsignaal qp ingang 176 wordt opgehoogd. De tellerstand geeft 15 dus het lijnnuirmer binnen het televisiebeeld aan. Op de onderste ingan- 2 9 gen van vergelijkelement 170 arriveren de tellerbits 2 ....2 zoals eerder vermeld. Voor de eerste beeldlijn geeft vergelijkelement 170 dan een ”gelijk"signaal af voor de eerste vier beeldpunten; voor de tweede beeldlijn voor de tweede vier beeldpunten· enzoverder. Daardoor wordt er per 20 trekkerelement 162-168 telkens êên informatiebit (eventueel een loze informatiebit) redundant opgeslagen. De ingangsdata-op ingang 178 wordt ontleend aan de vergelijker in de schakeling van Fig. 5 die de foute enkelvoudige qpslagregisters aanwijst. Op ingang WE (write-enablè) verschijnt alsdan een schrijfbesturingssignaal. Zo vormt elenent 160 het 25 aanwijsgeheugen. Van dit geheugen worden echter slechts 964:4=241 adressen gebruikt. De rest blijft beschikbaar.
Fig. 6,-tweede regel geeft nog een blokje, gemerkt ”12". Gedurende deze twaalf bittijden ontvangt de viervoudige schakelaar 106 op ingang 108 een stuursignaal, dat ontleend wordt aan de stand van de 30 programmeringsteller 120, middels een niet aangegeven decoderingselement. Gedurende die twaalf bittijden zijn de datauitgangen van de trekkerschakelingen 162-168 gekoppeld met de dataingangen van de schuifregisters 110-116. Bovendien ontvangen dan de tellers 144-150 een terugstelsignaal. Gedurende drie schuifpulsen voor de schuifregisters 110-116 ontvangen deze 35 dan dus driemaal, telkens dezelfde relevante bit. Daarna telt de teller 120 nog verder, maar de schuifregisters worden gedurende deze 48 telpulsen twaalf schuifpulsen niet meer geaktiveerd.
8202364
* V N
*5. m PHN 10.369 15
Fig. 5 geeft een tweede gedeelte van de staffelbesturings-inrichting. De informatie- en redundantiebits arriveren op de ingangen 200-206 vanuit de serie-parallel-serie-geheugens. De twaalf-bits schuifregistergeheugens 208-214 kanen in bouw overeen net elementen 110— 5 116 in Fig. 4: ze dienen om de loze infarmatiebits uit de informatie- stroon weg te laten. De elementen 216-222 zijn overeenkanstig net elementen 128-134 uit Fig. 4. Ze worden bestuurd door de al in Fig. 4 vermelde tellers 144-150. De voortschakeling van deze tellers zorgt ervoor dat de op dat itonent voor de uitgangstrap van het schuifregister aanwezige infor-10 matiebits niet verder worden verwerkt. Er wordt op gewezen dat bij het begin van een regel de selektors 216-222 zo zijn ingesteld dat in de schuifregisters 208-214 de maximale vertraging (12 schuifperioden) wordt geëffektueerd, terwijl deze vertraging bij elke ophoging van de bijbehorende teller met een eenheid wordt verminderd, zodat er leLkens één (loze) 15 bit wordt onderdrukt. In de beginstanden introduceren de schuif registers 208-214 dus elf bits (44 beeldpunttijden) méér vertraging dan de schuif-registers 110-116 in Fig. 4. Dit verschil dient gekampenseerd te worden, bijvoorbeeld doordat aan het begin van het serie-ingangsregister van de serie-parallel-serie-schuifregistergeheugens een extra vertraging (van 20 elf bits) wordt ingebouwd. Dit heeft uiteraard konsékwenties voor de relatieve tijdposities waarop de enkelvoudige cpslagregisters worden aangestuurd, maar daarop wordt kortheidshalve niet ingegaan. Het schuifregister 224 van vier bits wordt via inverteur 226 bestuurd door de geïnverteerde schuif pulsen SH die van EN-poort 118 in Fig. 4 zijn afgeleid.
25 Dit schuifregister dient daarmee als parallel-serie-cmzetter. Op uitgang 228 kan een afbeeldtoestel worden aangesloten.
In het overige deel van de schakeling van Fig. 5 wordt de eerder vermelde meerderheidskode geïmplementeerd, waarbij in tegenstelling tot de opzet van Fig. 3 de redundante bits drievoudig aanwezig 30 zijn: door elk van de trekkerschakelingen 162-168 is dan voor elke televisiebeeldlijn juist één bit drievoudig gemultipliceerd. Door deze drievuldigheid kan ook tussen de redundantiebits onderling een meerder-heidskcntrole worden uitgevoerd cm een fout te detekteren waarbij het zo als "feut" bestempelde redundante enkelvoudige opslagregister verder 35 tuiten beschouwing wordt gelaten. In dit uitvoeringsvoorbeeld dienen dan wel twee van de drie tweede redundante 'enkelvoudige opslagregisters korrekt te werken. Dit is gemiddeld een niet te hoge eis. De seriële 8202364 PHN 10.369 16 uitgangen van de schuifregisters 208-214 zijn verbonden met de ingangen van de respektievelijke drie-bits schuifregisters 230-236 die tesamen met de teller 120 de nodige schuif pulsen ontvangen. De daartoe In de schuifregisters 208-214 gerealiseerde vertraging is dus altijd twaalf schuif-5 tijden. De schuifregisters 230-236 zijn parallelsgewijs aangesloten qp de twee-uit-drie-doorlaatelementen respektievelijk 238-244 die bestuurd worden door de tellerstanden van de tellers respektievelijk 246-252.
Deze tellers hebben drie standen en sturen een twee-bitsbesturingssignaal naar het respektievelijk bijbehorende doorlaatelement. Onder besturing 10 van de eerste stand van teller 246 laat doorlaatelement 238 de informatie van de bitplaatsen A en B door, in de tweede stand de informatie van de · bitplaatsen B en C, en in de derde stand de informatie van de bitplaatsen A en C. De tellers 246-252 kunnen ophoogsignalen ontvangen van de bijbehorende respektievelijke EN-poorten 254-260. Een terugstelsignaal voor 15 de tellers 246-252 is niet aangegeven, maar kan bijvoorbeeld warden afgeleid van een schakelaar die het afbeeldtoestel in de bedrijfsstand stelt. In de eerste stand van teller 246 warden in vergelijkelement 262 de informaties van de bits A en B in schuifregister 230 vergeleken.
Ook in de verdere vergelij keienenten 264-268 worden in elke stand van de 20 verdere tellers 248-252 de informatie van steeds bijbehorende bitposities vergeleken. De vergelijkelementen 262-268 warden geaktiveerd door een signaal, dat wordt afgeleid van de stand van de programmeringsteller 120 in Fig. 4. Zo wordt bewerkstelligd, dat de vergelijking wordt uitgevierd op de relatieve tijdsposities die in Fig. 6, tweede regel, door 25 het blokje "12" zijn aangegeven. Als dan de vergelijker 262 een signaal "niet-gelijk" af geeft, verschijnt dit cp uitgang 270, en wordt onder besturing door een klokpuls (net frekwentie 17,7MHz) qp ingang 272 door EN-poort 254 doorgelaten. Zo telt de teller 246 snel verder totdat twee gelijke bits in schuifregister 230 zijn gevonden, die kunnen gebruikt 30 worden on de meerderheidskode te implementeren. Van de drie hiervoor relevante enkelvoudige redundante opslagregisters mag er dus één defekt zijn. Als twee wel gelijke bits in schuifregister 230 zijn aangetroffen, stokt de teller 246. Als vergelijkelement 268 twee gelijke bits detek-teert, geeft hij een "gelijk" signaal af op lijn 274 aan vergelijkele-35 ment 266. Als vergelijkelement 266 zelf een tweetal gelijke bits detek-teert, èn een "gelijk"-signaal ontvangt op lijn 274, geeft hij een "gelijk"-signaal af qp lijn 276. Ms tenslotte alle vergelijkelementen 8202364 r PHN 10.369 17 . K 9 262-268 gelijke bits detekteren, verschijnt een "gelijk" uitgangssignaal op uitgang 280, De vier vergelijkelementen 262-268 werken dus als een vierbitsccmparator (4x2) met "bitsgewijze-ongelijk" en "wxrdsgewij zegelijk" uitgangssignalen. Het laatstgenoemde signaal qp uitgang 280 5 werkt als toesterraningssignaal voor een viertal verdere vergelijk-elemen-ten 282-288 die elk één van de de uit de schuifregisters 230-236 doorgelaten informatiebits ontvangen. Zolang als niet alle vergelijkeleroenten 262-268 "gelijkheid" detekteren, blijven de vergelijkelementen 282-288 onwerkzaam. Voorts bevat de schakeling vier trekker (latch) elemental 10 290-296, die ook gevoed worden vanuit de respektievelijke schuifregisters 208-214. Het laadtesturingssignaal voor deze trékkerschakelingen verschijrt op uitgang 162 in Fig. 4, zodat hierin dus warden opgeslagen dezelfde bits die in Fig. 4 waren aangewezen en middels redundantiebits genuiti-pliceerd. Deze aangewezen bits warden in de vergelijkelementen 282-288 15 vergeleken met de respéktievelijke (eerste) doorgelaten bit in de schuifregisters (230-236) . Deze vergelijking wordt echter slechts geak-tiveerd als op lijn 280 een toestannings(enable)-signaal verschijnt.
Een synchroniserend signaal van programmeringsteller 120 op ingang 298' bestuurt laatstgenoemde vergelijking op het moment, dat samenvalt met 20 het eerder besproken blokje "12" op regel 2 van Fig. 6. Als in alle vergelijkelementen 282-288 overeenstemming wordt gedetekteerd, gebeurt er niets. Als één der vergelijkelementen 282-288 evenwel tijdens het ontvangen van het toestemmingssignaal een verschil detekteert, betekent dit, dat het zo aangewezen enkelvoudige opslagregister defekt is. Het desbe-25 treffende vergelijkelement geeft dan qp zijn uitgang (van de bundel 300 een logische "1" af, die werkt als ingangsgegeven voor het geheugen 160 in Fig. 4 (en dus op bundel 178) verschijnt. De uitgangs "1"-signalen warden samen genomen in een niet-getekende OF-funktie cm zo het schrijfbesturingssignaal voor leesschrijfgeheugen 160 te vormen. Daarbij 30 werkt als adres het regelnummer dat door teller 172 qp de lijnenbundel 402 wordt afgegeven en dat wordt doorgelaten door selektor 400. Immers, doordat het schrijf besturingssignaal voor geheugen 160 nu aktief is kont de selektor 400 in de andere stand. In sommige gevallen is het voldoende als in elk woord van geheugen 160 ten hoogste een enkele "1" mag 35 voorkomen, zodat elk woord slechts éên keer geschreven behoeft te werden.
Het is ook mogelijk, dat in geheugen 160 een logische "0" door een logische "1" wordt overschreven, maar niet andersom. Dit is gemakkelijk 8202364 PHN 10.369 18 realiseerbaar door geheugen 160 te konfigureren als een viervoudige parallel geadresseerde opstelling van 256x1 bit geheugens. Voor elk van deze vormt êên der respektievelijke uitgangen van de bundel 300 dan zowel ingangsdatabit als schrijfbesturingssignaal. Als voorts een der tellers 5 144-150 aldus door een nieuw gedetekteerde fout worden opgehoogd, wordt aan de uitgang tijdelijk een vertikale rij, mogelijkerwijs foute, beeldpunten genegeerd, hoewel deze gedurende één beeld nog aan het serie-parallel-serie-schuifregistergeheugen was toegevoerd. Zo wordt tijdelijk een beeld van fout formaat afgeleverd.
10 De materie van Fig. 6 is reeds grotendeels besproken. De eerste regel geeft binnen de tijdsduur van een beeldlijn globaal de positie van de 920 beeldbits. De tweede regel geeft aan dat door defekten in de enkelvoudige opslagregisters een aantal beeldbits vertraagd warden doorgegeven, alsmede de tijdspositie van de bits die een tenminste fout-15 detékterende kode vormen. De derde regel geeft de voltetijd van de pro-graimeringsteller, en bovendien dat daarna nog 108 bittijden zouden resteren voor ander gebruik. De tijden zijn niet steeds, qp schaal.
Bij toepassing van een geheugen als beschreven als een beeld-geheugen zijn er verschillende mogelijkheden. Het is mogelijk dat het 20 aanwijsgéheugen onder een reservespanning wordt gehouden als het gehele apparaat wordt af geschakeld, zodat de fcutinformatie behouden blijft. Het is ook mogelijk, dat telkens als de.netspanning verschijnt, eerst een testfase wordt uitgevoerd, waarna de aanwijs informatie korrekt is. Daartoe kan een afbeeldtoestel een testbeeldgeneratar bezitten, die 25 bijvoorbeeld een aantal beeldlijnen met "moeilijke" informatie, zoals 000....... 000, 111.....11, 01010...... 0101, enzovoorts afgeeft. De testsituatie kan beëindigd worden na een vaste tijd, of bijvoorbeeld vanaf het ogenblik, dat het elektronenkanon van de katodestraalbuis begint te werken.
30 35 8202364

Claims (10)

1. Serie-parallel-serie schuif registergeheugen, bevattende een substraatlichaam net daarop aangehracht opslagpos ities cm per opslagpo-sitie een in een meerwaardige, enkelvoudige, fysische grootheid gerepresenteerd informatie-element pp te slaan, welk schuifregistergeheugen be-5 vat een seriële informatie-ingang 20 voor elektrische signalen, een omzetter (22) om een ontvangen signaal in de representatie van een infor-matie-element cm te zetten, een op de omzetter aangesloten serie-ingangs-register bevattende 1 wisselposities, een aantal n elk pp een wissel-positie aangesloten enkelvoudige opslagregisters bevattende tenminste 10 twse opslagposities cm een parallelopslagregister te vormen, een middels een respektievelijke twsede wisselpositie n-voudig op het parallel opslag-register aangesloten serie-uitgangsregister met een seriële informatie-uitgang 36, welk schuifregistergeheugen een overnamebesturingsinrichting bevat cm repeterend na de ontvangst van n informatierepresentaties in 15 het serie-ingangsregister deze representaties parallel in het parallelopslagregister over te nemen alsmede evenzovele informatierepresentaties vanuit het parallel-opslagregister aan het serie-uitgangsregister te presenteren, doch ten overige alleen de serie-in/uitgangsregisters te bekrachtigen en cm daarenboven pp basis van één of neer in een aanwijs-20 geheugen opgeslagen defektaanwijzers als defekt aangewezen enkelvoudige opslagregisters te negeren en voor elk aangewezen enkelvoudig opslag-register de desbetreffende informatierepresentaties over een respektieve-lijk eerste redundant enkelvoudig opslagregister te leiden, met het kenmerk, dat een staffelbesturingsinrichting aanwezig is met tenminste twee 25 standen cm in elke respektievelijke stand zowal ten aanzien van het in-gangsregister als ten aanzien van het uitgangsregister een bij ' een respektievelijke groep enkelvoudige opslagregisters behorende groep infor-matierepresentaties, en aldus Impliciet die groep enkelvoudige opslagregisters aan te wijzsj, en aan de aangewezen groep informatierepresentaties 30 volgens een tenminste fout detekterende kode gevormde redundante informatierepresentaties toe te voegen en deze tesamen met de aangewezen groep informatierepresentaties over tweede redundante enkelvoudige opslagregisters te leiden, dat bij presentatie aan het uitgangsregister de betreffende groep informatierepresentaties wedercm wordt aangewezen, en 35 dat op de seriële informatie-uitgang een foutdetektie-inrichting is aangesloten cm middels genoemde kode van een aangewezen groep informatierepresentaties een originerend enkelvoudig cpslagregister als "goed", 8202364 EHN 10.369 20 >*· * respektievelijk als tenminste "verdacht" aan te wijzen, en laatstgenoemde aanwijsinformatie ter vorming van een defektaanwijzer aan het aanwijs-geheugen toe te voeren.
2. Schuifregistergeheugen volgens conclusie 1, met het kenmerk, 5 dat onder besturing van een ovemamesignaal de staffelbesturingsinrich- ting wordt verder geschakeld naar een volgende stand van een cyclus van niet-redundanf standen en dat elk respektievelijenkelvoudig qpslagregister in tenminste één stand van de staffelbesturingsinrichting wordt aangewezen.
3. Schuifregistergeheugen volgens conclusie 1 of 2, met het kenmerk, 10 dat de qpslagposities, de omzetter, staffelbesturingsinrichting en fout- detéktie-inrichting geschikt zijn voor het verwerken van tweewaardige in-f ormatie-elementen.
4. Schuifregistergeheugen volgens conclusie 3, met het kenmerk, dat genoemde kode foutkorrigerend is.
5. Schuifregistergeheugen volgens conclusie 4, met het kenmerk, dat genoemde kode een meerderheidsbepalingskode is.
6. Schuifregistergeheugen volgens conclusie 3, 4 of 5, met het kenmerk, dat de qpslagposities gevormd zijn om magnetische bubbles op te nemen.
7. Schuifregistergeheugen volgens één der conclusies 1 tot en met 5, met het kenmerk, dat de qpslagposities een ladingovernemende inrichting vormen.
8. Geheugensysteem, bevattende tenminste twee schuif register-geheugens volgens één der conclusies 1 tot en met 7, met het kenmerk, 25 dat een synchronisatie-inrichting aanwezig is om laatstgenoemde schuif-registergeheugens tenminste op bitniveau isochroon te besturen.
9. Geheugensysteem, bevattende tenminste één schuifregistergeheugen volgens één der conclusies 1 tot en net 8 en koppelbaar met een uitgang van een mede in het geheugensysteem aanwezige testpatrcongene- 30 rator, met het kenmerk, dat een besturingsinrichting aanwezig is met een stand "test" en een stand "operationeel" cm uitsluitend in de stand "test" de testpatroongenerator te aktiveren en zelfstandig daarna de stand "operationeel" aan te nonen en als-dan de testpatroongenerator buiten werking te stellen.
10. Afbeeldtoestel, voorzien van een schuifregistergeheugen volgens één der conclusies 1 tot en met 7, respektievelijk een geheugensysteem volgens conclusie 8 of 9, met het kenmerk, dat de opslagcapaci- 8202364 τ -- ΕΗΝ 10.369 21 teit van schuif registergeheugen, respektieveli jk van geheugensysteem voldoende is voor een tweedimensionaal volgens beeldlijnen georganiseerd beeldveld. 5 10 15 20 25 30 35 8202364
NL8202364A 1982-06-11 1982-06-11 Serie-parallel-serie schuifregistergeheugen, waarbij het parallelopslagregister mede redundante enkelvoudige opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen. NL8202364A (nl)

Priority Applications (4)

Application Number Priority Date Filing Date Title
NL8202364A NL8202364A (nl) 1982-06-11 1982-06-11 Serie-parallel-serie schuifregistergeheugen, waarbij het parallelopslagregister mede redundante enkelvoudige opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen.
US06/501,320 US4584673A (en) 1982-06-11 1983-06-06 Series/parallel/series shift register memory system
GB08315743A GB2121996B (en) 1982-06-11 1983-06-08 Shift register with automatic replacement of faulty components
JP58103002A JPS593794A (ja) 1982-06-11 1983-06-10 直列/並列/直列シフトレジスタ記憶装置及び複数個のこのような記憶装置の組み合せ並びに表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8202364 1982-06-11
NL8202364A NL8202364A (nl) 1982-06-11 1982-06-11 Serie-parallel-serie schuifregistergeheugen, waarbij het parallelopslagregister mede redundante enkelvoudige opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen.

Publications (1)

Publication Number Publication Date
NL8202364A true NL8202364A (nl) 1984-01-02

Family

ID=19839871

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8202364A NL8202364A (nl) 1982-06-11 1982-06-11 Serie-parallel-serie schuifregistergeheugen, waarbij het parallelopslagregister mede redundante enkelvoudige opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen.

Country Status (4)

Country Link
US (1) US4584673A (nl)
JP (1) JPS593794A (nl)
GB (1) GB2121996B (nl)
NL (1) NL8202364A (nl)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2156117A (en) * 1984-03-14 1985-10-02 Philips Electronic Associated Method of, and a circuit for, estimating true data from distorted digital data signals
US4745577A (en) * 1984-11-20 1988-05-17 Fujitsu Limited Semiconductor memory device with shift registers for high speed reading and writing
US4819205A (en) * 1985-03-25 1989-04-04 Motorola, Inc. Memory system having memory elements independently defined as being on-line or off-line
GB8612454D0 (en) * 1986-05-22 1986-07-02 Inmos Ltd Redundancy scheme for multi-stage apparatus
US4782529A (en) * 1986-09-02 1988-11-01 Unisys Corporation Decryption of messages employing unique control words and randomly chosen decryption keys
US4809327A (en) * 1986-09-02 1989-02-28 Unisys Corporation Encrtption of messages employing unique control words and randomly chosen encryption keys
NL8702606A (nl) * 1987-11-02 1989-06-01 Philips Nv Serie-parallel-serie-geheugen voorzien van redundante opslagkolommen en beeldgeheugen voorzien van zulke serie-parallel-serie-geheugens.
US6691267B1 (en) * 1997-06-10 2004-02-10 Altera Corporation Technique to test an integrated circuit using fewer pins
US6052073A (en) * 1998-03-23 2000-04-18 Pmc-Sierra Ltd. Serial to parallel converter enabled by multiplexed flip-flop counters
US6748519B1 (en) * 2000-06-15 2004-06-08 International Business Machines Corporation Method and apparatus for utilizing renamed registers based upon a functional or defective operational status of the register
US7185243B1 (en) * 2001-06-04 2007-02-27 Lsi Logic Corporation Testing implementation suitable for built-in self-repair (BISR) memories
JP4185678B2 (ja) * 2001-06-08 2008-11-26 株式会社日立製作所 液晶表示装置
JP5098358B2 (ja) * 2007-02-22 2012-12-12 富士通セミコンダクター株式会社 プロセッシングエレメント及びそれを備えたリコンフィギャラブル回路
US20090154270A1 (en) * 2007-12-18 2009-06-18 Barth Jr John E Failing address register and compare logic for multi-pass repair of memory arrays
US8132131B2 (en) * 2007-12-18 2012-03-06 International Business Machines Corporation Design structure including failing address register and compare logic for multi-pass repair of memory arrays
US7917806B2 (en) * 2007-12-18 2011-03-29 International Business Machines Corporation System and method for indicating status of an on-chip power supply system
JP2009150726A (ja) * 2007-12-19 2009-07-09 Panasonic Corp 半導体装置
KR20210014363A (ko) * 2019-07-30 2021-02-09 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675200A (en) * 1970-11-23 1972-07-04 Ibm System for expanded detection and correction of errors in parallel binary data produced by data tracks
US4092734A (en) * 1971-12-14 1978-05-30 Texas Instruments Incorporated Analogue memory
FR2307332A1 (fr) * 1975-04-07 1976-11-05 Sperry Rand Corp Procede de stockage d'information dans une memoire comportant au moins une zone de memorisation defectueuse et dispositif pour l'execution de ce procede
US4404673A (en) * 1981-02-09 1983-09-13 National Semiconductor Corporation Error correcting network

Also Published As

Publication number Publication date
US4584673A (en) 1986-04-22
GB2121996B (en) 1985-11-06
JPS593794A (ja) 1984-01-10
GB2121996A (en) 1984-01-04
GB8315743D0 (en) 1983-07-13

Similar Documents

Publication Publication Date Title
NL8202364A (nl) Serie-parallel-serie schuifregistergeheugen, waarbij het parallelopslagregister mede redundante enkelvoudige opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen.
US5192949A (en) Digital data transmission system having error detecting and correcting function
US4358848A (en) Dual function ECC system with block check byte
US3581290A (en) Information display system
EP0498501B1 (en) Encoding/decoding circuit, and digital video system comprising the circuit
NL8402411A (nl) Inrichting voor het korrigeren en maskeren van fouten in een informatiestroom, en weergeeftoestel voor het weergeven van beeld en/of geluid voorzien van zo een inrichting.
EP0133726B1 (en) Video translation system for translating a binary coded data signal into a video signal and vice versa
EP0093527A2 (en) Sequential data block address processing circuits
US5386425A (en) Two-dimensional error correcting method and decoder
US3400377A (en) Character display system
US3701988A (en) Character display device for television monitor
JPS5945556A (ja) デイジタル・デ−タの誤りを補正する装置
US4435807A (en) Orchard error correction system
GB2143659A (en) Methods of and apparatus for correcting errors in binary data
NL8600450A (nl) Werkwijze en inrichting voor het opslaan en uitlezen van digitaal gekodeerde informatie naar keuze al dan niet beschermd door een foutenkorrigerende kode.
US4524445A (en) Method and circuit arrangement for synchronous detection
US3410991A (en) Reading device for an information bearer
CA1137638A (en) Digital signal processor for use in recording and/or reproducing equipment
US5003541A (en) Method and circuit for semiconductor memory processing of video signals with Reed-Solomon error detection
JPS592292A (ja) 直列/並列/直列シフトレジスタ・メモリ
JPS6326419B2 (nl)
US4188643A (en) Method and arrangement for correcting errors in facsimile transmission
JPS607560A (ja) メモリ制御装置
JPS6243393B2 (nl)
US2991460A (en) Data handling and conversion

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed