JPS592292A - 直列/並列/直列シフトレジスタ・メモリ - Google Patents
直列/並列/直列シフトレジスタ・メモリInfo
- Publication number
- JPS592292A JPS592292A JP58103001A JP10300183A JPS592292A JP S592292 A JPS592292 A JP S592292A JP 58103001 A JP58103001 A JP 58103001A JP 10300183 A JP10300183 A JP 10300183A JP S592292 A JPS592292 A JP S592292A
- Authority
- JP
- Japan
- Prior art keywords
- serial
- storage
- data
- parallel
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Shift Register Type Memory (AREA)
- Controls And Circuits For Display Device (AREA)
- Error Detection And Correction (AREA)
- Logic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
従来技術
本発明は、多値の単一物理量によって表されるデータ要
素をそれぞれが記憶する複数の記憶位置を設けたサブス
トレートと、電気信号のための直列データ入力端子と、
受信した電気信号をデータ要素表示に変換するコンバー
タと、このコンバータに接続され、かつ、n個(n>]
)の第1切換位置を有する直列入力レジスタと、それぞ
れが関連第1切換位置に接続された多数の記憶レジスタ
と、各第2切換位置を経て前記記憶レジスタに接続され
、かつ、直列データ出力端子を有する直列出力レジスタ
と、前記n個のデータ表示の形成後に、これらデータ表
示を前記記憶レジスタに並列かつ周期的に転送し前記記
憶レジスタから前記出力レジスタへ同じ数のデータ表示
を与え、かつ、前記入力レジスタおよび出力レジスタの
みを付勢する転送制御装置と、p個(p<n)の受信デ
ータ要素に基づいて、一連の前記n個のデータ表示中に
含まれるべき少なくとも1個の追加の冗長符号要素を形
成する冗長度生成器とを具える直列/並列/直列シフト
レジスタ・メモリに関するものである。
素をそれぞれが記憶する複数の記憶位置を設けたサブス
トレートと、電気信号のための直列データ入力端子と、
受信した電気信号をデータ要素表示に変換するコンバー
タと、このコンバータに接続され、かつ、n個(n>]
)の第1切換位置を有する直列入力レジスタと、それぞ
れが関連第1切換位置に接続された多数の記憶レジスタ
と、各第2切換位置を経て前記記憶レジスタに接続され
、かつ、直列データ出力端子を有する直列出力レジスタ
と、前記n個のデータ表示の形成後に、これらデータ表
示を前記記憶レジスタに並列かつ周期的に転送し前記記
憶レジスタから前記出力レジスタへ同じ数のデータ表示
を与え、かつ、前記入力レジスタおよび出力レジスタの
みを付勢する転送制御装置と、p個(p<n)の受信デ
ータ要素に基づいて、一連の前記n個のデータ表示中に
含まれるべき少なくとも1個の追加の冗長符号要素を形
成する冗長度生成器とを具える直列/並列/直列シフト
レジスタ・メモリに関するものである。
2種類のこのようなシフトレジスタ・メモリが既知であ
る。米国特許第4,155,121号明細書によれば、
物理酌量は、集積化されたコンデンサ内における電荷で
ある。この電荷は、電気的駆動によってステップ毎に転
送される。これらは、電荷転送装置の】種類を形成する
いわゆる電荷結合装置である。このような装置を、2値
データに、2個より大きい有限個の値を有するデータに
、あるいはアナログデータに対して用いることができる
。米国特許第4,078.012号明細書によfl、ば
、物理酌量は、7工リ磁性体における部分的磁化、すな
わち磁気バブルである。サブストレート上に設けられた
電流導体を付勢することによりあるいは異なる方法によ
って、サブストレートの面内で回転する磁界によって前
記磁気バブルを駆動することができる。記憶レジスタに
よって覆われた比・較的大きな表面積中にこのようなメ
モリを製造する際に、通常、故障が発生する。生産率を
、冗長記憶レジスタ、例えば1個以上の故障記憶レジス
タの代わりに用いられるレジスタによって増大させるこ
とができる。故障記憶レジスタの検出は、例えば、製造
の最終検査として行うことができる。
る。米国特許第4,155,121号明細書によれば、
物理酌量は、集積化されたコンデンサ内における電荷で
ある。この電荷は、電気的駆動によってステップ毎に転
送される。これらは、電荷転送装置の】種類を形成する
いわゆる電荷結合装置である。このような装置を、2値
データに、2個より大きい有限個の値を有するデータに
、あるいはアナログデータに対して用いることができる
。米国特許第4,078.012号明細書によfl、ば
、物理酌量は、7工リ磁性体における部分的磁化、すな
わち磁気バブルである。サブストレート上に設けられた
電流導体を付勢することによりあるいは異なる方法によ
って、サブストレートの面内で回転する磁界によって前
記磁気バブルを駆動することができる。記憶レジスタに
よって覆われた比・較的大きな表面積中にこのようなメ
モリを製造する際に、通常、故障が発生する。生産率を
、冗長記憶レジスタ、例えば1個以上の故障記憶レジス
タの代わりに用いられるレジスタによって増大させるこ
とができる。故障記憶レジスタの検出は、例えば、製造
の最終検査として行うことができる。
シフトレジスタ・メモリの後の使用の際に、一定のデー
タ補正を、データビットのグループにその都度加えられ
且つ置換することのできる1個以上の冗長符号ビットに
よって行うことができる。故障記憶レジスタの検出は、
例えば本願人に係るオランダ国特許出願第820286
4号明細書に開示されているように、動作中に行うこと
もできる。
タ補正を、データビットのグループにその都度加えられ
且つ置換することのできる1個以上の冗長符号ビットに
よって行うことができる。故障記憶レジスタの検出は、
例えば本願人に係るオランダ国特許出願第820286
4号明細書に開示されているように、動作中に行うこと
もできる。
発明の目的
本発明の目的は、シフトレジスタ・メモリの出力端子に
おいてすでに利用できる関連するデータビットの受信後
であって、関連するデータビットがこの出力端子に与え
られる前に、発生することのできる冗長符号要素を生成
することにあり、特・に、シフトレジスタ・メモリの駆
動周期で計算される記憶長さを、付加された冗長度の程
度と無関係にすることにある。
おいてすでに利用できる関連するデータビットの受信後
であって、関連するデータビットがこの出力端子に与え
られる前に、発生することのできる冗長符号要素を生成
することにあり、特・に、シフトレジスタ・メモリの駆
動周期で計算される記憶長さを、付加された冗長度の程
度と無関係にすることにある。
発明の構成
本発明によれば、この目的は次のようにして達成される
。すなわち、前記冗長度生成器が、前記少なくとも1個
の冗長符号要素を関連グループのデータ要素より後に前
記データ入力端子に供給するために組込み(built
−in )遅延を有し、前記記憶レジスタが、前記直列
データ入力端子と前記直列データ出力端子との間に、前
記関連グループのデータ要素内で一様な少なくとも3n
個の記憶周期の記憶長さを形成するために、前記関連グ
ループのデータ要素に対してm個(m)1)の記憶位置
の長さを有し、および、少なくとも2n個の記憶周期を
有するが、前記一様な記憶長さよりも小さい少なくとも
n個の記憶周期である記憶長さを形成するために、関連
する少なくとも1個の冗長符号要素に対してt個(1<
tく(m−11)・の記憶位置を有し、前記少なくとも
1個の冗長符号要素を、前記データ出力端子に後に発生
ずる関連グループのデータ要素と共に処理するために、
組込み遅延を有する冗長度減少器を設ける。
。すなわち、前記冗長度生成器が、前記少なくとも1個
の冗長符号要素を関連グループのデータ要素より後に前
記データ入力端子に供給するために組込み(built
−in )遅延を有し、前記記憶レジスタが、前記直列
データ入力端子と前記直列データ出力端子との間に、前
記関連グループのデータ要素内で一様な少なくとも3n
個の記憶周期の記憶長さを形成するために、前記関連グ
ループのデータ要素に対してm個(m)1)の記憶位置
の長さを有し、および、少なくとも2n個の記憶周期を
有するが、前記一様な記憶長さよりも小さい少なくとも
n個の記憶周期である記憶長さを形成するために、関連
する少なくとも1個の冗長符号要素に対してt個(1<
tく(m−11)・の記憶位置を有し、前記少なくとも
1個の冗長符号要素を、前記データ出力端子に後に発生
ずる関連グループのデータ要素と共に処理するために、
組込み遅延を有する冗長度減少器を設ける。
前記データ入力端子に連続的に与えられるnビットの各
グループが、少なくとも2個の冗長符号要素を有し、直
列/並列/直列シフトレジスタ・メモリが、これら冗長
符号要素に対して第2の一様な記憶長さを有するように
するのが好適である。
グループが、少なくとも2個の冗長符号要素を有し、直
列/並列/直列シフトレジスタ・メモリが、これら冗長
符号要素に対して第2の一様な記憶長さを有するように
するのが好適である。
これにより、異なる記憶長さの数が例えば2より大きく
ないので、構成が簡単になる。
ないので、構成が簡単になる。
前記冗長度生成器および前記冗長度減少器が、符号要素
を形成するためにフビーぎれるデータ要素の記憶と、関
連グループのデータ要素内の発生データ要素の位置にお
ける前記符号要素の再置換とのために記憶要素を具える
ようにするのが好適である。したがって、冗長記憶レジ
スタを、故障記憶レジスタに対して言わば容易に置き換
えることができ、このため故障記憶レジスタを無視する
ことができる。このため、駆動は簡単になる。
を形成するためにフビーぎれるデータ要素の記憶と、関
連グループのデータ要素内の発生データ要素の位置にお
ける前記符号要素の再置換とのために記憶要素を具える
ようにするのが好適である。したがって、冗長記憶レジ
スタを、故障記憶レジスタに対して言わば容易に置き換
えることができ、このため故障記憶レジスタを無視する
ことができる。このため、駆動は簡単になる。
前記記憶レジスタが、モジュール配列構造の記憶位置を
有し、冗長符号要素のための記憶レジスタが、近接配列
記憶位置の拡張によって同じ記憶レジスタのこれら近接
配列記憶位置部分を完全に形成する配列位置を具えるよ
うにするのが好適である。その結果、後述するようにシ
フトレジスタメモリを簡単に実現することが可能となる
。多数の他の記憶位置間の”欠け(missing )
”記憶位置の領域を分割することが場合によっては有
益である。
有し、冗長符号要素のための記憶レジスタが、近接配列
記憶位置の拡張によって同じ記憶レジスタのこれら近接
配列記憶位置部分を完全に形成する配列位置を具えるよ
うにするのが好適である。その結果、後述するようにシ
フトレジスタメモリを簡単に実現することが可能となる
。多数の他の記憶位置間の”欠け(missing )
”記憶位置の領域を分割することが場合によっては有
益である。
前記記憶位置、前記コンバータ、前記冗長度生成器およ
び前記冗長度減少器が、2値データ要素または符号要素
の処理に適するようにするのが好適である。このような
シフトレジスタ・メモリは簡単であり、アナログ・デジ
タル変換後または変換前に2進信号のみが処理されるシ
ステムにおいて良好に用いることができる。
び前記冗長度減少器が、2値データ要素または符号要素
の処理に適するようにするのが好適である。このような
シフトレジスタ・メモリは簡単であり、アナログ・デジ
タル変換後または変換前に2進信号のみが処理されるシ
ステムにおいて良好に用いることができる。
本発明は、また、直列入力レジスタと、直列部 1
カレジスタと、多数の記憶周期で測定されるそれぞれ異
なる長さのに個の記憶レジスタ(k)11・とを具え、
こねら記憶レジスタを、前記入力レジスタと前記出力レ
ジスタとの間に並列に接続し、前述した種類の直列/並
列/直列シフトレジスタメモリ内に設けるようにしたサ
ブストレートに関するものである。明らかに、冗長度の
増加および減少は、同一サブストレート上にある要素に
よって、および外部回路によって行うことができる。
カレジスタと、多数の記憶周期で測定されるそれぞれ異
なる長さのに個の記憶レジスタ(k)11・とを具え、
こねら記憶レジスタを、前記入力レジスタと前記出力レ
ジスタとの間に並列に接続し、前述した種類の直列/並
列/直列シフトレジスタメモリ内に設けるようにしたサ
ブストレートに関するものである。明らかに、冗長度の
増加および減少は、同一サブストレート上にある要素に
よって、および外部回路によって行うことができる。
この選択は、通常、用いる技術によって決定されるQ
本発明は、また、互いに同一の記憶構造を有する少なく
とも2個の直列/並列/直列シフトレジスタ・メモリを
具え、これらメモリのうち少なくとも1個を前述した種
類の直列/並列/直列メモリとし、前記少なくとも2個
の直列/並列/直列シフトレジスタ・メモリをビットレ
ベルで少なくとも等時的に駆動するための同期化装置を
設けたメモリ装置に関するものである。通常、メモリの
直列部および並列部が同じ長さを有することを意味する
同一記憶構造が選ばれるので、データ情報の固有の遅延
も同一となる。したがって、冗長度の構成を互いに異な
らせることができる。さらに、2個の周期的現象は、こ
れらが互いの連続サイクルに対して一定の時間位置をそ
の都度示すときには、等時性である。したがって、同期
は、等時性の範ちゅうにある。
とも2個の直列/並列/直列シフトレジスタ・メモリを
具え、これらメモリのうち少なくとも1個を前述した種
類の直列/並列/直列メモリとし、前記少なくとも2個
の直列/並列/直列シフトレジスタ・メモリをビットレ
ベルで少なくとも等時的に駆動するための同期化装置を
設けたメモリ装置に関するものである。通常、メモリの
直列部および並列部が同じ長さを有することを意味する
同一記憶構造が選ばれるので、データ情報の固有の遅延
も同一となる。したがって、冗長度の構成を互いに異な
らせることができる。さらに、2個の周期的現象は、こ
れらが互いの連続サイクルに対して一定の時間位置をそ
の都度示すときには、等時性である。したがって、同期
は、等時性の範ちゅうにある。
本発明はまた、前述した種類の直列/並列/直列シフト
レジスタ・メモリまたはメモリ装置を具えるディスプレ
イ装置に関するものであり、このディスプレイ装置では
、前記メモリまたは前記メモリ装置の記憶容量が、画像
ラインで構成される2次元画像フレームの記憶に対して
充分なものとなっている。これは、このようなシフトレ
ジスタメモリに対しては非常に興味のある応用である。
レジスタ・メモリまたはメモリ装置を具えるディスプレ
イ装置に関するものであり、このディスプレイ装置では
、前記メモリまたは前記メモリ装置の記憶容量が、画像
ラインで構成される2次元画像フレームの記憶に対して
充分なものとなっている。これは、このようなシフトレ
ジスタメモリに対しては非常に興味のある応用である。
好適な実施例
第1図は、直列/並列/直列シフトレジスタ・メモリを
示す線図である。主に、直列人力/出力レジスタと記憶
レジスタとを示している。記憶位置を、黒点によって示
す。物理的構造については、後述する。20は、電気信
号のための直列データ入力端子である。これら信号を、
2値信号、量子化多値信号またはアナログ信号とするこ
とができるが、以後説明を簡単にするために、主に2値
信号について考察する。22は、電気信号をその表示に
変換するコンバータである。したがって、信号パルスは
、電荷iまたは例えば磁気バブルに変換される0このコ
ンバータは、ライン24に、分離同期化ま几は制御信号
を受信することができる。
示す線図である。主に、直列人力/出力レジスタと記憶
レジスタとを示している。記憶位置を、黒点によって示
す。物理的構造については、後述する。20は、電気信
号のための直列データ入力端子である。これら信号を、
2値信号、量子化多値信号またはアナログ信号とするこ
とができるが、以後説明を簡単にするために、主に2値
信号について考察する。22は、電気信号をその表示に
変換するコンバータである。したがって、信号パルスは
、電荷iまたは例えば磁気バブルに変換される0このコ
ンバータは、ライン24に、分離同期化ま几は制御信号
を受信することができる。
さらに、26と28との間の記憶位置は、切換位置を形
成する。その理由は、これら記憶位置が、−万の側から
表示を受信して、この表示を2つの他の側の1つに選択
的に送ることができるからである。この実施例では、2
4個のこの種の切換位置かある。このようにして、直列
入力レジスタが形成される。30と32との間の記憶位
置は、切換位置を示している。その理由は、これら記憶
位置が、2つの側からのデータ表示を受取り、この表示
i1つの他の側に出力することができるからである。こ
の実施例では、直列出力レジスタを形成する24個のこ
のような切換位置がある。28と32との間には、入力
または出力レジスタ部分をも形成する切換位Rを除外す
れば、18個の記憶位置がある。このようにして、記憶
レジスタが形成される。24個のこのような記憶レジス
タが存在するが、これらレジスタのうちの4個(88お
よび40で示す)は、記憶位置が1個少ない。
成する。その理由は、これら記憶位置が、−万の側から
表示を受信して、この表示を2つの他の側の1つに選択
的に送ることができるからである。この実施例では、2
4個のこの種の切換位置かある。このようにして、直列
入力レジスタが形成される。30と32との間の記憶位
置は、切換位置を示している。その理由は、これら記憶
位置が、2つの側からのデータ表示を受取り、この表示
i1つの他の側に出力することができるからである。こ
の実施例では、直列出力レジスタを形成する24個のこ
のような切換位置がある。28と32との間には、入力
または出力レジスタ部分をも形成する切換位Rを除外す
れば、18個の記憶位置がある。このようにして、記憶
レジスタが形成される。24個のこのような記憶レジス
タが存在するが、これらレジスタのうちの4個(88お
よび40で示す)は、記憶位置が1個少ない。
これは、黒点の省略と、その記憶レジスタの前の記憶位
置と次の記憶位置との間の線による相互接続とによって
示される。これらの短い記憶レジスタは、冗長符号要素
のためのものである。これら符号要素の処理は、第5a
図に基いて詳細に説明する。直列出力レジスタに、コン
パ−1X84’fr:接続する。その出力端子86は、
一時的に記憶されたデータを利用できるようにするため
に、電気信号を供給する。制御信号を、入力端子85に
受信することもできる。このように、メモリは、記憶位
置の数が1だけ異なる2種類の記憶レジスタを有してい
る。通常の記憶レジスタと記憶位置が1個少ない冗長記
憶レジスタとに加えて、異なる数の記憶位置を有する記
憶レジスタを与えることもできる。メモリの動作は、次
のとおりである。書込まれるべきデータは、直列入力レ
ジスタの10個の連続する駆動周期内に与えられる。次
に、2個の冗長符号ビットを与える。これらの符号ビッ
トは、例えばエラー補正符号によって、前の10個のデ
ータビットと共にエラー補正データグループを形成する
。これら符号ビットが・故障記憶レジスタを通過するビ
ットのコピーとして置換ピントを有するからである。デ
ータ要素が、10個の値より多くの値を有することがで
きるならば、一般に、データ要素をコピーして、符号要
素を形成することができるoz値データ要素に対するエ
ラー補正符号は、関連文献に詳細に説明されている。
置と次の記憶位置との間の線による相互接続とによって
示される。これらの短い記憶レジスタは、冗長符号要素
のためのものである。これら符号要素の処理は、第5a
図に基いて詳細に説明する。直列出力レジスタに、コン
パ−1X84’fr:接続する。その出力端子86は、
一時的に記憶されたデータを利用できるようにするため
に、電気信号を供給する。制御信号を、入力端子85に
受信することもできる。このように、メモリは、記憶位
置の数が1だけ異なる2種類の記憶レジスタを有してい
る。通常の記憶レジスタと記憶位置が1個少ない冗長記
憶レジスタとに加えて、異なる数の記憶位置を有する記
憶レジスタを与えることもできる。メモリの動作は、次
のとおりである。書込まれるべきデータは、直列入力レ
ジスタの10個の連続する駆動周期内に与えられる。次
に、2個の冗長符号ビットを与える。これらの符号ビッ
トは、例えばエラー補正符号によって、前の10個のデ
ータビットと共にエラー補正データグループを形成する
。これら符号ビットが・故障記憶レジスタを通過するビ
ットのコピーとして置換ピントを有するからである。デ
ータ要素が、10個の値より多くの値を有することがで
きるならば、一般に、データ要素をコピーして、符号要
素を形成することができるoz値データ要素に対するエ
ラー補正符号は、関連文献に詳細に説明されている。
例えば、(2q−1)個のデータビットにおいて、q個
の冗長符号ビットが含まれる場合、1個の任意ビットエ
ラーを常に補正することができる。2個の冗長符号ビッ
トが加えられると、ただ1個のデータビット(例えば最
上位データビット)に対してトリプル多数符号が得られ
る。上述した動作が終了する毎に、12個のデータビッ
トの供給が繰返えされる。このようにして形成された2
4個のデータピントが、26と28との間に配列される
と、これらデータビットは、入力スイッチの適切な付勢
によって、記憶レジスタに並列に転送される。同時に、
同じ量の情報が直列出力レジスタに供給され、さらに、
記憶レジスタ内のすべてのビットは1つの位置だけ下方
に駆動される。このサイクルは、連続して繰返えされる
。非冗長ビットに対して、シフトレジスタ・メモリの記
憶長さは、14X24個の駆動周期に等しい。直列レジ
スタの長さは、24個の駆動周期に相当している。冗長
ビットに対して、シフトレジスターメモリの記憶長さは
、13X24個の駆動周期に等しい。し、fcがって、
冗長符号ビットは、関連するデータビット(これらデー
タビットに対して、冗長符号ビットは冗長度を与える9
が出力端子36に発生する前に、出力端子36に発生す
る。その理由は、シフトレジスタ・メモリの記憶長さが
、これら冗長符号ビットに対して小さいからである。
の冗長符号ビットが含まれる場合、1個の任意ビットエ
ラーを常に補正することができる。2個の冗長符号ビッ
トが加えられると、ただ1個のデータビット(例えば最
上位データビット)に対してトリプル多数符号が得られ
る。上述した動作が終了する毎に、12個のデータビッ
トの供給が繰返えされる。このようにして形成された2
4個のデータピントが、26と28との間に配列される
と、これらデータビットは、入力スイッチの適切な付勢
によって、記憶レジスタに並列に転送される。同時に、
同じ量の情報が直列出力レジスタに供給され、さらに、
記憶レジスタ内のすべてのビットは1つの位置だけ下方
に駆動される。このサイクルは、連続して繰返えされる
。非冗長ビットに対して、シフトレジスタ・メモリの記
憶長さは、14X24個の駆動周期に等しい。直列レジ
スタの長さは、24個の駆動周期に相当している。冗長
ビットに対して、シフトレジスターメモリの記憶長さは
、13X24個の駆動周期に等しい。し、fcがって、
冗長符号ビットは、関連するデータビット(これらデー
タビットに対して、冗長符号ビットは冗長度を与える9
が出力端子36に発生する前に、出力端子36に発生す
る。その理由は、シフトレジスタ・メモリの記憶長さが
、これら冗長符号ビットに対して小さいからである。
第2図は、このようなシフトレジスタ・メモリを具える
ディスプレイ装置のブロック図である。
ディスプレイ装置のブロック図である。
画像は、例えば1本の画像ライン当たv920個の画素
を有する標準のテレビジョン画像として構成される。入
力端子40に複合映像信号が供給される。分解回路42
内において、画素周波数信号例えば17.7 MHz
(il−複合映像信号から取出し、およびライン帰線信
号とフレーム帰線信号をも取出す。さらに、各画素に対
して、アナログ情報を、例えば8ビツトのピット列に変
換することができる。これらビット列は、出力端子48
に発生する。
を有する標準のテレビジョン画像として構成される。入
力端子40に複合映像信号が供給される。分解回路42
内において、画素周波数信号例えば17.7 MHz
(il−複合映像信号から取出し、およびライン帰線信
号とフレーム帰線信号をも取出す。さらに、各画素に対
して、アナログ情報を、例えば8ビツトのピット列に変
換することができる。これらビット列は、出力端子48
に発生する。
第2図は、これら8ビツトの1つの処理の一+V示して
いる。図示の回路と同期して動作する7個の同一回路を
、他の7個のビットに対して設ける。
いる。図示の回路と同期して動作する7個の同一回路を
、他の7個のビットに対して設ける。
あるいは、これら8ビツトを、8個より少ない個数の直
列/並列/直列シフトレジスタ間に分布させる。これは
、例えば2:lの比に従う8データビツトのデマルチプ
レキシングによって行われる。
列/並列/直列シフトレジスタ間に分布させる。これは
、例えば2:lの比に従う8データビツトのデマルチプ
レキシングによって行われる。
この逆もまた可能である。これは、例えば、8個の直列
/並列/直列シフトレジスタの2以上のグループの間で
連続画素のデータビットを周期的にマルチグレキシング
することによって行われる。
/並列/直列シフトレジスタの2以上のグループの間で
連続画素のデータビットを周期的にマルチグレキシング
することによって行われる。
処理ブロック50は、p個のデータビットに対して一定
数の追加の冗長符号ビットをその都度加えるための冗長
度生成器を具えている。これは、特に、1個以上のデー
タビットのコピーに関連し得るので、n個のデータビッ
トのグループ内において、1個以上のデータビットが2
回以上含まれる。
数の追加の冗長符号ビットをその都度加えるための冗長
度生成器を具えている。これは、特に、1個以上のデー
タビットのコピーに関連し得るので、n個のデータビッ
トのグループ内において、1個以上のデータビットが2
回以上含まれる。
処理ブロック50は、ライン44上の画素周波数信号を
受信し、同期化信号としてライン46上のライン帰線信
号を受信する。各画像ラインに対して、直列の同一画素
を用いることができ、他方、 □多くとも所定数
のデータビット(故障記憶レジスタを通過しなければな
らないであろう)を、冗長ビット位置にコピーする。コ
ピーは、コピーすべきビットを指示する指示器メモリ6
0によって制御される。あるいは、例えば多数符号によ
り、故障記憶レジスタの検出のために、少なくともいく
つかの冗長符号ビラトラ用いることができる。各画像ラ
インに対して、関連数のデータビット’rコピーし、短
い記憶レジスタに供給するので、これら関連数のテータ
ビットハ、関連するデータビットが発生する前に、記憶
レジスタ・メモリの出力端子に得られる。1本の画像画
たジ、処理ブロック50は、920個の画素ビットと、
冗長符号ビットと、使用されない冗長記憶レジスタに供
給されなければならないほど多くの夕′ミーピットとを
連続的に出力する。すべての関連するデータビットが処
理されてしまう時刻よりも遅れずに得られるようになる
冗長ビットは、短い記憶レジスタを通過するように、こ
れらデータビットの後にシフトレジスタに与えられる。
受信し、同期化信号としてライン46上のライン帰線信
号を受信する。各画像ラインに対して、直列の同一画素
を用いることができ、他方、 □多くとも所定数
のデータビット(故障記憶レジスタを通過しなければな
らないであろう)を、冗長ビット位置にコピーする。コ
ピーは、コピーすべきビットを指示する指示器メモリ6
0によって制御される。あるいは、例えば多数符号によ
り、故障記憶レジスタの検出のために、少なくともいく
つかの冗長符号ビラトラ用いることができる。各画像ラ
インに対して、関連数のデータビット’rコピーし、短
い記憶レジスタに供給するので、これら関連数のテータ
ビットハ、関連するデータビットが発生する前に、記憶
レジスタ・メモリの出力端子に得られる。1本の画像画
たジ、処理ブロック50は、920個の画素ビットと、
冗長符号ビットと、使用されない冗長記憶レジスタに供
給されなければならないほど多くの夕′ミーピットとを
連続的に出力する。すべての関連するデータビットが処
理されてしまう時刻よりも遅れずに得られるようになる
冗長ビットは、短い記憶レジスタを通過するように、こ
れらデータビットの後にシフトレジスタに与えられる。
例えば第1図に示すように構成される直列/並列/直列
シフトレジスタ・メモリを出力端子52に接続する。好
適には、・データビット用の920個の記憶レジスタと
、冗長ビット用の60個の短い記憶レジスタの1ブロツ
クとで構成する。このブロックは、第1図に示す配置に
おいて、異なる位置に設けることができる。入カフ佃カ
レジスタを付勢するために、および第1図のコンバータ
22および34のために、直列/並列/直列メモリ54
は、画素周波数信号を受信スる。シフトレジスタ・メモ
リ54は、また、記憶レジスタの付勢のために、ライン
帰線信号を受信する。この簡略化された構造は、1本の
画像ライン当たり、正確な数の付勢パルスを、入力/出
力レジスタに正確に供給するのに必要な回路を示してい
ない。付勢パルスの数は、例えば980個に等しい。ブ
ロック56は、故障記憶レジスタから発生するデータビ
ットに対して冗長符号ビットを置換するための冗長度減
少器を示している。
シフトレジスタ・メモリを出力端子52に接続する。好
適には、・データビット用の920個の記憶レジスタと
、冗長ビット用の60個の短い記憶レジスタの1ブロツ
クとで構成する。このブロックは、第1図に示す配置に
おいて、異なる位置に設けることができる。入カフ佃カ
レジスタを付勢するために、および第1図のコンバータ
22および34のために、直列/並列/直列メモリ54
は、画素周波数信号を受信スる。シフトレジスタ・メモ
リ54は、また、記憶レジスタの付勢のために、ライン
帰線信号を受信する。この簡略化された構造は、1本の
画像ライン当たり、正確な数の付勢パルスを、入力/出
力レジスタに正確に供給するのに必要な回路を示してい
ない。付勢パルスの数は、例えば980個に等しい。ブ
ロック56は、故障記憶レジスタから発生するデータビ
ットに対して冗長符号ビットを置換するための冗長度減
少器を示している。
冗長符号ビットを置換するためには、ブロック56は、
指示器メモリ60から、どの記憶レジスタが信頼できな
いかについてのライン62上の情報を受信する。ライン
61および62上の情報は、通常、同一である。ある場
合には、ブロック56は、冗長符号ビットと関連データ
ビットとの比較によって記憶レジスタが1正常”である
かまたは“故障”しているかを分類する回路を具えるこ
とができる。この場合には、関連情報を指示器メモリ6
0′に供給して、冗長符号ビットおよび関連記憶レジス
タが、常に故障記憶レジスタに割当てられるようにしな
ければならない。置換後、画像情報は再形式化されて、
冗長符号ビットが付加されることなく出力端子66−に
供給される。この出力端子に・l・・通常タイプとする
ことのできる実際のディスプレイ装置68を伴うデジタ
ル−アナログ・コンバータを接続する。このディスプレ
イ装fは、また、画素周波数信号と、ライン帰線信号お
よびフレーム帰線信号とを受信する。
指示器メモリ60から、どの記憶レジスタが信頼できな
いかについてのライン62上の情報を受信する。ライン
61および62上の情報は、通常、同一である。ある場
合には、ブロック56は、冗長符号ビットと関連データ
ビットとの比較によって記憶レジスタが1正常”である
かまたは“故障”しているかを分類する回路を具えるこ
とができる。この場合には、関連情報を指示器メモリ6
0′に供給して、冗長符号ビットおよび関連記憶レジス
タが、常に故障記憶レジスタに割当てられるようにしな
ければならない。置換後、画像情報は再形式化されて、
冗長符号ビットが付加されることなく出力端子66−に
供給される。この出力端子に・l・・通常タイプとする
ことのできる実際のディスプレイ装置68を伴うデジタ
ル−アナログ・コンバータを接続する。このディスプレ
イ装fは、また、画素周波数信号と、ライン帰線信号お
よびフレーム帰線信号とを受信する。
画像メモリは、また、画像に対して一定の動作を実行す
るために用いることができ、あるいは帰還接続によって
画像を一時的に記憶するために用いることもできる。さ
らに、画像メモリは、並列の数個の画像に対して、入力
端子および出力端子に接続された選択入力端子を与える
ことができる。1多重構造の数個の画像メモリを、出力
端子48に接続することもできる。
るために用いることができ、あるいは帰還接続によって
画像を一時的に記憶するために用いることもできる。さ
らに、画像メモリは、並列の数個の画像に対して、入力
端子および出力端子に接続された選択入力端子を与える
ことができる。1多重構造の数個の画像メモリを、出力
端子48に接続することもできる。
第3図は、電荷転送装置のためのこのようなシフ) l
/レジスタメモリの第1実施例の詳細を示す。
/レジスタメモリの第1実施例の詳細を示す。
モジュール的に配置された2〜8個の記憶位置と1個の
拡大記憶位置とを有する記憶レジスタの一部分のみ全示
す。このような直列/並列/直列シフトレジスタの一般
的な技術は、本願人に係るオランダ国特許出願第910
4102号(特開昭58−5.3861.号)明細書に
開示されている。第8図は、平面図と、矢印AAおよび
BBに沿った2個の断面図とを略図的に示している。平
面図において、電荷転送チャンネルは、上部から下方に
延びている。シフトレジスタは、例えば、p形半導体サ
ブストレート(130,182)として構成されている
。電荷転送チャンネルは、比較的厚い酸化物層(Sin
2)が、これらチャンネルの領域にストリップ状凹部(
184,’186.188 )を示すように形成される
。これらチャンネルは、例えば5ミクロンの幅を有しN
分離縁は例えば2ミクロンの幅を有し、層の厚さは例え
ば3/2〜1ミクロンである。寄生チャンネルの形成全
防止するために、p形ドーピングを、酸化物パターンの
下側で部分的に増大させる。チャンネルの位置で、サブ
ストレート層’(i7.0.05〜0.07ミクロンの
厚さを有する絶縁酸化シリコン層で被覆する。本実施例
では、この層上に、図中左から右に延びるス) IJツ
ブを具える2層配線システムを設ける。配線層の数を、
2個より大きくすることもできる。まず始めに、平面図
および断面図に示される例えば多結晶シリコン(100
゜102.104 )の一連の電極を設ける。之とえば
アルミニウムで構成される第2の一連の電極(140〜
146)′fc、前者の電極に対して交互に配置する。
拡大記憶位置とを有する記憶レジスタの一部分のみ全示
す。このような直列/並列/直列シフトレジスタの一般
的な技術は、本願人に係るオランダ国特許出願第910
4102号(特開昭58−5.3861.号)明細書に
開示されている。第8図は、平面図と、矢印AAおよび
BBに沿った2個の断面図とを略図的に示している。平
面図において、電荷転送チャンネルは、上部から下方に
延びている。シフトレジスタは、例えば、p形半導体サ
ブストレート(130,182)として構成されている
。電荷転送チャンネルは、比較的厚い酸化物層(Sin
2)が、これらチャンネルの領域にストリップ状凹部(
184,’186.188 )を示すように形成される
。これらチャンネルは、例えば5ミクロンの幅を有しN
分離縁は例えば2ミクロンの幅を有し、層の厚さは例え
ば3/2〜1ミクロンである。寄生チャンネルの形成全
防止するために、p形ドーピングを、酸化物パターンの
下側で部分的に増大させる。チャンネルの位置で、サブ
ストレート層’(i7.0.05〜0.07ミクロンの
厚さを有する絶縁酸化シリコン層で被覆する。本実施例
では、この層上に、図中左から右に延びるス) IJツ
ブを具える2層配線システムを設ける。配線層の数を、
2個より大きくすることもできる。まず始めに、平面図
および断面図に示される例えば多結晶シリコン(100
゜102.104 )の一連の電極を設ける。之とえば
アルミニウムで構成される第2の一連の電極(140〜
146)′fc、前者の電極に対して交互に配置する。
2組の導体は、部分的に重なり、追加の酸化物層(図示
せず〕によって互いに絶縁される。
せず〕によって互いに絶縁される。
簡単にするために、この第2の組の導体は、平面図にお
いて省略している。電極は、2和動作で付勢することが
できる。この友めには、異なる層の2個の電極毎に相互
接続する。例えば対100/140.102/142,
104/144でおる。この相互接続は、転送方向を決
定する。この場合、相互接続100/142,102/
144は、反対の転送方向を与える。さらに、2和動作
中に、電極100および104 全、互いに接続し、お
よびポリシリコン電極の層の交互電極(図示せず〕にも
接続する。したがって、電極100および104は、ポ
リシリコン電極の層の交互電極の組に接続されている電
極】02から電気的に分離される。各関連チャンネルに
対して、ポリシリコン・ラインの下側の部分は、このよ
うにして電荷蓄積領域を形成する。
いて省略している。電極は、2和動作で付勢することが
できる。この友めには、異なる層の2個の電極毎に相互
接続する。例えば対100/140.102/142,
104/144でおる。この相互接続は、転送方向を決
定する。この場合、相互接続100/142,102/
144は、反対の転送方向を与える。さらに、2和動作
中に、電極100および104 全、互いに接続し、お
よびポリシリコン電極の層の交互電極(図示せず〕にも
接続する。したがって、電極100および104は、ポ
リシリコン電極の層の交互電極の組に接続されている電
極】02から電気的に分離される。各関連チャンネルに
対して、ポリシリコン・ラインの下側の部分は、このよ
うにして電荷蓄積領域を形成する。
2和動作中に、あるチャンネルにおける連続蓄積領域は
、連続的に6占領(OOCupied)され” および
”空(vacant)″ になる。2個の蓄積領域間に
設けられたアルミニウム電極に適切な電位を供給するこ
とによって、2個の隣接蓄積領域間に電荷通路が形成さ
れる。もとの電位が回復した後、電荷は1個の蓄積位置
にわたって転送される。これは、各ポリシリコン電極が
関連するアルミニウム電極に結合されているからである
。このようにして、好適な方向が形成される。2つの駆
動動作(偶数および奇数組の導体)の後に、電荷は2個
の蓄積位置にわ友っで転送され、次の駆動サイクルを開
始することができる。
、連続的に6占領(OOCupied)され” および
”空(vacant)″ になる。2個の蓄積領域間に
設けられたアルミニウム電極に適切な電位を供給するこ
とによって、2個の隣接蓄積領域間に電荷通路が形成さ
れる。もとの電位が回復した後、電荷は1個の蓄積位置
にわたって転送される。これは、各ポリシリコン電極が
関連するアルミニウム電極に結合されているからである
。このようにして、好適な方向が形成される。2つの駆
動動作(偶数および奇数組の導体)の後に、電荷は2個
の蓄積位置にわ友っで転送され、次の駆動サイクルを開
始することができる。
駆動は、より多くの相例えば8相で同様に行うことがで
きる。この場合、各ポリシリコン電極を、さらに2個の
蓄積位置上に位置する電極に接続する。この場合、すべ
ての8個の連続する蓄積位置の1個が空となり、他の2
個の蓄積位置は満たされる。1組のポリシリコン電極の
このような駆動によって、空の蓄積位置は、1個の蓄積
位置にわたって言わば変移される(前に2層配線システ
ムについて考慮しているように9゜ チャンネルを、110,112および114で示し、1
12.114は標準長さのチャンネルを示し、110は
より短いチャンネルを示している。この領域では、2個
の連続するポリシリコン電極間の絶縁は、追加の拡散に
よって除去される。拡散は、マスクによって行う。この
マスクの周囲(窓)1に点線で示している。拡散によっ
て実際に影響を受ける領域を斜線で示している0ポリシ
リコン電極100.102の縁部は、上側および下側に
おいて拡散窓を共通に形成することt1明らかである。
きる。この場合、各ポリシリコン電極を、さらに2個の
蓄積位置上に位置する電極に接続する。この場合、すべ
ての8個の連続する蓄積位置の1個が空となり、他の2
個の蓄積位置は満たされる。1組のポリシリコン電極の
このような駆動によって、空の蓄積位置は、1個の蓄積
位置にわたって言わば変移される(前に2層配線システ
ムについて考慮しているように9゜ チャンネルを、110,112および114で示し、1
12.114は標準長さのチャンネルを示し、110は
より短いチャンネルを示している。この領域では、2個
の連続するポリシリコン電極間の絶縁は、追加の拡散に
よって除去される。拡散は、マスクによって行う。この
マスクの周囲(窓)1に点線で示している。拡散によっ
て実際に影響を受ける領域を斜線で示している0ポリシ
リコン電極100.102の縁部は、上側および下側に
おいて拡散窓を共通に形成することt1明らかである。
左側および右側における輪郭形成は、特別のマスクによ
って与えられる。この影響の縁部を点線で示す。この輪
郭形成は、領域酸化物の厚い縁部において、拡散が影響
を廟さないかあるいは僅かの影響しか有さないという事
実によって共通に決定をれる。したがって、2個の電荷
蓄積位置は・1°わは結合される。この拡散は、断面図
においてその位置に関して示しているのみである。拡散
工程は、ポリシリコン電極全形成した後であって、アル
ミニウム電極を設ける前に行う。したがって、電極10
2と104との領域における蓄積位置間に絶縁が存在す
る場合、8個の連続する蓄積位置が正確な駆動によって
結合される結果、データ表示を、2個の蓄積位置にわた
って変移させることができる(好適な変移方向が、図中
上部から下方に延び )ている場合)0他の好適な変
移方向の場合には、2個の蓄積位置にわ几る変移は、ア
ルミニウム電m140の下側のキャリヤが一時的に導通
するときに行われる。したがって、チャンネル110は
、蓄積位置が1個少ない。その理由は、このモジュール
位置が、近接蓄積位置部分を形成するからである。駆動
周期で表現するならば、チャンネル110の長さは、ま
た、1単位小さい。記憶レジスタの長さを、1個より多
くの蓄積位置だけ小さくなるように減少させることがで
きる。断面図AAおよびBBにおいて、垂直方向の配置
は、サブストレート本体に対して分解図で示しているこ
とに注意すべきである。
って与えられる。この影響の縁部を点線で示す。この輪
郭形成は、領域酸化物の厚い縁部において、拡散が影響
を廟さないかあるいは僅かの影響しか有さないという事
実によって共通に決定をれる。したがって、2個の電荷
蓄積位置は・1°わは結合される。この拡散は、断面図
においてその位置に関して示しているのみである。拡散
工程は、ポリシリコン電極全形成した後であって、アル
ミニウム電極を設ける前に行う。したがって、電極10
2と104との領域における蓄積位置間に絶縁が存在す
る場合、8個の連続する蓄積位置が正確な駆動によって
結合される結果、データ表示を、2個の蓄積位置にわた
って変移させることができる(好適な変移方向が、図中
上部から下方に延び )ている場合)0他の好適な変
移方向の場合には、2個の蓄積位置にわ几る変移は、ア
ルミニウム電m140の下側のキャリヤが一時的に導通
するときに行われる。したがって、チャンネル110は
、蓄積位置が1個少ない。その理由は、このモジュール
位置が、近接蓄積位置部分を形成するからである。駆動
周期で表現するならば、チャンネル110の長さは、ま
た、1単位小さい。記憶レジスタの長さを、1個より多
くの蓄積位置だけ小さくなるように減少させることがで
きる。断面図AAおよびBBにおいて、垂直方向の配置
は、サブストレート本体に対して分解図で示しているこ
とに注意すべきである。
第4図は、このようなシフトレジスタ・メモリの第2実
施例の詳細を示す図である。一般的な幾何学的構造は、
第8図の幾何学的構造と同じである。特定のマスク形状
を用いて、ポリシリコン導体116を、118における
突出部によって異なるように形成する。ポリシリコン電
極122は、言わば一部分を放棄している。この構、造
では、118および120における蓄積位置は相互接続
されるので、関連記憶レジスタは、駆動周期で表現して
1単位小さい。第3図および第4図に示す実施例は、1
特有の効果を有している。
施例の詳細を示す図である。一般的な幾何学的構造は、
第8図の幾何学的構造と同じである。特定のマスク形状
を用いて、ポリシリコン導体116を、118における
突出部によって異なるように形成する。ポリシリコン電
極122は、言わば一部分を放棄している。この構、造
では、118および120における蓄積位置は相互接続
されるので、関連記憶レジスタは、駆動周期で表現して
1単位小さい。第3図および第4図に示す実施例は、1
特有の効果を有している。
第5a図は、このようなシフトレジスタψメモリの制御
装置を示す。まず始めに、補正が必要でない間の動作に
ついて考察する。第5b図は、第5a図に対する制御信
号のタイム・ダイヤグラムを示す。データビットは、入
力端子200に供給される・。この簡単な実施例では、
データビットは、その都度、ライン226上の6個の同
期化パルスと共に6個のグループで供給される。したが
って、制御装置216i/i、シフトレジスタ・メモリ
206/208/210に6個の直列パルスを供給する
ので、6個のデータビットが直列入力レジスタに入力さ
れる。指示器メモリ(図示せず〕からのライン上に、す
べての並列記憶レジスタが正常であるという情報を受取
るので、置換は必要ではない。したカッチ、シフトレジ
スタ202を、任意のデータビットで満たすことができ
る。このためには、最後の4個のデータビットを選択す
る。したがって・ライン218(第5b図における第2
ライン〕上の最初の4個の駆動パルスは、第5b図の第
1ライ1ノ上の第3〜第6パルスに一致する。次に、ス
イッチ204が信号(図示せず〕によって切換えられる
ので、シフトレジスタ202の出力端子が、シフトレジ
スタ206の入力端子に接続される。シフト・レジスタ
2(12,206および210は、4個のシフトパルス
を連続して受信し、直列入力レジスタが満たされる(こ
のように4個のビットが2回与えられる)0これら10
個のパルスの終了時に、スイッチ204は、入力端子2
00が、直列入力レジスタ206に直接に結合される位
置に再びセットされる。次に、レジスタ・メモリ208
は、並列パルスを受信して、全部の内容が1個の位置だ
け下方にシフトされる。4個(任意〕の冗長ビットが、
直列出力レジスタに現れると、これら冗長ビットは、ラ
イン222上のタロツクパルス(lilEbb図、第3
−ライン、最終の4個のクロックパルス)によってレジ
スタ212に送られる。関連するデータビットは、次の
サイクル中にのみ現れる。これりデータビットが現れる
と、これらデータビットは、スイッチ214を経て、ク
ロックされた出力要素230(第5b図、第4ライン)
に、およびユーザー出力端子に直接送られる。このよう
に、冗長度探再び除去される。
装置を示す。まず始めに、補正が必要でない間の動作に
ついて考察する。第5b図は、第5a図に対する制御信
号のタイム・ダイヤグラムを示す。データビットは、入
力端子200に供給される・。この簡単な実施例では、
データビットは、その都度、ライン226上の6個の同
期化パルスと共に6個のグループで供給される。したが
って、制御装置216i/i、シフトレジスタ・メモリ
206/208/210に6個の直列パルスを供給する
ので、6個のデータビットが直列入力レジスタに入力さ
れる。指示器メモリ(図示せず〕からのライン上に、す
べての並列記憶レジスタが正常であるという情報を受取
るので、置換は必要ではない。したカッチ、シフトレジ
スタ202を、任意のデータビットで満たすことができ
る。このためには、最後の4個のデータビットを選択す
る。したがって・ライン218(第5b図における第2
ライン〕上の最初の4個の駆動パルスは、第5b図の第
1ライ1ノ上の第3〜第6パルスに一致する。次に、ス
イッチ204が信号(図示せず〕によって切換えられる
ので、シフトレジスタ202の出力端子が、シフトレジ
スタ206の入力端子に接続される。シフト・レジスタ
2(12,206および210は、4個のシフトパルス
を連続して受信し、直列入力レジスタが満たされる(こ
のように4個のビットが2回与えられる)0これら10
個のパルスの終了時に、スイッチ204は、入力端子2
00が、直列入力レジスタ206に直接に結合される位
置に再びセットされる。次に、レジスタ・メモリ208
は、並列パルスを受信して、全部の内容が1個の位置だ
け下方にシフトされる。4個(任意〕の冗長ビットが、
直列出力レジスタに現れると、これら冗長ビットは、ラ
イン222上のタロツクパルス(lilEbb図、第3
−ライン、最終の4個のクロックパルス)によってレジ
スタ212に送られる。関連するデータビットは、次の
サイクル中にのみ現れる。これりデータビットが現れる
と、これらデータビットは、スイッチ214を経て、ク
ロックされた出力要素230(第5b図、第4ライン)
に、およびユーザー出力端子に直接送られる。このよう
に、冗長度探再び除去される。
第5b図の次の4本のラインは、最初の4本のラインに
相当(7ている。しかし、シフトレジスタ・メモリ20
8の最も右側の2個の記憶レジスタが故障している場合
に対しては、第5ライン上の最初の2個のデータビット
を、レジスタ202に供給しなければならない。6個の
データビットの終了時に、第5および第6ビツトのみが
、シフトレジスタ202に(ダミーとして)供給される
0レジスタ212は、同様に満たされる(第7ライン、
4個の右側の駆動パルス〕。しかし、新しい一連のビッ
トの開始時に、まず始めにスイッチ2]4が切換えられ
るので、シフトレジスタ212の出力端子が、出力要素
280に接続される。この切換は、スイッチ204に対
すると同様に、垂直の破線”214”によって示されて
いる。2個の置換ビットを出力要素230に供給した後
、スイッチ214は再び切換えられて(垂直の破線)、
駆動は第5b図の上側半分に示されるようになる。ある
状況においては、スイッチ214を各置換ビットに対し
てセットおよびリセットしなければならない。スイッチ
214の制御については、示さない。
相当(7ている。しかし、シフトレジスタ・メモリ20
8の最も右側の2個の記憶レジスタが故障している場合
に対しては、第5ライン上の最初の2個のデータビット
を、レジスタ202に供給しなければならない。6個の
データビットの終了時に、第5および第6ビツトのみが
、シフトレジスタ202に(ダミーとして)供給される
0レジスタ212は、同様に満たされる(第7ライン、
4個の右側の駆動パルス〕。しかし、新しい一連のビッ
トの開始時に、まず始めにスイッチ2]4が切換えられ
るので、シフトレジスタ212の出力端子が、出力要素
280に接続される。この切換は、スイッチ204に対
すると同様に、垂直の破線”214”によって示されて
いる。2個の置換ビットを出力要素230に供給した後
、スイッチ214は再び切換えられて(垂直の破線)、
駆動は第5b図の上側半分に示されるようになる。ある
状況においては、スイッチ214を各置換ビットに対し
てセットおよびリセットしなければならない。スイッチ
214の制御については、示さない。
記憶レジスタの完全性金、検査情報によって決定するこ
とができる。直列入力/出力レジスタが故障している場
合、シフトレジスタ・メモリは使用することができない
。記憶レジスタが故障する川と、その番号(因中右から
左に延在している)が記憶される。検査情報は、例えば
、oooooo。
とができる。直列入力/出力レジスタが故障している場
合、シフトレジスタ・メモリは使用することができない
。記憶レジスタが故障する川と、その番号(因中右から
左に延在している)が記憶される。検査情報は、例えば
、oooooo。
010101.101010.111111のような連
続する多数の情報列で構成することができる。制御W=
tUn、、ライン226上のパルス’t It 数fる
カウンタ金具えている。カウンタ位置が故障記憶レジス
タの番号に一致すると、ソフトレジスタ202がパルス
を受信し、この記憶レジスタのために予定されているデ
ータビットが、また、レジスタ202に記憶される。簡
単にするため、第5b図において、入力端子および出力
端子は同期して制御されるものとする。明らかに、位相
差は、ビットレベルおよびローレベルにおいて発生し得
る。後者の場合、例えば、並列記憶レジスタによる、1
グループのデータビットの入力および1グループのデー
タビットの出力は、交番同期で行われる。
続する多数の情報列で構成することができる。制御W=
tUn、、ライン226上のパルス’t It 数fる
カウンタ金具えている。カウンタ位置が故障記憶レジス
タの番号に一致すると、ソフトレジスタ202がパルス
を受信し、この記憶レジスタのために予定されているデ
ータビットが、また、レジスタ202に記憶される。簡
単にするため、第5b図において、入力端子および出力
端子は同期して制御されるものとする。明らかに、位相
差は、ビットレベルおよびローレベルにおいて発生し得
る。後者の場合、例えば、並列記憶レジスタによる、1
グループのデータビットの入力および1グループのデー
タビットの出力は、交番同期で行われる。
第6図は、磁気バブルと共に用いるための変形シフトレ
ジスタ・メモリの第8実施例を示す。この実施例は、オ
ランダ国特許出願第7905548号(特開昭56−1
6990号〕明細書に開示されているシフトレジスタ・
メモリに関連している。サブストレートを横方向に延び
るバイアス磁界によって、磁気バブルは、フェリ磁性体
のサブストレート内に保持される。多かれ少なかれ方形
波状または正弦波状になるようにサブストレートに形成
される電流導体の付勢によって、駆動を行うことができ
る。付勢は、交番する多かれ少なかれ方形波状の電流に
よって行われる。シフトレジスタは、単一方向的に動作
する。その理由は、これらシフトレジスタが、サブスト
レート上に設けられ、か・つ、簡単にする友めに図中省
略されている例えばパーマロイの適切な要素を具えるか
らである。
ジスタ・メモリの第8実施例を示す。この実施例は、オ
ランダ国特許出願第7905548号(特開昭56−1
6990号〕明細書に開示されているシフトレジスタ・
メモリに関連している。サブストレートを横方向に延び
るバイアス磁界によって、磁気バブルは、フェリ磁性体
のサブストレート内に保持される。多かれ少なかれ方形
波状または正弦波状になるようにサブストレートに形成
される電流導体の付勢によって、駆動を行うことができ
る。付勢は、交番する多かれ少なかれ方形波状の電流に
よって行われる。シフトレジスタは、単一方向的に動作
する。その理由は、これらシフトレジスタが、サブスト
レート上に設けられ、か・つ、簡単にする友めに図中省
略されている例えばパーマロイの適切な要素を具えるか
らである。
入力レジスタは、300〜3σ2に延在している。
駆動電流の発生器および磁気バブルの発生器は、省略し
ている。磁気バブルは、入力レジスタの導体(ジグザグ
状態〕の各連続する周期で駆動することができる。30
4〜314と816〜826との間に、記憶レジスタを
設ける。これら記憶レジスタの構造は、原則的に、入力
レジスタの構造と同じである。駆動電流の発生器は、図
示していなへ記憶レジスタを、この発生器に並列に接続
することができるが、この場合には、入力レジスタの短
絡全防止するための手段を設けなければならない。
ている。磁気バブルは、入力レジスタの導体(ジグザグ
状態〕の各連続する周期で駆動することができる。30
4〜314と816〜826との間に、記憶レジスタを
設ける。これら記憶レジスタの構造は、原則的に、入力
レジスタの構造と同じである。駆動電流の発生器は、図
示していなへ記憶レジスタを、この発生器に並列に接続
することができるが、この場合には、入力レジスタの短
絡全防止するための手段を設けなければならない。
抵抗を、記憶レジスタに直列に接続することができる。
828と330との間に、直列出力レジスタを設ける。
この直列出力レジスタに対して、380の方向に設けら
れるべき電流発生器およびバブル検出器は省略している
。磁気バブルが、入力レジスタを経て記憶レジスタの入
力位Itまで駆動されると、この磁気バブルは、この記
憶レジスタに関連したジグザグ状導体の付勢によって、
この記憶レジスタに入力される。この記憶レジスタに関
連するジグザグ状導体における多数の電流周期の後、こ
のバブルがこの記憶レジスタの出力位置に達すると、こ
のバブルを、出力レジスタに関連するジグザク状導体の
付勢によって、出力することができる。
れるべき電流発生器およびバブル検出器は省略している
。磁気バブルが、入力レジスタを経て記憶レジスタの入
力位Itまで駆動されると、この磁気バブルは、この記
憶レジスタに関連したジグザグ状導体の付勢によって、
この記憶レジスタに入力される。この記憶レジスタに関
連するジグザグ状導体における多数の電流周期の後、こ
のバブルがこの記憶レジスタの出力位置に達すると、こ
のバブルを、出力レジスタに関連するジグザク状導体の
付勢によって、出力することができる。
図は、800と802との間に直列入力レジスタを示し
、828と380との間に直列出力レジスタを示し、3
04〜314と316〜326との間に6個の記憶レジ
スタを示している。左側の2個の記憶レジスタは、8%
周期の長さく切換位置を含む〕を有しておジ、右側の4
個の記憶レジスタは、9%周期の長さを有している。左
側の2個の記憶レジスタは、関連するデータビットが出
力端子に発生する前に発生する冗長ビットに対し予備と
して取っておくことができる。
、828と380との間に直列出力レジスタを示し、3
04〜314と316〜326との間に6個の記憶レジ
スタを示している。左側の2個の記憶レジスタは、8%
周期の長さく切換位置を含む〕を有しておジ、右側の4
個の記憶レジスタは、9%周期の長さを有している。左
側の2個の記憶レジスタは、関連するデータビットが出
力端子に発生する前に発生する冗長ビットに対し予備と
して取っておくことができる。
第1図は、直列/並列/直列シフトレジスタ・メモリを
示す線図、 第2図は、このようなシフトレジスタを具えるディスプ
レイ装置のブロック線図、 第8図は、このようなシフトレジスタ・メモリの第1実
施例の詳細を示す図、 第4図は、このようなシフトレジスタ・メモリの第2実
施例の詳細を示す図、 第5a図は、このようなシフトレジスタ・メモリの制御
装置を示す図、 第5b図は、制御信号の関連するタイミング・ダイヤグ
ラム全話す図、 第6図は、シフトレジスタ・メモリの第3実施例金示す
図である。 20・・・直列データ入力端子 22 、84・・・コンバータ 86・・直列データ出
力端子42・・・分解回路 5o・・処理ブロ
ック54 、208・・・直列/並列/直列シフトレジ
スタSメモリ 56・・・冗長度減少器 6o・・・指示器メモリ6
8・・・ディスプレイ装置 202 、206 、21(1、212・・・シフトレ
ジスタ・216・・・制御装置 230・・・出
力要素。 特許出頼人 エヌ・べ−・フィリップス・フルーイラ
ンペンファブリケン 第1頁の続き 0発 明 者 ヘントリク・アンネ・ハルビクオランダ
国5621ベーアー・アイ 。 ンドニフエン・フルーネヴアウ ツウエツハ1 0発 明 者 ヤン・ビレム・スロトボームオランダ国
5621ベーアー・アイ ンドーフエン・フルーネヴアウ ツウエツハ1
示す線図、 第2図は、このようなシフトレジスタを具えるディスプ
レイ装置のブロック線図、 第8図は、このようなシフトレジスタ・メモリの第1実
施例の詳細を示す図、 第4図は、このようなシフトレジスタ・メモリの第2実
施例の詳細を示す図、 第5a図は、このようなシフトレジスタ・メモリの制御
装置を示す図、 第5b図は、制御信号の関連するタイミング・ダイヤグ
ラム全話す図、 第6図は、シフトレジスタ・メモリの第3実施例金示す
図である。 20・・・直列データ入力端子 22 、84・・・コンバータ 86・・直列データ出
力端子42・・・分解回路 5o・・処理ブロ
ック54 、208・・・直列/並列/直列シフトレジ
スタSメモリ 56・・・冗長度減少器 6o・・・指示器メモリ6
8・・・ディスプレイ装置 202 、206 、21(1、212・・・シフトレ
ジスタ・216・・・制御装置 230・・・出
力要素。 特許出頼人 エヌ・べ−・フィリップス・フルーイラ
ンペンファブリケン 第1頁の続き 0発 明 者 ヘントリク・アンネ・ハルビクオランダ
国5621ベーアー・アイ 。 ンドニフエン・フルーネヴアウ ツウエツハ1 0発 明 者 ヤン・ビレム・スロトボームオランダ国
5621ベーアー・アイ ンドーフエン・フルーネヴアウ ツウエツハ1
Claims (1)
- 【特許請求の範囲】 L 多値の単一物理量によって表されるデータ要素をそ
れぞれが記憶する複数の記憶位置を設けたサブストレー
トと、電気信号のための直列データ入力端子と、受信し
た電気信号をデータ要素表示に変換するコンバータと、
このコンバータに接続され、かつ、n個(n>1)の第
1切換位置を有する直列入力レジスタ(20B)と、そ
れぞれが関連第1切換位置に接続された多数の記憶レジ
スタ(2081と、各第2切換位置を経て前記記憶レジ
スタに接続され、かつ、直列データ出力端子を有する直
列出力レジスタF210)と、前記n個のデータ表示の
形成後に、これらデータ表示を前記記憶レジスタに並列
かつ周期的に転送し前記記憶レジスタから前記出力レジ
スタへ同じ数のデータ表示を与え、かつ、前記入力レジ
スタおよび出力レジスタのみを付勢する転送制御装置と
、p個(1)<nlの受信データ要素に基づいて、一連
の前記n個のデータ表示中に含まれるべき少なくとも1
個の追加の冗長符号要素を形成する冗長度生成器(20
2,204)とを具える直列/並列/i 列シフトレジ
スタ・メモリにおいて、前記冗長度生成器が、前記少な
くとも1個の冗長符号要素を関連グループのデータ要素
より後に前記データ入力端子に供給するために組込み遅
延を有し、前記記憶レジスタが、前記直列データ入力端
子と前記直列データ出力端子との間に、前記関連グルー
プのデータ要素内で一様な少なくとも8n個の記憶周期
の記憶長さを形成するために、前記関連グループのデー
タ要素に対してm個(m)])の記記憶面の長さを有し
、および、少なくとも20個の記憶周期を有するが、前
記一様な記憶長さよりも小さい少なくともn個の記憶周
期である記憶長さを形成するために、関連する少なくと
も1個の冗長符号要素に対してt個〔1〈t≦(m−1
))の記憶位置を有し、前記少なくとも1個の冗長符号
要素を、前記データ出力端子に後に発生する関連グルー
プのデータ要素と共に処理するために、組込み遅延を有
する冗長度減少器(212,2141を設けたことを特
徴とする直列/並列/直列シフトレジスターメモリ。 2、特許請求の範囲第1項に記載の直列/並列/直列シ
フトレジスタ・メモリにおいて、前記データ入力端子に
連続的に与えられるnビットの各グループが、少なくと
も2個の冗長符号要素を有し、直列/並列/直列シフト
レジスタ・メモリが、これら冗長符号要素に対して第2
の一様な記憶長さを有することを特徴とする直列/並列
/直列シフトレジスタ・メモリ。 & 特許請求の範囲第1項または第2項に記載の直列/
並列/直列シフトレジスタ・メモリにおいて、前記冗長
度生成器および前記冗長度減少器が、符号要素を形成す
るためにコピーされるデータ要素の記憶と、関連グルー
プのデータ要素内の発生データ要素の位置における前記
符号要素の再置換とのために記憶要素を具えることを特
徴とする直列/並列/直列シフトレジスタ・メモリ。 表 特許請求の範囲第1項、第2項または第8項に記載
の直列/並列/直列シフトレジスタ・メモリにおいて、
前記記憶レジスタが、モジュール配ζ列構造の記憶位置
を有し、冗長符号要素のための記憶レジスタが、近接配
列記憶位置の拡張によって同じ記憶レジスタのこれら近
接配列記憶位置部分を完全に形成する配列位置(118
)を具えることを特徴とする直列/並列/直列シフトレ
ジスタ・メモリ。 五 特許請求の範囲第1項〜第4項のいずれかに記載の
直列/並列/直列シフトレジスタ・メモリにおいて、前
記記憶位置、前記コンバータ、前記冗長度生成器および
前記冗長度減少器が、2値データ要素または符号要素の
処理に適するようにしたことを特徴とする直列並列/直
列シフトレジスタ・メモリ。 a 特許請求の範囲第5項に記載の直列/並列直列シフ
トレジスタ・メモリにおいて、前記記憶位置を、磁気バ
ブルを保持するように形成したことを特徴とする直列/
並列/直列シフトレジスタ・メモリ。 7 特許請求の範囲第】項〜第5項のいずれかに記載の
直列/並列/直列シフトレジスタ・メモリにおいて、前
記記憶位置が電荷転送装置を形成することを特徴とする
直列/並列/直列シフトレジスタ・メモリ。 & 直列入力レジスタと、直列出力レジスタと多数の記
憶周期で測定されるそれぞれ異なる長さのに個の記憶レ
ジスタ(k’)11とを具え、これら記憶レジスタを、
前記入力レジスタと前記出力レジスタとの間に並列に接
続し特許請求の範囲第1項〜第7項のいずれかに記載の
直列/並列/直列シフトレジスタ・メモリ内に設けるよ
うにしたことを特徴とする/ サブストレート。 9、 同一の記憶長さを有する少なくとも2個の/
直列/並列/直列シフトレジスタ・メモリを具え、前記
メモリの少なくとも1個が、特許請求の範囲第1項〜第
6項のいずれかに記載の直列/並列/直列シフトレジス
タ・メモリであるメモリ装置において、前記少tX く
とも2個の直列/並列/直列シフトレジスタ・メモリを
ビウトレベルで少なくとも等時的に駆動するための同期
化装置を設けたことを特徴とするメモリ装置。 1(L 特許請求の範囲第1項〜第7項のいずれかに
記載の直列/並列/直列シフトレジスタ・メモリまたは
特許請求の範囲第9項に記載のメモリ装置を具えるディ
スプレイ装置において、前記メモリまたは前記メモリ・
システムの記憶容敞を画像ラインで構成される2次元画
像フレームの記憶に対して充分なものとしたことを特徴
とするディスプレイ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8202365A NL8202365A (nl) | 1982-06-11 | 1982-06-11 | Serie-parallel-serie schuifregistergeheugen, hetwelk redundante parallelgeschakelde opslagregisters bevat, en afbeeldtoestel, voorzien van een zodanig georganiseerd beeldgeheugen. |
NL8202365 | 1982-06-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS592292A true JPS592292A (ja) | 1984-01-07 |
JPH0443359B2 JPH0443359B2 (ja) | 1992-07-16 |
Family
ID=19839872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58103001A Granted JPS592292A (ja) | 1982-06-11 | 1983-06-10 | 直列/並列/直列シフトレジスタ・メモリ |
Country Status (5)
Country | Link |
---|---|
US (1) | US4563752A (ja) |
EP (1) | EP0097983B1 (ja) |
JP (1) | JPS592292A (ja) |
DE (1) | DE3361916D1 (ja) |
NL (1) | NL8202365A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6433968A (en) * | 1987-05-11 | 1989-02-03 | Philips Nv | Charge coupling device |
JPH02500302A (ja) * | 1986-10-14 | 1990-02-01 | インテル コーポレーシヨン | カラー画像を表わす電気信号を記憶し取出すシステム、およびvramにカラー・ビデオデータのフレームをパックする方法 |
JP2013026397A (ja) * | 2011-07-20 | 2013-02-04 | Toshiba Corp | メモリ用シフトレジスタ及びその製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0782423B2 (ja) * | 1987-09-16 | 1995-09-06 | 三洋電機株式会社 | データ入出力回路 |
US7190617B1 (en) | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
US6230233B1 (en) * | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
TW261687B (ja) * | 1991-11-26 | 1995-11-01 | Hitachi Seisakusyo Kk | |
US6347051B2 (en) * | 1991-11-26 | 2002-02-12 | Hitachi, Ltd. | Storage device employing a flash memory |
US6549974B2 (en) | 1992-06-22 | 2003-04-15 | Hitachi, Ltd. | Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner |
JP3328321B2 (ja) * | 1992-06-22 | 2002-09-24 | 株式会社日立製作所 | 半導体記憶装置 |
KR970008188B1 (ko) * | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
US6078520A (en) * | 1993-04-08 | 2000-06-20 | Hitachi, Ltd. | Flash memory control method and information processing system therewith |
AU2003282544A1 (en) * | 2002-10-28 | 2004-05-25 | Sandisk Corporation | Automated wear leveling in non-volatile storage systems |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3675200A (en) * | 1970-11-23 | 1972-07-04 | Ibm | System for expanded detection and correction of errors in parallel binary data produced by data tracks |
US4092734A (en) * | 1971-12-14 | 1978-05-30 | Texas Instruments Incorporated | Analogue memory |
US3950732A (en) * | 1974-05-14 | 1976-04-13 | International Business Machines Corporation | Single technology text editing system |
GB1458682A (en) * | 1974-07-10 | 1976-12-15 | Gte International Inc | Storage of informationp |
FR2307332A1 (fr) * | 1975-04-07 | 1976-11-05 | Sperry Rand Corp | Procede de stockage d'information dans une memoire comportant au moins une zone de memorisation defectueuse et dispositif pour l'execution de ce procede |
US4027283A (en) * | 1975-09-22 | 1977-05-31 | International Business Machines Corporation | Resynchronizable bubble memory |
US4056812A (en) * | 1976-05-06 | 1977-11-01 | Bell Telephone Laboratories, Incorporated | Fault tolerant magnetic bubble memory |
US4100403A (en) * | 1977-04-25 | 1978-07-11 | International Business Machines Corporation | Method and means for discriminating between systematic and noise-induced error in data extracted from word organized memory arrays |
US4139886A (en) * | 1977-10-28 | 1979-02-13 | Control Data Corporation | Fault tolerant system for bubble memories |
US4155121A (en) * | 1978-06-30 | 1979-05-15 | International Business Machines Corporation | Redundant charge-coupled device and method |
US4216541A (en) * | 1978-10-05 | 1980-08-05 | Intel Magnetics Inc. | Error repairing method and apparatus for bubble memories |
NL7905543A (nl) * | 1979-07-17 | 1981-01-20 | Philips Nv | Geheugen met stroombestuurde serie/parallelomzetting van magnetische beldomeinen. |
-
1982
- 1982-06-11 NL NL8202365A patent/NL8202365A/nl not_active Application Discontinuation
-
1983
- 1983-06-03 DE DE8383200799T patent/DE3361916D1/de not_active Expired
- 1983-06-03 EP EP83200799A patent/EP0097983B1/en not_active Expired
- 1983-06-06 US US06/501,464 patent/US4563752A/en not_active Expired - Fee Related
- 1983-06-10 JP JP58103001A patent/JPS592292A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02500302A (ja) * | 1986-10-14 | 1990-02-01 | インテル コーポレーシヨン | カラー画像を表わす電気信号を記憶し取出すシステム、およびvramにカラー・ビデオデータのフレームをパックする方法 |
JPS6433968A (en) * | 1987-05-11 | 1989-02-03 | Philips Nv | Charge coupling device |
JP2013026397A (ja) * | 2011-07-20 | 2013-02-04 | Toshiba Corp | メモリ用シフトレジスタ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US4563752A (en) | 1986-01-07 |
JPH0443359B2 (ja) | 1992-07-16 |
DE3361916D1 (en) | 1986-03-06 |
NL8202365A (nl) | 1984-01-02 |
EP0097983A1 (en) | 1984-01-11 |
EP0097983B1 (en) | 1986-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS592292A (ja) | 直列/並列/直列シフトレジスタ・メモリ | |
US4114070A (en) | Display panel with simplified thin film interconnect system | |
US7995022B2 (en) | Digital-to-analog converter and image display device | |
US4110662A (en) | Thin-film analog video scan and driver circuit for solid state displays | |
US4710934A (en) | Random access memory with error correction capability | |
US5491512A (en) | Solid state image sensor device and its driving method | |
TW201106687A (en) | Solid-state imaging device | |
JPS593794A (ja) | 直列/並列/直列シフトレジスタ記憶装置及び複数個のこのような記憶装置の組み合せ並びに表示装置 | |
JPS5991568A (ja) | マルチプロセサ計算機装置及びそこで使用される計算機モジユ−ル | |
KR890004328A (ko) | 온-칩 에러정정장치 구비하는 반도체 메모리 및 집적회로 | |
US3581065A (en) | Electronic display system | |
EP0345887B1 (en) | Matrix display devices | |
JPH09198893A (ja) | 記録媒体にエラー耐性の蓄積を提供する方法 | |
US5751742A (en) | Serially accessible memory means with high error correctability | |
US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
EP0308624A2 (en) | Solid state imaging device for providing line decimated output | |
JP2578762B2 (ja) | エラ−訂正符号生成装置 | |
JPH0640440B2 (ja) | シフトレジスタ | |
RU2053578C1 (ru) | Запоминающее устройство с коррекцией групповых и пакетных ошибок | |
JP2659712B2 (ja) | 電荷転送装置 | |
TW200417980A (en) | Active matrix array device | |
JP2811015B2 (ja) | 直並列ad変換器 | |
SU1126953A1 (ru) | Устройство управлени | |
JPH0271561A (ja) | 密着型等倍センサ | |
JP3785237B2 (ja) | A/dコンバータ |