JPH0640440B2 - シフトレジスタ - Google Patents
シフトレジスタInfo
- Publication number
- JPH0640440B2 JPH0640440B2 JP57014181A JP1418182A JPH0640440B2 JP H0640440 B2 JPH0640440 B2 JP H0640440B2 JP 57014181 A JP57014181 A JP 57014181A JP 1418182 A JP1418182 A JP 1418182A JP H0640440 B2 JPH0640440 B2 JP H0640440B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- transfer
- data
- clock
- bit length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/38—Digital stores in which the information is moved stepwise, e.g. shift registers two-dimensional, e.g. horizontal and vertical shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Shift Register Type Memory (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 この発明はCCDなどの電荷転送素子(CTD)によるシリアル
−パラレル−シリアル(SPS)構成のメモリに適用して好
適なシフトレジスタに係わり、特にこのシフトレジスタ
の実効ビツト長（ビツト容量）を任意に可変できるよう
にしたものである。
−パラレル−シリアル(SPS)構成のメモリに適用して好
適なシフトレジスタに係わり、特にこのシフトレジスタ
の実効ビツト長（ビツト容量）を任意に可変できるよう
にしたものである。
第１図はCCDにより構成されたSPS構成のメモリの一例で
あつて、シリアルシフトレジスタ（入力シフトレジス
タ）(10R)と、その実効ビツト長に対応した数のパラレ
ルシフトレジスタ（並列転送用シフトレジスタ）(20R)
と、さらにシリアルシフトレジスタ（出力シフトレジス
タ）(30R)とを有し、出力シフトレジスタ(30R)の出力は
再生回路(40)によつて再生されたのち入出力回路(50)に
供給されると共に、その一部は入力シフトレジスタ(10
R)側に戻されて再書込みが行われる。
あつて、シリアルシフトレジスタ（入力シフトレジス
タ）(10R)と、その実効ビツト長に対応した数のパラレ
ルシフトレジスタ（並列転送用シフトレジスタ）(20R)
と、さらにシリアルシフトレジスタ（出力シフトレジス
タ）(30R)とを有し、出力シフトレジスタ(30R)の出力は
再生回路(40)によつて再生されたのち入出力回路(50)に
供給されると共に、その一部は入力シフトレジスタ(10
R)側に戻されて再書込みが行われる。
このように構成されたメモリ(10)はシフトレジスタ(10
R)〜(30R)及びその周辺回路（駆動回路等）を構成した
時点で、メモリの用途及びビツト長が決定されてしま
い、用途及びビツト長に対する自由度は全くない。
R)〜(30R)及びその周辺回路（駆動回路等）を構成した
時点で、メモリの用途及びビツト長が決定されてしま
い、用途及びビツト長に対する自由度は全くない。
そこでこの発明では同一ビツト長のシフトレジスタを使
用しても、すなわちシフトレジスタの内部構成を変更し
ないでもその実効ビツト長を任意に可変できるようにす
ることにより、メモリ等に使用したときの用途及びビツ
ト長の選択を容易にできるようにしてメモリ用途の広範
化を図れるようにしたものである。
用しても、すなわちシフトレジスタの内部構成を変更し
ないでもその実効ビツト長を任意に可変できるようにす
ることにより、メモリ等に使用したときの用途及びビツ
ト長の選択を容易にできるようにしてメモリ用途の広範
化を図れるようにしたものである。
そのため、この発明においてはシフトレジスタを駆動す
る２つの転送方式、すなわちエレクトロード／ビツト
（E/B）方式と通常転送方式を巧みに使い分けることに
よりｎ相ｍビツトのシフトレジスタの実効ビツト長を最
大 まで可変できるようにしたものである。
る２つの転送方式、すなわちエレクトロード／ビツト
（E/B）方式と通常転送方式を巧みに使い分けることに
よりｎ相ｍビツトのシフトレジスタの実効ビツト長を最
大 まで可変できるようにしたものである。
続いて、この発明の一例を第２図以下を参照して詳細に
説明する。
説明する。
第２図はこの発明によるシフトレジスタとしてCCDを使
用した場合であつて、図は６相による転送クロツクのも
のを例示した。この第２図においては埋込みチヤンネル
形のCCDの一例である。図において、(61)はＰ形基板、
(62)は埋込み用Ｎ形チヤンネル、φ1〜φ6は転送電極
で、これら複数の転送電極φ1〜φ6に所定の転送クロツ
ク（後述するクロツクデータにより定まる）が供給され
てデータの転送が行なわれる。
用した場合であつて、図は６相による転送クロツクのも
のを例示した。この第２図においては埋込みチヤンネル
形のCCDの一例である。図において、(61)はＰ形基板、
(62)は埋込み用Ｎ形チヤンネル、φ1〜φ6は転送電極
で、これら複数の転送電極φ1〜φ6に所定の転送クロツ
ク（後述するクロツクデータにより定まる）が供給され
てデータの転送が行なわれる。
第３図はシフトレジスタ(60)に対する駆動回路の一例で
ある。(71)は外部よりコントロールできるようになされ
た転送クロツク発生器であつて、この転送クロツク発生
器(71)からはE/B転送に使用するクロツクのデータと通
常転送のときに使用するクロツクのデータが出力され
る。
ある。(71)は外部よりコントロールできるようになされ
た転送クロツク発生器であつて、この転送クロツク発生
器(71)からはE/B転送に使用するクロツクのデータと通
常転送のときに使用するクロツクのデータが出力され
る。
また、(72A)〜(72F)は双方向性のシフトレジスタであつ
て、クロツクデータがシフトレジスタ(72A)に入力した
場合には左側から右側のシフトレジスタに向つて順次１
ビツトずつクロツクデータがシフトし、また右側のシフ
トレジスタ(72F)にクロツクデータが入力したときには
右側から左側のシフトレジスタ(72A)に向つてクロツク
データが１ビツトずつ順次シフトするように構成されて
いる。これら複数のシフトレジスタの出力は夫々クロツ
クドライバ(73A)〜(73F)を介して第２図に示した各転送
電極φ1〜φ6に対する転送クロツクとして供給される。
て、クロツクデータがシフトレジスタ(72A)に入力した
場合には左側から右側のシフトレジスタに向つて順次１
ビツトずつクロツクデータがシフトし、また右側のシフ
トレジスタ(72F)にクロツクデータが入力したときには
右側から左側のシフトレジスタ(72A)に向つてクロツク
データが１ビツトずつ順次シフトするように構成されて
いる。これら複数のシフトレジスタの出力は夫々クロツ
クドライバ(73A)〜(73F)を介して第２図に示した各転送
電極φ1〜φ6に対する転送クロツクとして供給される。
さて、このシフトレジスタ(60)における実効ビツト長は
転送クロツク発生器(71)より出力されたクロツクデータ
の種類及び転送方式をE/B転送とするか通常転送とする
かによつて決定される。ｎ相ｍビツト（ｍは転送電極の
総数）のシフトレジスタ(60)の場合には から最大 まで拡張できる、例えば６相ｍビツトの場合には転送ク
ロツクの種類及び転送方式を選択することにより まで実効ビツト長を可変することができる。
転送クロツク発生器(71)より出力されたクロツクデータ
の種類及び転送方式をE/B転送とするか通常転送とする
かによつて決定される。ｎ相ｍビツト（ｍは転送電極の
総数）のシフトレジスタ(60)の場合には から最大 まで拡張できる、例えば６相ｍビツトの場合には転送ク
ロツクの種類及び転送方式を選択することにより まで実効ビツト長を可変することができる。
まず、 の実効ビツト長を得る例から説明すると、この場合には
クロツクデータとして〔１０００００〕のデータを使用
すると共に、転送方式としてはE/B転送を選ぶ。従つ
て、クロツクデータは右側のシフトレジスタ(72F)に供
給される。これによつてφ1〜φ6の各転送電極には第５
図に示すような時系列の転送クロツクが供給される。
クロツクデータとして〔１０００００〕のデータを使用
すると共に、転送方式としてはE/B転送を選ぶ。従つ
て、クロツクデータは右側のシフトレジスタ(72F)に供
給される。これによつてφ1〜φ6の各転送電極には第５
図に示すような時系列の転送クロツクが供給される。
単一の信号電荷を取込み、これを転送する場合には第４
図で示すようなモードとなり、いま第２のインプツトゲ
ートING2は所定の直流バイアスが加えられ、第１のイン
プツトゲートING1には所定の周期毎に変化する取込み用
のクロツクが供給される結果、第４図Ｂに示すように所
定の信号電荷がインプツトソースINSからイソプツトゲ
ートに加えられたのちは転送電極φ1〜φ6に供給される
転送クロツク（そのクロツクデータの一例を第７図に示
す）によつて同図Ｃ〜Ｅに示すごとく順次１ビツトずつ
シフトした状態で信号電荷が転送される。
図で示すようなモードとなり、いま第２のインプツトゲ
ートING2は所定の直流バイアスが加えられ、第１のイン
プツトゲートING1には所定の周期毎に変化する取込み用
のクロツクが供給される結果、第４図Ｂに示すように所
定の信号電荷がインプツトソースINSからイソプツトゲ
ートに加えられたのちは転送電極φ1〜φ6に供給される
転送クロツク（そのクロツクデータの一例を第７図に示
す）によつて同図Ｃ〜Ｅに示すごとく順次１ビツトずつ
シフトした状態で信号電荷が転送される。
第６図はφ1〜φ5までの全ての電極下のウエルに信号電
荷が蓄積された状態での転送モードを示す。クロツクデ
ータはE/B転送であるので、シフトレジスタの右側から
左側に順次シフトするため信号電荷に対するウエルの変
化は図のように右側から左側へと移動する。このように
複数の電極下のウエルに信号電荷を蓄える場合には１ビ
ツトずつ転送クロツクによりデータをシフトする必要が
あるために６相のクロツクの場合には最低１ビツト分の
ウエルに空電荷が生ずるように入力データが制御され
る。従つて、６相クロツクの場合には最大６−１＝５ビ
ツトの容量を持つ。
荷が蓄積された状態での転送モードを示す。クロツクデ
ータはE/B転送であるので、シフトレジスタの右側から
左側に順次シフトするため信号電荷に対するウエルの変
化は図のように右側から左側へと移動する。このように
複数の電極下のウエルに信号電荷を蓄える場合には１ビ
ツトずつ転送クロツクによりデータをシフトする必要が
あるために６相のクロツクの場合には最低１ビツト分の
ウエルに空電荷が生ずるように入力データが制御され
る。従つて、６相クロツクの場合には最大６−１＝５ビ
ツトの容量を持つ。
従つて、シフトレジスタ全体の転送クロツクの電極数が
ｍビツトである場合には全体の実効ビツト長は となる。
ｍビツトである場合には全体の実効ビツト長は となる。
同じ転送クロツクデータのもとで転送方式をE/B転送よ
り通常転送に変更した場合には、シフトレジスタは左側
のシフトレジスタ(72A)にクロツクデータが供給される
ため各転送電極には第７図に示すような状態で順次転送
クロツクＰ1〜Ｐ6が供給される。そのためクロツクデー
タによりウエルは順次左から右に移る（第８図参照）よ
うになると共に、転送電極φ1に対しては６ビツトシフ
ト後にデータの入力が許可されるため、６相駆動におい
てもデータの入力はそのうちの１相にしか入らない。そ
のため６相クロツクにおいても転送ビツト数は１であ
り、つまり転送電極総数がｍビツトであつても実効ビツ
ト長は となり、同一のクロツクデータを用いた場合でもE/B転
送から通常転送に変更することによつて有効ビツト長を
1/5に低減できる。
り通常転送に変更した場合には、シフトレジスタは左側
のシフトレジスタ(72A)にクロツクデータが供給される
ため各転送電極には第７図に示すような状態で順次転送
クロツクＰ1〜Ｐ6が供給される。そのためクロツクデー
タによりウエルは順次左から右に移る（第８図参照）よ
うになると共に、転送電極φ1に対しては６ビツトシフ
ト後にデータの入力が許可されるため、６相駆動におい
てもデータの入力はそのうちの１相にしか入らない。そ
のため６相クロツクにおいても転送ビツト数は１であ
り、つまり転送電極総数がｍビツトであつても実効ビツ
ト長は となり、同一のクロツクデータを用いた場合でもE/B転
送から通常転送に変更することによつて有効ビツト長を
1/5に低減できる。
駆動回路(70)に設けられたシフトレジスタ(72)は第９図
で示すように、複数のＤ形フリツプフロツプ(75A)〜(75
F)を有し、夫々のデータ入力端子側にはゲート回路(76
A)〜(76F)が設けられる。これらゲート回路(76A)〜(76
F)は一対のアンドゲートとオアゲートで構成され、一方
のアンドゲート(77A)〜(77F)にはシフトレジスタのシフ
ト方向を制御する制御データが供給され、初段のアンド
ゲート(77A)には通常転送のときに使用するクロツクデ
ータが供給される。
で示すように、複数のＤ形フリツプフロツプ(75A)〜(75
F)を有し、夫々のデータ入力端子側にはゲート回路(76
A)〜(76F)が設けられる。これらゲート回路(76A)〜(76
F)は一対のアンドゲートとオアゲートで構成され、一方
のアンドゲート(77A)〜(77F)にはシフトレジスタのシフ
ト方向を制御する制御データが供給され、初段のアンド
ゲート(77A)には通常転送のときに使用するクロツクデ
ータが供給される。
これに対し、他方のアンドゲート(78A)〜(78F)は右側か
ら左側へのデータシフトを行うときに使用されるゲート
であつて、夫々には右側シフト時に使用する選択データ
が供給されると共に、後段のアンドゲート(78F)にはE/B
転送のときに使用するクロツクデータが供給される。
ら左側へのデータシフトを行うときに使用されるゲート
であつて、夫々には右側シフト時に使用する選択データ
が供給されると共に、後段のアンドゲート(78F)にはE/B
転送のときに使用するクロツクデータが供給される。
選択データ及びクロツクデータは図のようにシフト方向
の選択回路(80)によつて選択される。この選択回路(80)
は一対のアンドゲート(81A)、(81B)を有し、その一方に
は転送クロツク発生器(71)より得られた所定のクロツク
データが共通に供給されると共に、一方のアンドゲート
(81A)には選択データが供給され、他方のアンドゲート
(81B)にはインバータ(82)を介して選択データが供給さ
れる。
の選択回路(80)によつて選択される。この選択回路(80)
は一対のアンドゲート(81A)、(81B)を有し、その一方に
は転送クロツク発生器(71)より得られた所定のクロツク
データが共通に供給されると共に、一方のアンドゲート
(81A)には選択データが供給され、他方のアンドゲート
(81B)にはインバータ(82)を介して選択データが供給さ
れる。
従つて、いま端子(83)にハイレベルの選択データが供給
されたときには他方のアンドゲート(81B)はオフとなる
ため、一方のアンドゲート(81A)を介したクロツクデー
タのみがゲート回路(76A)を通して初段のシフトレジス
タ(72A)を構成するＤ形フリツプフロツプ(75A)に入力す
る。そのためクロツクデータは左側から右側に順次１ビ
ツトずつシフトされる。
されたときには他方のアンドゲート(81B)はオフとなる
ため、一方のアンドゲート(81A)を介したクロツクデー
タのみがゲート回路(76A)を通して初段のシフトレジス
タ(72A)を構成するＤ形フリツプフロツプ(75A)に入力す
る。そのためクロツクデータは左側から右側に順次１ビ
ツトずつシフトされる。
これに対し、端子(83)に加える選択データがローレベル
のときには他方のアンドゲート(81B)のみ動作するか
ら、このときにはクロツクデータが、このアンドゲート
(81B)及びシフトレジスタ(72F)に設けられたアンドゲー
ト(78F)を介してＤ形フリツプフロツプ(75F)に供給され
る。その結果クロツクデータは順次右側から左側にシフ
トする。
のときには他方のアンドゲート(81B)のみ動作するか
ら、このときにはクロツクデータが、このアンドゲート
(81B)及びシフトレジスタ(72F)に設けられたアンドゲー
ト(78F)を介してＤ形フリツプフロツプ(75F)に供給され
る。その結果クロツクデータは順次右側から左側にシフ
トする。
このように選択回路(80)を用いることによつて１つのシ
フトレジスタを双方向性のシフトレジスタとして使用す
ることが可能になる。
フトレジスタを双方向性のシフトレジスタとして使用す
ることが可能になる。
なお、(84)はクロツクパルスの供給端子である。
ところで、第８図に示した実施例は に実効ビツト長を低減する場合であつたが、第10図以下
はこれらのさらに変形例を示すものであつて、第10図及
び第11図は に実効ビツト長を可変する実施例である。
はこれらのさらに変形例を示すものであつて、第10図及
び第11図は に実効ビツト長を可変する実施例である。
第10図はそのための転送クロツクＰ1〜Ｐ6のタイムチヤ
ートで、クロツクデータは〔１００１００〕である。こ
のときは通常転送方式による駆動で、転送時のモードを
第11図に示す。
ートで、クロツクデータは〔１００１００〕である。こ
のときは通常転送方式による駆動で、転送時のモードを
第11図に示す。
第12図は に実効ビツト長を変更する場合であつて、クロツクデー
タは〔１０１０１０〕で、このクロツクデータに基づ
く、転送クロツクＰ1〜Ｐ6のタイムチヤートを第12図に
示すと共に、そのときの信号電荷の蓄積及び転送状態を
第13図に示す。また、このときは通常転送による駆動で
ある。
タは〔１０１０１０〕で、このクロツクデータに基づ
く、転送クロツクＰ1〜Ｐ6のタイムチヤートを第12図に
示すと共に、そのときの信号電荷の蓄積及び転送状態を
第13図に示す。また、このときは通常転送による駆動で
ある。
そして、第14図は実効ビツト長を に変更する場合の一例であつて、この場合にはクロツク
データとして〔１００１００〕のデータが使用され、転
送方式はE/B転送である。第14図は転送クロツクＰ1〜Ｐ
6の一例を示す。また、このときの信号電荷の蓄積及び
転送状態を第15図に示す。
データとして〔１００１００〕のデータが使用され、転
送方式はE/B転送である。第14図は転送クロツクＰ1〜Ｐ
6の一例を示す。また、このときの信号電荷の蓄積及び
転送状態を第15図に示す。
なお、第１図に示したようなCCDメモリに対しこの発明
に係るシフトレジスタを使用する場合には第１図に示す
パラレルシフトレジスタの部分にこの発明に係るシフト
レジスタが使用される。そして転送クロツク発生器及び
駆動回路をこのパラレルシフトレジスタに付加すること
により外部から実効ビツト長を上述したように まで任意に可変することができる。そのため同一のシフ
トレジスタ及び周辺回路を変更しないでもメモリ容量を
自由に可変することができるから用途に応じてシフトレ
ジスタ及びその周辺回路を構成する必要はない。
に係るシフトレジスタを使用する場合には第１図に示す
パラレルシフトレジスタの部分にこの発明に係るシフト
レジスタが使用される。そして転送クロツク発生器及び
駆動回路をこのパラレルシフトレジスタに付加すること
により外部から実効ビツト長を上述したように まで任意に可変することができる。そのため同一のシフ
トレジスタ及び周辺回路を変更しないでもメモリ容量を
自由に可変することができるから用途に応じてシフトレ
ジスタ及びその周辺回路を構成する必要はない。
なおこの場合に入力シフトレジスタ(10R)からのデータ
は第４図に示す第２のイソプツトゲートING2に与えれば
よい。
は第４図に示す第２のイソプツトゲートING2に与えれば
よい。
以上説明したようにこの発明によれば転送方式の選択及
びクロツクデータの選択によりｎ相ｍビツトのシフトレ
ジスタの実効ビツト長を、このシフトレジスタの内部構
成を変更しないでm/nビツトから最大 まで任意に可変することができる。そのためこの発明に
おいてはシフトレジスタ及び周辺回路を変更することな
く外部より実効ビツト長をその用途に応じて自由に可変
することが可能になる。
びクロツクデータの選択によりｎ相ｍビツトのシフトレ
ジスタの実効ビツト長を、このシフトレジスタの内部構
成を変更しないでm/nビツトから最大 まで任意に可変することができる。そのためこの発明に
おいてはシフトレジスタ及び周辺回路を変更することな
く外部より実効ビツト長をその用途に応じて自由に可変
することが可能になる。
従つて上述したようなシリアル−パラレル−シリアル変
換構成のフイールドあるいはフレームメモリ等に適用し
て極めて好適である。勿論単体のシフトレジスタとして
も充分に使用することができる。
換構成のフイールドあるいはフレームメモリ等に適用し
て極めて好適である。勿論単体のシフトレジスタとして
も充分に使用することができる。
なお、上述した実施例ではｎ相ｍビツトのシフトレジス
タとして６相の場合を説明したが相数には限定されな
い。また第９図に示すようにシフトレジスタ(72)を構成
する場合には複数のゲート回路(76A)〜(76F)及びシフト
方向の選択回路(80)を設けるだけでこのシフトレジスタ
(72)を双方向のシフトレジスタとして使用することがで
きるので構成の大幅な簡略化を図ることができる。
タとして６相の場合を説明したが相数には限定されな
い。また第９図に示すようにシフトレジスタ(72)を構成
する場合には複数のゲート回路(76A)〜(76F)及びシフト
方向の選択回路(80)を設けるだけでこのシフトレジスタ
(72)を双方向のシフトレジスタとして使用することがで
きるので構成の大幅な簡略化を図ることができる。
また、電荷転送形のシフトレジスタとして上述ではいず
れもCCD構成のものを説明したがその他の電荷転送素子
を使用したシフトレジスタにも使用できるのはいうまで
もない。
れもCCD構成のものを説明したがその他の電荷転送素子
を使用したシフトレジスタにも使用できるのはいうまで
もない。
ところで、第３図では転送クロツク発生器(71)を外部よ
り制御することで所定の実効ビツト長を得るようにした
が、ROM等にクロツクデータと、選択データを格納し、
これを外部から選択できるように構成してもよい。また
転送電極φ1〜φ6とクロツクドライバー(73A)〜(73F)の
出力とを結線する際、結線の変更を行なえば、シフトレ
ジスタの内部構成を変更しないで上述した実施例のいず
れかのビツト長をもつシフトレジスタを形成できる。
り制御することで所定の実効ビツト長を得るようにした
が、ROM等にクロツクデータと、選択データを格納し、
これを外部から選択できるように構成してもよい。また
転送電極φ1〜φ6とクロツクドライバー(73A)〜(73F)の
出力とを結線する際、結線の変更を行なえば、シフトレ
ジスタの内部構成を変更しないで上述した実施例のいず
れかのビツト長をもつシフトレジスタを形成できる。
第１図はSPS構成のメモリの系統図、第２図はCCDによる
シフトレジスタの説明に供する断面図、第３図はシフト
レジスタを駆動する回路の一例を示す系統図、第４図〜
第８図は夫々この発明の動作説明に供する線図、第９図
はシフトレジスタの一例を示す構成図、第10図〜第15図
は夫々さらにこの発明の動作説明に供する線図である。 (10)はCCDメモリ、(10R)〜(30R)はシフトレジスタ、(6
0)はこの発明に係わるシフトレジスタ、(70)は駆動回
路、(71)は転送クロツク発生器、(80)はシフト方向の選
択回路である。
シフトレジスタの説明に供する断面図、第３図はシフト
レジスタを駆動する回路の一例を示す系統図、第４図〜
第８図は夫々この発明の動作説明に供する線図、第９図
はシフトレジスタの一例を示す構成図、第10図〜第15図
は夫々さらにこの発明の動作説明に供する線図である。 (10)はCCDメモリ、(10R)〜(30R)はシフトレジスタ、(6
0)はこの発明に係わるシフトレジスタ、(70)は駆動回
路、(71)は転送クロツク発生器、(80)はシフト方向の選
択回路である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 武夫 神奈川県厚木市旭町４丁目14番１号 ソニ −株式会社厚木工場内 (56)参考文献 特開 昭51−6447（ＪＰ，Ａ) 特開 昭52−137985（ＪＰ，Ａ) 特開 昭56−105397（ＪＰ，Ａ) 特開 昭56−19666（ＪＰ，Ａ) 特開 昭51−112141（ＪＰ，Ａ) 特公 昭56−17758（ＪＰ，Ｂ１) 特公 昭52−29132（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】半導体基体上に絶縁層を介して配置された
Ｎ個の転送電極を実効ビット長の基本単位とする電荷転
送型シフトレジスタと、 Ｎビットの可変クロックデータを発生する可変クロック
発生器と、 前記可変クロック発生器の可変クロックデータが直列に
入力されてＮ相の転送クロックを並列に出力するＮビッ
トの双方向性シフトレジスタとを有し、 前記双方向性シフトレジスタからの並列出力が、前記電
荷転送型シフトレジスタの各転送電極に入力され、 前記可変クロック発生器の可変クロックデータに応じて
前記電荷転送型シフトレジスタに記憶される信号データ
の実効ビット長を１からＮ−１の範囲内で可変するよう
にしたことを特徴とするシフトレジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57014181A JPH0640440B2 (ja) | 1982-01-29 | 1982-01-29 | シフトレジスタ |
| EP19830900360 EP0099931B1 (en) | 1982-01-29 | 1983-01-24 | Shift register |
| DE8383900360T DE3381658D1 (de) | 1982-01-29 | 1983-01-24 | Schieberegister. |
| PCT/JP1983/000020 WO1983002678A1 (en) | 1982-01-29 | 1983-01-24 | Shift register |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57014181A JPH0640440B2 (ja) | 1982-01-29 | 1982-01-29 | シフトレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58130499A JPS58130499A (ja) | 1983-08-03 |
| JPH0640440B2 true JPH0640440B2 (ja) | 1994-05-25 |
Family
ID=11853964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57014181A Expired - Lifetime JPH0640440B2 (ja) | 1982-01-29 | 1982-01-29 | シフトレジスタ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0099931B1 (ja) |
| JP (1) | JPH0640440B2 (ja) |
| DE (1) | DE3381658D1 (ja) |
| WO (1) | WO1983002678A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2591017A1 (fr) * | 1985-11-29 | 1987-06-05 | Paris Laurent | Registre elementaire a decalage et registres a decalage comprenant plusieurs registres elementaires |
| NL8701030A (nl) * | 1987-05-01 | 1988-12-01 | Philips Nv | Ladingsgekoppelde inrichting. |
| KR101156088B1 (ko) * | 2009-11-23 | 2012-06-20 | 이동희 | 맴브레인이 장착된 맨홀 뚜껑 |
| JP6878228B2 (ja) * | 2017-09-20 | 2021-05-26 | 株式会社東芝 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1541921B2 (de) * | 1967-09-19 | 1972-01-05 | Fernseh Gmbh, 6100 Darmstadt | Schaltungsanordnung zum verzoegern von analogsignalen |
| US3781821A (en) * | 1972-06-02 | 1973-12-25 | Ibm | Selective shift register |
| JPS578556B2 (ja) * | 1972-06-14 | 1982-02-17 | ||
| JPS516447A (en) * | 1974-07-05 | 1976-01-20 | Hitachi Ltd | Denkaisososhino shingoisohoshiki |
| JPS52137985A (en) * | 1976-05-14 | 1977-11-17 | Toshiba Corp | Driving system for charge transfer elements |
| JPS5617758A (en) * | 1979-07-24 | 1981-02-19 | Shinko Electric Co Ltd | Station indication and detection device for unattended vehicle |
-
1982
- 1982-01-29 JP JP57014181A patent/JPH0640440B2/ja not_active Expired - Lifetime
-
1983
- 1983-01-24 EP EP19830900360 patent/EP0099931B1/en not_active Expired
- 1983-01-24 DE DE8383900360T patent/DE3381658D1/de not_active Expired - Lifetime
- 1983-01-24 WO PCT/JP1983/000020 patent/WO1983002678A1/ja active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| WO1983002678A1 (en) | 1983-08-04 |
| DE3381658D1 (de) | 1990-07-19 |
| EP0099931A1 (en) | 1984-02-08 |
| EP0099931B1 (en) | 1990-06-13 |
| EP0099931A4 (en) | 1986-07-17 |
| JPS58130499A (ja) | 1983-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2836642B2 (ja) | 液晶ディスプレイの選択線走査器として使用されるシフトレジスタ | |
| US6512543B1 (en) | Physical quantity distribution sensor, method of driving said sensor and method of producing said sensor | |
| US4493060A (en) | Serial-parallel-serial charged coupled device memory and a method of transferring charge therein | |
| JP2736121B2 (ja) | 電荷転送装置及び固体撮像装置 | |
| JPH0640440B2 (ja) | シフトレジスタ | |
| JPS6238677A (ja) | 固体撮像素子 | |
| JPS6012768A (ja) | 電荷結合半導体装置及び電荷結合撮像装置 | |
| JP2826404B2 (ja) | 半導体集積回路装置及び半導体集積回路装置のバーンイン試験方法 | |
| US6215840B1 (en) | Method and apparatus for sequential memory addressing | |
| US4216386A (en) | Charge coupled device with reduced power consumption upon charge transfer | |
| JPS6127676A (ja) | 電荷転送を用いるアナログ影像記憶装置 | |
| JP2768736B2 (ja) | 電荷転送装置 | |
| JP2570296B2 (ja) | 電荷転送装置 | |
| JPH04109776A (ja) | 固体撮像装置 | |
| JP3049917B2 (ja) | リニアセンサ駆動回路 | |
| JPS5826115B2 (ja) | Ｃｃｄシフトレジスタ | |
| JP2749700B2 (ja) | リニアイメージセンサ | |
| JPH06303378A (ja) | 画像読取装置 | |
| JP3036476B2 (ja) | 半導体集積回路装置 | |
| JPH0471280B2 (ja) | ||
| JPS61156769A (ja) | 電荷転送装置 | |
| JP2940801B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2004120469A (ja) | 固体撮像素子の駆動方法および固体撮像装置 | |
| JPS61198677A (ja) | 電荷転送装置のファット・ゼロ入力方式 | |
| JPS6276771A (ja) | 電荷転送装置 |