FR2591017A1 - Registre elementaire a decalage et registres a decalage comprenant plusieurs registres elementaires - Google Patents
Registre elementaire a decalage et registres a decalage comprenant plusieurs registres elementaires Download PDFInfo
- Publication number
- FR2591017A1 FR2591017A1 FR8517671A FR8517671A FR2591017A1 FR 2591017 A1 FR2591017 A1 FR 2591017A1 FR 8517671 A FR8517671 A FR 8517671A FR 8517671 A FR8517671 A FR 8517671A FR 2591017 A1 FR2591017 A1 FR 2591017A1
- Authority
- FR
- France
- Prior art keywords
- register
- flip
- elementary
- shift
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/38—Digital stores in which the information is moved stepwise, e.g. shift registers two-dimensional, e.g. horizontal and vertical shift registers
Landscapes
- Shift Register Type Memory (AREA)
Abstract
L'invention concerne un registre élémentaire à décalage. Ce registre comporte n bascules à verrouillage reliées en série, des moyens 9 de commande de décalage reliés à des entrées d'horloge 10, 11, 12, 13 des bascules pour leur appliquer des impulsions I1, I2, I3, I4 de commande de décalage. Les moyens 9 de commande de décalage comprennent une horloge à décalage ayant n sorties respectivement reliées aux entrées d'horloge des n bascules, l'horloge fournissant pour chaque décalage n impulsion fixant la période T de décalage de un rang du contenu du registre ; ces impulsions sont appliquées respectivement sur les entrées d'horloge des bascules pendant chaque période ; les n impulsions sont repérées du rang 1 au rang n et décalées de T/n, chaque impulsion d'horloge reçue par une bascule provoquant un seul transfert d'un bit stocké par cette bascule vers une autre bascule de la série. Application aux registres à décalage à grande capacité. (CF DESSIN DANS BOPI)
Description
Registre élémentaire à décalage et registres à
décalage comprenant plusieurs registres élémentaires
La présente invention concerne un registre élémentaire à décalage ainsi que des registres à décalage, de différents types, incluant plusieurs registres ~lémentaires.
décalage comprenant plusieurs registres élémentaires
La présente invention concerne un registre élémentaire à décalage ainsi que des registres à décalage, de différents types, incluant plusieurs registres ~lémentaires.
Elle s'applique notamment aux registres à décalage de grande capacité, plus particuliêrement aux registres à décalage utilisant des bascules à verrouillage, ces registres devant être fabriqués notamment en technologie CMOS.
On connait des registres à décalage constitués par des bascules de type D déclenchées sur front d'impulsion, ces bascules étant associées en série et commandées par une horloge unique pour produire les décalages souhaités. Généralement les registres à décalage constitués à l'aide de telles bascules nécessitent l'utilisation de 26 transistors pour la mémorisation de 1 élément binaire ou bit : la bascule D comprend dix huit transistors d'échantillonnage sur front montant d'impulsion et elle est associée à une bascule bistable de stockage de l'information, qui utilise huit transistors.
Un autre type connu de registre à décalage utilise des bascules de type maitre-esclave. La mémorisation d'une information dans ce type de registre nécessite l'utilisation de deux bascules à verrouillage commandées par deux horloges complémentaires. Seize transistors sont généralement nécessaires pour la mémorisa- tion d'une information. Deux bascules étant nécessaires pour la mémorisation d'une information, il en résulte que cette information est dupliquée en permanence. Lors d'un transfert d'une bascule à une autre par décalage, toutes les bascules du registre sont impliquées, soit comme source, soit comme destinataire d'informations. Le rapport du nombre de bascules à verrouillage au nombre d'informations stockées est égal à 2.
Les registres à décalage connus sont donc coûteux puisque La mémorisation d'une information nécessite, soit l'utilisation d'une seule bascule de type D associée à une bascule bistable ayant pour inconvénient de comporter un très grand nombre de transistor, soit l'utilisation de deux bascuLes à verrouilLage fonctionnant en maitre-esclave et nécessitant donc aussi L'uti
Lisation d'un grand nombre de transistors, ainsi que
L'emploi de deux horloges.
Lisation d'un grand nombre de transistors, ainsi que
L'emploi de deux horloges.
L'invention a pour but de remédier à ces inconvénients et notamment de réaliser un registre élémen- taire à décaLage, utilisant des bascules à verrouillage dans lequel Le rapport du nombre de bascules à verrouillage utilisées, au nombre d'informations enregistrées, est voisin de 1, et dans lequel il est possible de n'utiliser qu'une seule horloge pour commander les déca Lages. De plus, lors d'un transfert d'informations dans ce registre élémentaire, seuLes deux bascules interviennent parmi toutes Les bascules à verrouillage du registre : la bascule source du transfert, et la bascule destinataire de l'information. La bascule source du transfert peut être qualifiée de bascule martre, tandis que la bascule destinataire est une bascule esclave.Lorsque le transfert est terminé, la bascule source du transfert est prete à recevoir une autre information et peut donc etre qualifiée de bascule esclave pour le transfert suivant.
L'invention a pour objet un registre élémen- taire à décalage comprenant n bascules à verrouillage reliées en série, une entrée de la première bascule de la série constituant L'entrée de décalage du registre, et une sortie de la dernière bascule de la série constituant une sortie de décalage du registre, les autres bascules étant reliées de sorte qu'une sortie de décalage d'une bascule soit reliée à une entrée de décalage de la bascule suivante, ce registre comprenant aussi des moyens de commande de décalage reliés à des entrées d'horloge des bascules pour leur appliquer des impulsions de commande de décalage, caractérisé en ce que les moyens de commande de décalage comprennent une horloge à décalage ayant n sorties respectivement reliées aux entrées d'horloge des n bascules, l'horloge fournissant pour chaque décalage n impulsions fixant ta période T de décalage de un rang du contenu du registre, ces impulsions étant appliquées respectivement sur les entrées d'horloge des bascules pendant chaque période, les n impulsions étant repérées du rang 1 au rang n et déca T lees de #, chaque impulsion d'horloge reçue par une bas- cule provoquant un seul transfert d'un bit stocké par cette bascule vers une autre bascule de La- série.
L'invention a aussi pour objet un registre à décalage #de type parallèle-parallèle à m entrées et m sorties parallèles, comprenant entre chaque entrée et chaque sortie correspondante un registre élémentaire à décalage à n bascules à verrouillage, les moyens de commande de décalage étant communs à L'ensemble des m registres élémentaires.
L'invention a aussi pour objet un registre à décalage de type série-série comprenant m registres élémentaires à n bascules à verrouillage, ces m registres élémentaires étant reliés en série, l'entrée de décalage du premier registre élémentaire de la série constituant l'entrée de décalage du registre série-série, et la sortie de décalage du dernier registre élémentaire de la série constituant la sortie de décalage du registre série-série, chaque registre élémentaire de la série étant relié par sa sortie de décalage à l'entrée de décalage du registre élementaire suivant de la série, les moyens de commande de décalage des registres élémentaires étant communs à l'ensemble des m registres élémentaires.
L'invention a aussi pour objet un registre à décalage de type série-parallèle-série comprenant un registre tampon d'entrée à décalage, de type série-paral lèle, à une entrée de décalage et à m sorties parallèles, et un ensemble de m registres élémentaires, L'en- tree de décalage de chacun de ces registres élémentaires étant reliée à la sortie correspondante du registre tampon d'entrée, le registre série-parallèie-série comprenant en outre un registre tampon de sortie à décalage de type parallèle-série, à m entrées parallèles et une sortie série de décalage, les entrées parallèles étant respectivement reliées aux sorties de décalage des registres élémentaires, les moyens de commande de décalage des registres élémentaires étant communs à l'ensemble des m registres élémentaires, les registres tampon d'entrée et de sortie comprenant des entrées de commande des décalages dans ces registres tampons.
L'invention a aussi pour objet un registre à décalage de type série-série comprenant n registres élémentaires à n bascules à verrouillage, ces registres étant reliés en parallèle, de sorte que les entrées de décalage des registres élémentaires soient reliées entre elles pour constituer l'entrée du registre série-série et que les sorties de décalage des registres élémentai- res soient reliées entre elles pour constituer la sortie du registre série-série, les moyens de commande étant communs à L'ensemble des registres élémentaires, les n bascules de chaque registre élémentaire étant repérées du rang 1 au rang n et les n registres élémentaires étant aussi repérés du rang 1 au rang n dans l'ensemble des n registres élémentaires, les n sorties des moyens de commande qui fournissent n impulsions de décalage de un rang du contenu de chaque registre élémentaire étant repérées du rang 1 au rang n, les entrées d'horloge des bascules de rang 1 au rang n du premier registre élémentaire étant reliées respectivement aux sorties de rang 1 au rang n des moyens de commande, les entrées d'horloge des bascules de rang 1 à n-l du deuxième registre élé- mentaire étant reliées respectivement aux sorties de rang 2 au rang n des moyens de commande, tandis que l'entrée d'horloge de la bascule de rang n est reliée à la sortie de rang 1 des moyens de commande et ainsi de suite, les sorties des moyens de commande qui sont reliées aux entrées d'horloge d'un registre élémentaire de l'ensemble ayant des rangs correspondant à une permutation circulaire des rangs des sorties de ces moyens de commande qui sont reliées aux entrées d'horloge du registre précédent de l'ensemble.
L'invention a aussi pour objet un registre à décalage comprenant un ensemble de registres élémentai- res, caractérisé en ce que les bascules étant repérées du rang 1 au rang n dans chaque registre, les entrées de décalage des bascules de même rang de l'ensemble de registres élémentaires pour chaque rang de 2 à n-l sont reliées par un bus commun, avec les sorties de décalage des bascules du rang précédent, les entrées de décalage des bascules de rang 1 étant aussi reliées par un bus commun, les sorties de décalage des bascules de rang n étant aussi reliées par un bus commun, les rangs 1 à n des impulsions fournies par les moyens de commande étant programmables.
Selon une caractéristique de l'invention, Le registre élémentaire à décalage est caractérisé en ce qu'il comprend en outre un bus commun à toutes les bascules, les entrées et les sorties de ces bascules étant reliées par ce bus commun.
Les caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnée en référence aux dessins annexés dans lesquels
- la figure 1 représente schématiquement un registre élémentaire à décalage conforme à L'invention,
- la figure 2 représente schématiquement en a, b, c, d, des diagrammes de signaux d'horloge appliqués aux bascules à verrouillage du registre élémentaire de
L'invention,
- la figure 3 représente schématiquement les transferts d'informations entre les différentes bascules du registre élémentaire de L'invention,
- la figure 4 représente schématiquement un registre å décalage de type parallèle-parallèle, utilisant des registres élementaires conformes à l'invention,
- la figure 5 représente schématiquement un registre à décalage de type série-série utilisant des registres élémentaires conformes à L'invention,
- la figure 6 représente schématiquement un registre à décalage de type série-parallèle-série, uti
Lisant des registres élémentaires conformes à l'invention,
- La figure 7 représente schématiquement un registre à décalage de type série-série, utilisant des registres élémentaires conformes à L'invention,
- la figure 8 représente schématiquement le registre à décalage de La figure 7, dans Lequel on effectue un câblage dit "diagonal" entre les sorties et les entrées des différentes bascules,
- la figure 9 représente schématiquement un autre mode de réalisation d'un registre élémentaire conforme à L'invention, dans Lequel intervient un bus de connexion des entrées et des sorties des différentes bascules du registre,
- La figure 10 représente schématiquement un registre à décalage utilisant des registres élémentaires conformes à L'invention, Les bascules de meme rang de ces différénts registres élémentaires étant reliées par des bus communs.
- la figure 1 représente schématiquement un registre élémentaire à décalage conforme à L'invention,
- la figure 2 représente schématiquement en a, b, c, d, des diagrammes de signaux d'horloge appliqués aux bascules à verrouillage du registre élémentaire de
L'invention,
- la figure 3 représente schématiquement les transferts d'informations entre les différentes bascules du registre élémentaire de L'invention,
- la figure 4 représente schématiquement un registre å décalage de type parallèle-parallèle, utilisant des registres élementaires conformes à l'invention,
- la figure 5 représente schématiquement un registre à décalage de type série-série utilisant des registres élémentaires conformes à L'invention,
- la figure 6 représente schématiquement un registre à décalage de type série-parallèle-série, uti
Lisant des registres élémentaires conformes à l'invention,
- La figure 7 représente schématiquement un registre à décalage de type série-série, utilisant des registres élémentaires conformes à L'invention,
- la figure 8 représente schématiquement le registre à décalage de La figure 7, dans Lequel on effectue un câblage dit "diagonal" entre les sorties et les entrées des différentes bascules,
- la figure 9 représente schématiquement un autre mode de réalisation d'un registre élémentaire conforme à L'invention, dans Lequel intervient un bus de connexion des entrées et des sorties des différentes bascules du registre,
- La figure 10 représente schématiquement un registre à décalage utilisant des registres élémentaires conformes à L'invention, Les bascules de meme rang de ces différénts registres élémentaires étant reliées par des bus communs.
La figure 1 représente schématiquement un registre élémentaire à décalage, conforme à l'invention.
Ce registre élémentaire comprend n bascules à verrouillage reliées en série. Sur cette figure, seules quatre bascules à verrouillage 1, 2, 3, 4 ont été représentées en exemple. Une entrée 5 de la première bascule 1 de la série constitue l'entrée de décalage du registre. Une sortie 6 de la dernière bascule 4 de cette série constitue la sortie de décalage du registre. Les autres bascules sont reliées de sorte qu'une sortie de décalage 7 d'une bascule I par exemple, soit reliée à une entrée 8 de décalage de la bascule suivante 2. Ce registre comprend aussi des moyens de commande 9 de décalage reliés à des entrées d'horloge 10, 11, 12, 13 des bascules, pour leur appliquer des impulsions de commande de décalage.
Les moyens 9 de commande de décalage sont constitués par une horloge à décalage ayant n sorties (4 sorties 16, 17, 18, 19, dans l'exemple considéra, respectivement reliées aux entrées d'horloge 10, 11, 12, 13 des n bascules (4 bascules dans l'exemple considéré > .
Cette horloge est en fait constituée de façon connue, par une horloge de commande 14 appliquant des impulsions à un registre à décalage 15, de manière que ce registre fournisse sur ses sorties 16, 17, 18, 19 pour chaque décalage n impulsions de commande de décalage fixant La période T de décalage de un rang du contenu du registre.
Dans l'exemple représenté sur la figure, comme on le verra plus loin en détail, les moyens de commande 9 produisent pendant chaque période T de décalage, quatre impulsions de commande de décalage de un rang du contenu du registre. Ces impulsions de commande sont appliquées respectivement sur les entrées d'horloge des bascules.
Elles sont repérées du rang 1 au rang n et sont décalées de n. Dans l'exemple considéré, ces impulsions sont re
n
T pérées du rang 1 au rang 4 et sont décalées de 4. Chaque impulsion de commande reçue par une bascule provoque un seul transfert d'un bit stocké par cette bascule, vers une autre bascule de la série considérée.
n
T pérées du rang 1 au rang 4 et sont décalées de 4. Chaque impulsion de commande reçue par une bascule provoque un seul transfert d'un bit stocké par cette bascule, vers une autre bascule de la série considérée.
La figure 2 représente schématiquement des diagrammes a, b, c, d des impulsions I1, 12, Ig, 14 produites respectivement sur les sorties 16, 17, 18, 19 des moyens de commande 9. Dans L'exemple considéré, Si T est la période des impulsions produites sur une sortie des moyens de commande, le décalage temporel entre les impulsions produites sur deux sorties successives est égal à T Il est évident que ce décalage est égal à T
w. w lorsque le registre élémentaire comprend n bascules à verrouillage.
w. w lorsque le registre élémentaire comprend n bascules à verrouillage.
La figure 3 permet de mieux comprendre le deroulement d'une opération de décalage de 1 rang du contenu du registre de la figure 1. On a seulement représenté sur cette figure les bascules à verrouillage 1, 2, 3, 4, les entrées et sorties des décalages 5, 6, ainsi que les entrées d'horloge 10, 11, 12, 13 des bascules.On suppose en A que les bascules successives contiennent respectivement les bits 1, O, 1, O. On applique alors, comme représenté en B, l'impulsion 14 sur l'entrée d'horloge 13 de la bascule 4. Le bit û qui était contenu dans cette bascule est fourni sur la sortie 6 du registre à décalage, et la bascule 4 est alors prête à recevoir un bit transféré de la bascule précédente 3. Après T un intervalle de temps égal à 4, une impulsion 13 est appliquée sur l'entrée d'horloge 12 de la bascule 3, comme représenté en C. A cet instant, le bit 1 qui est contenu dans la bascule 3 est transféré vers la bascule 4. La bascule 3 peut être qualifiée de bascule maître tandis que la bascule 4 peut être qualifiée de bascule esclave. A la fin du transfert, la bascule 3 se trouve libérée pour recevoir un bit provenant de la bascule précédente. La bascule 3 devient alors une bascule es
T clave. A l'instant 4 suivant, la bascule 2 reçoit une
4 impulsion I2 sur son entrée d'horloge 11, comme représenté en D. La bascule 2 devient bascule martre, tandis que la bascule 3 devient bascule esclave et enregistre le bit 0 qui était contenu dans La bascule 2. A l'ins tant T suivant, une impulsion I1 est appliquée sur l'en
w Iî trée d'horloge 10 de la bascule 1 qui transforme cette bascule en bascule maître, tandis que la bascule 2 devient une bascule esclave.Le bit de valeur 1 contenu dans la bascule 1 est transféré vers la bascule 2. La bascule 1 peut ensuite recevoir un nouveau bit, de valeur 0 par exemple, appliqué sur L'entrée de décalage 5 du registre.
T clave. A l'instant 4 suivant, la bascule 2 reçoit une
4 impulsion I2 sur son entrée d'horloge 11, comme représenté en D. La bascule 2 devient bascule martre, tandis que la bascule 3 devient bascule esclave et enregistre le bit 0 qui était contenu dans La bascule 2. A l'ins tant T suivant, une impulsion I1 est appliquée sur l'en
w Iî trée d'horloge 10 de la bascule 1 qui transforme cette bascule en bascule maître, tandis que la bascule 2 devient une bascule esclave.Le bit de valeur 1 contenu dans la bascule 1 est transféré vers la bascule 2. La bascule 1 peut ensuite recevoir un nouveau bit, de valeur 0 par exemple, appliqué sur L'entrée de décalage 5 du registre.
On voit qu'à chaque impulsion parvenant sur une entrée d'horloge d'une bascule, seules sont impli quées deux bascules : la bascule qui reçoit l'impulsion et qui est une bascule maître, et la bascule esclave qui va recevoir un bit d'information qui était contenu dans la bascule maître. Seules deux bascules sont donc impli quées dans un transfert, l'une comme source, l'autre comme destinataire. Dans ce registre à quatre bascules, seuls trois bits sont stockés à chaque instant. Si le registre comprend n bascules à verrouillage, le rapport du nombre de bascules au nombre de bits stockés est égal à -n=T=1±n T. Ce rapport tend vers 1 lorsque n présente une valeur très grande.Lorsqu'un transfert est terminé, la bascule qui est source du transfert et qui a transmis son contenu, est prête à recevoir un nouveau bit d'information et devient destinataire (esclave), lors du transfert suivant. Il faut en fait n transferts pour effectuer un décalage de 1 bit sur tout le registre.
Dans l'exemple considéré, il est nécessaire d'effectuer, comme indiqué plus haut, quatre transferts pour effectuer un décalage de un bit sur tout le registre.
Les bascules sont successivement esclaves de la bascule de rang n à la bascule de rang 1, alors que les bits d'information circulent en sens inverse dans le registre.
La figure 4 représente schématiquement un registre à décalage de type parallèle-parallèle, à m entrées et m sorties parallèles. Dans L'exemple représenté sur cette figure, le registre à décalage comporte trois entrées parallèles 20, 21, 22 et trois sorties paraLLe- les 23, 24, 25. Ce registre comprend entre chaque entrée et chaque sortie correspondante, telles que 20, 23 par exemple, un registre élémentaire à décalage à n bascules à verrouillage, conforme au registre élémentaire de la figure 1.Dans l'exemple de réalisation représenté sur cette figure, entre L'entrée 20 et La sortie 23, le registre élémentaire comprend quatre bascules 26, 27, 28, 29 présentant des entrées d'horloge 30, 31, 32, 33, reliées respectivement à des sorties des moyens 9 de commande de décalage identiques aux moyens de commande 9 de la figure 1. Le registre parallèle-parallèle représenté sur cette figure comprend un autre registre élémentaire identique entre l'entrée 21 et la sortie 24, ainsi qu'un autre registre élémentaire identique entre L'entrée 22 et la sortie 25. Les bascules de ces registres sont reliées de la même façon que celles du premier registre qui a été décrit, aux sorties des moyens de commande 9 de décalage.Le nombre m de registres élémentaires est limité à 3 dans L'exemple choisi, pour faciliter la représentation de ce registre parallèle-parallèle. Ainsi, lorsque trois bits d'information arrivent simultanément sur les trois entrées parallèles 20, 21, 22, il faut quatre impulsions successives I1, I2, I3, 14 appliquées respectivement sur les entrées 30, 31, 32, 33 du premier registre et sur les entrées d'horloge correspondante des deux autres registres, pour effectuer un décalage à l'intérieur du registre, trois bits étant alors disponibles sur les sorties parallèles 23, 24, 25. Les impulsions I1, I2, I3, 14 sont comparables à celles qui sont fournies par les moyens de commande 9 de la figure 1.
La figure 5 représente un autre registre' à décalage de type série-série, comprenant m registres élémentaires à n bascules à verrouillage, identiques au registre élémentaire de la figure 1. Dans L'exemple de réalisation représenté sur cette figure, le registre à décalage comprend m=3 registres élémentaires à n=4 bascules à verrouillage. Les bascules à verrouillage du premier registre élémentaire de ce registre série-série, sont représentées en 40, 41, 42, 43. L'entrée de décalage du registre série-série est constituée par l'entrée de décalage 44 du premier registre élémentaire. Le deuxième registre élémentaire comprend notamment Les bascules à verrouillage 45, 46, 47, 48 tandis que le troisième registre élémentaire comprend les bascules à verrouillage 49, 50, 51, 52.La dernière bascule 52 du dernier registre élémentaire présente une sortie de decalage 53 qui constitue aussi La sortie de décalage du registre série-série. Les m=3 registres élémentaires de l'exemple de réalisation représenté sur cette figure sont reliés en série. La sortie de décalage 54 du premier registre élémentaire est reliée à l'entrée de décalage 55 du deuxième registre élémentaire. La sortie de décalage 56 de ce deuxième registre élémentaire est reliée à l'entrée de décalage 57 du troisième registre élémentaire. Les entrées d'horloge telles que 58, 59, 60, 61 des bascules de chaque registre élémentaire sont reliées aux sorties des moyens de commande de décalage 9, comparables aux moyens de commande 9 du registre élé- mentaire de la figure 1.Ces sorties fournissent les impulsions de commande 11, 12, I3, 14. Les décalages s'opèrent à l'interieur de chaque registre élémentaire selon le principe décrit plus haut, de bascule maître et de bascule esclave. Il faudra dans ce registre sériesérie, et pour L'exemple de réalisation décrit comprenant 4 bascules par registre élémentaire, 4 périodes T pour effectuer un décalage dans la totalité du registre, une période T correspond au temps nécessaire pour effectuer un décalage dans l'un des registres élémentaires.
La figure 6 représente schématiquement un registre à décalage de type série-parallèle-série comprenant un registre tampon d'entrée 70, à décalage, de type série-parallèle, connu dans l'état de La technique et qui ne sera pas décrit ici en détail. Ce registre présente une entrée de décalage 71 et m sorties parallèles.
Dans l'exemple représenté sur cette figure, le registre tampon 70 comporte trois sorties parallèles 73, 74, 75.
On a aussi représenté sur cette figure une entrée d'horloge 72 permettant de commander les décalages à L'inté- rieur du registre série-parallèle 70. Le registre de type série-parallèle-série comporte aussi un ensemble de m registres élémentaires semblables chacun au registre élémentaire de la figure 1. Dans l'exemple de réalisation représenté sur cette figure, on distingue trois registres élémentaires. Le premier de ces registres comporte des bascules à verrouillage 76, 77, 78, 79. Le deuxième registre comporte les bascules 80, 81, 82, 83 et le troisième registre comporte les bascules 84, 85, 86, 87.
Les entrées de décalage 88, 89, 90 des regis tres élémentaires sont reliées aux sorties correspondantes 73, 74, 75 du registre tampon d'entrée 70. Les trois registres élémentaires mentionnés plus haut constituent en fait un registre à décalage de type paralléle-parallèle. Le registre série-parallèle-série comporte aussi un registre tampon de sortie 91, de type parallèle-sé- rie, présentant m entrées parallèles et une sortie série 92. Dans l'exemple de réalisation, trois entrées paral lèles sont représentées en 93, 94, 95. Les sorties de décalage 96, 97, 98 des registres élémentaires sont respectivement reliées aux entrées parallèles 93, 94, 95 du registre tampon de sortie 91.On a aussi représenté sur cette figure une entrée d'horloge 99 permettant, dans l'exemple considéré, de commander des décalages dans le registre 91, pour que celui-ci fournisse sur sa sortie 92 des bits d'information se succédant en série. Les bascules de chaque registre élémentaire présentent des entrées d'horloge telles que 100, 101, 102, 103 reliées à des sorties correspondante de moyens de commande de décalage 9, comparables aux moyens de commande 9 de la figure 1. Ces entrées d'horloge reçoivent respectivement des impulsions telles que I1, I2, I3, 14 décrites plus haut.Ainsi, lorsque m bits d'information ont été stockés dans le registre tampon d'entrée 70 (3 bits dans l'exemple considéré), ces bits sont fournis en parallèle sur les sorties du registre tampon pour subir des décalages dans les registres élémentaires. Dans l'exemple considéré, le registre de type parallèle-parallèle, constitué par les trois registres élémentaires, nécessite une période T définie plus haut, pour que les trois bits d'information fournis en parallèle sur les entrées, subissent un décalage et parviennent sur les sorties parallèles 96, 97, 98. Il est bien évident que le registre tampon d'entrée nécessite au moins trois impulsions d'horloge pour fournir trois bits d'information sur ses sorties parallèles, et que le registre tampon de sortie nécessite au moins une impulsion d'horloge pour fournir un bit d'information sur sa sortie 92.
La figure 7 représente un registre à décalage série-série comprenant un ensemble de n registres elles mentaires, chaque registre élémentaire étant semblable au registre élémentaire de la figure 1. Dans l'exemple de réalisation représenté sur cette figure, le registre série-série comporte quatre registres élémentaires à quatre bascules à verrouillage. Le premier registre élémentaire comporte les bascules 110, 111, 112, 113. Le deuxième registre élémentaire comporte les bascules 114, 115, 116, 117. Le troisième registre élémentaire comporte les bascules 118, 119, 120, 121, tandis que le quatrième registre élémentaire comporte les bascules 122, 123, 124, 125. Le nombre de registres élémentaires a été limité à quatre sur cette figure pour en faciliter la représentation.Ces registres sont reliés en parallèle de sorte que les entrées de décalage 126, 127, 128, 129 des registres élémentaires correspondants, constituent
L'entrée 130 de décalage du registre série-série. Cette entrée reçoit en série des bits d'information devant subir des décalages à l'intérieur du registre. De la même manière, les sorties de décalage 131, 132, 133, 134 sont reliées entre elles pour constituer une sortie 135 de décalage du registre série-série. Cette sortie fournit en série les bits d'information qui ont été décalés à l'intérieur du registre. Ce registre comprend aussi des moyens de commande 9 de décalage dans les registres éLémentaires. Ces moyens de commande sont constitués de la même manière que les moyens de commande 9 de la figure 1.Dans l'exemple de réalisation représenté sur cette figure, ils fournissent sur leurs sorties repérées du rang 1 au rang n des impulsions qui sont appliquées, comme on le verra plus loin en détail, aux bascules à verrouillage de chaque registre élémentaire, ces bascules étant repérées elles aussi du rang 1 au rang n. Les impulsions fournies sur les sorties des moyens de commande 9 sont elle aussi repérées du rang 1 au rang n.
L'entrée 130 de décalage du registre série-série. Cette entrée reçoit en série des bits d'information devant subir des décalages à l'intérieur du registre. De la même manière, les sorties de décalage 131, 132, 133, 134 sont reliées entre elles pour constituer une sortie 135 de décalage du registre série-série. Cette sortie fournit en série les bits d'information qui ont été décalés à l'intérieur du registre. Ce registre comprend aussi des moyens de commande 9 de décalage dans les registres éLémentaires. Ces moyens de commande sont constitués de la même manière que les moyens de commande 9 de la figure 1.Dans l'exemple de réalisation représenté sur cette figure, ils fournissent sur leurs sorties repérées du rang 1 au rang n des impulsions qui sont appliquées, comme on le verra plus loin en détail, aux bascules à verrouillage de chaque registre élémentaire, ces bascules étant repérées elles aussi du rang 1 au rang n. Les impulsions fournies sur les sorties des moyens de commande 9 sont elle aussi repérées du rang 1 au rang n.
Dans l'exemple représenté sur cette figure, les sorties 136, 137, 138, 139 des moyens de commande 9 sont repérées respectivement du rang 1 au rang 4 et fournissent respectivement des impulsions I1, 121 I3, Iq, repérées du rang 1 au rang 4. Les premières bascules 110, 114, 118, 122 des registres élémentaires occupent le rang 1, tandis que les dernières bascules 1-13, 117, 121, 125 occupent le rang 4. Les entrées d'horloge des bascules de rang 1 au rang n du premier registre élémentaire sont reliées respectivement aux sorties de rang 1 au rang n des moyens de çommande 9.Dans L'exemple représenté sur cette figure les entrées d'horloge 136, #137, 138, 139 qui occupent les rangs 1 à 4 sont respectivement reliées aux sorties 136 à 139 des moyens de commande 9 (sorties occupant les rangs 1 à 4), pour recevoir respectivement
Les impulsions 11,.. .114 de rang 1 à 4.
Les impulsions 11,.. .114 de rang 1 à 4.
Les entrées d'horloge des bascules de rang 1 à n-1 du deuxième registre élémentaire sont reliées respectivement aux sorties de rang 2 à n des moyens de commande, tandis que l'entrée d'horloge de la bascule de rang n est reliée à la sortie de rang 1 des moyens de commande. C'est ainsi que dans l'exemple de réalisation représenté sur cette figure, les entrées d'horloge 140, 141, 142 des bascules de rang 1 à 3 de ce registre elles mentaire sont reliées respectivement aux sorties 137, 138, 139 des moyens de commande 9, ces sorties occupant les rangs 2 à 4.Les bascules 114, 115, 116 reçoivent donc sur leurs entrées d'horloge les impulsions I2, 131 14. L'entrée d'horloge 143 de la bascule 117 de rang 4 est reliée à la sortie 136 de rang 1 des moyens de commande 9, pour recevoir l'impulsion 11. D'une façon générale, les rangs des sorties des moyens de commande qui sont reliées aux entrées d'horloge d'un registre élémen- taire, correspondent à une permutation circulaire des rangs des sorties de ces moyens de commande, qui sont reliées aux entrées d'horloge du registre précédent de l'ensemble. On déduit donc de la même manière, pour le registre élémentaire de rang 3, que les entrées d'horlo ge 144, 145 des bascules 118, 119 de rang 1 et 2 sont reliées aux sorties 138, 139 de rang 3, 4, des moyens de commande 9.Les entrées d'horloge 146, 147 des bascules 120, 121 de rang 3 et 4 sont respectivement reliées aux sorties 136, 137 de rang 1, 2, des moyens de commande 9.
Les première et deuxième bascules 118 et 119 reçoivent donc les 13, 14 tandis que les troisième et quatrième bascules 120, 121 reçoivent les impulsions 11, 12.
Enfin, l'entrée d'horloge 148 de la première bascule 122 du quatrième registre élémentaire est reliée à la quatrième sortie des moyens de commande 9, pour recevoir l'impulsion Iq. Les entrées d'horloge 149, 150, 151 des bascules 123, 124, 125 de rang 2 à 4 sont re-spectivement à relier aux sorties 136, 137, 138 de rang 1 à 3 des moyens de commande 9, pour recevoir respectivement les impulsions I1, I2, I3.
Dans ce registre de type série-série, le premier bit d'information parvenant à L'entrée 130 est decalé progressivement à l'intérieur du premier registre élémentaire, grâce aux impulsions 11, 121 131 14 Le deuxième bit d'information est pris en compte par le deuxième registre élémentaire lorsque l'entrée d'horloge 140 de ce deuxième registre reçoit L'impulsion 12. Ce deuxième bit d'information est décalé progressivement vers la sortie 135, grâce aux impulsions 13, 14, I1 reçues ensuite respectivement par les entrées d'horloge 141, 142, 143 des deuxième, troisième et quatrième bascules du deuxième registre élémentaire.
Un troisième bit d'information est décalé de la même manière à l'intérieur du troisième registre élé- mentaire lorsque L'entrée d'horloge 144 de la première bascule de ce registre reçoit L'impulsion 13 et les autres bascules recevant ensuite les impulsions 14, 2
Enfin, le quatrième bit d'information parvenant à l'entrée 130 est pris en compte par la première bascule 122 du quatrième registre élémentaire, lorsque ce registre reçoit la quatrième impulsion 14 fournie par les moyens de commande 9. Ce bit d'information est ensuite décalé à l'intérieur de ce quatrième registre élémentaire lorsque les deuxième, troisième et quatrième bascules de ce registre reçoivent respectivement les impulsions I1, 12, 13.
Enfin, le quatrième bit d'information parvenant à l'entrée 130 est pris en compte par la première bascule 122 du quatrième registre élémentaire, lorsque ce registre reçoit la quatrième impulsion 14 fournie par les moyens de commande 9. Ce bit d'information est ensuite décalé à l'intérieur de ce quatrième registre élémentaire lorsque les deuxième, troisième et quatrième bascules de ce registre reçoivent respectivement les impulsions I1, 12, 13.
La figure 8 représente un registre série série équivalent au registre série-série de la figure 7. Les mêmes éléments portent les mêmes références sur les figures 7 et 8. Dans la figure 8, les bascules de chaque registre élémentaire ont une implantation géométrique différente, de manière à favoriser un câblage diagonal réduisant les longueurs des connexions entre les différentes bascules. Le fonctionnement du registre série série représenté sur cette figure est le même que celui du registre série-série de la figure 7. L'entrée du registre série-série est représentée en 130, tandis que sa sortie est représentée en 135. Le premier registre élémentaire comporte notamment les bascules 136, 137, 138, 139. Le deuxième registre èlémentaire comporte les bascules 114, 115, 116, 117. Le troisième registre élémentaire comporte les bascules 118, 119, 120, 121.Enfin, le quatrième registre élémentaire comporte les bascules 122, 123, 124, 125.
La figure 9 représente schématiquement un autre mode de réalisation d'un registre élémentaire à décalage conforme à l'invention. Selon ce mode de réalisation, le registre élémentaire comprend en outre un bus
B, commun aux n bascules du registre élémentaire. Dans l'exemple représenté sur cette figure, le bus B est commun aux quatre bascules 1,. 2, 3, 4 du registre. Les entrées et les sorties de chaque bascule, telles que 5, 7 pour la première bascule 1, sont reliées par l'inter médiaire du bus B. Les entrées d'horloge 10, 11, 12, 13 des bascules 1, 2, 3, 4 sont respectivement reliées aux sorties 16, 17, 18, 19 des moyens de commande de décalage 9. Ces moyens de commande fournissent sur leurs sorties des impulsions de commande destinées à assurer les transferts des bits d'information, à l'intérieur du registre.Dans ce mode de réalisation ces impulsions sont repérées du rang 1 au rang n. Dans l'exemple représenté, ce sont les impulsions 11, I2, I3, 14 Les moyens 9 de commande, dans ce mode de réalisation, permettent de programmer Les rangs des impulsions, pour appliquer par exemple sur les entrées d'horloge des bascules, tout d'abord l'impulsion I1 sur l'entrée d'horloge 10, puis
L'impulsion 13 sur l'entrée d'horloge 12 de la bascule 3. De cette manière, c'est tout d'abord la première bascule 1 qui est la bascule maître lorsqu'elle reçoit
L'impulsion I1, l'information contenue dans cette bascule étant transférée sur le bus B pour être ensuite prise en compte par la bascule 3, lorsque cette bascule devient maître quand elle reçoit L'impulsion 13.
B, commun aux n bascules du registre élémentaire. Dans l'exemple représenté sur cette figure, le bus B est commun aux quatre bascules 1,. 2, 3, 4 du registre. Les entrées et les sorties de chaque bascule, telles que 5, 7 pour la première bascule 1, sont reliées par l'inter médiaire du bus B. Les entrées d'horloge 10, 11, 12, 13 des bascules 1, 2, 3, 4 sont respectivement reliées aux sorties 16, 17, 18, 19 des moyens de commande de décalage 9. Ces moyens de commande fournissent sur leurs sorties des impulsions de commande destinées à assurer les transferts des bits d'information, à l'intérieur du registre.Dans ce mode de réalisation ces impulsions sont repérées du rang 1 au rang n. Dans l'exemple représenté, ce sont les impulsions 11, I2, I3, 14 Les moyens 9 de commande, dans ce mode de réalisation, permettent de programmer Les rangs des impulsions, pour appliquer par exemple sur les entrées d'horloge des bascules, tout d'abord l'impulsion I1 sur l'entrée d'horloge 10, puis
L'impulsion 13 sur l'entrée d'horloge 12 de la bascule 3. De cette manière, c'est tout d'abord la première bascule 1 qui est la bascule maître lorsqu'elle reçoit
L'impulsion I1, l'information contenue dans cette bascule étant transférée sur le bus B pour être ensuite prise en compte par la bascule 3, lorsque cette bascule devient maître quand elle reçoit L'impulsion 13.
Ce mode de réalisation permet notamment de programmer à volonté la longueur du registre élémentaire à décalage.
La figure 10 représente schématiquement un autre registre à décalage qui comprend un ensemble de registres élémentaires 160, 161, 162, conformes chacun au registre élémentaire de la figure 1. Dans chaque registre, les bascules sont repérées du rang 1 au rang n.
C'est ainsi que les bascules 163 à 166 du premier registre élémentaire 1601 dans l'exemple représenté sur cette figure, sont repérées respectivement du rang 1 au rang 4. Les entrées de décalage des bascules de même rang dans L'ensemble des registres élémentaires, pour chaque rang de 2 à n-1, sont reliées par un bus commun. Ce bus est aussi commun avec les sorties de décalage des bascules du rang précédent. Dans l'exemple représenté sur cette figure, les entrées 175, 176, 177 de décalage des bascules 164, 168, 172 de rang 2 sont reliées par un bus commun B2, avec Les sorties 178, 179, 180 de décalage des bascules 163, 167, 171 du rang 1 précédent.Les entrées de décalage des bascules 163, 167, 171 de rang 1 sont aussi reliées par un bus commun 81 Enfin, les sorties 181, 182, 183 de décalage des bascules de rang n (rang 4 dans L'exemple considéré) sont aussi reliées par un bus commun B5. On a aussi représenté sur cette figure
Le bus B3 qui relie les sorties des bascules de rang 2 avec les entrées des bascules de rang 3 et le bus B4 qui relie les sorties des bascules de rang 3 avec les entrées des bascules de rang 4.
Le bus B3 qui relie les sorties des bascules de rang 2 avec les entrées des bascules de rang 3 et le bus B4 qui relie les sorties des bascules de rang 3 avec les entrées des bascules de rang 4.
Les moyens de commande 9 fournissent des impulsions de commande repérées du rang 1 au rang n. Dans
L'exemple considéré, ces impulsions I1, I2, I3, 14 sont repérées du rang 1 au rang 4. Les sorties des moyens de commande 9 sont reliées aux entrées d'horloge des bascules des différents registres élémentaires. Les rangs des impulsions sont programmables de sorte qu'il est possible par exemple d'appliquer l'impulsion I1 de rang 1 aux premières bascules de chaque registre élémentaire, et d'appliquer ensuite, non pas l'impulsion 12 aux secondes bascules des registres élémentaires, mais par exemple, l'impulsion 13 aux troisièmes bascules de chaque registre élémentaire. Cet agencement permet de réaliser un registre à décalage programmable, d'assurer des transferts d'information entre les différentes bascules, par l'intermédiaire des bus, et ainsi de réaliser une mémoire.
L'exemple considéré, ces impulsions I1, I2, I3, 14 sont repérées du rang 1 au rang 4. Les sorties des moyens de commande 9 sont reliées aux entrées d'horloge des bascules des différents registres élémentaires. Les rangs des impulsions sont programmables de sorte qu'il est possible par exemple d'appliquer l'impulsion I1 de rang 1 aux premières bascules de chaque registre élémentaire, et d'appliquer ensuite, non pas l'impulsion 12 aux secondes bascules des registres élémentaires, mais par exemple, l'impulsion 13 aux troisièmes bascules de chaque registre élémentaire. Cet agencement permet de réaliser un registre à décalage programmable, d'assurer des transferts d'information entre les différentes bascules, par l'intermédiaire des bus, et ainsi de réaliser une mémoire.
Claims (7)
1. Registre élémentaire à décalage comprenant n bascules à verrouillage (1, 2, 3, 4) reliées en série, une entrée (5) de la première bascule (1) de la série constituant l'entrée de décalage du registre, et une sortie (6) de la dernière bascule (4) de la série constituant une sortie de décalage du registre, les autres bascules étant reliées de sorte qu'une sortie de decalage d'une bascule soit reliée à une entrée de décalage de la bascule suivante, ce registre comprenant aussi des moyens (9) de commande de décalage reliés à des entrées d'horloge (10, 11, 12, 13) des bascules pour leur appliquer des impulsions (I1, 12, 13, 14) de commande de décalage, caractérisé en ce que les moyens (9) de commande de décalage comprennent une horloge à décalage ayant n sorties respectivement reliées aux entrées d'horloge des n bascules, l'horloge fournissant pour chaque décalage n impulsions fixant la période T de décalage de un rang du contenu du registre, ces impulsions étant appliquées respectivement sur les entrées d'horloge des bascules pendant chaque période, les n impulsions étant repérées T du rang 1 au rang n et décalées de ,, chaque impulsion d'horloge reçue par une bascule provoquant un seul transfert d'un bit stocké par cette bascule vers une autre bascule de la série.
2. Registre à décalage de type parallèle-pa- allèle à m entrées (20, 21, 22) et m sorties (23, 24, 25) paralleles, comprenant entre chaque entrée et chaque sortie correspondante un registre élémentaire à décalage à n bascules à verrouillage (26, 27, 28, 29) conforme à la revendication 1, les moyens (9) de commande de décalage étant communs à l'ensemble des m registres élémentaires.
3. Registre à décalage de type série-série comprenant m registres élémentaires à n bascules à verrouillage conformes à la revendication 1, ces m regis tres élémentaires étant reliés en série, l'entrée de décalage (44) du premier registre élémentaire de la série constituant l'entrée de décalage du registre série-série, et la sortie de décalage (53) du dernier registre élémentaire de la série constituant la sortie de décalage du registre série-série, chaque registre élémentaire de la série étant relié par sa sortie de décalage (54) à L'entrée de décalage du registre élémentaire suivant (55) de la série, les moyens (9) de commande de décalage des registres élémentaires étant communs à L'ensemble des m registres élémentaires.
4. Registre à décalage de type série-p#rallè- le-série comprenant un registre tampon d'entrée (70) à décalage, de type série-pa.rallèle, à une entrée de décalage (71) et à m sorties parallèles, (73, 74, 75) et un ensemble de m registres élémentaires conformes à la revendication 1, l'entrée de décalage (88) de chacun de ces registres élémentaires étant reliée à la sortie correspondante (73) du registre tampon d'entrée (70), le registre série-parallèle-série comprenant en outre un registre tampon de sortie (91) à décalage de type paral lèle-série, à m entrées parallèles (93, 94, 95) et une sortie série de décalage (92), les entrées parallèles étant respectivement reliées aux sorties de décalage des registres élémentaires, les moyens (9) de commande de décalage des registres élémentaires étant communs à l'ensemble des m registres élémentaires, les registres tampons (70, 91) d'entrée et de sortie comprenant des entrées de commande des décalages dans ces registres tampons.
5. Registre à décalage de type série-série comprenant n registres élémentaires à n bascules à verrouillage, conformes à la revendication 1, ces registres étant reliés en parallèle, de sorte que les entrées de décalage (126, 127, 128, 129) des registres élèmentaires soient reliées entre elles pour constituer l'entrée (130) du registre série-série et que les sorties de decalage (131, 132, 133, 134) des registres élémentaires soient reliées entre elles pour constituer la sortie (135) du registre série-série, les moyens de commande (9) étant communs à l'ensemble des registres élémentai- res, Les n bascules de chaque registre élémentaire étant repérées du rang 1 au rang n et Les n registres élémen- taires étant aussi repérés du rang 1 au rang n dans
L'ensemble des n registres éLémentaires, les n sorties des moyens de commande (9) qui fournissent n impulsions de décalage de un rang du contenu de chaque registre élémentaire étant repérées du rang 1 au rang n, Les entrées d'horloge (136 à 139) des bascules de rang 1 au rang n du premier registre élémentaire étant reliées respectivement aux sorties de rang 1 au rang n des moyens de commande (9), les entrées d'horloge (140 à 142) des bascules de rang 1 à n-l du deuxième registre élémentaire étant reliées respectivement aux sorties de rang 2 au rang n des moyens de commande (9), tandis que l'entrée d'horloge (143) de la bascule de rang n est reliée à la sortie de rang 1 des moyens de commande (9) et ainsi de suite, les sorties des moyens de commande qui sont reliées aux entrées d'horloge d'un registre élémentaire de C'ensemble ayant des rangs correspondant à une permutation circulaire des rangs des sorties de ces moyens de commande qui sont reliées aux entrées d'horloge du registre précédent de L'ensemble.
6. Registre à décalage comprenant un ensemble de registres élémentaires (160, 161, 162) conformes à la revendication 1, caractérisé en ce que les bascules (163 à 166...) étant repérées du rang 1 au rang n dans chaque registre, les entrées de décalage des bascules de même rang de l'ensemble de registres élémentaires pour chaque rang de 2 à n-1 sont reliées par un bus commun (B2 ou avec avec le#s sorties de décalage des bascules du rang précédent, les entrées de décalage des bascules de rang 1 étant aussi reliées par un bus commun (B1), Les sorties de décalage des bascules de rang n étant aussi reliées par un bus commun (B5), les rangs 1 à n des impulsions fournies par les moyens de commande (9) étant programmables.
7. Registre élémentaire à décalage selon la revendication 1, caractérisé en ce qu'il comprend en outre un bus (B) commun aux n bascules (1, 2, 3, 4), les entrées et les sorties de ces bascules étant reliées par ce bus commun, les rangs 1 à n des impulsions fournies par les moyens #de commande (9) étant probrammables.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8517671A FR2591017A1 (fr) | 1985-11-29 | 1985-11-29 | Registre elementaire a decalage et registres a decalage comprenant plusieurs registres elementaires |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8517671A FR2591017A1 (fr) | 1985-11-29 | 1985-11-29 | Registre elementaire a decalage et registres a decalage comprenant plusieurs registres elementaires |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2591017A1 true FR2591017A1 (fr) | 1987-06-05 |
Family
ID=9325271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8517671A Withdrawn FR2591017A1 (fr) | 1985-11-29 | 1985-11-29 | Registre elementaire a decalage et registres a decalage comprenant plusieurs registres elementaires |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2591017A1 (fr) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7210494A (fr) * | 1972-07-29 | 1974-01-31 | ||
| US3889245A (en) * | 1973-07-02 | 1975-06-10 | Texas Instruments Inc | Metal-insulator-semiconductor compatible charge transfer device memory system |
| US4090256A (en) * | 1975-05-27 | 1978-05-16 | Motorola, Inc. | First-in-first-out register implemented with single rank storage elements |
| JPS5394140A (en) * | 1977-01-28 | 1978-08-17 | Hitachi Ltd | Memory integrated circuit |
| EP0099931A1 (fr) * | 1982-01-29 | 1984-02-08 | Sony Corporation | Registre a decalage |
-
1985
- 1985-11-29 FR FR8517671A patent/FR2591017A1/fr not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7210494A (fr) * | 1972-07-29 | 1974-01-31 | ||
| US3889245A (en) * | 1973-07-02 | 1975-06-10 | Texas Instruments Inc | Metal-insulator-semiconductor compatible charge transfer device memory system |
| US4090256A (en) * | 1975-05-27 | 1978-05-16 | Motorola, Inc. | First-in-first-out register implemented with single rank storage elements |
| JPS5394140A (en) * | 1977-01-28 | 1978-08-17 | Hitachi Ltd | Memory integrated circuit |
| EP0099931A1 (fr) * | 1982-01-29 | 1984-02-08 | Sony Corporation | Registre a decalage |
Non-Patent Citations (2)
| Title |
|---|
| IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, 15 février 1973, pages 136-137,210, New York, US; D.R.COLLINS er al.: "CCD memory options" * |
| PATENTS ABSTRACTS OF JAPAN, vol. 2, no. 127, 25 octobre 1978, page 7626 E 78; & JP - A - 53 94 140 (HITACHI SEISAKUSHO K.K.) 17-08-1978 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2827684A1 (fr) | Controleur de memoire presentant une capacite d'ecriture 1x/mx | |
| EP0151653A1 (fr) | Dispositif de sérialisation/désérialisation de configuration de bits de longueur variable | |
| FR2522232A1 (fr) | Dispositif de traitement de signaux numeriques | |
| EP0211702B1 (fr) | Rétine intégrée à réseau de processeurs | |
| FR2473814A1 (fr) | Circuit mos dynamique ne dependant pas d'un rapport de resistances destine a constituer des circuits logiques divers | |
| EP0863512B1 (fr) | Mémoire à double accès | |
| EP0298002A1 (fr) | Mémoire de transposition pour circuit de traitement de données | |
| FR2569290A1 (fr) | Processeur pour le traitement de signal et structure de multitraitement hierarchisee comportant au moins un tel processeur | |
| EP0039635A1 (fr) | Procédé d'arbitration centralisée, et arbitreur centralisé | |
| EP0194195A1 (fr) | Bascule bistable statique en technologie CMOS | |
| FR2544523A1 (fr) | Reseau logique programmable de facon conditionnelle | |
| EP0033672A2 (fr) | Dispositif d'aiguillage de données numériques | |
| EP0442829A1 (fr) | Doubleur de fréquence d'horloge | |
| EP0092464A1 (fr) | Compteur avec sauvegarde non-volatile de son contenu | |
| FR2591017A1 (fr) | Registre elementaire a decalage et registres a decalage comprenant plusieurs registres elementaires | |
| EP0809255B1 (fr) | Cellule pour registre à décalage | |
| FR2536922A1 (fr) | Comparateur logique a plusieurs fonctions | |
| FR2768872A1 (fr) | Porte logique ou-exclusif a quatre entrees complementaires deux a deux et a deux sorties complementaires, et multiplieur de frequence l'incorporant | |
| FR3064136A1 (fr) | Ligne a retard configurable | |
| EP0889481B1 (fr) | Perfectionnement aux mémoires à accès séquentiels. | |
| FR2623320A1 (fr) | Memoire de type dynamique | |
| EP0169089B1 (fr) | Dispositif élémentaire de traitement de données | |
| FR2656964A1 (fr) | Doubleur/diviseur d'un flux de bits serie. | |
| EP0648018B1 (fr) | Circuit d'indication de relation de phase entre plusieurs signaux de même fréquence et son application à un circuit d'ajustage des déphasages entre ces signaux | |
| EP0640910B1 (fr) | Procédé de commande d'un circuit du type premier entré - premier sorti et dispositif pour sa mise en oeuvre |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |