NL8701030A - Ladingsgekoppelde inrichting. - Google Patents

Description

r ft- i I ΐ ή ΡΗΝ 12.109 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.

"Ladingsgekoppelde inrichting".

De uitvinding heeft betrekking op een ladingsgekoppelde inrichting van het n-phaser 1 elektrode/bit type, met variabele geheugencapaciteit, omvattende een halfgeleiderlichaam met een ladingstransportkanaal gedefinieerd aan of nabij een oppervlak van het 5 halfgeleiderlichaam en met een stelsel van klokelektroden op het oppervlak, die verbonden kunnen worden met zodanige klokspanningsmiddelen dat, in een rij van n-opeenvolgende elektroden, een instelbaar aantal naast elkaar gelegen opslagplaatsen, waarin informatie is opgeslagen, en die worden afgewisseld door lege plaatsen 10 waarin geen informatie is opgeslagen, kan worden geïnduceerd.

Een dergelijke inrichting is onder meer bekend uit de ter visie gelegde Europese Octrooiaanvrage 0.099.931.

De uitvinding is in het bijzonder, zij het niet-uitsluitend van belang voor geheugeninrichtingen met een SPS (serie-15 parallel-serie) configuratie. Dergelijke geheugens kunnen met voordeel worden toegepast bij voorbeeld voor het opslaan van T.V. beelden, waarbij de informatie in serie wordt ingevoerd en, na een bepaalde opslagtijd, ook weer in serie moet worden uitgelezen, zoals onder meer is beschreven in het artikel "A digital field memory television 20 receiver" van M.J.M. Pelgrom et. al in IEEE Transactions on Consumer Electronics, Vol. CE-29, No. 3, August 1983, pg. 242/248. Voor deze, en ook andere, toepassingen is het CCD-geheugen aantrekkelijk vanwege de zeer hoge informatiedichtheid, dank zij het feit dat per bit slechts 1 elektrode vereist is. In vergelijking met andere geheugens, zoals 25 geheugens met alzijdige toegankelijkheid (RAM's), kunnen deze CCD-geheugens betrekkelijk klein zijn wat betreft chip-oppervlak.

In de hierboven genoemde Europese Aanvrage 0.099.931 wordt een CCD-geheugen beschreven met variabele geheugencapaciteit, d.w.z. een geheugen waarin het aantal bits dat kan worden opgeslagen 30 instelbaar is. De behoefte aan een dergelijk variabel geheugen doet zich onder meer voor bij de hiervoor vermelde T.V. toepassingen, wanneer het gebruikte geheugen zowel voor het 625-lijnen- als het 525-lijnensysteem 8701 030 rv v / Η PHN 12.109 2 geschikt moet zijn. Bij toepassing van een conventioneel CCD-geheugen met niet variabele capaciteit, zal de geheugencapaciteit afgestemd zijn op het 625-lijnensysteem, hetgeen betekent dat voor het 525-lijnen-systeem een aantal lijnen van het geheugen geen nuttige informatie zal 5 bevatten. Aan de hand van Fig. 14 en 15 wordt in EP-A 0.099.931 een 6-phase, 1 elektrode/bit CCD beschreven dat, onder behoud van de 1 elektrode/bit bedrijfswijze, verkort wordt door, op elke 6 elektroden, in plaats van de gebruikelijke één enkele lege plaats, twee lege plaatsen te vormen, waardoor de geheugencapaciteit met een factor 4/5 10 gereduceerd wordt.

Een bezwaar van de hier beschreven methode is, dat de geheugeninformatie, 2x zo snel door het geheugen loopt, aangezien de lege plaatsen gelijktijdig worden verplaatst ten opzichte van de uitvoering wegens Fig. 4-6 waarin de maximale'capaciteit van het 15 geheugen wordt benut. De frequentie van de serie-registers moet dan ook verdubbeld worden. In principe hangt de geheugentijd in deze bekende inrichting dus niet-evenredig met de geheugencapaciteit samen. Vaak is het gewenst om de klokfrequentie , zowel in de parallelsectie als in de serie registers praktisch constant te houden. De uitvinding beoogt onder 20 meer een 1 elektrode/bit CCD te geven, waarin de geheugencapaciteit op eenvoudige wijze gevarieerd kan worden, zonder dat tegelijk de klokfrequenties gevarieerd worden en waarbij de doorlooptijd evenredig met de geheugencapaciteit verandert.

Een ladingsgekoppelde inrichting volgens de uitvinding is 25 daardoor gekenmerkt dat middelen aanwezig zijn met behulp waarvan in een groep van n-opeenvolgende elektroden, de klokspanning die aan tenminste een der elektroden wordt aangelegd, bij gelijk blijvende frequentie van deze klokspanning en de klokspanningen die aan de overige elektroden van de groep worden aangelegd, in phase verschoven kan worden ten opzichte 30 van de klokspanning die aan een naburige elektrode wordt aangelegd, waardoor het tijdstip van ladingstransport in dit deel van de inrichting door de phase van de genoemde ene klokspanning wordt bepaald.

Zoals uit de Figuurbeschrijving nog zal blijken, kan door de phaseverschuiving een extra lege plaats in elke groep van n-35 opslagplaatsen worden gevormd. De geheugencapaciteit per n- opslagplaatsen neemt dan af van (n-1) naar (n-2). De doorlooptijd van elk ladingspakket verandert overeenkomstig, wanneer de klokfrequentie S701030 mM...

·*' i PHN 12.109 3 niet verandert, zodat de totale verblijftijd in het geheugen evenredig et de geheugencapaciteit afneemt. De klokfrequentie in de serieregisters kan constant gehouden worden.

Een eenvoudige uitvoering, die onder meer het voordeel 5 heeft dat geen afzonderlijke klokken vereist zijn voor het variëren van de geheugencapaciteit, is daardoorgekenmerkt dat schakelmiddelen aanwezig zijn, met behulp waarvan, in elke groep van n-opeenvolgende elektroden, tenminste één elektrode verbonden kan worden met een eerste punt waaraan een zelfde klokspanning wordt aangelegd als aan een 10 andere elektrode binnen deze groep, en met een tweede punt, waaraan een klokspanning wordt aangelegd, waarbij in de rij slechts één lege plaats wordt gevormd.

De uitvinding zal nader worden toegelicht aan de hand van een uitvoeringsvoorbeeld en de bijbehorende schematische tekening 15 waarin:

Fig. 1 het schema geeft van een 10-phase, 1 elektrode/bit SPS-geheugen;

Fig. 2 het schema toont van een klokgenerator,te gebruiken in het SPS-geheugen volgens Fig. 1; 20 Fig. 3 in dwarsdoorsnede een deel van een dergelijk SPS- geheugen volgens de uitvinding toont;

Fig. 4 en Fig. 5 de klokspannaingen geeft die aan de inrichting volgens Fig. 3 worden aangelegd tijdens bedrijf;

Fig. 6 en 7 potentiaalverdelingen geeft die in de 25 inrichting volgens Fig. 3 tijdens bedrijf optreden.

Fig. 1 geeft een schematisch bovenaanzicht van een SPS-geheugen 1 met een ladingsgekoppelde inrichting volgens de uitvinding.De inrichting omvat een serieingangsregister 2, een serieuitgangsregister 3, en een tussen het ingangsregister 2 en het uitgangsregister 3 gelegen 30 parallel-sectie, bestaande uit een groot aantal naast elkaar gelegen registers 4. De transportrichting, aangegeven door pijlen in de registers, is in de serie-ingangs- en uitgangsregisters horizontaal, van links naar rechts, en in de parallel-sectie verticaal, van boven naar beneden. Informatie kan aan de ingang van het serieregister 2 worden 35 ingevoerd, wat door de pijl 5 wordt weergegeven. Als het serieregister 2 vol is, wordt de informatie parallel overgeheveld in de parallel-sectie 4, waarna het ingangsregister opnieuw kan worden gevuld. De informatie 8701 030 \ PHN 12.109 4 die in de parallel-sectie 4 is opgeslagen, kan van boven naar beneden worden getransporteerd, en beneden in het serieregister 3 worden overheveld. De uitgangssignalen kunnen aan de uitgang 6 worden uitgelezen.

5 De parallelregisters 4 worden gevormd door n-phase 1 elektrode/bit ladingsgekoppelde inrichtingen. In het onderhavige uitvoeringsvoorbeeld is n gelijk aan 10, maar het zal zonder meer duidelijk zijn dat n ook een andere waarde kan hebben. Hiertoe is de parallel-sectie 4 voorzien van een elektrodenstelsel met elektroden die 10 in groepen van 10 van opeenvolgende elektroden zijn verdeeld. In Fig, 1 is één groep, voorzien van de aanduidingen R1,R2,R3____R10 schematisch weergegeven. Via, duidelijkheidshalve in de tekening niet weergegeven kloklijnen kan aan de elektroden R^ de klokspanning 0^ worden aangelegd. Deze klokspanningen kunnen op de gebruikelijke wijze 15 gegenereerd worden, bijvoorbeeld met behulp van een schuifregister 7, zoals schematisch in Fig. 2 is weergegeven. Een pulsvormig ingangssignaal 8 wordt aan de ingang van het schuifregister 7 toegevoerd, en onder sturing van een of meer klokken 0a, 0b enz. door het schuifregister getransporteerd. De klokspanningen 01( 20 02» 03----0^o aan de klokelektroden van de parallel registers 4 worden aangelegd, kunnen worden afgenomen aan de uitgangen 9 van het schuifregister 7.

De schuifregisters 2 en 3 kunnen door conventionele 2,3 of 4-phase ladingsgekoppelde inrichtingen worden gevormd.

25 Duidelijkheidshalve zijn de elektroden van deze registers in Fig. 1 niet weergegeven.

Fig. 3 geeft een doorsnede in de lengterichting van een deel van een van de parallel-registers 4. De inrichting is uitgevoerd als een n-kanaal oppervlakte CCD, en omvat een halfgeleiderlichaam 11 30 dat geheel of althans ten dele van het p-type is. Op het oppervlak 12 is een dunne isolerende laag 13 van bijvoorbeeld siliciumoxide aangebracht die het poortdiëlectricum vormt. Het elektrodenstelsel omvat een reeks klokelektroden 14, die elk een overdrachtsdeel 14a en een opslagdeel 14b bevatten. De elektroden 14 kunnen op, op zichzelf bekende wijze worden 35 vervaardigd in een tweelaags, overlappende bedrading, waarbij bijvoorbeeld de opslaggedeelten 14b in een polykristallijne siliciumlaag, en de overdrachtsgedeelten 14a in een tweede 8701030 f 3f PHN 12.109 5 polykristallijne siliciumlaag of in een aluminiumlaag worden uitgevoerd.

Elke overdrachtselektrode is geleidend met de rechter opslagelektrode verbonden. Ter verkrijging van een potentiaalbarière onder de overdrachtgedeelten 14a kunnen in het halfgeleiderlichaam zones 15 5 worden aangebracht van hetzelfde geleidingstype als en een hogere dotering dan de omgevende delen van het halfgeleiderlichaam 11. In plaats van zones 15 kunnen ook andere, potentiaalbarrière genererende middelen, zoals bijvoorbeeld dikker oxide onder de overdrachtelektroden 14a of afzonderlijke spanningsbronnen worden gebruikt.

10 In Fig. 3 zijn eveneens, op schematische wijze, de kloklijnen getekend via welke de klokspanningen naar de elektroden worden gevoerd, evenals de uitgangen 9 van het schuifregister dat de klokspanningen 0^, 02----0-jq levert. De kloklijnen zelf zullen gemakshalve ook met , R£, R3 enz. worden aangeduid. In de 15 tekening, waarin het ladingstransport van links naar rechts plaatsvindt, is de elektrode 14, van de linkerkant geleidend verbonden met R^q, de daaropvolgende elektrode met Rg, de volgende met Rg enz. verbonden.

De voorlaatste getekende elektrode is met verbonden, de daaropvolgende elektrode weer met R10 enz. Om de geheugencapaciteit te 20 variëren is tenminste een kloklijn, in het onderhavige uitvoeringsvoorbeeld de kloklijn Rg verbonden met een, slechts schematisch weergegeven, schakelaar 15, met behulp waarvan Rg kan worden verbonden of met (0g) óf met een andere klem 9, in het onderhavige uitvoeringsvoorbeeld (02>· 25 In het geval dat de maximale geheugencapaciteit van de inrichting benut dient te worden, bijvoorbeeld bij toepassing als rastergeheugen in een systeem met 625 beeldlijnen, wordt de schakelaar 16 in de stand gezet waarbij de klok 0g aan de kloklijn Rg en aan de hiermee verbonden elektroden wordt aangelegd. De 30 inrichting wordt dan bedreven op de gebruikelijke 1 elektrode/bit wijze.

Fig. 4 geeft de klokspanningen die aan de elektroden (kloklijnen) R^, R2____R10 worden aangelegd als functie van de tijd t. Zoals uit

Fig. 4 blijkt, staan de elektroden voor het grootste deel van tijd op een laag rustniveau, dat zodanig is gekozen dat in deze toestand lading 35 onder de elektroden kan worden opgeslagen. Alleen tijdens ladingstransport verandert de potentiaal door een spanningspuls die zich met regelmatige snelheid langs de rij van elektroden voortbeweegt. Ter 8701030 r > (

V

PHN 12.109 6 verduidelijking van de werking is in Fig. 6 de potentiaalverdeling, zoals deze in het in Fig. 3 getekende deel voorkomt, voor 2 tijdstippen t.| en t2 weergegeven. De potentiaalbarrières corresponderen met de overdrachtelektroden 14a, de potentiaalputten met de opslaggedeelten 5 14b. De arcering in Fig. 6 stelt elektrische lading, dus informatie voor. In de toestand waarin gebruik wordt gemaakt van de maximale geheugencapaciteit van het geheugen komen op elke 10 elektroden 14, 9 ladingspakketjes voor en een enkele lege plaats. Voor het ogenblik t^, bevond deze lege plaats zich onder Rg. Op t^ (zie ook Fig. 4) wordt 10 de spanningspuls aan Rg aangelegd, waardoor de potentiaalkuil (en barrière) onder Rg, dieper wordt. De lading opgeslagen onder de naburige elektrode 14 (Rg), kan nu doorstromen naar de potentiaalkuil onder Rg. Schematisch is dit in Fig. 6 (t^) door de pijl 18 weergegeven. De plaats onder Rg is nu weer gevuld met informatie, en 15 de lege plaats die zich eerst onder Rg bevond is naar rechts geschoven onder Rg. Op analoge wijze wordt het ladingspakket dat onder R? is opgeslagen op t2 naar rechts verschoven wanneer de spanningspuls op Rg wordt aangelegd. De lege plaats is dan weer een elektrode verder naar links verschoven.

20 De totale periode waarin een ladingspakket (bit) in het geheugen of althans in de parallel-sectie daarvan is opgeslagen bedraagt het aantal opslagplaatsen in de parallel-sectie vermenigvuldigd met de duur waarin een bit in één bepaalde opslaglaats is opgeslagen. Deze tijdsduur is in Fig. 4 met A t aangegeven en is gelijk aan de tijdsduur 25 tussen een puls op elektrode R^, en de daaropvolgende puls op elektrode R^-1. Men kan gemakkelijk nagaan, dat in een -phase systeem, de doorlooptijd voor een ladingspakket door een groep van n-elektroden gelijk is aan (n-1)T waarbij T het omgekeerde van de klokfrequentie van R^ is.

30 In het geval dat de geheugencapaciteit gereduceerd moet worden, bijvoorbeeld bij toepassing als rastergeheugen in 525-lijnen-TV-systeem, kan de schakelaar 16 omgezet worden, de kloklijn Rg wordt dan verbonden met 02. Fig. 5 geeft de klokspanningen weer die in deze situatie aan de kloklijnen R1 - R10 worden aangelegd, waarbij er van 35 wordt uitgegaan dat de uitgangssignalen 0.j, 02, 03···-010 van het schuifregister 7 niet veranderen. In Fig. 7 zijn de bijbehorende potentiaalprofielen, weergegeven op zes 8701030 » W ' *» PHN 12.109 7 verschillende tijdstippen t3 - tg. Zoals in Fig. 7 is weergegeven, bevinden zich binnen een groep van 10 elektroden - R10, in plaats van een enkele, twee lege plaatsen 19 en 20. Op tijdstip t3 wordt een positieve spanningspuls aan aangelegd, waardoor de lege plaats 19 5 onder R^ over een afstand van 1 elektrode naar links wordt verschoven, en het ladingspakketje dat onder R3 opgeslagen over een afstand van 1 elektrode naar rechts wordt verschoven en wordt opgeslagen in de potentiaalkuil onder Rj. De lege plaats 20 onder Rg, waaraan de klok $2 wordt aangelegd, wordt intussen niet verschoven. Op tg wordt de 10 positieve spanningspuls aan R2 aangelegd en tegelijk ook aan Rg. De lege plaatsen 19 en 20 schuiven nu beiden over een afstand van 1 elektrode naar links. Tijdens deze stap worden de ladingspakketten onder R3 en Ry tegelijk naar rechts verschoven. De lege plaats 20 wordt daarna voorlopig niet neer verschoven terwijl de lege plaats 19 op f5 15 verder naar links wordt verschoven. De lege plaats 19 is dan aangekomen onder elektrode Rg, waar in een eerder stadium de lege plaats 19 zich bevonden had. De lege plaats 19 zal vanaf dat ogenblik voorlopig niet meer verder getransporteerd worden. Op tijdstip ty blijft Rg op het lage niveau staan. De lege plaatsen 19 en 20 worden niet verder 20 verschoven, zodat er op dit tijdstip ook geen ladingstransport plaatsvindt. Op tg wordt de positieve spanningspuls op Ry aangelegd, waardoor de lege plaats 20 (Fig. 7, tg) naar links wordt verschoven, en het ladingspakket onder Rg naar rechts wordt getransporteerd. Het transport van de lege plaats 20 gaat door totdat hij weer bij een 25 volgende lege plaats is aangekomen, waarna de lege plaats 20 blijft staan en genoemde volgende lege plaats wordt verschoven.

Voor de bepaling van de doorlooptijd kan gekeken worden naar het ladingspakket dat op tg door de puls Rg onder elektrode Rg wordt opgeslagen. Dit ladingspakket wordt door de puls Rg op tg 30 weer een plaats verder geschoven. Onder normale omstandigheden, zou dit pakket op ty naar Rg zijn geschoven en zou dan pas op tg naar Rg zijn verplaatst. De doorlooptijd is nu derhalve in plaats van (n-1)T, zoals in het voorgaande geval nu (n-2)T. Dit betekent dat de doorlooptijd evenredig met de geheugencapaciteit is gereduceerd.

35 Doordat in de bedrijfswijze voor maximale geheugencapaciteit 9 bits voorkomen op 10 elektroden, en in de bedrijfswijze met gereduceerde capaciteit 8 bits op 10 elektroden is de geheugencapaciteit gereduceerd 8701 03 0 r •y

V

PHN 12.109 8 met een factor 8/9. Als T.V. geheugen, dat dient te beschikken over een maximale geheugencapaciteit voor het 625-lijnensysteem, correspondeert de gereduceerde geheugencapaciteit met ongeveer 561 lijnen. Deze gereduceerde capaciteit maakt het geheugen ook geschikt voor toepassing 5 in het NTSC-systeem met 525 lijnen. De - nog geringe - overcapaciteit kan desgewenst gecompenseerd worden door versneld doorschuiven van de lijnen die geen nuttige informatie bevatten.

Behalve voor PAL-NTSC toepassing kan een CCD geheugen ook voor vele andere toepassingen gebruikt worden, waarbij andere 10 reductiefactoren gewenst zijn. Door toepassing van twee of meer schakelaars 16 waarbij een derde kloklijn verbonden kan worden met de klokspanning 0j, waarbij j ongelijk is aan i kan een verdere reductie van de geheugencapaciteit worden verkregen.

Het zal duidelijk zijn dat de uitvinding niet is beperkt 15 tot de hier gegeven uitvoeringsvoorbeelden, maar dat binnen het kader van de uitvinding voor de vakman nog veel variaties mogelijk zijn. Zo kan de uitvinding, behalve in SPS-geheugens in alle CCD's van het 1 elektrode /bit type worden toegepast. Behalve de hier beschreven klokgenerator met het schuifregister 7 kan men ook andere, op zichzelf 20 bekende klokspanningsgeneratoren worden toegepast. Ook kan de uitvinding worden toegepast bij inrichtingen waarbij geen potentiaalbarrière vormende middelen 15 aanwezig zijn, en waarbij de overdrachtselektroden 14a niet verbonden zijn met de opslagelektroden 14b, maar door afzonderlijke klokspanningen worden aangestuurd.

8701 030

Claims (5)

1. Ladingsgekoppelde inrichting van het n-phase, 1 elektrode/ bit type set variabele geheugencapaciteit, omvattende een halfgeleiderlichaam met een ladingstransportkanaal gedefinieerd aan of nabij een oppervlak van het halfgeleiderlichaam en met een stelsel van 5 klokelektroden op het oppervlak, die verbonden kunnen worden met klokspanningsmiddelen met behulp waarvan, in een rij van n-elektroden, een instelbaar aantal, naast elkaar gelegen, opslagplaatsen, waarin informatie is opgeslagen, en die worden afgewisseld door lege plaatsen waarin geen informatie is opgeslagen, kan worden geïnduceerd, met het 10 kenmerk dat middelen aanwezig zijn set behulp waarvan in een groep van n-opeenvolgende elektroden, de klokspanning die aan tenminste een der elektroden wordt aangelegd, bij gelijkblijvende frequentie van deze klokspanning en de klokspanningen die aan de overige elektroden van de groep worden aangelegd, in phase verschoven kan worden ten opzichte van 15 de klokspanning die aan een naburige elektrode wordt aangelegd, waardoor het tijdstip van ladingstransport in dit deel van de inrichting door de phase van de genoemde ene klokspanning wordt bepaald.

2. Ladingsgekoppelde inrichting volgens conclusie 1, met het kenmerk, dat schakelmiddelen aanwezig zijn, met behulp waarvan in elke 20 groep van n-opeenvolgende elektroden, tenminste één elektrode verbonden kan worden met een eerste punt waaraan eenzelfde klokspanning wordt aangelegd als aan een andere elektrode binnen deze groep, en met een tweede punt, waaraan een klokspanning wordt aangelegd, waarbij in de rij slechts één lege plaats wordt gevormd.

3. Ladingsgekoppelde inrichting volgens conclusie 2, met het kenmerk dat tussen de genoemde elektroden, tenminste een derde elektrode is gelegen.

4. Ladingsgekoppelde inrichting volgens een of meer van de voorgaande conclusies, met het kenmerk dat het ladingstransportkanaal 30 met het stelsel van elektroden deel uitmaakt van de parallel-sectie van een ladingsgekoppelde geheugeninrichting van het SPS-type.

5. Ladingsgekoppelde inrichting volgens een of meer der voorgaande conclusies, met het kenmerk dat de inrichting bestemd is voor het opslaan van beeldinformatie in beeldweergave-inrichtingen van het 35 625-lijnensysteem en het 525-lijnensysteem. 8701 030