JPS596111B2 - エリアセンサ - Google Patents

Description

【発明の詳細な説明】 この発明は、エリアイメージセンサに関する。

電荷転送デバイスを用いたエリアイメージセンサとして
は、Ｃ−Ｈ−Ｓｅｑｕｉｎ、！■Ｍ−Ｆ−Ｔｏｍｐｓｅ
ｔｔ著のｌＣｈａｒｇｅＴｒａｎｓｆｅｒＤｅｖｉｃｅ
」（ＡｃａｄｅｍｉｃＰｒｅｓｓ、Ｉｎｃ・、１９７５
）の１５２ページから１５７ページに述べられているよ
うに、フレーム・トランスファ形デバイスとインタライ
ン・トランスファ形デバイスがある。フレーム・トラン
スファ形デバイスは、構成が単純という長所がある一方
、転送回数が多く、転送損失による解像度の劣化や、転
送電極の光吸収による感度が低下し、フレーム・トラン
スファ期間によるスメアリングが起きるなどの欠点があ
る。他方、インタライン・トランスファ形デバイスは、
感光画素が転送部と独立に設けてあるのでスメアリング
がないなどの長所がある反面、有効な感光部が少ないの
で感度が低く、構造が複雑であり、転送回数が多いため
解像度が低下するなどの欠点がある。本発明は、上記点
に鑑みなされたもので、転送損失による解像度劣化を低
減した新規なエリアイメージセンサを提供するものであ
る。

すなわち、信号電荷を転送する列方向レジスタの複数の
転送電極に分散して転送することにより、転送部の面積
を小さくして、有効な感光部を大きくして感度を高め、
しかも転送損失を実効的に小さくし、解像度を高めたエ
リアイメージセンサを提供するものである。次に図面を
参照しながら本発明装置の実施例を説明する。エリア状
に設けられたセンサ例えば４×４画素の撮像デバイスに
適用した実施例を第１図に示す。

一導電形の半導体基板例えばｎ形のシリコン基板１０上
に複数のセンサ例えば基板１０と異なる導電形領域例え
ばｐ領域を設け１ａ、Ｉｂ、Ｉｃ、Ｉｄ、２ａ、２ｂ、
２ｃ、２ｄ、３ａ、３ｂ、３ｃ、３ｄ、４ａ、４ｂ、４
ｃ、４ｄを行列方向に４×４のフォトダイオードに形成
する。該センサの各行に平行にアドレスするための行ア
ドレス用シフトレジスタ２５を設け行アドレス用シフト
レジスタ２５の行アドレス線３１、３２、３３、３４に
それぞれ電気的に接続され、前記センサに隣接し平行に
制御電極１１ａ，１１ｂ，１１ｃ，１１ｄ，１２ａ，１
２ｂ，１２ｃ，１２ｄ，１３ａ，１３ｂ，１３ｃ，１３
ｄ，１４ａ，１４ｂ，１４ｃ，１４ｄを設け、アドレス
されたフオトダイオードから転送された信号電荷を一時
蓄積し、前記制御電極に隣接し平行に列方向レジスタ２
０，２１，２２，２３を設け該列方向レジスタ２０，２
１，２２，２３の信号電荷群が並列に入力され、直列に
読出す列方向レジスタ２４を設け、前記列方向レジスタ
２０，２１，２２，２３から列方向レジスタ２４に転送
される転送路に一定期間積分した後、行方向レジスタ２
４へ転送するための積分用電極２６ａ，２６ｂ，２６ｃ
，２６ｄを設け、積分用電極２６の信号電荷を行方向レ
ジスタ２４へ並列転送するためのボトム電極２７ａ，２
７ｂ，２７ｃ，２７ｄを設けてエリアセンサを構成した
ものである。前記４×４のフオトダイオード一は、半導
体基板１０と反対導電形の島状半導体領域を前記半導体
基板１０の表面付近に設けた構造となつている。列方向
レジスタ２０，２１，２２，２３および行方向レジスタ
２４は、半導体基板１０表面に薄い絶縁膜を介して近接
して設けられた転送電極の配列から成る電荷転送シフト
レジスタであり、特に第１図の実施例においては：２相
駆動電荷結合デバイスとなつている。列方向レジスタ２
０，２１，２２，２３は極めて小さい面積に設けられて
いることがこの発明の特徴である。即ち各センサに対応
する列方向レジスタ２０，２１，２２，２３の各転送電
極の面積が各センサ面積より小さいことである。制御電
極１１ａ，１１ｂ，１１ｃ，１１ｄ，１２ａ，１２ｂ，
１２ｃ，１２ｄ，１３ａ，１３ｂ，１３ｃ，１３ｄ，１
４ａ，１４ｂ，１４ｃ，１４ｄ、蓄積電極２６ａ，２６
ｂ，２６ｃ，２６ｄ、ボトム電極２７ａ，２７ｂ，２７
ｃ，２７ｄはともに半導体基板１０上に薄い絶縁膜を介
して設けられるＣＣＤ構造である。しかも、隣接する列
方向レジスタ２０，２１，２２，２３卦よび行方向レジ
スタ２４の転送電極と近接して、いわゆる電荷結合状態
となつている。これをさらに具体的に明示した部分の平
面図が第２図である。この第２図は、第１図の列方向レ
ジスタ２１に関連した一列分を示めした構成を示す。こ
の図に示す列方向レジスタ２１と行方向レジスタ２４の
転送電極２１ａ，２１ｂ，２１ｃ，２１ｄ，２１８，２
１ｆ，２１ｇ，２１ｈ，２４ａ，２４ｂ，２４ｃは、そ
れぞれ転送方向に非対称の電位の井戸が形成されるよう
に２相駆動電荷結合デバイスの転送電極構造となつてい
る。行アドレス用シフトレジスタ２５は、例えばＭＯＳ
形トランジスタで構成され、スタートパルスφＳＦが印
加されるときを開始点としてクロツクパルスφＶによジ
順次行を選択する機能をもつている。また、列方向レジ
スタ２０，２１，２２，２３、行方向レジスタ２４など
フオトダイオード１ａ，１ｂ，１ｃ，１ｄ・・・・・・
４ａ，４ｂ，４ｃ，４ｄを除く部分は人射光が照射され
ない手段が施されている。従つて、感光面中の制御電極
１１ａ，１１ｂ・・・１４ｃ，１４ｄおよび列方向レジ
スタ２０，２１・・・・・・２３の部分を占める面積の
多いことはエリアイメージセンサとして得られる画質の
劣化を招き、著るしいとエリアイメージセンサとして利
用不可能である。

従つて、制御電極１１ａ・・・・・・１４ｄは勿論列方
向レジスタ２０，２１・・・・・・２３を形成する電極
も列方向に長い細幅の電極とすることにより、フオトダ
イオード１ａ・・・・・・４ｄの各列間隔を小さくでき
、エリアセンサとして画質の劣化を小さくできる。この
場合、フオトダイオード１ａ・・・４ｄからの光信号に
応じた電荷を列方向レジスタ２０・・・・・・２３で収
容しきれないように思われるが、フオートダイオードの
各列例えばフオードダイオード１ａ，２ａ，３ａ，４ａ
の列について一つの画素毎に時系列で列方向レジスタ２
０に入れる。このレジスタ２０は一画素到来する毎に蓄
積電極２６ａに電荷の転送を行うのである。従つてこの
蓄積電極２６ａについては蓄積容量がフオトダイオード
の一画素の蓄積容量以上必要である。依つて、列方向レ
ジスタ２０の蓄積容量はフオトダイオードの一画素分の
蓄積容量以上あれば良いことになｂ、非常に狭幅の長い
構成にすれば良い。第１図では図面の明瞭化のため相対
的関係は正確でない。

次に、第１図を参照して動咋を説明する。

動咋説明を単純にするため、列方向レジスタ２０，２１
，２２，２３と行方向レジスタ２４は同一のクロツクで
駆動し、かつ、１水平期間に１画素のブランキング期間
があり、垂直のブランキング時間はなしの場合について
説明を行なう。各電極端子に印加する電圧パルスのタイ
ミング図を第３図に示す。クロツクパルスφＨｌ，φＨ
２またはφＶＴｌ，φＶＴ２の１周期をＴとすると、行
アドレス用レジスタ２５のクロツクφｖの周期は４Ｔ，
蓄積電極λ』とボトル電極１１のクロツクφＳｌ，φＳ
２の周期は５Ｔ、フレーム走査スタートパルスφＳＦの
周期は、２０Ｔとなつている。な訃、第３図のクロツク
パルスは、信号電荷が電子である場合のデバイス構成と
した場合の波形を示す。すなわち、パルスの高レベルが
、転送電極において信号電荷を蓄積している状態に相当
する。第４図ａはフオトダイオード１ｂ，２ｂ，３ｃの
信号電荷が列方向レジスタ２１に沿つていかに転送され
るかを図示したものである。ここで、さらに各フオトダ
イオードの最大蓄積電荷は、列方向レジスタの最大転送
電荷の３倍に相当するものと仮定する。まず、スタート
パルスφＳＦが行アドレス用シフトレジスタ２５に印加
された後、時刻Ｔ，で該レジスタ２５で行アドレスパル
スφＶを出力し、最初の正パルスが第１行目の各制御電
極１１に印加され、フオトダイオード１からの電荷がレ
ジスタ２０に転送される。

即ち第１ラインがアドレスされ、各制御電極１１が０Ｎ
状態となり、各列フオトダイオード１の信号電荷が列方
向レジスタ２０，２１・・・・・・２３に転送される。
しかし、列方向レジスタ２０，２１・・・・・・２３の
１段の転送電荷量は小さいので、各レジスタ２０・・・
・・・２３について転送電極例えば２１ｇの前後の段に
も信号電荷があふれ出る。この時の電位の井戸（ＷＥ）
の状態を第４図ｂに示す。さらに電荷の状態を記号的に
表現したものを合せて第４図ｂの下段に示してある。便
宜上、電極２６ｂ，２７ｂをＳ段、電極２１ｇ，２１ｈ
を第１段、電極２１ｅ，２１ｆを第２段、電極２１ｅ，
２１ｄを第３段、電極２１ａ，２１ｂを第４段と名付け
ることにする。前述した表現を用いると、時刻ｔ１にお
いて信号電荷Ｑ，（記号ではＯ）は、第１段、第２段、
Ｓ段に分散して転送され、蓄積する。さらに時刻Ｔ２で
は、第１段とＳ段に分かれて蓄積している。時刻Ｔ２に
おけるＳ段の電荷は、時刻ｔ１におけるＳ段の電荷と第
１段の電荷の和であジ、時刻Ｔ２における第１段の電荷
は、時刻Ｔ，における第２段の電荷と時刻Ｔ２にフオト
ダイオード１ｂから新たに転送された電荷の和である。
時刻Ｔ３では、大部分の信号電荷はＳ段に転送され、第
１段の電荷は転送損失による取ジ残し電荷である。しか
し、時刻Ｔ４では、この取シ残し電荷もＳ段へ転送され
、殆んど転送損失なくＳ段へ転送されたことになる。次
に時刻Ｔ５ではφＳｌ，φＳ２のパルスが印加されＳ段
の電荷Ｑ，が水平レジスタ２４へ転送されるとともに、
制御電極１２ｂが０Ｎ状態とな虱フオトダイオード２ｂ
の電荷Ｑ２が第１段、第２段、第３段へ転送される。以
下に第３図φＶの行アドレスパルスに周期して（第３図
のφＶの下にアドレスされる行を示す）次々と各行の信
号電荷が列方向レジスタに沿つて転送され、積分されて
行方向レジスタ２４へ転送される。したがつて、第３図
に示すような出力信号（０ＵＴ）が得られる。この出力
信号について最初のパルスが小さいのは、行レジスタ２
４の出力側が長いからである。この転送方法の本質は、
列方向レジスタの面積を極力小さくすることによる起る
転送電荷量の低下と転送損失の増加を、複数の転送段に
よ勺信号電荷を転送し、列方向レジスタの一方の端で転
送されてくる電荷を積分することによ）実効的な転送電
荷量を増大し、かつ転送損失を低減することにある。一
方、行方向レジスタは十分な面積をとることにより各行
の信号電荷を一度に並列入力した後、直列に読出しする
ことができる。各フオトダイオードは、スタートパルス
φＳＦの間隔に相当する時間内に照射された光エネルギ
に相当する信号電荷が蓄積し、読出されることになる。
以上の動作説明から明←かなようにフレーム・トランス
フア形デバイスとインタライン・トランスフア形デバイ
スに比較してこの実施例には次のような利点がある。

まず第１に、列方向レジスタを細長くしかも占有面積を
小さくすることが可能となｂ、これに対応して、感光部
の占有面積が相対的に大きくな）、したがつて撮像デバ
イスとしての感度が高くなる。第２に列方向レジスタの
端で転送されてくる電荷の積分を行なうため、転送損失
による電荷の取勺残し分まで積分することにより列方向
の転送損失が大幅に低下し、したがつて列方向の解像度
が上虱良好な画質が得られる。本発明は、第１図の実施
例の他に様々な形で実施できる。例えば、第１図の実施
例では、列方向レジスタおよび行方向レジスタは、２相
駆動電荷結合デバイスであるが、当然のことながら、列
方向レジスタと行方向レジスタは単相、３相、４相駆動
の電荷転送デバイスで構成しても良い。また本発明は４
×４画素に限られることなく、一般的にｎ＞（ｍ画素の
撮像デバイスに適用できる。ただし、ｎおよびｍは正の
整数。また、駆動条件の１例である第３図のタイミング
図に限られることなく、様々なタイミングパルスによシ
動咋可能である。例えば、クロツクパルスφＨ，，φＨ
２とクロツクパルスφＶＴ，，φＶＴ２は周期が同一で
なくとも良く、さらに水平のブランキング期間や垂直の
ブランキング期間も適当に設定することも可能である。
さらに、本発明の様々な形態の一部を図面を参照しなが
ら説明する。列方向レジスタの転送電極は、１感光画素
に対し１転送段が対応するように設ける必要がなく、例
えば第５図に示すように感光画素３１制御電極３２の次
の列レジスタの転送電極３３につい・て２感光画素分で
１転送段、また第６図に示すように感光画素３４制御電
極３５の次の列レジスタの転送電極３６について４感光
画素分で１転送段でも良い。一般的には、任意の段数に
対応することも可能である。この場合も、複数の転送段
に渡つて信号電荷が転送され、列方向レジスタの端に設
けた蓄積電極（図示せず）で一定期間積分することで、
実効的に良好な転送特性をもつ列方向レジスタとして振
舞うことになる。また、転送電極の面積が大きくなるこ
とによ）、単一の転送電極に信号電荷が収まる場合にも
、定期間積分することで、低転送損失の列方向レジスタ
として振舞う。したがつて第５図および第６図の動作方
法も本質的に第１図（第２図）の装置と同じであり、タ
イミングパルスが第３図と多少異るだけである。また、
感光画素配列３７の長さより長く列レジスタを形成し、
前後にダミーの転送段３９・・・・・・４５を制御電極
３８を介して第７図のように設けても良い。

さらに、インタレースを行うために、第８図に示すよう
に感光画素５１・・・・・・５４制御電極６１・・・・
・・６４列レジスタ７０・・・・・・７３について奇数
行と偶数行をアドレスする行アドレス用シフトレノスタ
７５，７６を分割して、蓄積電極７８制御電極７９行レ
ジスタ７４を設けてもよい。また、感光画素は必ずしも
フオトダイオードである必要はなく、例えば透明電極一
絶縁膜一半導体基板で構成されるＭＯＳ形キヤパシタで
も第１図または、第８図の構成が適用できる。またこの
場合は、特に第１図または第８図における制御電極６１
・・・・・６４，７９を一定の電位障壁を形成するバリ
ア電極８５として共通に接続し、各感光画素８１・・・
・・・８４の透明電極を制御電極として行方向に共通な
アドレス線に接続し、さらに列レジスタ８６・・・・・
・８９、行レジスタ９０，９１、蓄積電極９２、制御電
極９３を設けた第９図の構成も可能となる。第９図の装
置では、第１図の装置と異なｂ、アドレス線が低レベル
になるときその行がアドレスされることになる。他の動
作は、第１図の装置と同じである。また、列方間レジス
タおよび行方向レジスタに電気的にフアツトゼロを導入
する入力部を設けても良い。

さらに上記実施例では感光センサの列センサの列方向に
各列間にレジスタを介在させた例について説明したが、
感光センサの行方向に各行間にレジスタを介在させても
よいことは説明するまでもないことである。

【図面の簡単な説明】

第１図は、本発明センサの実施例を説明するための構成
図、第２図は第１図の一部を拡大して示めす説明図、第
３図は第１図及び第２図の駆動パルス波形図、第４図は
第１図の実施例の動作説明図、第５図、第６図、第７図
は第１図の列方向レジスタの他の実施例説明図、第８図
および第９図は第１図の他の実施例の説明図である。 １ａ，１ｂ，１ｃ，１ｄ，２ａ，２ｂ，２ｃ，２ｄ，３
ａ，３ｂ，３ｃ，３ｄ，４ａ，４ｂ，４ｃ，４ｄ，５１
ａ，５１ｂ，５１ｃ，５１ｄ，５２ａ，５２ｂ，５２ｃ
，５２ｄ，５３ａ，５３ｂ，５３ｃ，５３ｄ，５４ａ，
５４ｂ，５４ｃ，５４ｄ・・・・・・フオトダイオード
、８１ａ，８１ｂ，８１ｃ，８１ｄ，８２ａ，８２ｂ，
８２ｃ，８２ｄ，８２ａ，８３ｂ，８３ｃ，８３ｄ，８
４ａ，８３ｂ，８３ｃ，８３ｄ・・・・・・透明電極の
制御電極、２５，７５，７６，９１・・・・・・行アド
レス用レジスタ、２０，２１，２２，２３，７０，７１
，７２，７３，８６，８７，８８，８９・・・・・・列
方向レジスタ、２４，７４，９０・・・・・・行方向レ
ジスタ、８５ａ，８５ｂ，８５ｃ，８５ｄ・・・・・・
バリヤ電極、１１，７８，９２・・・・・・積分用電極
、２７，７９，９３・・・・・・ボトム電極、１１，１
２，１３，１４，６１，６２，６３，６４・・・・・・
制御電極。

Claims (1)

1. 【特許請求の範囲】 １ 行列方向に配列された複数の感光画素と、列方向の
   感光画素の配列の間に設けられ、前記感光画素の幅より
   狭幅の転送路を有しかつ複数の転送電極に各々異なるク
   ロックパルスを印加して電荷を転送する列方向転送レジ
   スタ群と、行方向の感光画素配列を順次選択し、選択さ
   れた感光画素配列に蓄積された電荷を前記列方向転送レ
   ジスタ群に導入する手段と、前記列方向転送レジスタ群
   により転送された電荷を一時的に蓄積する蓄積電極と、
   この蓄積電極に蓄積した電荷を１行毎に受け入れ、出力
   部から電気信号として出力するための複数の転送電極か
   らなる行方向転送レジスタとを具備したことを特徴とす
   るエリアセンサ。 ２ 前記感光画素としてＭＯＳキャパシタを用いたこと
   を特徴とする特許請求の範囲第１項記載のエリアセンサ
   。