JP2000324397A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2000324397A JP2000324397A JP11131650A JP13165099A JP2000324397A JP 2000324397 A JP2000324397 A JP 2000324397A JP 11131650 A JP11131650 A JP 11131650A JP 13165099 A JP13165099 A JP 13165099A JP 2000324397 A JP2000324397 A JP 2000324397A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- pixel
- pixels
- signal lines
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 パッシブ型の画素を有する固体撮像素子にお
いて、信号線の負荷容量を減らし感度の向上を図る。 【解決手段】 複数の画素５が行列状に配列され、各画
素列に、夫々増幅手段１１，１５を接続した複数の垂直
信号線６Ａ，６Ｂが配され、各垂直信号線６Ａ，６Ｂの
夫々に、各画素列の列方向の互に異なる１つ置きの画素
５又は複数置きの画素５が接続されて成る。
いて、信号線の負荷容量を減らし感度の向上を図る。 【解決手段】 複数の画素５が行列状に配列され、各画
素列に、夫々増幅手段１１，１５を接続した複数の垂直
信号線６Ａ，６Ｂが配され、各垂直信号線６Ａ，６Ｂの
夫々に、各画素列の列方向の互に異なる１つ置きの画素
５又は複数置きの画素５が接続されて成る。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子、特
にＭＯＳ型又はＣＭＯＳ型の固体撮像素子に関する。
にＭＯＳ型又はＣＭＯＳ型の固体撮像素子に関する。
【０００２】
【従来の技術】画素に増幅機能を有さない、いわゆるパ
ッシブ（Passive)型の画素を有したＭＯＳ型又はＣＭＯ
Ｓ型の固体撮像素子が開発されている。この固体撮像素
子は、各単位画素が光電変換と電荷蓄積を兼ねたフォト
ダイオードによるセンサ部とセンサ部から信号線に電荷
を読み出すためのスイッチ素子（いわゆる読み出し用ス
イッチトランジスタ）を有して構成され、光電変換によ
り蓄積された信号電荷を信号線に読み出して増幅手段を
介して電圧又は電流に変換して出力するように構成され
る。
ッシブ（Passive)型の画素を有したＭＯＳ型又はＣＭＯ
Ｓ型の固体撮像素子が開発されている。この固体撮像素
子は、各単位画素が光電変換と電荷蓄積を兼ねたフォト
ダイオードによるセンサ部とセンサ部から信号線に電荷
を読み出すためのスイッチ素子（いわゆる読み出し用ス
イッチトランジスタ）を有して構成され、光電変換によ
り蓄積された信号電荷を信号線に読み出して増幅手段を
介して電圧又は電流に変換して出力するように構成され
る。
【０００３】ＭＯＳ型あるいはＣＭＯＳ型の固体撮像素
子では、例えば画素の選択を行うスイッチング素子や、
信号電荷を読み出すスイッチング素子に、ＭＯＳトラン
ジスタあるいはＣＭＯＳトランジスタが用いられ、ま
た、水平走査回路、垂直走査回路等の周辺回路にＭＯＳ
トランジスタあるいはＣＭＯＳトランジスタが用いられ
る。
子では、例えば画素の選択を行うスイッチング素子や、
信号電荷を読み出すスイッチング素子に、ＭＯＳトラン
ジスタあるいはＣＭＯＳトランジスタが用いられ、ま
た、水平走査回路、垂直走査回路等の周辺回路にＭＯＳ
トランジスタあるいはＣＭＯＳトランジスタが用いられ
る。
【０００４】パッシブ型の画素構造の長所としては、画
素を構成する素子数が少ないため、センサ部を構成する
フォトダイオードの面積を大きくし開口率を上げること
ができること、画素の蓄積電荷数が大きく取れること等
が挙げられる。
素を構成する素子数が少ないため、センサ部を構成する
フォトダイオードの面積を大きくし開口率を上げること
ができること、画素の蓄積電荷数が大きく取れること等
が挙げられる。
【０００５】
【発明が解決しようとする課題】一方、このパッシブ型
の画素構造の短所としては、電荷を信号線に読み出すた
め、信号線の負荷容量、即ち、画素の拡散領域と信号線
とのコンタクト部自体の容量、配線間の容量及び増幅手
段の容量等によって、読み出した電荷による出力振幅
（いわゆる電位変動）が小さくなり、増幅手段によるＳ
Ｎ比が稼げず、感度の向上が図りにくい。
の画素構造の短所としては、電荷を信号線に読み出すた
め、信号線の負荷容量、即ち、画素の拡散領域と信号線
とのコンタクト部自体の容量、配線間の容量及び増幅手
段の容量等によって、読み出した電荷による出力振幅
（いわゆる電位変動）が小さくなり、増幅手段によるＳ
Ｎ比が稼げず、感度の向上が図りにくい。
【０００６】本発明は、上述の点に鑑み、いわゆるパッ
シブ型の画素を有する固体撮像素子において、信号線の
負荷容量を低減し、感度の向上を図った固体撮像素子を
提供するものである。
シブ型の画素を有する固体撮像素子において、信号線の
負荷容量を低減し、感度の向上を図った固体撮像素子を
提供するものである。
【０００７】
【課題を解決するための手段】本発明に係る固体撮像素
子は、複数の画素が行列状に配列され、各画素列又は各
画素行に、夫々増幅手段を接続した複数の信号線が配さ
れ、各信号線の夫々に、各画素列の列方向又は各画素行
の行方向の互に異なる１つ置きの画素又は複数置きの画
素が接続された構成とする。
子は、複数の画素が行列状に配列され、各画素列又は各
画素行に、夫々増幅手段を接続した複数の信号線が配さ
れ、各信号線の夫々に、各画素列の列方向又は各画素行
の行方向の互に異なる１つ置きの画素又は複数置きの画
素が接続された構成とする。
【０００８】この固体撮像素子においては、各画素列又
は各画素行に夫々増幅手段が接続された複数の信号線を
設けることで、１本の信号線に接続される画素数が少な
くなって１本の信号線の負荷容量が減り、読み出した電
荷による出力振幅が大きくなる。また、駆動周波数が下
がり、増幅手段で発生するノイズが低減する。
は各画素行に夫々増幅手段が接続された複数の信号線を
設けることで、１本の信号線に接続される画素数が少な
くなって１本の信号線の負荷容量が減り、読み出した電
荷による出力振幅が大きくなる。また、駆動周波数が下
がり、増幅手段で発生するノイズが低減する。
【０００９】
【発明の実施の形態】本発明に係る固体撮像素子は、単
位画素が光電変換と電荷蓄積を兼ねるフォトダイオード
によるセンサ部と読み出しスイッチング素子を少なくと
も有して構成され、この複数の画素が行列状に配列さ
れ、各画素列に、夫々増幅手段を接続した垂直信号線が
配され、各垂直信号線の夫々に各画素列の列方向の互に
異なる１つ置きの画素、又は複数置きの画素を接続した
構成とする。
位画素が光電変換と電荷蓄積を兼ねるフォトダイオード
によるセンサ部と読み出しスイッチング素子を少なくと
も有して構成され、この複数の画素が行列状に配列さ
れ、各画素列に、夫々増幅手段を接続した垂直信号線が
配され、各垂直信号線の夫々に各画素列の列方向の互に
異なる１つ置きの画素、又は複数置きの画素を接続した
構成とする。
【００１０】本発明は、上記固体撮像素子において、そ
の複数の垂直信号線を通して、１画素行毎、又は複数画
素行毎に画素信号を読み出すようにした構成とする。
の複数の垂直信号線を通して、１画素行毎、又は複数画
素行毎に画素信号を読み出すようにした構成とする。
【００１１】本発明に係る固体撮像素子は、単位画素が
光電変換と電荷蓄積を兼ねるフォトダイオードによるセ
ンサ部と読み出しスイッチング素子を少なくとも有して
構成され、この複数の画素が行列状に配列され、各画素
行に夫々増幅手段を接続した複数の水平信号線が配さ
れ、各水平信号線の夫々に画素行の行方向の互に異なる
１つ置きの画素又は複数置きの画素を接続した構成とす
る。
光電変換と電荷蓄積を兼ねるフォトダイオードによるセ
ンサ部と読み出しスイッチング素子を少なくとも有して
構成され、この複数の画素が行列状に配列され、各画素
行に夫々増幅手段を接続した複数の水平信号線が配さ
れ、各水平信号線の夫々に画素行の行方向の互に異なる
１つ置きの画素又は複数置きの画素を接続した構成とす
る。
【００１２】本発明は、上記固体撮像素子において、そ
の複数の水平信号線を通して１画素行毎に画素信号を読
み出すようにした構成とする。
の複数の水平信号線を通して１画素行毎に画素信号を読
み出すようにした構成とする。
【００１３】図１は、本発明の一実施の形態に係るＣＭ
ＯＳ型あるいはＭＯＳ型の固体撮像素子の構成を示す。
この固体撮像素子１は、光電変換と電荷蓄積を兼ねるフ
ォトダイオードによるセンサ部２と画素を選択する垂直
選択用スイッチ素子（例えばＭＯＳトランジスタ）３と
読み出し用スイッチ素子（例えばＭＯＳトランジスタ）
４とによって構成された単位画素（図２参照）５がマト
リックス状（行列状）に複数配列されて成る。
ＯＳ型あるいはＭＯＳ型の固体撮像素子の構成を示す。
この固体撮像素子１は、光電変換と電荷蓄積を兼ねるフ
ォトダイオードによるセンサ部２と画素を選択する垂直
選択用スイッチ素子（例えばＭＯＳトランジスタ）３と
読み出し用スイッチ素子（例えばＭＯＳトランジスタ）
４とによって構成された単位画素（図２参照）５がマト
リックス状（行列状）に複数配列されて成る。
【００１４】各単位画素５では、図２に示すように、読
み出し用スイッチ素子４の一方の主電極がセンサ部、即
ちフォトダイオード２に接続され、その他方の主電極が
垂直信号線６に接続される。また、垂直選択用スイッチ
素子３の一方の主電極が読み出し用スイッチ素子４の制
御電極（いわゆるゲート電極）に接続され、その他方の
主電極が読み出しパルス線７に接続され、その制御電極
（いわゆるゲート電極）が垂直選択線８に接続される。
み出し用スイッチ素子４の一方の主電極がセンサ部、即
ちフォトダイオード２に接続され、その他方の主電極が
垂直信号線６に接続される。また、垂直選択用スイッチ
素子３の一方の主電極が読み出し用スイッチ素子４の制
御電極（いわゆるゲート電極）に接続され、その他方の
主電極が読み出しパルス線７に接続され、その制御電極
（いわゆるゲート電極）が垂直選択線８に接続される。
【００１５】本実施の形態では、特に、マトリックス状
に配列された画素５の各画素列毎に２本の垂直信号線６
〔６Ａ，６Ｂ〕が配され、これら垂直信号線６Ａ及び６
Ｂの夫々に、列方向に配列された画素５が交互に接続さ
れる。即ち、一方の垂直信号線６Ａに列方向に配列され
た複数の画素のうち、一方の１つ置きの画素（即ち、奇
数番目に対応する画素）の組が接続され、他方の垂直信
号線６Ｂに他方の１つ置きの画素（即ち、例えば偶数番
目に対応する画素）の組が接続される。
に配列された画素５の各画素列毎に２本の垂直信号線６
〔６Ａ，６Ｂ〕が配され、これら垂直信号線６Ａ及び６
Ｂの夫々に、列方向に配列された画素５が交互に接続さ
れる。即ち、一方の垂直信号線６Ａに列方向に配列され
た複数の画素のうち、一方の１つ置きの画素（即ち、奇
数番目に対応する画素）の組が接続され、他方の垂直信
号線６Ｂに他方の１つ置きの画素（即ち、例えば偶数番
目に対応する画素）の組が接続される。
【００１６】そして、いわゆる奇数行に対応する画素に
接続された各垂直信号線６Ａの夫々が、画素領域の例え
ば上辺外側に配置された第１の増幅器、いわゆるカラム
アンプ（Column Amp）１１に接続され、各カラムアンプ
１１の出力端が第１の水平選択スイッチ素子（例えばＭ
ＯＳトランジスタ）１２を介して第１の水平信号線１３
に接続される。水平信号線１３の端部には第１の出力回
路１４が接続される。
接続された各垂直信号線６Ａの夫々が、画素領域の例え
ば上辺外側に配置された第１の増幅器、いわゆるカラム
アンプ（Column Amp）１１に接続され、各カラムアンプ
１１の出力端が第１の水平選択スイッチ素子（例えばＭ
ＯＳトランジスタ）１２を介して第１の水平信号線１３
に接続される。水平信号線１３の端部には第１の出力回
路１４が接続される。
【００１７】また、いわゆる偶数行に対応する画素に接
続された各垂直信号線６Ｂの夫々が、画素領域の例えば
下辺外側に配置された第２の増幅器、いわゆるカラムア
ンプ１５に接続され、各カラムアンプ１５の出力端が第
２の水平選択スイッチ素子（例えばＭＯＳトランジス
タ）１６を介して第２の水平信号線１７に接続される。
第２の水平信号線１７の端部には第２の出力回路１８が
接続される。
続された各垂直信号線６Ｂの夫々が、画素領域の例えば
下辺外側に配置された第２の増幅器、いわゆるカラムア
ンプ１５に接続され、各カラムアンプ１５の出力端が第
２の水平選択スイッチ素子（例えばＭＯＳトランジス
タ）１６を介して第２の水平信号線１７に接続される。
第２の水平信号線１７の端部には第２の出力回路１８が
接続される。
【００１８】読み出しパルス線７は、各画素列毎に１本
づつ配され、列方向の全ての画素が読み出しパルス線７
に接続される。
づつ配され、列方向の全ての画素が読み出しパルス線７
に接続される。
【００１９】第１及び第２の水平信号線１３及び１７に
対応して、夫々第１の水平走査回路２１及び第２の水平
走査回路２２が設けられる。第１の水平走査回路２１か
らは、各第１の水平選択スイッチ素子１２の制御電極
（いわゆるゲート電極）に水平走査パルスφＨＫ〔‥
‥，φＨk ，φＨk+1 ，φＨk+2 ，‥‥〕が供給される
と共に、各読み出しパルス線７に水平読み出しパルスφ
ＰＲＤ〔φＰＲＤ1 ，φＰＲＤ2 ，‥‥φＰＲＤk ，φ
ＰＲＤk+1 ，φＰＲＤk+2 ，‥‥〕が供給される。第２
の水平走査回路２２からは、各第２の水平選択スイッチ
素子１６の制御電極（いわゆるゲート電極）に水平走査
パルスφＨＭ〔‥‥，φＨm ，φＨm+1 ，φＨm+2 ，‥
‥〕が供給される。
対応して、夫々第１の水平走査回路２１及び第２の水平
走査回路２２が設けられる。第１の水平走査回路２１か
らは、各第１の水平選択スイッチ素子１２の制御電極
（いわゆるゲート電極）に水平走査パルスφＨＫ〔‥
‥，φＨk ，φＨk+1 ，φＨk+2 ，‥‥〕が供給される
と共に、各読み出しパルス線７に水平読み出しパルスφ
ＰＲＤ〔φＰＲＤ1 ，φＰＲＤ2 ，‥‥φＰＲＤk ，φ
ＰＲＤk+1 ，φＰＲＤk+2 ，‥‥〕が供給される。第２
の水平走査回路２２からは、各第２の水平選択スイッチ
素子１６の制御電極（いわゆるゲート電極）に水平走査
パルスφＨＭ〔‥‥，φＨm ，φＨm+1 ，φＨm+2 ，‥
‥〕が供給される。
【００２０】一方、各画素行には夫々垂直選択線８が配
され、各垂直選択線８は対応する画素行の行方向に配列
された全ての画素に接続される。各垂直選択線８は夫々
オア回路２４を介して垂直走査回路２５及び電子シャッ
タ走査回路２６に接続される。
され、各垂直選択線８は対応する画素行の行方向に配列
された全ての画素に接続される。各垂直選択線８は夫々
オア回路２４を介して垂直走査回路２５及び電子シャッ
タ走査回路２６に接続される。
【００２１】即ち、オア回路２４の第１の入力端に垂直
走査回路２５が接続され、その第２の入力端に電子シャ
ッタ走査回路２６が接続され、オア回路２４の出力端が
垂直選択線８に接続される。
走査回路２５が接続され、その第２の入力端に電子シャ
ッタ走査回路２６が接続され、オア回路２４の出力端が
垂直選択線８に接続される。
【００２２】垂直走査回路２５からは、各垂直選択線８
に垂直走査パルスφＶ〔φＶ1 ，‥‥φＶn ，φ
Ｖn+1 ，φＶn+2 ，‥‥〕が供給され、電子シャッタ走
査回路２６からは、各垂直選択線８に電子シャッタ走査
パルスφＳ〔φＳ1 ，‥‥φＳn ，φＳn+1 ，φ
Ｓn+2 ，‥‥〕が供給される。
に垂直走査パルスφＶ〔φＶ1 ，‥‥φＶn ，φ
Ｖn+1 ，φＶn+2 ，‥‥〕が供給され、電子シャッタ走
査回路２６からは、各垂直選択線８に電子シャッタ走査
パルスφＳ〔φＳ1 ，‥‥φＳn ，φＳn+1 ，φ
Ｓn+2 ，‥‥〕が供給される。
【００２３】なお、図示せざるも、垂直信号線６Ａ，６
Ｂの電位をリセットするためのリセット用スイッチ素子
（例えばＭＯＳトランジスタ）が設けられる。
Ｂの電位をリセットするためのリセット用スイッチ素子
（例えばＭＯＳトランジスタ）が設けられる。
【００２４】この固体撮像素子１の動作を図３のタイミ
ングチャートを用いて説明する。垂直走査回路２５から
例えば垂直走査パルスφＶn が供給されると、ｎ行の画
素が選択され、この垂直走査パルスφＶn と第１の水平
走査回路２１からの読み出しパルスφＰＲＤ〔φＰＲＤ
1 ，‥‥φＰＲＤk ，φＰＲＤk+1 ，‥‥〕を受けたｎ
行の垂直選択用スイッチ素子３の制御電極が、順次それ
らのパルスφＶn ，φＰＲＤの積のパルスで制御され、
ｎ行のフォトダイオード２で光電変換された信号電荷が
順次一方の垂直信号線６Ｂに読み出される。
ングチャートを用いて説明する。垂直走査回路２５から
例えば垂直走査パルスφＶn が供給されると、ｎ行の画
素が選択され、この垂直走査パルスφＶn と第１の水平
走査回路２１からの読み出しパルスφＰＲＤ〔φＰＲＤ
1 ，‥‥φＰＲＤk ，φＰＲＤk+1 ，‥‥〕を受けたｎ
行の垂直選択用スイッチ素子３の制御電極が、順次それ
らのパルスφＶn ，φＰＲＤの積のパルスで制御され、
ｎ行のフォトダイオード２で光電変換された信号電荷が
順次一方の垂直信号線６Ｂに読み出される。
【００２５】このｎ行の信号電荷は、水平映像期間中
に、第２のカラムアンプ１５を通り信号電圧に変換さ
れ、第２の水平走査回路２２からの水平走査パルスφＨ
Ｍ〔‥‥φＨm ，φＨm+1 ，‥‥〕により制御された水
平選択スイッチ素子１６を通して第２の水平信号線１７
に出て、これに接続された第２の出力回路１８により出
力される。
に、第２のカラムアンプ１５を通り信号電圧に変換さ
れ、第２の水平走査回路２２からの水平走査パルスφＨ
Ｍ〔‥‥φＨm ，φＨm+1 ，‥‥〕により制御された水
平選択スイッチ素子１６を通して第２の水平信号線１７
に出て、これに接続された第２の出力回路１８により出
力される。
【００２６】次に、垂直走査回路２５から次の垂直走査
パルスφＶn+1 が供給されると、ｎ＋１行の画素が選択
され、この垂直走査パルスφＶn+1 と第１の水平走査回
路２１からの読み出しパルスφＰＲＤ〔φＰＲＤ1 ，‥
‥φＰＲＤk ，φＰＲＤk+1，φＰＲＤk+2 ，‥‥〕を
受けたｎ＋１行の垂直選択用スイッチ素子３の制御電極
が、順次それらのパルスφＶn+1 ，φＰＲＤの積のパル
スで制御され、ｎ＋１行のフォトダイオード２で光電変
換された信号電荷が順次他方の垂直信号線６Ａに読み出
される。
パルスφＶn+1 が供給されると、ｎ＋１行の画素が選択
され、この垂直走査パルスφＶn+1 と第１の水平走査回
路２１からの読み出しパルスφＰＲＤ〔φＰＲＤ1 ，‥
‥φＰＲＤk ，φＰＲＤk+1，φＰＲＤk+2 ，‥‥〕を
受けたｎ＋１行の垂直選択用スイッチ素子３の制御電極
が、順次それらのパルスφＶn+1 ，φＰＲＤの積のパル
スで制御され、ｎ＋１行のフォトダイオード２で光電変
換された信号電荷が順次他方の垂直信号線６Ａに読み出
される。
【００２７】このｎ＋１行の画素の信号電荷は、次の水
平映像期間中に、第１のカラムアンプ１１を通り信号電
圧に変換され、第１の水平走査回路２１からの水平走査
パルスφＨＫ〔‥‥，φＨk ，φＨk+1 ，‥‥〕により
制御された水平選択スイッチ素子１２を通して第１の水
平信号線１３に出て、これに接続された第１の出力回路
１４より出力される。以後、順次偶数行、奇数行のフォ
トダイオード２の信号電荷が夫々の垂直信号線６Ｂ及び
６Ａ、カラムアンプ１５及び１１、水平信号線１７及び
１３を通って交互に出力される。
平映像期間中に、第１のカラムアンプ１１を通り信号電
圧に変換され、第１の水平走査回路２１からの水平走査
パルスφＨＫ〔‥‥，φＨk ，φＨk+1 ，‥‥〕により
制御された水平選択スイッチ素子１２を通して第１の水
平信号線１３に出て、これに接続された第１の出力回路
１４より出力される。以後、順次偶数行、奇数行のフォ
トダイオード２の信号電荷が夫々の垂直信号線６Ｂ及び
６Ａ、カラムアンプ１５及び１１、水平信号線１７及び
１３を通って交互に出力される。
【００２８】一方、電子シャッタは次のように行われ
る。例えば偶数行であるｎ行目の垂直走査パルスφＶｎ
が立ち上がり、それと同期して読み出しパルスφＰＲＤ
及び水平走査パルスφＨＫが立ち上がると、ｎ行目の画
素の信号電荷が第２の垂直信号線６Ｂに読み出され、第
２のカラムアンプ１５で電圧変換され、水平選択スイッ
チ１６、第２の水平信号線１７及び第２の出力回路を通
って映像信号として出力される。
る。例えば偶数行であるｎ行目の垂直走査パルスφＶｎ
が立ち上がり、それと同期して読み出しパルスφＰＲＤ
及び水平走査パルスφＨＫが立ち上がると、ｎ行目の画
素の信号電荷が第２の垂直信号線６Ｂに読み出され、第
２のカラムアンプ１５で電圧変換され、水平選択スイッ
チ１６、第２の水平信号線１７及び第２の出力回路を通
って映像信号として出力される。
【００２９】このｎ行目の画素の読み出時に之に同期し
て、電子シャッタ走査回路２６からは例えば奇数行であ
るｎ＋ｉ＋１行目の電子シャッタ走査パルスφＳn+i+1
（即ち、読み出しパルスφＰＲＤk ，φＰＲＤk+1 ，φ
ＰＲＤk+2 ，‥‥に同期した複数のパルスからなる）が
立ち上がり、この電子シャッタパルスφＳn+i+1 の各パ
ルスと読み出しパルスφＰＲＤk ，φＰＲＤk+1 ，φＰ
ＲＤk+2 ，‥‥の各積のパルスでｎ＋ｉ＋１行目（奇数
行目）の垂直選択用スイッチ素子３が制御され、ｎ＋ｉ
＋１行目のフォトダイオード２にこの時点まで蓄積され
た信号電荷が第１の垂直信号線６Ａを通り、第１のカラ
ムアンプ１１に吸収され、即ち第１のカラムアンプ１１
に電位を与える例えば電源側に吸収され、排出される。
て、電子シャッタ走査回路２６からは例えば奇数行であ
るｎ＋ｉ＋１行目の電子シャッタ走査パルスφＳn+i+1
（即ち、読み出しパルスφＰＲＤk ，φＰＲＤk+1 ，φ
ＰＲＤk+2 ，‥‥に同期した複数のパルスからなる）が
立ち上がり、この電子シャッタパルスφＳn+i+1 の各パ
ルスと読み出しパルスφＰＲＤk ，φＰＲＤk+1 ，φＰ
ＲＤk+2 ，‥‥の各積のパルスでｎ＋ｉ＋１行目（奇数
行目）の垂直選択用スイッチ素子３が制御され、ｎ＋ｉ
＋１行目のフォトダイオード２にこの時点まで蓄積され
た信号電荷が第１の垂直信号線６Ａを通り、第１のカラ
ムアンプ１１に吸収され、即ち第１のカラムアンプ１１
に電位を与える例えば電源側に吸収され、排出される。
【００３０】次の奇数行であるｎ＋１行目の画素の信号
電荷を読み出しているときには、偶数行であるｎ＋ｉ＋
２行目の画素の信号電荷が第１の垂直信号線６Ａに読み
出され、第２のカラムアンプ１５にて同様に吸収され排
出されることになる。この電子シャッタ動作による信号
電荷の蓄積時間ＴA はＴA ＝１水平走査期間×ｉとな
る。
電荷を読み出しているときには、偶数行であるｎ＋ｉ＋
２行目の画素の信号電荷が第１の垂直信号線６Ａに読み
出され、第２のカラムアンプ１５にて同様に吸収され排
出されることになる。この電子シャッタ動作による信号
電荷の蓄積時間ＴA はＴA ＝１水平走査期間×ｉとな
る。
【００３１】本実施の形態に係る固体撮像素子１によれ
ば、マトリックス状に配列された画素の各１列の画素の
１／２が、各垂直信号線６Ａ及び６Ｂに接続されること
により、１本の垂直信号線６の負荷容量を半分近くに減
らすことができる。実際は配線容量、カラムアンプでの
容量等があるので、上記負荷容量を１／２までには減少
することができない。
ば、マトリックス状に配列された画素の各１列の画素の
１／２が、各垂直信号線６Ａ及び６Ｂに接続されること
により、１本の垂直信号線６の負荷容量を半分近くに減
らすことができる。実際は配線容量、カラムアンプでの
容量等があるので、上記負荷容量を１／２までには減少
することができない。
【００３２】従って、式Ｖ＝Ｑ／Ｃ〔但し、Ｖは電圧、
Ｑは電荷、Ｃは容量〕から明らかな様に、読み出された
電荷による出力振幅を大きく取ることができ、カラムア
ンプ１１及び１５によるＳＮ比が向上することができ
る。よって感度の向上を図ることができる。
Ｑは電荷、Ｃは容量〕から明らかな様に、読み出された
電荷による出力振幅を大きく取ることができ、カラムア
ンプ１１及び１５によるＳＮ比が向上することができ
る。よって感度の向上を図ることができる。
【００３３】図４は、本発明の他の実施の形態に係るＣ
ＭＯＳ型あるいはＭＯＳ型の固体撮像素子の構成を示
す。この固体撮像素子３１は、前述と同様に、図２に示
すフォトダイオードによるセンサ部２と垂直選択用スイ
ッチ素子３と読み出し用スイッチ素子４とによって構成
された単位画素５がマトリックス状（行列状）に複数配
列され、各画素列に２本の垂直信号線６〔６Ａ，６Ｂ〕
が配され、これら垂直信号線６Ａ及び６Ｂの夫々に列方
向に配列された画素５が前述と同様に交互に接続され
る。
ＭＯＳ型あるいはＭＯＳ型の固体撮像素子の構成を示
す。この固体撮像素子３１は、前述と同様に、図２に示
すフォトダイオードによるセンサ部２と垂直選択用スイ
ッチ素子３と読み出し用スイッチ素子４とによって構成
された単位画素５がマトリックス状（行列状）に複数配
列され、各画素列に２本の垂直信号線６〔６Ａ，６Ｂ〕
が配され、これら垂直信号線６Ａ及び６Ｂの夫々に列方
向に配列された画素５が前述と同様に交互に接続され
る。
【００３４】本実施の形態においては、特に、各画素列
に対応する２本の垂直信号線６Ａ及び６Ｂの夫々に第１
及び第２のカラムアンプ１１及び１５が接続されると共
に、夫々のカラムアンプ１１及び１５の出力端が夫々第
１の水平選択スイッチ１２及び第２の水平選択スイッチ
１６を介して第１及び第２の水平信号線１３及び１７に
接続される。第１の水平信号線１３の端部には第１の出
力回路１４が接続され、第２の水平信号線１７の端部に
は第２の出力回路１８が接続される。
に対応する２本の垂直信号線６Ａ及び６Ｂの夫々に第１
及び第２のカラムアンプ１１及び１５が接続されると共
に、夫々のカラムアンプ１１及び１５の出力端が夫々第
１の水平選択スイッチ１２及び第２の水平選択スイッチ
１６を介して第１及び第２の水平信号線１３及び１７に
接続される。第１の水平信号線１３の端部には第１の出
力回路１４が接続され、第２の水平信号線１７の端部に
は第２の出力回路１８が接続される。
【００３５】さらに、各画素列に対応した第１及び第２
の水平選択スイッチ素子１２及び１６の制御電極（いわ
ゆるゲート電極）が互に共通接続され、之等第１及び第
２の水平選択スイッチ素子１２及び１６の制御電極に水
平走査回路２１からの水平走査パルスφＨＫ〔‥‥，φ
Ｈk ，φＨk+1 ，φＨk+2 ，‥‥〕が同時に供給される
ように構成される。
の水平選択スイッチ素子１２及び１６の制御電極（いわ
ゆるゲート電極）が互に共通接続され、之等第１及び第
２の水平選択スイッチ素子１２及び１６の制御電極に水
平走査回路２１からの水平走査パルスφＨＫ〔‥‥，φ
Ｈk ，φＨk+1 ，φＨk+2 ，‥‥〕が同時に供給される
ように構成される。
【００３６】読み出しパルス線７は、各画素列毎に１本
づつ配され、列方向に配列された画素の全てが読み出し
パルス線７に接続される。各読み出しパルス線７には、
水平走査回路２１から読み出しパルスφＰＲＤ〔‥‥，
φＰＲＤk ，φＰＲＤk+1 ，φＰＲＤk+2 ，‥‥〕が供
給される。
づつ配され、列方向に配列された画素の全てが読み出し
パルス線７に接続される。各読み出しパルス線７には、
水平走査回路２１から読み出しパルスφＰＲＤ〔‥‥，
φＰＲＤk ，φＰＲＤk+1 ，φＰＲＤk+2 ，‥‥〕が供
給される。
【００３７】各画素行には、垂直選択線８が配され、こ
の各垂直選択線８が対応する画素行の行方向に配列され
た全ての画素に接続される。各垂直選択線８は、垂直走
査回路２５に接続され、この垂直走査回路２５から垂直
走査パルスφＶ〔φＶ1 ，‥‥φＶn ，φＶn+1 ，φＶ
n+2 ，‥‥〕が供給される。
の各垂直選択線８が対応する画素行の行方向に配列され
た全ての画素に接続される。各垂直選択線８は、垂直走
査回路２５に接続され、この垂直走査回路２５から垂直
走査パルスφＶ〔φＶ1 ，‥‥φＶn ，φＶn+1 ，φＶ
n+2 ，‥‥〕が供給される。
【００３８】この固体撮像素子３１の動作を図５のタイ
ミングチャートを用いて説明する。垂直走査回路２５か
ら２画素行に対応する垂直走査パルス、例えば垂直走査
パルスφＶn とφＶn+1 が同時に垂直選択線７に供給さ
れてｎ行及びｎ＋１行の２つの画素行が同時に選択され
る。
ミングチャートを用いて説明する。垂直走査回路２５か
ら２画素行に対応する垂直走査パルス、例えば垂直走査
パルスφＶn とφＶn+1 が同時に垂直選択線７に供給さ
れてｎ行及びｎ＋１行の２つの画素行が同時に選択され
る。
【００３９】ｎ行の画素では、この垂直走査パルスφＶ
n と水平走査回路からの読み出しパルスφＰＲＤ〔φＰ
ＲＤ1 ，‥‥，φＲＰＤk ，φＰＲＤk+1 ，‥‥〕の積
のパルスでｎ行の垂直選択用スイッチ素子３が制御され
てｎ行のフォトダイオード２の信号電荷が順次一方の垂
直信号線６Ｂに読み出される。ｎ＋１行の画素では、垂
直走査パルスφＶn+1 と読み出しパルスφＰＲＤ〔φＰ
ＲＤ1 ，‥‥，φＰＲＤk ，φＰＲＤk+1 ，‥‥〕の積
のパルスでｎ＋１行の垂直選択用スイッチ素子３が制御
されて、ｎ＋１行のフォトダイオード２の信号電荷が順
次他方の垂直信号線６Ａに読み出される。
n と水平走査回路からの読み出しパルスφＰＲＤ〔φＰ
ＲＤ1 ，‥‥，φＲＰＤk ，φＰＲＤk+1 ，‥‥〕の積
のパルスでｎ行の垂直選択用スイッチ素子３が制御され
てｎ行のフォトダイオード２の信号電荷が順次一方の垂
直信号線６Ｂに読み出される。ｎ＋１行の画素では、垂
直走査パルスφＶn+1 と読み出しパルスφＰＲＤ〔φＰ
ＲＤ1 ，‥‥，φＰＲＤk ，φＰＲＤk+1 ，‥‥〕の積
のパルスでｎ＋１行の垂直選択用スイッチ素子３が制御
されて、ｎ＋１行のフォトダイオード２の信号電荷が順
次他方の垂直信号線６Ａに読み出される。
【００４０】一方、水平走査回路２１からの読み出し走
査パルスφＨＫ〔φＨ1 ，‥‥，φＨk ，φＨk+1 ，‥
‥〕によって、各画素列の２つの水平選択スイッチ素子
１２及び１６が同時に制御される。これによって、ｎ行
（偶数行）とｎ＋１行（奇数行）の信号電荷は、夫々カ
ラムアンプ１１及び１５で電圧変換され、水平選択スイ
ッチ素子１２，１６及び第１、第２の水平信号線１３，
１７を通り、夫々の第１、第２の出力回路１４，１８よ
り出力される。即ち、隣り合う２行の画素が同時に読み
出される。以後、同様にして順次２画素行毎の信号が出
力される。
査パルスφＨＫ〔φＨ1 ，‥‥，φＨk ，φＨk+1 ，‥
‥〕によって、各画素列の２つの水平選択スイッチ素子
１２及び１６が同時に制御される。これによって、ｎ行
（偶数行）とｎ＋１行（奇数行）の信号電荷は、夫々カ
ラムアンプ１１及び１５で電圧変換され、水平選択スイ
ッチ素子１２，１６及び第１、第２の水平信号線１３，
１７を通り、夫々の第１、第２の出力回路１４，１８よ
り出力される。即ち、隣り合う２行の画素が同時に読み
出される。以後、同様にして順次２画素行毎の信号が出
力される。
【００４１】本実施の形態に係る固体撮像素子３１によ
れば、偶数、奇数の２行の画素信号を夫々第１及び第２
の垂直信号線を通して同時に読み出すことにより、駆動
パルス（φＶ，φＨＫ，φＰＲＤの全て）が１行毎に読
み出す場合と同じクロック周波数であれば２倍速で読み
出すことができ、高速読み出しに有利となる。
れば、偶数、奇数の２行の画素信号を夫々第１及び第２
の垂直信号線を通して同時に読み出すことにより、駆動
パルス（φＶ，φＨＫ，φＰＲＤの全て）が１行毎に読
み出す場合と同じクロック周波数であれば２倍速で読み
出すことができ、高速読み出しに有利となる。
【００４２】また、１行毎に読み出す場合と同じ読み出
し速度とすれば、駆動パルス（φＶ，φＨＫ，φＰＲＤ
の全て）は１／２のクロック周波数になるため、カラム
アンプ１１，１５のｆ特を下げることができ、カラムア
ンプ１１，１５で発生するノイズを低減することができ
る。
し速度とすれば、駆動パルス（φＶ，φＨＫ，φＰＲＤ
の全て）は１／２のクロック周波数になるため、カラム
アンプ１１，１５のｆ特を下げることができ、カラムア
ンプ１１，１５で発生するノイズを低減することができ
る。
【００４３】同時に、１本の垂直信号線６Ａ及び６Ｂの
負荷容量を半分近くに減らすことができるので、読み出
し電荷による出力振幅を大きく取ることができ、カラム
アンプ１１及び１５によるＳＮ比を向上することができ
る。従って、感度の向上を図ることができる。
負荷容量を半分近くに減らすことができるので、読み出
し電荷による出力振幅を大きく取ることができ、カラム
アンプ１１及び１５によるＳＮ比を向上することができ
る。従って、感度の向上を図ることができる。
【００４４】図６は、本発明の他の実施の形態に係るＣ
ＭＯＳ型あるいはＭＯＳ型の固体撮像素子の構成を示
す。この固体撮像素子４１は、前述と同様にフォトダイ
オードによるセンサ部２と垂直選択用スイッチ素子３と
読み出し用スイッチ素子４とによって構成された単位画
素（図７参照）５がマトリックス状（行列状）に複数配
列されて成る。
ＭＯＳ型あるいはＭＯＳ型の固体撮像素子の構成を示
す。この固体撮像素子４１は、前述と同様にフォトダイ
オードによるセンサ部２と垂直選択用スイッチ素子３と
読み出し用スイッチ素子４とによって構成された単位画
素（図７参照）５がマトリックス状（行列状）に複数配
列されて成る。
【００４５】各単位画素５では、図７に示すように、読
み出しスイッチ素子４の一方の主電極がセンサ部である
フォトダイオード２に接続され、その他方の主電極が水
平信号線４２に接続される。また、垂直選択用スイッチ
素子３の一方の主電極が読み出し用スイッチ素子４の制
御電極（いわゆるゲート電極）に接続され、その他方の
主電極が読み出しパルス線７に接続され、その制御電極
（いわゆるゲート電極）が垂直選択線８に接続される。
み出しスイッチ素子４の一方の主電極がセンサ部である
フォトダイオード２に接続され、その他方の主電極が水
平信号線４２に接続される。また、垂直選択用スイッチ
素子３の一方の主電極が読み出し用スイッチ素子４の制
御電極（いわゆるゲート電極）に接続され、その他方の
主電極が読み出しパルス線７に接続され、その制御電極
（いわゆるゲート電極）が垂直選択線８に接続される。
【００４６】本実施の形態では、特に、マトリックス状
に配列された画素５の各画素行毎に２本の水平信号線４
２〔４２Ａ，４２Ｂ〕が配され、これら水平信号線４２
Ａ及び４２Ｂの夫々に、行方向に配列された画素５が交
互に接続される。即ち、一方の水平信号線４２Ａに行方
向に配列された複数の画素５のうち、一方の１つ置きの
画素（即ち奇数番目に対応する画素）の組が接続され、
他方の水平信号線４２Ｂに他方の１つ置きの画素（即ち
偶数番目に対応する画素）の組が接続される。
に配列された画素５の各画素行毎に２本の水平信号線４
２〔４２Ａ，４２Ｂ〕が配され、これら水平信号線４２
Ａ及び４２Ｂの夫々に、行方向に配列された画素５が交
互に接続される。即ち、一方の水平信号線４２Ａに行方
向に配列された複数の画素５のうち、一方の１つ置きの
画素（即ち奇数番目に対応する画素）の組が接続され、
他方の水平信号線４２Ｂに他方の１つ置きの画素（即ち
偶数番目に対応する画素）の組が接続される。
【００４７】これら第１及び第２水平信号線４２Ａ及び
４２Ｂの端部には、夫々第１及び第２の増幅器、いわゆ
るローアンプ（Row Amp)４３及び４４が接続され、さら
に第１及び第２のローアンプ４３及び４４の夫々に第１
及び第２の垂直選択スイッチ素子４５及び４６が接続れ
る。全画素行の垂直選択スイッチ素子４５及び４６は共
通の垂直信号線４７に接続ささ、垂直信号線４７の端部
に出力回路４８が接続される。
４２Ｂの端部には、夫々第１及び第２の増幅器、いわゆ
るローアンプ（Row Amp)４３及び４４が接続され、さら
に第１及び第２のローアンプ４３及び４４の夫々に第１
及び第２の垂直選択スイッチ素子４５及び４６が接続れ
る。全画素行の垂直選択スイッチ素子４５及び４６は共
通の垂直信号線４７に接続ささ、垂直信号線４７の端部
に出力回路４８が接続される。
【００４８】各画素行には、夫々垂直選択線８が配さ
れ、各垂直選択線８は対応する画素行の全ての画素に接
続される。各垂直選択線８は、夫々オア回路２４を介し
て垂直走査回路２５及び電子シャッタ走査回路２６に接
続される。即ち、オア回路２４の第１の入力端に垂直走
査回路２５が接続され、その第２の入力端に電子シャッ
タ走査回路２６が接続され、オア回路２４の出力端が垂
直選択線８に接続される。
れ、各垂直選択線８は対応する画素行の全ての画素に接
続される。各垂直選択線８は、夫々オア回路２４を介し
て垂直走査回路２５及び電子シャッタ走査回路２６に接
続される。即ち、オア回路２４の第１の入力端に垂直走
査回路２５が接続され、その第２の入力端に電子シャッ
タ走査回路２６が接続され、オア回路２４の出力端が垂
直選択線８に接続される。
【００４９】そして、各画素行の第１及び第２の水平信
号線４２Ａ及び４２Ｂにローアンプ４３及び４４を介し
て接続された第１及び第２の垂直選択スイッチ素子４５
及び４６の制御電極（いわゆるゲート電極）が互に接続
されて、その接続点が各行に対応する垂直走査回路２５
に接続される。
号線４２Ａ及び４２Ｂにローアンプ４３及び４４を介し
て接続された第１及び第２の垂直選択スイッチ素子４５
及び４６の制御電極（いわゆるゲート電極）が互に接続
されて、その接続点が各行に対応する垂直走査回路２５
に接続される。
【００５０】垂直走査回路２５からは、各垂直選択線８
に垂直走査パルスφＶ〔φＶ1 ，‥‥φＶn ，φ
Ｖn+1 ，‥‥〕が供給され、電子シャッタ走査回路２６
からは、各垂直選択線８に電子シャッタ走査パルスφＳ
〔φＳ1 ，‥‥φＳn ，φＳn+1 ，‥‥〕が供給され
る。
に垂直走査パルスφＶ〔φＶ1 ，‥‥φＶn ，φ
Ｖn+1 ，‥‥〕が供給され、電子シャッタ走査回路２６
からは、各垂直選択線８に電子シャッタ走査パルスφＳ
〔φＳ1 ，‥‥φＳn ，φＳn+1 ，‥‥〕が供給され
る。
【００５１】一方、読み出しパルス線７は、各画素列毎
に１本づつ配され、列方向に配列された画素の全てが読
み出しパルス線７に接続される。水平走査回路４９が設
けられ、水平走査回路４９から各読み出しパルス線７に
読み出しパルスφＰＲＤ〔φＰＲＤ1 ，‥‥，φＰＲＤ
k ，φＰＲＤk+1 ，‥‥〕が供給される。
に１本づつ配され、列方向に配列された画素の全てが読
み出しパルス線７に接続される。水平走査回路４９が設
けられ、水平走査回路４９から各読み出しパルス線７に
読み出しパルスφＰＲＤ〔φＰＲＤ1 ，‥‥，φＰＲＤ
k ，φＰＲＤk+1 ，‥‥〕が供給される。
【００５２】この固体撮像素子４１の動作を図８のタイ
ミングチャートを用いて説明する。垂直走査回路２５か
らオア回路２４を通して順次各行の垂直選択線８に垂直
走査パルスφＶ〔φＶ1 ，‥‥，φＶn ，φＶn+1 ，‥
‥〕が供給されると共に、垂直走査回路２５から直接第
１及び第２の垂直選択スイッチ素子４５及び４６の制御
電極に共通に垂直走査パルスφＶ〔φＶ1 ，‥‥，φＶ
n ，φＶn+1 ，‥‥〕が供給される。
ミングチャートを用いて説明する。垂直走査回路２５か
らオア回路２４を通して順次各行の垂直選択線８に垂直
走査パルスφＶ〔φＶ1 ，‥‥，φＶn ，φＶn+1 ，‥
‥〕が供給されると共に、垂直走査回路２５から直接第
１及び第２の垂直選択スイッチ素子４５及び４６の制御
電極に共通に垂直走査パルスφＶ〔φＶ1 ，‥‥，φＶ
n ，φＶn+1 ，‥‥〕が供給される。
【００５３】今、ｎ行の画素に垂直選択線８を通して垂
直選択パルスφＶn が供給され、水平走査回路４９から
読み出しパルスφＰＲＤ〔φＰＲＤ1 ，‥‥φＰＲ
Ｄk ，φＰＲＤk+1 ，‥‥〕が順次読み出しパルス線７
に供給されると、パルスφＶn とφＰＲＤの積のパルス
でｎ行の画素５の垂直選択用スイッチ素子３が制御され
てｎ行のフォトダイオード２の信号電荷、即ち奇数番目
に対応するフォトダイオード２の信号電荷が第１の水平
信号線４２Ａに順次読み出され、偶数番目に対応するフ
ォトダイオード２の信号電荷が第２の水平信号線４２Ｂ
に順次読み出される。
直選択パルスφＶn が供給され、水平走査回路４９から
読み出しパルスφＰＲＤ〔φＰＲＤ1 ，‥‥φＰＲ
Ｄk ，φＰＲＤk+1 ，‥‥〕が順次読み出しパルス線７
に供給されると、パルスφＶn とφＰＲＤの積のパルス
でｎ行の画素５の垂直選択用スイッチ素子３が制御され
てｎ行のフォトダイオード２の信号電荷、即ち奇数番目
に対応するフォトダイオード２の信号電荷が第１の水平
信号線４２Ａに順次読み出され、偶数番目に対応するフ
ォトダイオード２の信号電荷が第２の水平信号線４２Ｂ
に順次読み出される。
【００５４】また、垂直走査パルスφＶn が同時に第１
及び第２の垂直選択スイッチ素子４５及び４６に供給さ
れることにより、第１及び第２の水平信号線４２Ａ及び
４２Ｂに読み出された信号電荷は、順次第１のローアン
プ４３及び第２のローアンプ４４によって電圧変換さ
れ、垂直選択スイッチ素子４５及び４６、垂直信号線４
７を通して出力回路４８より出力信号として順次出力さ
れる。この動作が各画素行毎に順次繰り返される。
及び第２の垂直選択スイッチ素子４５及び４６に供給さ
れることにより、第１及び第２の水平信号線４２Ａ及び
４２Ｂに読み出された信号電荷は、順次第１のローアン
プ４３及び第２のローアンプ４４によって電圧変換さ
れ、垂直選択スイッチ素子４５及び４６、垂直信号線４
７を通して出力回路４８より出力信号として順次出力さ
れる。この動作が各画素行毎に順次繰り返される。
【００５５】電子シャッタは次のように行われる。例え
ばｎ行目の画素行の信号電荷を読み出しているとき、こ
れに同期して電子シャッタ走査回路２６からｎ＋ｉ行の
垂直選択線８に電子シャッタ走査パルスφＳn+i が供給
されてこの電子シャッタ走査パルスφＳn+i と読み出し
パルスφＰＲＤの積のパルスによってｎ＋ｉ行の画素５
のそれまで蓄積されていた信号電荷が第１及び第２の水
平信号線４２Ａ及び４２Ｂに読み出され、ローアンプ４
３及び４４の例えば電源を通して排出され、電子シャッ
タ動作が行われる。このときの電子シャッタ動作による
信号電荷の蓄積時間ＴA はＴA ＝１水平走査期間×ｉと
なる。
ばｎ行目の画素行の信号電荷を読み出しているとき、こ
れに同期して電子シャッタ走査回路２６からｎ＋ｉ行の
垂直選択線８に電子シャッタ走査パルスφＳn+i が供給
されてこの電子シャッタ走査パルスφＳn+i と読み出し
パルスφＰＲＤの積のパルスによってｎ＋ｉ行の画素５
のそれまで蓄積されていた信号電荷が第１及び第２の水
平信号線４２Ａ及び４２Ｂに読み出され、ローアンプ４
３及び４４の例えば電源を通して排出され、電子シャッ
タ動作が行われる。このときの電子シャッタ動作による
信号電荷の蓄積時間ＴA はＴA ＝１水平走査期間×ｉと
なる。
【００５６】本実施の形態に係る固体撮像素子４１によ
れば、１画素行毎に２本の水平信号線４２Ａ及び４２Ｂ
を設けて１画素行の信号電荷の読み出し時に、奇数番目
と偶数番目の画素の信号電荷を交互に水平信号４２Ａと
４２Ｂを通じて読み出すので、１本の水平信号線の負荷
容量を半分近くに減らすことができる。これにより前述
と同様に、読み出した信号電荷による出力振幅を大きく
取ることができ、ローアンプによるＳＮ比を向上するこ
とができる。
れば、１画素行毎に２本の水平信号線４２Ａ及び４２Ｂ
を設けて１画素行の信号電荷の読み出し時に、奇数番目
と偶数番目の画素の信号電荷を交互に水平信号４２Ａと
４２Ｂを通じて読み出すので、１本の水平信号線の負荷
容量を半分近くに減らすことができる。これにより前述
と同様に、読み出した信号電荷による出力振幅を大きく
取ることができ、ローアンプによるＳＮ比を向上するこ
とができる。
【００５７】図９は、本発明のさらに他の実施の形態に
係るＣＭＯＳ型あるいはＭＯＳ型の固体撮像素子の構成
を示す。この固体撮像素子５１は、図６の構成におい
て、奇数列用と偶数列用の２組の垂直信号線４７1 及び
４７2 と出力回路４８1 及び４８2 を設け、各行の奇数
番目の画素５に接続された第１の水平信号線４２Ａをロ
ーアンプ４３及び第１の垂直選択スイッチ４５を介して
第１の垂直信号線４７1 に接続し、各行の偶数番目の画
素５に接続された第２の水平信号線４２Ｂをローアンプ
４４及び第２の垂直選択スイッチ４６を介して第２の垂
直信号線４７2 に接続して構成される。その他の構成
は、図６と同様であるので、対応する部分に同一符号を
付して重複説明を省略する。
係るＣＭＯＳ型あるいはＭＯＳ型の固体撮像素子の構成
を示す。この固体撮像素子５１は、図６の構成におい
て、奇数列用と偶数列用の２組の垂直信号線４７1 及び
４７2 と出力回路４８1 及び４８2 を設け、各行の奇数
番目の画素５に接続された第１の水平信号線４２Ａをロ
ーアンプ４３及び第１の垂直選択スイッチ４５を介して
第１の垂直信号線４７1 に接続し、各行の偶数番目の画
素５に接続された第２の水平信号線４２Ｂをローアンプ
４４及び第２の垂直選択スイッチ４６を介して第２の垂
直信号線４７2 に接続して構成される。その他の構成
は、図６と同様であるので、対応する部分に同一符号を
付して重複説明を省略する。
【００５８】この固体撮像素子５１では、駆動パルスφ
Ｖ〔‥‥φＶn ，φＶn+1 ，φＶn+ 2 ，‥‥〕及びφＳ
〔‥‥，φＳn+i ，φＳn+i+1 ，φＳn+i+2 ，‥‥〕は
前述の図８と同様とするも、駆動パルスφＰＲＤに関し
ては、φＰＲＤk とφＰＲＤ k+1 ，φＰＲＤk+2 とφＰ
ＲＤk+3 ，‥‥に同じパルスを入れて、第１及び第２の
出力回路４８1 及び４８2 を通じて水平方向の隣り合う
２画素づつの信号を同時に読み出すようになす。
Ｖ〔‥‥φＶn ，φＶn+1 ，φＶn+ 2 ，‥‥〕及びφＳ
〔‥‥，φＳn+i ，φＳn+i+1 ，φＳn+i+2 ，‥‥〕は
前述の図８と同様とするも、駆動パルスφＰＲＤに関し
ては、φＰＲＤk とφＰＲＤ k+1 ，φＰＲＤk+2 とφＰ
ＲＤk+3 ，‥‥に同じパルスを入れて、第１及び第２の
出力回路４８1 及び４８2 を通じて水平方向の隣り合う
２画素づつの信号を同時に読み出すようになす。
【００５９】この構成によれば、駆動パルスφＶ，φＰ
ＲＤ及びφＳの駆動周波数を下げることができ、本例で
は１／２に下げることができ、ローアンプで発生するノ
イズを抑えることができる。その他、図６で説明したと
同様の効果が得られる。
ＲＤ及びφＳの駆動周波数を下げることができ、本例で
は１／２に下げることができ、ローアンプで発生するノ
イズを抑えることができる。その他、図６で説明したと
同様の効果が得られる。
【００６０】上述の図４及び図９の方式の固体撮像素子
では２画素づつ同時に読み出すことが可能である。その
際、図４の例では上下隣り合った２水平ラインを同時に
読み出すことになるので、元の信号に戻す場合は、１水
平走査期間（いわゆる１Ｈ期間）分の遅延をさせること
になる。図９の例では、左右に隣り合った２画素を同時
に読み出すので、元の信号に戻す場合は、１ビット分の
遅延をさせる事になる。一方、マトリックス配列された
画素を上下２分割し、垂直信号線を上下に２分割して夫
々カラムアンプに接続して、上領域の画素と下領域の画
素を夫々のカラムアンプを通して読み出す方式も考えら
れる。この画素上下２分割方式の固体撮像素子では、２
画素を同時に読み出すことが可能であるが、元の信号に
する場合には１／２フィールド分遅延させることが必要
になる。また動いている物体を撮像する際には画面の中
央で１／２フィールド分の時差が生じるので不自然な画
像となる。本発明の図４及び図９の固体撮像素子では、
このような不都合は生じない。
では２画素づつ同時に読み出すことが可能である。その
際、図４の例では上下隣り合った２水平ラインを同時に
読み出すことになるので、元の信号に戻す場合は、１水
平走査期間（いわゆる１Ｈ期間）分の遅延をさせること
になる。図９の例では、左右に隣り合った２画素を同時
に読み出すので、元の信号に戻す場合は、１ビット分の
遅延をさせる事になる。一方、マトリックス配列された
画素を上下２分割し、垂直信号線を上下に２分割して夫
々カラムアンプに接続して、上領域の画素と下領域の画
素を夫々のカラムアンプを通して読み出す方式も考えら
れる。この画素上下２分割方式の固体撮像素子では、２
画素を同時に読み出すことが可能であるが、元の信号に
する場合には１／２フィールド分遅延させることが必要
になる。また動いている物体を撮像する際には画面の中
央で１／２フィールド分の時差が生じるので不自然な画
像となる。本発明の図４及び図９の固体撮像素子では、
このような不都合は生じない。
【００６１】尚、図１の実施の形態では、各画素列に２
本の垂直信号線を配し、列方向の画素を２本の垂直信号
線に交互に振り分けて接続し、各垂直信号線に対して夫
々カラムアンプ、水平選択スイッチ素子、水平走査回
路、水平信号線及び出力回路を設けた構成としたが、そ
の他、各画素列に３本以上の複数の垂直信号線を配し、
列方向の画素を垂直信号線の数に応じて複数置きの画素
の組に分けて、各組の画素を対応する垂直信号線に接続
し、各垂直信号線に対して夫々カラムアンプ、水平選択
スイッチ素子、水平信号線、出力回路及び水平走査回路
を設けた構成とすることもできる。この構成とすること
により、更に１本の垂直信号線の負荷容量を低減し、カ
ラムアンプによるＳＮ比の向上が図れる。
本の垂直信号線を配し、列方向の画素を２本の垂直信号
線に交互に振り分けて接続し、各垂直信号線に対して夫
々カラムアンプ、水平選択スイッチ素子、水平走査回
路、水平信号線及び出力回路を設けた構成としたが、そ
の他、各画素列に３本以上の複数の垂直信号線を配し、
列方向の画素を垂直信号線の数に応じて複数置きの画素
の組に分けて、各組の画素を対応する垂直信号線に接続
し、各垂直信号線に対して夫々カラムアンプ、水平選択
スイッチ素子、水平信号線、出力回路及び水平走査回路
を設けた構成とすることもできる。この構成とすること
により、更に１本の垂直信号線の負荷容量を低減し、カ
ラムアンプによるＳＮ比の向上が図れる。
【００６２】また、図４の実施の形態では、各画素列に
２本の垂直信号線を配し、２行の画素の信号電荷を同時
に読み出すように構成したが、その他、各画素列に３本
以上の複数の垂直信号線を配し、列方向の画素を垂直信
号線の数に応じて複数置きの画素の組に分けて、各組の
画素を対応する垂直信号線に接続し、同様に構成し、即
ち、夫々の垂直信号線にカラムアンプ、水平選択スイッ
チ素子、水平信号線を接続し、各水平選択スイッチ素子
のゲート電極同士を接続して之に読み出しパルスを供給
するようにして、３行以上の複数行の画素の信号電荷を
同時に読み出すように構成することもできる。
２本の垂直信号線を配し、２行の画素の信号電荷を同時
に読み出すように構成したが、その他、各画素列に３本
以上の複数の垂直信号線を配し、列方向の画素を垂直信
号線の数に応じて複数置きの画素の組に分けて、各組の
画素を対応する垂直信号線に接続し、同様に構成し、即
ち、夫々の垂直信号線にカラムアンプ、水平選択スイッ
チ素子、水平信号線を接続し、各水平選択スイッチ素子
のゲート電極同士を接続して之に読み出しパルスを供給
するようにして、３行以上の複数行の画素の信号電荷を
同時に読み出すように構成することもできる。
【００６３】さらに、図６の実施の形態では、各画素行
に２本の水平信号線を配し、各水平信号線に行方向の画
素を交互に振り分けて接続するように構成したが、その
他、各画素行に３本以上の複数の水平信号線を配し、行
方向の画素を水平信号線の数に応じて複数置きの画素の
組に分けて、各組の画素を対応する水平信号線に接続
し、各水平信号線に対して夫々ローアンプ及び垂直選択
スイッチ素子を接続し、各垂直選択スイッチ素子のゲー
ト電極を共通接続してこれに垂直走査パルスを供給する
ように構成することもできる。
に２本の水平信号線を配し、各水平信号線に行方向の画
素を交互に振り分けて接続するように構成したが、その
他、各画素行に３本以上の複数の水平信号線を配し、行
方向の画素を水平信号線の数に応じて複数置きの画素の
組に分けて、各組の画素を対応する水平信号線に接続
し、各水平信号線に対して夫々ローアンプ及び垂直選択
スイッチ素子を接続し、各垂直選択スイッチ素子のゲー
ト電極を共通接続してこれに垂直走査パルスを供給する
ように構成することもできる。
【００６４】また、図９の実施の形態においても、各画
素行に３本以上の複数の水平信号線を配し、且つこれに
対応して３本以上の複数の垂直信号線を配置して、一行
の隣接する複数画素を同時に読み出すように構成するこ
とも可能である。
素行に３本以上の複数の水平信号線を配し、且つこれに
対応して３本以上の複数の垂直信号線を配置して、一行
の隣接する複数画素を同時に読み出すように構成するこ
とも可能である。
【００６５】
【発明の効果】本発明に係る固体撮像素子によれば信号
線（垂直信号線又は水平信号線）の負荷容量を下げるこ
とができ、同じ信号電荷を読み出した場合の出力振幅を
大きくすることができ、信号線に接続された増幅手段に
おけるＳＮ比を向上することができる。従って、感度の
向上を図ることができる。
線（垂直信号線又は水平信号線）の負荷容量を下げるこ
とができ、同じ信号電荷を読み出した場合の出力振幅を
大きくすることができ、信号線に接続された増幅手段に
おけるＳＮ比を向上することができる。従って、感度の
向上を図ることができる。
【００６６】また、駆動周波数を下げることが可能とな
り、増幅手段で発生するノイズを抑えることができる。
さらに高速読み出しも可能にする。
り、増幅手段で発生するノイズを抑えることができる。
さらに高速読み出しも可能にする。
【図１】本発明に係る固体撮像素子の一実施の形態を示
す構成図である。
す構成図である。
【図２】図１の単位画素の構成図である。
【図３】図１の固体撮像素子の駆動パルスのタイミング
チャートである。
チャートである。
【図４】本発明に係る固体撮像素子の他の実施の形態を
示す構成図である。
示す構成図である。
【図５】図４の固体撮像素子の駆動パルスのタイミング
チャートである。
チャートである。
【図６】本発明に係る固体撮像素子の他の実施の形態を
示す構成図である。
示す構成図である。
【図７】図６の単位画素の構成図である。
【図８】図６の固体撮像素子の駆動パルスのタイミング
チャートである。
チャートである。
【図９】本発明に係る固体撮像素子の他の実施の形態を
示す構成図である。
示す構成図である。
１，３１，４１，５１‥‥固体撮像素子、２‥‥センサ
部（フォトダイオード）、３‥‥垂直選択用スイッチ素
子、４‥‥読み出し用スイッチ素子、５‥‥単位画素、
６〔６Ａ，６Ｂ〕，４７‥‥垂直信号線、７‥‥読み出
しパルス線、８‥‥垂直選択線、１１，１５‥‥カラム
アンプ、１２，１６，４５，４６‥‥垂直選択スイッチ
素子、１３，１７，４２〔４２Ａ，４２Ｂ〕‥‥水平信
号線、１４，１８，４８‥‥出力回路、２１，２２，４
９‥‥水平走査回路、２５‥‥垂直走査回路、２６‥‥
電子シャッタ走査回路
部（フォトダイオード）、３‥‥垂直選択用スイッチ素
子、４‥‥読み出し用スイッチ素子、５‥‥単位画素、
６〔６Ａ，６Ｂ〕，４７‥‥垂直信号線、７‥‥読み出
しパルス線、８‥‥垂直選択線、１１，１５‥‥カラム
アンプ、１２，１６，４５，４６‥‥垂直選択スイッチ
素子、１３，１７，４２〔４２Ａ，４２Ｂ〕‥‥水平信
号線、１４，１８，４８‥‥出力回路、２１，２２，４
９‥‥水平走査回路、２５‥‥垂直走査回路、２６‥‥
電子シャッタ走査回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA05 AB01 BA14 CA02 DB01 DD12 FA06 FA22 FA33 5C024 CA12 FA01 FA11 GA01 GA20 GA31 GA45 HA09 JA08 JA11 JA31
Claims (4)
- 【請求項１】 複数の画素が行列状に配列され、 各画素列に、夫々増幅手段を接続した複数の垂直信号線
が配され、 前記各垂直信号線の夫々に前記各画素列の列方向の互に
異なる１つ置きの画素、又は複数置きの画素が接続され
て成ることを特徴とする固体撮像素子。 - 【請求項２】 前記複数の垂直信号線を通して、１画素
行毎、又は複数画素行毎に画素信号を読み出すようにし
て成ることを特徴とする請求項１に記載の固体撮像素
子。 - 【請求項３】 複数の画素が行列状に配列され、 各画素行に、夫々増幅手段を接続した複数の水平信号線
が配され、 前記各水平信号線の夫々に、前記画素行の行方向の互に
異なる１つ置きの画素又は複数置きの画素が接続されて
成ることを特徴とする固体撮像素子。 - 【請求項４】 前記複数の水平信号線を通して１画素行
毎に画素信号を読み出すようにして成ることを特徴とす
る請求項３に記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11131650A JP2000324397A (ja) | 1999-05-12 | 1999-05-12 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11131650A JP2000324397A (ja) | 1999-05-12 | 1999-05-12 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000324397A true JP2000324397A (ja) | 2000-11-24 |
Family
ID=15063028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11131650A Pending JP2000324397A (ja) | 1999-05-12 | 1999-05-12 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000324397A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004056093A1 (ja) * | 2002-12-16 | 2004-07-01 | Hamamatsu Photonics K.K. | 光検出装置 |
| WO2004056094A1 (ja) * | 2002-12-16 | 2004-07-01 | Hamamatsu Photonics K.K. | 光検出装置 |
| JP2005348040A (ja) * | 2004-06-02 | 2005-12-15 | Canon Inc | 増幅型撮像装置及び撮像システム |
| JP2006229798A (ja) * | 2005-02-21 | 2006-08-31 | Sony Corp | 固体撮像素子、固体撮像素子の駆動方法および撮像装置 |
| WO2007086175A1 (ja) * | 2006-01-30 | 2007-08-02 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| JP2010272985A (ja) * | 2009-05-19 | 2010-12-02 | Canon Inc | 固体撮像装置 |
| US8363133B2 (en) | 2007-12-26 | 2013-01-29 | Panasonic Corporation | Solid-state image capturing device and camera |
| US8508641B2 (en) | 2010-02-08 | 2013-08-13 | Canon Kabushiki Kaisha | Solid-state image sensor and imaging apparatus |
| JP2015213327A (ja) * | 2011-08-02 | 2015-11-26 | キヤノン株式会社 | 撮像素子及び撮像装置 |
| US9666626B2 (en) | 2011-08-02 | 2017-05-30 | Canon Kabushiki Kaisha | Image pickup device that is provided with peripheral circuits to prevent chip area from being increased, and image pickup apparatus |
| KR101782334B1 (ko) | 2013-11-25 | 2017-09-27 | 캐논 가부시끼가이샤 | 촬상 소자, 촬상장치 및 휴대전화기 |
-
1999
- 1999-05-12 JP JP11131650A patent/JP2000324397A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004056094A1 (ja) * | 2002-12-16 | 2004-07-01 | Hamamatsu Photonics K.K. | 光検出装置 |
| EP1575281B1 (en) * | 2002-12-16 | 2018-11-28 | Hamamatsu Photonics K. K. | Optical sensor |
| WO2004056093A1 (ja) * | 2002-12-16 | 2004-07-01 | Hamamatsu Photonics K.K. | 光検出装置 |
| CN100382578C (zh) * | 2002-12-16 | 2008-04-16 | 浜松光子学株式会社 | 光检测装置 |
| US7612815B2 (en) | 2002-12-16 | 2009-11-03 | Hamamatsu Photonics K.K. | Optical sensor |
| US7612814B2 (en) | 2002-12-16 | 2009-11-03 | Hamamatsu Photonics K.K. | Optical sensor |
| JP4510523B2 (ja) * | 2004-06-02 | 2010-07-28 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP2005348040A (ja) * | 2004-06-02 | 2005-12-15 | Canon Inc | 増幅型撮像装置及び撮像システム |
| JP4670386B2 (ja) * | 2005-02-21 | 2011-04-13 | ソニー株式会社 | 固体撮像素子、および撮像装置 |
| JP2006229798A (ja) * | 2005-02-21 | 2006-08-31 | Sony Corp | 固体撮像素子、固体撮像素子の駆動方法および撮像装置 |
| WO2007086175A1 (ja) * | 2006-01-30 | 2007-08-02 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| US8018511B2 (en) | 2006-01-30 | 2011-09-13 | Panasonic Corporation | Solid-state imaging device |
| US8363133B2 (en) | 2007-12-26 | 2013-01-29 | Panasonic Corporation | Solid-state image capturing device and camera |
| JP2010272985A (ja) * | 2009-05-19 | 2010-12-02 | Canon Inc | 固体撮像装置 |
| US8508641B2 (en) | 2010-02-08 | 2013-08-13 | Canon Kabushiki Kaisha | Solid-state image sensor and imaging apparatus |
| JP2015213327A (ja) * | 2011-08-02 | 2015-11-26 | キヤノン株式会社 | 撮像素子及び撮像装置 |
| JP2017092990A (ja) * | 2011-08-02 | 2017-05-25 | キヤノン株式会社 | 撮像素子及び撮像装置 |
| US9666626B2 (en) | 2011-08-02 | 2017-05-30 | Canon Kabushiki Kaisha | Image pickup device that is provided with peripheral circuits to prevent chip area from being increased, and image pickup apparatus |
| US10506190B2 (en) | 2011-08-02 | 2019-12-10 | Canon Kabushiki Kaisha | Image pickup device that is provided with peripheral circuits to prevent chip area from being increased, and image pickup apparatus |
| US10999550B2 (en) | 2011-08-02 | 2021-05-04 | Canon Kabushiki Kaisha | Image pickup device that is provided with peripheral circuits to prevent chip area from being increased, and image pickup apparatus |
| US11606526B2 (en) | 2011-08-02 | 2023-03-14 | Canon Kabushiki Kaisha | Image pickup device that is provided with peripheral circuits to prevent chip area from being increased, and image pickup apparatus |
| KR101782334B1 (ko) | 2013-11-25 | 2017-09-27 | 캐논 가부시끼가이샤 | 촬상 소자, 촬상장치 및 휴대전화기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9456158B2 (en) | Physical information acquisition method, a physical information acquisition apparatus, and a semiconductor device | |
| JP4582198B2 (ja) | 固体撮像装置、撮像装置、固体撮像装置の駆動方法 | |
| JP3521109B2 (ja) | 動き検出用固体撮像装置 | |
| JP4483293B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP4086798B2 (ja) | 増幅型固体撮像装置 | |
| JP4329765B2 (ja) | 固体撮像装置 | |
| JP4969771B2 (ja) | 固体撮像装置及びそのキャパシタ調整方法 | |
| CN102057666A (zh) | 固体摄像元件 | |
| JP2001045375A (ja) | 撮像装置とその読み出し方法 | |
| US7639296B2 (en) | Solid state imaging apparatus | |
| JP2641802B2 (ja) | 撮像装置 | |
| JP2000324397A (ja) | 固体撮像素子 | |
| JP4087971B2 (ja) | 固体撮像装置 | |
| JP2010028434A (ja) | 固体撮像装置 | |
| US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
| JPH11266403A (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
| KR100595801B1 (ko) | 고체 촬상 장치, 그 구동 방법 및 카메라 | |
| JP2008270995A (ja) | 固体撮像装置 | |
| JP2006074367A (ja) | 固体撮像素子 | |
| JP4088329B2 (ja) | 固体撮像装置 | |
| JP2001016502A (ja) | 固体撮像装置 | |
| JP3579251B2 (ja) | 固体撮像装置 | |
| JP4229770B2 (ja) | 増幅型固体撮像装置 | |
| JP6412347B2 (ja) | 画素回路およびこれを搭載した撮像装置 | |
| JP3985262B2 (ja) | 固体撮像装置およびその駆動方法 |