JP3985262B2 - 固体撮像装置およびその駆動方法 - Google Patents
固体撮像装置およびその駆動方法 Download PDFInfo
- Publication number
- JP3985262B2 JP3985262B2 JP2001331876A JP2001331876A JP3985262B2 JP 3985262 B2 JP3985262 B2 JP 3985262B2 JP 2001331876 A JP2001331876 A JP 2001331876A JP 2001331876 A JP2001331876 A JP 2001331876A JP 3985262 B2 JP3985262 B2 JP 3985262B2
- Authority
- JP
- Japan
- Prior art keywords
- selection
- horizontal
- unit pixel
- line
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、それぞれ撮像画素を構成する複数の光電変換素子を有し、各光電変換素子に蓄積された光電荷を複数のトランジスタを用いて点順次で読み出す構造を有する固体撮像装置およびその駆動方法に関する。
【0002】
【従来の技術】
従来より、この種の固体撮像装置として、各単位画素毎に光電変換用のフォトダイオードと、このフォトダイオードに蓄積した光電荷の読み出しゲート、読み出し選択ゲート、増幅ゲート、リセットゲート、水平選択ゲートの合計5つのMOSトランジスタを設け、各単位画素の信号電荷を点順次で読み出すことが可能なX−Yアドレス型イメージセンサが提案されている(例えば特開2001−24952号、特開2001−24946号参照)。
【0003】
すなわち、このイメージセンサでは、フォトダイオードに蓄積された受光量に応じた信号電荷を読み出しトランジスタによって読み出し、増幅トランジスタのゲートに接続されたFD(フローティングデフュージョン)部に転送することにより、この信号電荷を増幅トランジスタで増幅し、FD電位に対応した電流信号に変換する。
そして、この増幅トランジスタの出力を水平選択トランジスタによって所定のタイミングで出力し、撮像領域外に設けられた信号処理回路に送出する。
また、読み出し選択トランジスタによって読み出しトランジスタの動作を選択的に制御することにより、光電荷を読み出す画素を選択する。
また、リセットトランジスタでは、FDの光信号をリセットし、フォトダイオードから増幅ゲートへの信号電荷の蓄積期間を制御する。
なお、このような5つのトランジスタによる画素構造を有するイメージセンサを点順次読み出し5Tr方式の固体撮像装置というものとする。
【0004】
【発明が解決しようとする課題】
しかしながら、上述のような従来の点順次読み出し5Tr方式による固体撮像装置においては、画素を駆動するための配線本数が多くなり、配線スペースが大きくなるため撮像部の小型化が困難であるという問題があった。
なお、配線本数を減らす工夫を行う場合、実際の素子レイアウトにおいて、センサの感度を低下させないためにフォトダイオードの有効面積を狭くすることなく実現することが必要である。
【0005】
本発明は、このような実状に鑑みてなされたものであり、その目的とするところは、実際の素子レイアウトにおいて受光部の有効面積を狭くすることなく配線本数を減らすことが可能であり、撮像素子の小型化を実現することが可能な固体撮像装置およびその駆動方法を提供することにある。
【0006】
【課題を解決するための手段】
本発明は、水平方向と垂直方向の2次元行列状に配置された複数の単位画素と、前記単位画素を垂直方向に走査して各単位画素を選択する垂直スキャナと、前記単位画素を水平方向に走査して各単位画素を選択する水平スキャナと、前記単位画素を走査して各単位画素の電子シャッタ動作を行う電子シャッタスキャナとを有する固体撮像装置において、前記各単位画素を行単位で垂直方向に選択する垂直選択線と、信号電荷を読み出す各単位画素を行単位で垂直方向に選択する読み出し選択線と、各単位画素のリセットを行うリセット線とを兼用し、垂直方向に隣接する各単位画素の間で共用する垂直選択共用線と、前記各単位画素を水平方向に選択する水平選択線と、信号電荷の読み出しを行う読み出し線とを兼用し、水平方向に隣接する各単位画素の間で共用する水平選択共用線とを有することを特徴とする。
【0007】
また本発明は、水平方向と垂直方向の2次元行列状に配置された複数の単位画素と、前記単位画素を垂直方向に走査して各単位画素を選択する垂直スキャナと、前記単位画素を水平方向に走査して各単位画素を選択する水平スキャナと、前記単位画素を走査して各単位画素の電子シャッタ動作を行う電子シャッタスキャナとを有する固体撮像装置の駆動方法において、前記各単位画素を行単位で垂直方向に選択する垂直選択線と、信号電荷を読み出す各単位画素を行単位で垂直方向に選択する読み出し選択線と、各単位画素のリセットを行うリセット線とを兼用し、垂直方向に隣接する各単位画素の間で共用する垂直選択共用線と、前記各単位画素を水平方向に選択する水平選択線と、信号電荷の読み出しを行う読み出し線とを兼用し、水平方向に隣接する各単位画素の間で共用する水平選択共用線とを設け、n行目の垂直選択共用線によってn行目の垂直選択と行単位の読み出し選択を行うとともに、n−1行目の垂直選択共用線によってn行目の各単位画素に対するリセット動作を行い、前記リセット動作に同期して前記水平選択共用線によるn行目の各単位画素に対する画素選択と信号電荷の読み出し動作を順次行うことを特徴とする。
【0008】
本発明の固体撮像装置では、垂直方向に隣接する各単位画素の間で、垂直選択線と読み出し選択線とリセット線とを兼用する垂直選択共用線によって共用し、水平方向に隣接する各単位画素の間で、水平選択線と読み出し線とを兼用する水平選択共用線で共用することから、各単位画素を点順次で読み出すための配線の本数を、実際の素子レイアウトにおいて受光部の有効面積を狭くすることなく削減でき、撮像素子の小型化を実現することが可能となる。
【0009】
また、本発明の固体撮像装置の駆動方法では、上述のような垂直選択共用線と水平選択共用線を設けた構成で、n行目の垂直選択共用線によってn行目の垂直選択と行単位の読み出し選択を行うとともに、n−1行目の垂直選択共用線によってn行目の各単位画素に対するリセット動作を行い、リセット動作に同期して前記水平選択共用線によるn行目の各単位画素に対する画素選択と信号電荷の読み出し動作を順次行うことにより、各単位画素を点順次で読み出すための配線の本数を、実際の素子レイアウトにおいて受光部の有効面積を狭くすることなく削減でき、撮像素子の小型化を実現することが可能となる。
【0010】
【発明の実施の形態】
次に、本発明の実施の形態例について図面を参照して説明する。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。
本実施の形態による固体撮像装置は、5Tr方式の採用によりCDS回路により増幅トランジスタの閾値電圧Vthばらつきを除去する構成において、単位画素部に対する配線数を削減でき、レイアウトした際に小型化に有利な構造を提供するものである。
図1は本発明の実施の形態によるMOS型固体撮像装置の概略構成を示すブロック図であり、図2は図1に示すMOS型固体撮像装置の水平垂直同期の動作タイミングを示すタイミングチャートである。
また、図3(A)は図1に示すMOS型固体撮像装置の単位画素部の周辺構成を示す回路図であり、図3(B)は図3(A)に示す単位画素部内の各トランジスタの動作タイミングを示すタイミングチャートである。
【0011】
本例のMOS型固体撮像装置は、垂直方向と水平方向のマトリクス状に配列された多数の単位画素部(図では1つだけ示す)と、各単位画素部から点順次で画素信号を読み出すためのV(垂直)スキャナおよびH(水平)スキャナと、各単位画素部の電子シャッタ(ES)選択動作を行うためのESスキャナ等を有して構成されている。
また、各単位画素部は、それぞれ光電変換手段と電荷蓄積手段を兼ねるフォトダイオードPDと、このフォトダイオードPDに蓄積した信号電荷をFD(フローティングデフュージョン)に読み出すための読み出しトランジスタTt、この読み出しゲートTtを選択するための読み出し選択トランジスタTxy、信号電荷を増幅する増幅トランジスタTa、FDをリセットするためのリセットトランジスタTr、画素列を選択する水平選択トランジスタTxの合計5つのMOSトランジスタを設け、各単位画素の信号電荷を点順次で読み出す点順次読み出し5Tr方式を構成している。
【0012】
そして、読み出しトランジスタTtとリセットトランジスタTrは、フォトダイオードPDと駆動電圧Vddとの間に直列に接続されており、リセットトランジスタTrのソースと読み出しトランジスタTtのドレインの間に信号電荷を転送するためのFDが設けられ、このFDが増幅トランジスタTaのゲートに接続されている。
また、読み出しトランジスタTtのゲートには読み出し選択トランジスタTxyのソースが接続されている。
また、増幅トランジスタTaと水平選択トランジスタTxはVddと水平信号線Lhの間に直列に接続されている。
【0013】
また、このような単位画素部の周辺には、図中左右方向に沿って配線された垂直選択共用線Vselと、図中上下方向に沿って配線された水平選択共用線Hselが設けられている。
このうち垂直選択共用線Vselは、単位画素を垂直方向に選択するための垂直選択線と、信号電荷の読み出しを行うための読み出し選択線、FDのリセットを行うためのリセット線を兼用したものであり、これらを図中上下方向に配列された各単位画素の間で共用するものである。
各垂直選択共用線Vselは、図中下段の単位画素の読み出し選択トランジスタTxyのゲートと、図中上段の単位画素のリセットトランジスタTrのゲートに接続されている。
【0014】
また、水平選択共用線Hselは、単位画素を水平方向に選択するための水平選択線と、信号電荷の読み出しを行うための読み出し線を兼用したものであり、これらを図中左右方向に配列された各単位画素の間で共用するものである。
各水平選択共用線Hselは、図中右側の単位画素の水平選択トランジスタTxのゲートと、図中左側の単位画素の読み出し選択トランジスタTxyのドレインに接続されている。
また、水平信号線Lhには、水平選択トランジスタTxのソースが接続され、左右の垂直選択ゲートTyの制御によって各単位画素の出力信号が撮像領域外の信号処理回路やドレイン部に送出される。
【0015】
また、VスキャナおよびESスキャナは、Vシフトレジスタ201、202と、ESシフトレジスタ401と、論理回路203、204と、ドライバ(図示せず)等から構成されており、水平信号線Lhを選択する垂直選択ゲートTyには、Vシフトレジスタ201、202からのパルスが印加される。
また、垂直選択共用線Vselには、読み出し行選択時およびシャッタ行選択時には、1H(1水平同期)期間Hiとなるパルスが印加される。また、垂直選択共用線Vselには、読み出し行選択およびシャッタ行選択の1H後に1H期間画素リセットパルスが印加される。
一方、Hスキャナは、Hシフトレジスタ301と、論理回路302、303と、ドライバ(図示せず)等から構成されている。
そして、水平選択時、画素列を選択する水平選択トランジスタTxには水平選択共用線Hselを通してHシフトレジスタ301のパルスが印加される。また、水平選択の1画素前には、読み出し選択パルスが水平選択共用線Hselを通じて1画素前の読み出し選択トランジスタTxyに印加される。
【0016】
なお、図1では省略しているが、その他の構成として、各回路を駆動するためのパルスを発生するタイミング発生器(TG)と、センサ駆動用のドライバ回路と、出力信号を増幅するための出力アンプと、ノイズ除去用のCDS回路(相関2重サンプリング回路)とを有し、さらにオートゲインコントローラ(AGC)、プログラマブルゲインコントローラ(PGA)、アナログデジタルコンバータ(ADC)、デジタルシグナルプロセッサ(DSP)等の回路を有する場合もある。
【0017】
次に、本例の固体撮像装置における駆動方法について説明する。
全体的な動作は、図2に示すように、リセットパルス(XRST)および読み出しパルス(PRD)が一定周期で入力され、クロックqによって水平ライン(Hm)、垂直ライン(Vn)およびシャッタ(Sj)の各シフトレジスタが駆動され、選択された各画素の出力信号(out)が後段の回路に出力される。
【0018】
以下、V同期、H同期、および各単位画素部における個別の動作タイミングについて説明する。
(1)V同期のタイミング
まず、Vブランキング期間中にV同期のスタートパルスがVシフトレジスタ201、202に印加される。次いで、Vシフトレジスタ201、202に、Hブランキング期間にクロックが入り、1Hずつパルスがシフトされていく。
そして、選択行(ここではn行目)の垂直選択ゲートTyと垂直選択共用線VselにV選択パルスが印加される際、その1H後のn+1の行にはリセットパルスが印加される。
n行目の画素は、このリセットパルスにより、1H期間の各bitにおいてその列選択期間の最初のタイミングでFDをリセットしていく(信号電荷をVddに捨てる)。
また、このV選択に先立ち電子シャッタを切る場合は、そのシャッタ時間前のn行において、上記垂直選択時と同様の動作を行うが、垂直選択ゲートTyには、ESシフトレジスタ401のパルスが印加されていないので閉じたままである。
【0019】
(2)H同期のタイミング
まず、Hブランキング期間中にH同期のスタートパルスがHシフトレジスタ301に印加される。次いで、Hシフトレジスタ301は、クロックにより各画素期間毎に1bitずつパルスがシフトされていく。垂直選択共用線VselにV選択パルスが印加されている行において、m列目の水平選択共用線Hmに水平選択パルスが印加されると、m列目の水平選択トランジスタTxがオンとなり、該当画素のFD電位に応じた信号が増幅トランジスタTaで増幅されて水平信号線Lhに読み出される。
この水平選択期間中にm+1列目の水平選択共用線Hm+1に読み出し選択パルスが印加される。
【0020】
(3)n行m列画素のタイミング
n行目の垂直選択共用線VnがHブランキング期間中にHiとなりn行目の水平信号線Lhにつながる垂直選択ゲートTyと読み出し選択トランジスタTxyがオンとなる。
m列目の水平選択共用線Hmから水平選択パルスがm列目の水平選択トランジスタTxに印加され、n行m列の単位画素が選択状態になる。
同時にn−1行目の垂直選択共用線Vn−1からリセットパルスがn行m列画素のリセットトランジスタTrに印加され、FDが駆動電圧Vddにリセットされる。
これにより、このリセットされたFD電位に応じた出力電流が増幅トランジスタTaで増幅され、水平選択トランジスタTxを通じ水平信号線Lhに読み出される。
【0021】
水平選択共用線Hm+1から読み出し選択パルスがオンの状態の読み出し選択トランジスタTxyを通じて読み出しトランジスタTtのゲートに印加される。光電変換により発生し、フォトダイオードPDに蓄積されていた信号電荷が、FDに読み出される。この際、フォトダイオードPDがHAD構造ならば、完全読み出しが可能でフォトダイオードPDから電荷が完全に読み出される。
読み出し選択トランジスタTxyがオフとなり、信号電荷が読み出された変動したFDの電位に応じた出力電流が増幅トランジスタTaで増幅され、水平選択トランジスタTxを通じ、水平信号線Lhに読み出される。
この後、前に読まれたリセットレベルとこの信号レベルを後段のCDS回路により相関2重サンプリングすることにより、FDのリセットノイズ、増幅トランジスタTaの閾値電圧Vthばらつきが除去でき、ノイズが抑圧された良好な画像を得ることができる。
【0022】
次に、以上のような画素動作を図3を用いて具体的に説明する。
まず、図3(B)のタイミングt1において、図3(A)に示すn行目の垂直選択共用線Vnに垂直選択パルスφVnが印加され、特定ライン(行)としてn行目のラインが選択され、読み出し選択トランジスタTxy、水平選択トランジスタTxがオンされる。
また、タイミングt2において、m画素目の水平選択共用線Hsel(m)でで水平選択パルスがオンしており、m−1画素目の水平選択共用線Hsel(m−1)で読み出しパルスPrdがオンすることで、n−1行m列目の画素を読み出す。
【0023】
次に、タイミングt3において、n−1行目の垂直選択共用線Vn−1にリセットパルスPrsが印加され、n行目のFDをリセットする(なお、水平選択トランジスタTxがオフ状態でFDをリセットすると、水平選択トランジスタTxがオンしたときに増幅トランジスタTaのソース電位の変動により、FD電位がマイナス側にシフトする)。
ここで、FDをリセットしたレベル(増幅トランジスタTaのゲート電圧)に対応した電流が駆動電圧Vddから水平選択トランジスタTx、垂直選択ゲートTyを通してI/V変換回路、CDS回路に出力される。
また、本例では、図示のように、水平選択共用線Hselに印加する水平選択パルスを前後の画素(m画素とm+1画素)で重ねることにより、リセットパルスPrsを立てた状態で画素選択をオフする。
【0024】
次に、タイミングt4において、m+1画素目の水平選択共用線Hsel(m+1)で読み出しパルスがオンし、読み出しトランジスタTtがオンとなり、フォトダイオードPDからFDへの読み出しが行われる。その結果、光電変換された電子により、電位が変動したFDのレベル(増幅トランジスタTaのゲート電圧)に対応した電流が駆動電圧Vddから水平選択トランジスタTx、垂直選択ゲートTyを通してI/V変換回路、CDS回路に出力される。
次に、タイミングt5において、m画素目の水平選択共用線Hsel(m)の水平選択パルスがオフすることにより、水平選択トランジスタTxがオフとなる。この際、水平選択トランジスタTxのドレイン電位が上がり、カップリングによりFDの電位も上がる。ここで再度リセットパルスPrsによりFDをVddに戻す。
【0025】
なお、電子シャッタ選択時も同等のタイミングとなるが、水平選択トランジスタTxがオンとならないため、信号電流は垂直信号線Lvに読み出されず、フォトダイオードPDにそれまでに蓄積された電荷は、FDを通じてVddに捨てられることになる。
【0026】
【発明の効果】
以上説明したように本発明の固体撮像装置では、垂直方向に隣接する各単位画素の間で、垂直選択線と読み出し選択線とリセット線とを兼用する垂直選択共用線によって共用し、水平方向に隣接する各単位画素の間で、水平選択線と読み出し線とを兼用する水平選択共用線で共用することから、各単位画素を点順次で読み出すための配線の本数を、実際の素子レイアウトにおいて受光部の有効面積を狭くすることなく削減でき、撮像素子の小型化を実現することが可能となる。
特に各単位画素内にフォトダイオード等の光電変換素子と、読み出しゲート、読み出し選択ゲート、リセットゲート、増幅ゲート、選択ゲートの5つのトランジスタを設け、信号出力をCDS回路によって信号処理することにより、増幅ゲートの閾値電圧Vthのばらつきを除去するようにした5Tr方式を採用した構成において、単位画素に対する配線数を削減でき、レイアウトした際に小型化に有利な構造を提供することが可能となる。
【0027】
また、本発明の固体撮像装置の駆動方法では、上述のような垂直選択共用線と水平選択共用線を設けた構成で、n行目の垂直選択共用線によってn行目の垂直選択と行単位の読み出し選択を行うとともに、n−1行目の垂直選択共用線によってn行目の各単位画素に対するリセット動作を行い、リセット動作に同期して前記水平選択共用線によるn行目の各単位画素に対する画素選択と信号電荷の読み出し動作を順次行うことにより、各単位画素を点順次で読み出すための配線の本数を、実際の素子レイアウトにおいて受光部の有効面積を狭くすることなく削減でき、撮像素子の小型化を実現することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態によるMOS型固体撮像装置の概略構成を示すブロック図である。
【図2】図1に示すMOS型固体撮像装置の水平垂直同期の動作タイミングを示すタイミングチャートである。
【図3】(A)は図1に示すMOS型固体撮像装置の単位画素部の周辺構成を示す回路図であり、(B)は(A)に示す単位画素部内の各トランジスタの動作タイミングを示すタイミングチャートである。
【符号の説明】
PD……フォトダイオード、Tt……読み出しトランジスタ、Txy……読み出し選択トランジスタ、Ta……増幅トランジスタ、Tr……リセットトランジスタ、Tx……水平選択トランジスタ、Vsel……垂直選択共用線、Hsel……水平選択共用線、201、202……Vシフトレジスタ、203、204、302、303……論理回路、301……Hシフトレジスタ、401……ESシフトレジスタ。
Claims (9)
- 水平方向と垂直方向の2次元行列状に配置された複数の単位画素と、前記単位画素を垂直方向に走査して各単位画素を選択する垂直スキャナと、前記単位画素を水平方向に走査して各単位画素を選択する水平スキャナと、前記単位画素を走査して各単位画素の電子シャッタ動作を行う電子シャッタスキャナとを有する固体撮像装置において、
信号電荷を読み出す各単位画素を行単位で垂直方向に選択する読み出し選択線と、各単位画素のリセットを行うリセット線とを兼用し、垂直方向に隣接する各単位画素の間で共用する垂直選択共用線と、
前記各単位画素を水平方向に選択する水平選択線と、信号電荷の読み出しを行う読み出し線とを兼用し、水平方向に隣接する各単位画素の間で共用する水平選択共用線と、
を有することを特徴とする固体撮像装置。 - 前記単位画素は、それぞれ光電変換と電荷蓄積を行う光電変換部手段と、前記光電変換部手段の信号電荷を読み出すゲート回路とを設けた複数の単位画素とを有し、
前記ゲート回路は、
前記光電変換手段によって蓄積された光電荷をフローティングディフュージョン部に転送する読み出しトランジスタと、
前記フローティングディフュージョン部の光電荷による電位変動を取り出す増幅トランジスタと、
前記フローティングディフュージョン部に印加された光電荷をリセットするリセットトランジスタと、
読み出しトランジスタを選択する読み出し選択トランジスタと、
前記単位画素を水平方向に選択する水平選択トランジスタと、
を有することを特徴とする請求項1記載の固体撮像装置。 - 前記垂直スキャナおよび水平スキャナの走査によって各単位画素から点順次で読み出された信号の相関2重サンプリング処理を行うCDS回路を有することを特徴とする請求項1記載の固体撮像装置。
- 前記電子シャッタスキャナは、単位画素を垂直方向に走査して各単位画素の電子シャッタ動作を行単位で行うことを特徴とする請求項1記載の固体撮像装置。
- 水平方向と垂直方向の2次元行列状に配置された複数の単位画素と、前記単位画素を垂直方向に走査して各単位画素を選択する垂直スキャナと、前記単位画素を水平方向に走査して各単位画素を選択する水平スキャナと、前記単位画素を走査して各単位画素の電子シャッタ動作を行う電子シャッタスキャナとを有する固体撮像装置の駆動方法において、
信号電荷を読み出す各単位画素を行単位で垂直方向に選択する読み出し選択線と、各単位画素のリセットを行うリセット線とを兼用し、垂直方向に隣接する各単位画素の間で共用する垂直選択共用線と、
前記各単位画素を水平方向に選択する水平選択線と、信号電荷の読み出しを行う読み出し線とを兼用し、水平方向に隣接する各単位画素の間で共用する水平選択共用線とを設け、
n行目の垂直選択共用線によってn行目の垂直選択と行単位の読み出し選択を行うとともに、n−1行目の垂直選択共用線によってn行目の各単位画素に対するリセット動作を行い、
前記リセット動作に同期して前記水平選択共用線によるn行目の各単位画素に対する画素選択と信号電荷の読み出し動作を順次行う、
ことを特徴とする固体撮像装置の駆動方法。 - 前記リセット動作は、読み出し選択行に対し1水平同期有効期間中にリセットパルスを印加し続けることにより行うことを特徴とする請求項5記載の固体撮像装置の駆動方法。
- n行目の垂直選択共用線によるn行目の垂直選択の1水平同期期間後にリセットパルスをn+1行目の垂直選択共用線に印加することを特徴とする請求項6記載の固体撮像装置の駆動方法。
- m列目の水平選択共用線によるm画素目の水平選択期間内に、m+1列目の水平選択共用線にm画素目の読み出しパルスを印加することを特徴とする請求項7記載の固体撮像装置の駆動方法。
- 前記水平選択共用線に印加する水平選択パルスを前後の画素で重ねることにより、リセットパルスを立てた状態で画素選択をオフすることを特徴とする請求項8記載の固体撮像装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001331876A JP3985262B2 (ja) | 2001-10-30 | 2001-10-30 | 固体撮像装置およびその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001331876A JP3985262B2 (ja) | 2001-10-30 | 2001-10-30 | 固体撮像装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003134399A JP2003134399A (ja) | 2003-05-09 |
JP3985262B2 true JP3985262B2 (ja) | 2007-10-03 |
Family
ID=19147376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001331876A Expired - Lifetime JP3985262B2 (ja) | 2001-10-30 | 2001-10-30 | 固体撮像装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3985262B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003143480A (ja) | 2001-11-06 | 2003-05-16 | Sony Corp | 固体撮像装置およびその駆動方法 |
JP2005341438A (ja) * | 2004-05-28 | 2005-12-08 | Fujitsu Ltd | 固体撮像装置、および画素データ読出し電圧印加方法 |
JP4358125B2 (ja) | 2005-02-04 | 2009-11-04 | 富士通マイクロエレクトロニクス株式会社 | クロストークノイズ低減回路を備えた半導体装置 |
-
2001
- 2001-10-30 JP JP2001331876A patent/JP3985262B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003134399A (ja) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4483293B2 (ja) | 固体撮像装置およびその駆動方法 | |
KR100618245B1 (ko) | 고체촬상장치, 그 구동방법 및 이를 이용한 카메라 | |
US7656449B2 (en) | Solid-state imaging apparatus having gate potential that is negtive with respect to a well region | |
EP0809300A2 (en) | Active pixel sensor with single pixel reset | |
US7612320B2 (en) | Solid-state imaging apparatus with reset operation | |
JP4967489B2 (ja) | 固体撮像装置 | |
JP2007150008A (ja) | 固体撮像装置 | |
JP2001045375A (ja) | 撮像装置とその読み出し方法 | |
US20090046187A1 (en) | Solid-state imaging device | |
JP4337177B2 (ja) | 固体撮像素子およびその駆動方法 | |
JP2001069408A (ja) | 固体撮像素子およびその駆動方法ならびにカメラシステム | |
JP4296638B2 (ja) | 固体撮像素子およびカメラシステム | |
KR20060050823A (ko) | 증폭형 고체 촬상 장치 | |
JP4087971B2 (ja) | 固体撮像装置 | |
JP5448208B2 (ja) | 固体撮像装置 | |
JP3985262B2 (ja) | 固体撮像装置およびその駆動方法 | |
JP2000324397A (ja) | 固体撮像素子 | |
US20090295965A1 (en) | Method and circuit for driving active pixels in a cmos imager device | |
JP5448207B2 (ja) | 固体撮像装置 | |
JP4019409B2 (ja) | 固体撮像素子 | |
JP2008270995A (ja) | 固体撮像装置 | |
JP4483422B2 (ja) | 画素アレイ装置および画素アレイ装置の駆動方法 | |
JP2007060137A (ja) | 固体撮像装置 | |
JP2003169256A (ja) | 固体撮像装置 | |
JP4229770B2 (ja) | 増幅型固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070701 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |