JP2003134399A - 固体撮像装置およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 実際の素子レイアウトにおいて受光部の有効
面積を狭くすることなく単位画素周辺の配線本数を減ら
す。 【解決手段】 単位画素部は、フォトダイオードと５つ
のトランジスタＴｔ（読み出し）、Ｔｘｙ（読み出し選
択）、Ｔａ（増幅）、Ｔｒ（リセット）、Ｔｘ（水平選
択）より構成されている。そして、単位画素部の周辺に
は、垂直選択共用線Ｖｓｅｌと水平選択共用線Ｈｓｅｌ
が設けられている。垂直選択共用線Ｖｓｅｌは、単位画
素を垂直方向に選択するための垂直選択線と、信号電荷
の読み出しを行うための読み出し選択線、ＦＤのリセッ
トを行うためのリセット線を兼用している。水平選択共
用線Ｈｓｅｌは、単位画素を水平方向に選択するための
水平選択線と、信号電荷の読み出しを行うための読み出
し線を兼用している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、それぞれ撮像画素
を構成する複数の光電変換素子を有し、各光電変換素子
に蓄積された光電荷を複数のトランジスタを用いて点順
次で読み出す構造を有する固体撮像装置およびその駆動
方法に関する。

【０００２】

【従来の技術】従来より、この種の固体撮像装置とし
て、各単位画素毎に光電変換用のフォトダイオードと、
このフォトダイオードに蓄積した光電荷の読み出しゲー
ト、読み出し選択ゲート、増幅ゲート、リセットゲー
ト、水平選択ゲートの合計５つのＭＯＳトランジスタを
設け、各単位画素の信号電荷を点順次で読み出すことが
可能なＸ−Ｙアドレス型イメージセンサが提案されてい
る（例えば特開２００１−２４９５２号、特開２００１
−２４９４６号参照）。

【０００３】すなわち、このイメージセンサでは、フォ
トダイオードに蓄積された受光量に応じた信号電荷を読
み出しトランジスタによって読み出し、増幅トランジス
タのゲートに接続されたＦＤ（フローティングデフュー
ジョン）部に転送することにより、この信号電荷を増幅
トランジスタで増幅し、ＦＤ電位に対応した電流信号に
変換する。そして、この増幅トランジスタの出力を水平
選択トランジスタによって所定のタイミングで出力し、
撮像領域外に設けられた信号処理回路に送出する。ま
た、読み出し選択トランジスタによって読み出しトラン
ジスタの動作を選択的に制御することにより、光電荷を
読み出す画素を選択する。また、リセットトランジスタ
では、ＦＤの光信号をリセットし、フォトダイオードか
ら増幅ゲートへの信号電荷の蓄積期間を制御する。な
お、このような５つのトランジスタによる画素構造を有
するイメージセンサを点順次読み出し５Ｔｒ方式の固体
撮像装置というものとする。

【０００４】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の点順次読み出し５Ｔｒ方式による固体撮像
装置においては、画素を駆動するための配線本数が多く
なり、配線スペースが大きくなるため撮像部の小型化が
困難であるという問題があった。なお、配線本数を減ら
す工夫を行う場合、実際の素子レイアウトにおいて、セ
ンサの感度を低下させないためにフォトダイオードの有
効面積を狭くすることなく実現することが必要である。

【０００５】本発明は、このような実状に鑑みてなされ
たものであり、その目的とするところは、実際の素子レ
イアウトにおいて受光部の有効面積を狭くすることなく
配線本数を減らすことが可能であり、撮像素子の小型化
を実現することが可能な固体撮像装置およびその駆動方
法を提供することにある。

【０００６】

【課題を解決するための手段】本発明は、水平方向と垂
直方向の２次元行列状に配置された複数の単位画素と、
前記単位画素を垂直方向に走査して各単位画素を選択す
る垂直スキャナと、前記単位画素を水平方向に走査して
各単位画素を選択する水平スキャナと、前記単位画素を
走査して各単位画素の電子シャッタ動作を行う電子シャ
ッタスキャナとを有する固体撮像装置において、前記各
単位画素を行単位で垂直方向に選択する垂直選択線と、
信号電荷を読み出す各単位画素を行単位で垂直方向に選
択する読み出し選択線と、各単位画素のリセットを行う
リセット線とを兼用し、垂直方向に隣接する各単位画素
の間で共用する垂直選択共用線と、前記各単位画素を水
平方向に選択する水平選択線と、信号電荷の読み出しを
行う読み出し線とを兼用し、水平方向に隣接する各単位
画素の間で共用する水平選択共用線とを有することを特
徴とする。

【０００７】また本発明は、水平方向と垂直方向の２次
元行列状に配置された複数の単位画素と、前記単位画素
を垂直方向に走査して各単位画素を選択する垂直スキャ
ナと、前記単位画素を水平方向に走査して各単位画素を
選択する水平スキャナと、前記単位画素を走査して各単
位画素の電子シャッタ動作を行う電子シャッタスキャナ
とを有する固体撮像装置の駆動方法において、前記各単
位画素を行単位で垂直方向に選択する垂直選択線と、信
号電荷を読み出す各単位画素を行単位で垂直方向に選択
する読み出し選択線と、各単位画素のリセットを行うリ
セット線とを兼用し、垂直方向に隣接する各単位画素の
間で共用する垂直選択共用線と、前記各単位画素を水平
方向に選択する水平選択線と、信号電荷の読み出しを行
う読み出し線とを兼用し、水平方向に隣接する各単位画
素の間で共用する水平選択共用線とを設け、ｎ行目の垂
直選択共用線によってｎ行目の垂直選択と行単位の読み
出し選択を行うとともに、ｎ−１行目の垂直選択共用線
によってｎ行目の各単位画素に対するリセット動作を行
い、前記リセット動作に同期して前記水平選択共用線に
よるｎ行目の各単位画素に対する画素選択と信号電荷の
読み出し動作を順次行うことを特徴とする。

【０００８】本発明の固体撮像装置では、垂直方向に隣
接する各単位画素の間で、垂直選択線と読み出し選択線
とリセット線とを兼用する垂直選択共用線によって共用
し、水平方向に隣接する各単位画素の間で、水平選択線
と読み出し線とを兼用する水平選択共用線で共用するこ
とから、各単位画素を点順次で読み出すための配線の本
数を、実際の素子レイアウトにおいて受光部の有効面積
を狭くすることなく削減でき、撮像素子の小型化を実現
することが可能となる。

【０００９】また、本発明の固体撮像装置の駆動方法で
は、上述のような垂直選択共用線と水平選択共用線を設
けた構成で、ｎ行目の垂直選択共用線によってｎ行目の
垂直選択と行単位の読み出し選択を行うとともに、ｎ−
１行目の垂直選択共用線によってｎ行目の各単位画素に
対するリセット動作を行い、リセット動作に同期して前
記水平選択共用線によるｎ行目の各単位画素に対する画
素選択と信号電荷の読み出し動作を順次行うことによ
り、各単位画素を点順次で読み出すための配線の本数
を、実際の素子レイアウトにおいて受光部の有効面積を
狭くすることなく削減でき、撮像素子の小型化を実現す
ることが可能となる。

【００１０】

【発明の実施の形態】次に、本発明の実施の形態例につ
いて図面を参照して説明する。なお、以下に説明する実
施の形態は、本発明の好適な具体例であり、技術的に好
ましい種々の限定が付されているが、本発明の範囲は、
以下の説明において、特に本発明を限定する旨の記載が
ない限り、これらの態様に限定されないものとする。本
実施の形態による固体撮像装置は、５Ｔｒ方式の採用に
よりＣＤＳ回路により増幅トランジスタの閾値電圧Ｖｔ
ｈばらつきを除去する構成において、単位画素部に対す
る配線数を削減でき、レイアウトした際に小型化に有利
な構造を提供するものである。図１は本発明の実施の形
態によるＭＯＳ型固体撮像装置の概略構成を示すブロッ
ク図であり、図２は図１に示すＭＯＳ型固体撮像装置の
水平垂直同期の動作タイミングを示すタイミングチャー
トである。また、図３（Ａ）は図１に示すＭＯＳ型固体
撮像装置の単位画素部の周辺構成を示す回路図であり、
図３（Ｂ）は図３（Ａ）に示す単位画素部内の各トラン
ジスタの動作タイミングを示すタイミングチャートであ
る。

【００１１】本例のＭＯＳ型固体撮像装置は、垂直方向
と水平方向のマトリクス状に配列された多数の単位画素
部（図では１つだけ示す）と、各単位画素部から点順次
で画素信号を読み出すためのＶ（垂直）スキャナおよび
Ｈ（水平）スキャナと、各単位画素部の電子シャッタ
（ＥＳ）選択動作を行うためのＥＳスキャナ等を有して
構成されている。また、各単位画素部は、それぞれ光電
変換手段と電荷蓄積手段を兼ねるフォトダイオードＰＤ
と、このフォトダイオードＰＤに蓄積した信号電荷をＦ
Ｄ（フローティングデフュージョン）に読み出すための
読み出しトランジスタＴｔ、この読み出しゲートＴｔを
選択するための読み出し選択トランジスタＴｘｙ、信号
電荷を増幅する増幅トランジスタＴａ、ＦＤをリセット
するためのリセットトランジスタＴｒ、画素列を選択す
る水平選択トランジスタＴｘの合計５つのＭＯＳトラン
ジスタを設け、各単位画素の信号電荷を点順次で読み出
す点順次読み出し５Ｔｒ方式を構成している。

【００１２】そして、読み出しトランジスタＴｔとリセ
ットトランジスタＴｒは、フォトダイオードＰＤと駆動
電圧Ｖｄｄとの間に直列に接続されており、リセットト
ランジスタＴｒのソースと読み出しトランジスタＴｔの
ドレインの間に信号電荷を転送するためのＦＤが設けら
れ、このＦＤが増幅トランジスタＴａのゲートに接続さ
れている。また、読み出しトランジスタＴｔのゲートに
は読み出し選択トランジスタＴｘｙのソースが接続され
ている。また、増幅トランジスタＴａと水平選択トラン
ジスタＴｘはＶｄｄと水平信号線Ｌｈの間に直列に接続
されている。

【００１３】また、このような単位画素部の周辺には、
図中左右方向に沿って配線された垂直選択共用線Ｖｓｅ
ｌと、図中上下方向に沿って配線された水平選択共用線
Ｈｓｅｌが設けられている。このうち垂直選択共用線Ｖ
ｓｅｌは、単位画素を垂直方向に選択するための垂直選
択線と、信号電荷の読み出しを行うための読み出し選択
線、ＦＤのリセットを行うためのリセット線を兼用した
ものであり、これらを図中上下方向に配列された各単位
画素の間で共用するものである。各垂直選択共用線Ｖｓ
ｅｌは、図中下段の単位画素の読み出し選択トランジス
タＴｘｙのゲートと、図中上段の単位画素のリセットト
ランジスタＴｒのゲートに接続されている。

【００１４】また、水平選択共用線Ｈｓｅｌは、単位画
素を水平方向に選択するための水平選択線と、信号電荷
の読み出しを行うための読み出し線を兼用したものであ
り、これらを図中左右方向に配列された各単位画素の間
で共用するものである。各水平選択共用線Ｈｓｅｌは、
図中右側の単位画素の水平選択トランジスタＴｘのゲー
トと、図中左側の単位画素の読み出し選択トランジスタ
Ｔｘｙのドレインに接続されている。また、水平信号線
Ｌｈには、水平選択トランジスタＴｘのソースが接続さ
れ、左右の垂直選択ゲートＴｙの制御によって各単位画
素の出力信号が撮像領域外の信号処理回路やドレイン部
に送出される。

【００１５】また、ＶスキャナおよびＥＳスキャナは、
Ｖシフトレジスタ２０１、２０２と、ＥＳシフトレジス
タ４０１と、論理回路２０３、２０４と、ドライバ（図
示せず）等から構成されており、水平信号線Ｌｈを選択
する垂直選択ゲートＴｙには、Ｖシフトレジスタ２０
１、２０２からのパルスが印加される。また、垂直選択
共用線Ｖｓｅｌには、読み出し行選択時およびシャッタ
行選択時には、１Ｈ（１水平同期）期間Ｈｉとなるパル
スが印加される。また、垂直選択共用線Ｖｓｅｌには、
読み出し行選択およびシャッタ行選択の１Ｈ後に１Ｈ期
間画素リセットパルスが印加される。一方、Ｈスキャナ
は、Ｈシフトレジスタ３０１と、論理回路３０２、３０
３と、ドライバ（図示せず）等から構成されている。そ
して、水平選択時、画素列を選択する水平選択トランジ
スタＴｘには水平選択共用線Ｈｓｅｌを通してＨシフト
レジスタ３０１のパルスが印加される。また、水平選択
の１画素前には、読み出し選択パルスが水平選択共用線
Ｈｓｅｌを通じて１画素前の読み出し選択トランジスタ
Ｔｘｙに印加される。

【００１６】なお、図１では省略しているが、その他の
構成として、各回路を駆動するためのパルスを発生する
タイミング発生器（ＴＧ）と、センサ駆動用のドライバ
回路と、出力信号を増幅するための出力アンプと、ノイ
ズ除去用のＣＤＳ回路（相関２重サンプリング回路）と
を有し、さらにオートゲインコントローラ（ＡＧＣ）、
プログラマブルゲインコントローラ（ＰＧＡ）、アナロ
グデジタルコンバータ（ＡＤＣ）、デジタルシグナルプ
ロセッサ（ＤＳＰ）等の回路を有する場合もある。

【００１７】次に、本例の固体撮像装置における駆動方
法について説明する。全体的な動作は、図２に示すよう
に、リセットパルス（ＸＲＳＴ）および読み出しパルス
（ＰＲＤ）が一定周期で入力され、クロックｑによって
水平ライン（Ｈｍ）、垂直ライン（Ｖｎ）およびシャッ
タ（Ｓｊ）の各シフトレジスタが駆動され、選択された
各画素の出力信号（ｏｕｔ）が後段の回路に出力され
る。

【００１８】以下、Ｖ同期、Ｈ同期、および各単位画素
部における個別の動作タイミングについて説明する。 （１）Ｖ同期のタイミング まず、Ｖブランキング期間中にＶ同期のスタートパルス
がＶシフトレジスタ２０１、２０２に印加される。次い
で、Ｖシフトレジスタ２０１、２０２に、Ｈブランキン
グ期間にクロックが入り、１Ｈずつパルスがシフトされ
ていく。そして、選択行（ここではｎ行目）の垂直選択
ゲートＴｙと垂直選択共用線ＶｓｅｌにＶ選択パルスが
印加される際、その１Ｈ後のｎ＋１の行にはリセットパ
ルスが印加される。ｎ行目の画素は、このリセットパル
スにより、１Ｈ期間の各ｂｉｔにおいてその列選択期間
の最初のタイミングでＦＤをリセットしていく（信号電
荷をＶｄｄに捨てる）。また、このＶ選択に先立ち電子
シャッタを切る場合は、そのシャッタ時間前のｎ行にお
いて、上記垂直選択時と同様の動作を行うが、垂直選択
ゲートＴｙには、ＥＳシフトレジスタ４０１のパルスが
印加されていないので閉じたままである。

【００１９】（２）Ｈ同期のタイミング まず、Ｈブランキング期間中にＨ同期のスタートパルス
がＨシフトレジスタ３０１に印加される。次いで、Ｈシ
フトレジスタ３０１は、クロックにより各画素期間毎に
１ｂｉｔずつパルスがシフトされていく。垂直選択共用
線ＶｓｅｌにＶ選択パルスが印加されている行におい
て、ｍ列目の水平選択共用線Ｈｍに水平選択パルスが印
加されると、ｍ列目の水平選択トランジスタＴｘがオン
となり、該当画素のＦＤ電位に応じた信号が増幅トラン
ジスタＴａで増幅されて水平信号線Ｌｈに読み出され
る。この水平選択期間中にｍ＋１列目の水平選択共用線
Ｈｍ＋１に読み出し選択パルスが印加される。

【００２０】（３）ｎ行ｍ列画素のタイミング ｎ行目の垂直選択共用線ＶｎがＨブランキング期間中に
Ｈｉとなりｎ行目の水平信号線Ｌｈにつながる垂直選択
ゲートＴｙと読み出し選択トランジスタＴｘｙがオンと
なる。ｍ列目の水平選択共用線Ｈｍから水平選択パルス
がｍ列目の水平選択トランジスタＴｘに印加され、ｎ行
ｍ列の単位画素が選択状態になる。同時にｎ−１行目の
垂直選択共用線Ｖｎ−１からリセットパルスがｎ行ｍ列
画素のリセットトランジスタＴｒに印加され、ＦＤが駆
動電圧Ｖｄｄにリセットされる。これにより、このリセ
ットされたＦＤ電位に応じた出力電流が増幅トランジス
タＴａで増幅され、水平選択トランジスタＴｘを通じ水
平信号線Ｌｈに読み出される。

【００２１】水平選択共用線Ｈｍ＋１から読み出し選択
パルスがオンの状態の読み出し選択トランジスタＴｘｙ
を通じて読み出しトランジスタＴｔのゲートに印加され
る。光電変換により発生し、フォトダイオードＰＤに蓄
積されていた信号電荷が、ＦＤに読み出される。この
際、フォトダイオードＰＤがＨＡＤ構造ならば、完全読
み出しが可能でフォトダイオードＰＤから電荷が完全に
読み出される。読み出し選択トランジスタＴｘｙがオフ
となり、信号電荷が読み出された変動したＦＤの電位に
応じた出力電流が増幅トランジスタＴａで増幅され、水
平選択トランジスタＴｘを通じ、水平信号線Ｌｈに読み
出される。この後、前に読まれたリセットレベルとこの
信号レベルを後段のＣＤＳ回路により相関２重サンプリ
ングすることにより、ＦＤのリセットノイズ、増幅トラ
ンジスタＴａの閾値電圧Ｖｔｈばらつきが除去でき、ノ
イズが抑圧された良好な画像を得ることができる。

【００２２】次に、以上のような画素動作を図３を用い
て具体的に説明する。まず、図３（Ｂ）のタイミングｔ
１において、図３（Ａ）に示すｎ行目の垂直選択共用線
Ｖｎに垂直選択パルスφＶｎが印加され、特定ライン
（行）としてｎ行目のラインが選択され、読み出し選択
トランジスタＴｘｙ、水平選択トランジスタＴｘがオン
される。また、タイミングｔ２において、ｍ画素目の水
平選択共用線Ｈｓｅｌ（ｍ）でで水平選択パルスがオン
しており、ｍ−１画素目の水平選択共用線Ｈｓｅｌ（ｍ
−１）で読み出しパルスＰｒｄがオンすることで、ｎ−
１行ｍ列目の画素を読み出す。

【００２３】次に、タイミングｔ３において、ｎ−１行
目の垂直選択共用線Ｖｎ−１にリセットパルスＰｒｓが
印加され、ｎ行目のＦＤをリセットする（なお、水平選
択トランジスタＴｘがオフ状態でＦＤをリセットする
と、水平選択トランジスタＴｘがオンしたときに増幅ト
ランジスタＴａのソース電位の変動により、ＦＤ電位が
マイナス側にシフトする）。ここで、ＦＤをリセットし
たレベル（増幅トランジスタＴａのゲート電圧）に対応
した電流が駆動電圧Ｖｄｄから水平選択トランジスタＴ
ｘ、垂直選択ゲートＴｙを通してＩ／Ｖ変換回路、ＣＤ
Ｓ回路に出力される。また、本例では、図示のように、
水平選択共用線Ｈｓｅｌに印加する水平選択パルスを前
後の画素（ｍ画素とｍ＋１画素）で重ねることにより、
リセットパルスＰｒｓを立てた状態で画素選択をオフす
る。

【００２４】次に、タイミングｔ４において、ｍ＋１画
素目の水平選択共用線Ｈｓｅｌ（ｍ＋１）で読み出しパ
ルスがオンし、読み出しトランジスタＴｔがオンとな
り、フォトダイオードＰＤからＦＤへの読み出しが行わ
れる。その結果、光電変換された電子により、電位が変
動したＦＤのレベル（増幅トランジスタＴａのゲート電
圧）に対応した電流が駆動電圧Ｖｄｄから水平選択トラ
ンジスタＴｘ、垂直選択ゲートＴｙを通してＩ／Ｖ変換
回路、ＣＤＳ回路に出力される。次に、タイミングｔ５
において、ｍ画素目の水平選択共用線Ｈｓｅｌ（ｍ）の
水平選択パルスがオフすることにより、水平選択トラン
ジスタＴｘがオフとなる。この際、水平選択トランジス
タＴｘのドレイン電位が上がり、カップリングによりＦ
Ｄの電位も上がる。ここで再度リセットパルスＰｒｓに
よりＦＤをＶｄｄに戻す。

【００２５】なお、電子シャッタ選択時も同等のタイミ
ングとなるが、水平選択トランジスタＴｘがオンとなら
ないため、信号電流は垂直信号線Ｌｖに読み出されず、
フォトダイオードＰＤにそれまでに蓄積された電荷は、
ＦＤを通じてＶｄｄに捨てられることになる。

【００２６】

【発明の効果】以上説明したように本発明の固体撮像装
置では、垂直方向に隣接する各単位画素の間で、垂直選
択線と読み出し選択線とリセット線とを兼用する垂直選
択共用線によって共用し、水平方向に隣接する各単位画
素の間で、水平選択線と読み出し線とを兼用する水平選
択共用線で共用することから、各単位画素を点順次で読
み出すための配線の本数を、実際の素子レイアウトにお
いて受光部の有効面積を狭くすることなく削減でき、撮
像素子の小型化を実現することが可能となる。特に各単
位画素内にフォトダイオード等の光電変換素子と、読み
出しゲート、読み出し選択ゲート、リセットゲート、増
幅ゲート、選択ゲートの５つのトランジスタを設け、信
号出力をＣＤＳ回路によって信号処理することにより、
増幅ゲートの閾値電圧Ｖｔｈのばらつきを除去するよう
にした５Ｔｒ方式を採用した構成において、単位画素に
対する配線数を削減でき、レイアウトした際に小型化に
有利な構造を提供することが可能となる。

【００２７】また、本発明の固体撮像装置の駆動方法で
は、上述のような垂直選択共用線と水平選択共用線を設
けた構成で、ｎ行目の垂直選択共用線によってｎ行目の
垂直選択と行単位の読み出し選択を行うとともに、ｎ−
１行目の垂直選択共用線によってｎ行目の各単位画素に
対するリセット動作を行い、リセット動作に同期して前
記水平選択共用線によるｎ行目の各単位画素に対する画
素選択と信号電荷の読み出し動作を順次行うことによ
り、各単位画素を点順次で読み出すための配線の本数
を、実際の素子レイアウトにおいて受光部の有効面積を
狭くすることなく削減でき、撮像素子の小型化を実現す
ることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態によるＭＯＳ型固体撮像装
置の概略構成を示すブロック図である。

【図２】図１に示すＭＯＳ型固体撮像装置の水平垂直同
期の動作タイミングを示すタイミングチャートである。

【図３】（Ａ）は図１に示すＭＯＳ型固体撮像装置の単
位画素部の周辺構成を示す回路図であり、（Ｂ）は
（Ａ）に示す単位画素部内の各トランジスタの動作タイ
ミングを示すタイミングチャートである。

【符号の説明】

ＰＤ……フォトダイオード、Ｔｔ……読み出しトランジ
スタ、Ｔｘｙ……読み出し選択トランジスタ、Ｔａ……
増幅トランジスタ、Ｔｒ……リセットトランジスタ、Ｔ
ｘ……水平選択トランジスタ、Ｖｓｅｌ……垂直選択共
用線、Ｈｓｅｌ……水平選択共用線、２０１、２０２…
…Ｖシフトレジスタ、２０３、２０４、３０２、３０３
……論理回路、３０１……Ｈシフトレジスタ、４０１…
…ＥＳシフトレジスタ。

フロントページの続き Ｆターム(参考） 4M118 AB01 BA14 CA02 DD09 FA06 5C024 CX41 CX54 GX03 GX16 GY31 GY37 GY38 HX17 HX18 HX23 JX34 5C051 AA01 BA02 DA06 DA10 DB01 DB06 DB08 DB18 DC03 DE02 DE13

Claims (9)

【特許請求の範囲】
1. 【請求項１】 水平方向と垂直方向の２次元行列状に配
   置された複数の単位画素と、前記単位画素を垂直方向に
   走査して各単位画素を選択する垂直スキャナと、前記単
   位画素を水平方向に走査して各単位画素を選択する水平
   スキャナと、前記単位画素を走査して各単位画素の電子
   シャッタ動作を行う電子シャッタスキャナとを有する固
   体撮像装置において、 信号電荷を読み出す各単位画素を行単位で垂直方向に選
   択する読み出し選択線と、各単位画素のリセットを行う
   リセット線とを兼用し、垂直方向に隣接する各単位画素
   の間で共用する垂直選択共用線と、 前記各単位画素を水平方向に選択する水平選択線と、信
   号電荷の読み出しを行う読み出し線とを兼用し、水平方
   向に隣接する各単位画素の間で共用する水平選択共用線
   と、 を有することを特徴とする固体撮像装置。
2. 【請求項２】 前記単位画素は、それぞれ光電変換と電
   荷蓄積を行う光電変換部手段と、前記光電変換部手段の
   信号電荷を読み出すゲート回路とを設けた複数の単位画
   素とを有し、 前記ゲート回路は、 前記光電変換手段によって蓄積された光電荷をフローテ
   ィングディフュージョン部に転送する読み出しトランジ
   スタと、 前記フローティングディフュージョン部の光電荷による
   電位変動を取り出す増幅トランジスタと、 前記フローティングディフュージョン部に印加された光
   電荷をリセットするリセットトランジスタと、 読み出しトランジスタを選択する読み出し選択トランジ
   スタと、 前記単位画素を水平方向に選択する水平選択トランジス
   タと、 を有することを特徴とする請求項１記載の固体撮像装
   置。
3. 【請求項３】 前記垂直スキャナおよび水平スキャナの
   走査によって各単位画素から点順次で読み出された信号
   の相関２重サンプリング処理を行うＣＤＳ回路を有する
   ことを特徴とする請求項１記載の固体撮像装置。
4. 【請求項４】 前記電子シャッタスキャナは、単位画素
   を垂直方向に走査して各単位画素の電子シャッタ動作を
   行単位で行うことを特徴とする請求項１記載の固体撮像
   装置。
5. 【請求項５】 水平方向と垂直方向の２次元行列状に配
   置された複数の単位画素と、前記単位画素を垂直方向に
   走査して各単位画素を選択する垂直スキャナと、前記単
   位画素を水平方向に走査して各単位画素を選択する水平
   スキャナと、前記単位画素を走査して各単位画素の電子
   シャッタ動作を行う電子シャッタスキャナとを有する固
   体撮像装置の駆動方法において、 信号電荷を読み出す各単位画素を行単位で垂直方向に選
   択する読み出し選択線と、各単位画素のリセットを行う
   リセット線とを兼用し、垂直方向に隣接する各単位画素
   の間で共用する垂直選択共用線と、 前記各単位画素を水平方向に選択する水平選択線と、信
   号電荷の読み出しを行う読み出し線とを兼用し、水平方
   向に隣接する各単位画素の間で共用する水平選択共用線
   とを設け、 ｎ行目の垂直選択共用線によってｎ行目の垂直選択と行
   単位の読み出し選択を行うとともに、ｎ−１行目の垂直
   選択共用線によってｎ行目の各単位画素に対するリセッ
   ト動作を行い、 前記リセット動作に同期して前記水平選択共用線による
   ｎ行目の各単位画素に対する画素選択と信号電荷の読み
   出し動作を順次行う、 ことを特徴とする固体撮像装置の駆動方法。
6. 【請求項６】 前記リセット動作は、読み出し選択行に
   対し１水平同期有効期間中にリセットパルスを印加し続
   けることにより行うことを特徴とする請求項５記載の固
   体撮像装置の駆動方法。
7. 【請求項７】 ｎ行目の垂直選択共用線によるｎ行目の
   垂直選択の１水平同期期間後にリセットパルスをｎ＋１
   行目の垂直選択共用線に印加することを特徴とする請求
   項６記載の固体撮像装置の駆動方法。
8. 【請求項８】 ｍ列目の水平選択共用線によるｍ画素目
   の水平選択期間内に、ｍ＋１列目の水平選択共用線にｍ
   画素目の読み出しパルスを印加することを特徴とする請
   求項７記載の固体撮像装置の駆動方法。
9. 【請求項９】 前記水平選択共用線に印加する水平選択
   パルスを前後の画素で重ねることにより、リセットパル
   スを立てた状態で画素選択をオフすることを特徴とする
   請求項８記載の固体撮像装置の駆動方法。