JP2003143480A - 固体撮像装置およびその駆動方法 - Google Patents
固体撮像装置およびその駆動方法Info
- Publication number
- JP2003143480A JP2003143480A JP2001340440A JP2001340440A JP2003143480A JP 2003143480 A JP2003143480 A JP 2003143480A JP 2001340440 A JP2001340440 A JP 2001340440A JP 2001340440 A JP2001340440 A JP 2001340440A JP 2003143480 A JP2003143480 A JP 2003143480A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- read
- selection
- pulse
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000003384 imaging method Methods 0.000 title claims description 44
- 238000000034 method Methods 0.000 title claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 36
- 230000003321 amplification Effects 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims description 2
- 230000000875 corresponding effect Effects 0.000 claims 15
- 230000001276 controlling effect Effects 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000002596 correlated effect Effects 0.000 claims 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 235000014548 Rubus moluccanus Nutrition 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 読み出しトランジスタにおける空乏化を抑制
し、リーク電流を減少させてノイズの減少を図る。 【解決手段】 フォトダイオードＰＤと、読み出し選択
トランジスタＴｔｘ、読み出しトランジスタＴｔｙ、増
幅トランジスタＴａ、リセットトランジスタＴｒ、水平
選択トランジスタＴｘで各単位画素を構成し、点順次読
み出し５Ｔｒ方式のＭＯＳイメージセンサを構成する。
そして、読み出しトランジスタＴｔｘと読み出し選択ト
ランジスタＴｔｙを２層ゲート構造で構成し、各ゲート
電位を負電位に設定する。これにより、読み出しトラン
ジスタＴｔｘと読み出し選択トランジスタＴｔｙのゲー
ト領域の下層を負電位に制御し、その空乏化を抑制し、
リーク電流の減少を図る。
し、リーク電流を減少させてノイズの減少を図る。 【解決手段】 フォトダイオードＰＤと、読み出し選択
トランジスタＴｔｘ、読み出しトランジスタＴｔｙ、増
幅トランジスタＴａ、リセットトランジスタＴｒ、水平
選択トランジスタＴｘで各単位画素を構成し、点順次読
み出し５Ｔｒ方式のＭＯＳイメージセンサを構成する。
そして、読み出しトランジスタＴｔｘと読み出し選択ト
ランジスタＴｔｙを２層ゲート構造で構成し、各ゲート
電位を負電位に設定する。これにより、読み出しトラン
ジスタＴｔｘと読み出し選択トランジスタＴｔｙのゲー
ト領域の下層を負電位に制御し、その空乏化を抑制し、
リーク電流の減少を図る。
Description
【０００１】
【発明の属する技術分野】本発明は、それぞれ撮像画素
を構成する複数の光電変換素子を有し、各光電変換素子
に蓄積された信号電荷を複数のトランジスタを用いて点
順次で読み出す構造を有する固体撮像装置およびその駆
動方法に関する。
を構成する複数の光電変換素子を有し、各光電変換素子
に蓄積された信号電荷を複数のトランジスタを用いて点
順次で読み出す構造を有する固体撮像装置およびその駆
動方法に関する。
【０００２】
【従来の技術】従来より、この種の固体撮像装置とし
て、各単位画素毎に光電変換用のフォトダイオードと、
このフォトダイオードに蓄積した信号電荷の読み出しゲ
ート、読み出し選択ゲート、増幅ゲート、リセットゲー
ト、水平選択ゲートの合計５つのＭＯＳトランジスタを
設け、各単位画素の信号電荷を点順次で読み出すことが
可能なＸ−Ｙアドレス型イメージセンサが提案されてい
る（例えば特開２００１−２４９５２号、特開２００１
−２４９４６号参照）。
て、各単位画素毎に光電変換用のフォトダイオードと、
このフォトダイオードに蓄積した信号電荷の読み出しゲ
ート、読み出し選択ゲート、増幅ゲート、リセットゲー
ト、水平選択ゲートの合計５つのＭＯＳトランジスタを
設け、各単位画素の信号電荷を点順次で読み出すことが
可能なＸ−Ｙアドレス型イメージセンサが提案されてい
る（例えば特開２００１−２４９５２号、特開２００１
−２４９４６号参照）。
【０００３】すなわち、このイメージセンサでは、フォ
トダイオードに蓄積された受光量に応じた信号電荷を読
み出しトランジスタによって読み出し、増幅トランジス
タのゲートに接続されたＦＤ（フローティングデフュー
ジョン）部に転送することにより、この信号電荷を増幅
トランジスタで増幅し、ＦＤ電位に対応した電流信号に
変換する。そして、この増幅トランジスタの出力を水平
選択トランジスタによって所定のタイミングで出力し、
撮像領域外に設けられた信号処理回路に送出する。ま
た、読み出し選択トランジスタによって読み出しトラン
ジスタの動作を選択的に制御することにより、信号電荷
を読み出す画素を選択する。また、リセットトランジス
タでは、ＦＤの信号電荷を電源レベルにリセットする。
なお、このような５つのトランジスタによる画素構造を
有するイメージセンサを点順次読み出し５Ｔｒ方式の固
体撮像装置というものとする。
トダイオードに蓄積された受光量に応じた信号電荷を読
み出しトランジスタによって読み出し、増幅トランジス
タのゲートに接続されたＦＤ（フローティングデフュー
ジョン）部に転送することにより、この信号電荷を増幅
トランジスタで増幅し、ＦＤ電位に対応した電流信号に
変換する。そして、この増幅トランジスタの出力を水平
選択トランジスタによって所定のタイミングで出力し、
撮像領域外に設けられた信号処理回路に送出する。ま
た、読み出し選択トランジスタによって読み出しトラン
ジスタの動作を選択的に制御することにより、信号電荷
を読み出す画素を選択する。また、リセットトランジス
タでは、ＦＤの信号電荷を電源レベルにリセットする。
なお、このような５つのトランジスタによる画素構造を
有するイメージセンサを点順次読み出し５Ｔｒ方式の固
体撮像装置というものとする。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の固体撮像装置において、ＦＤに信号電荷を
転送する読み出しトランジスタのゲート領域の下層が空
乏化すると、その分、リーク電流が大きくなり、画面上
にざらつき状のノイズとなる問題がある。
ような従来の固体撮像装置において、ＦＤに信号電荷を
転送する読み出しトランジスタのゲート領域の下層が空
乏化すると、その分、リーク電流が大きくなり、画面上
にざらつき状のノイズとなる問題がある。
【０００５】本発明は、このような実状に鑑みてなされ
たものであり、その目的とするところは、読み出しトラ
ンジスタのゲート領域の下層の空乏化を抑制し、リーク
を下げ、ノイズの少ない固体撮像装置およびその駆動方
法を提供することにある。
たものであり、その目的とするところは、読み出しトラ
ンジスタのゲート領域の下層の空乏化を抑制し、リーク
を下げ、ノイズの少ない固体撮像装置およびその駆動方
法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、水平方向と垂
直方向の２次元マトリクス状に配置された複数の単位画
素を有し、前記単位画素内に、受光量に応じて信号電荷
を蓄積する光電変換手段と、前記光電変換手段によって
得られた信号電荷を取り出すためのフローティングディ
フュージョン部と、前記フローティングディフュージョ
ン部の信号電荷による電位変動を取り出す増幅トランジ
スタと、前記光電変換手段によって蓄積された信号電荷
をライン選択信号に基づいてフローティングディフュー
ジョン部に転送する読み出しトランジスタと、前記読み
出しトランジスタを画素選択信号に基づいて制御する読
み出し選択トランジスタとを有する固体撮像装置であっ
て、前記読み出しトランジスタおよび読み出し選択トラ
ンジスタのゲート電極を互いに異なる２層の電極層を用
いて形成し、少なくとも光電変換手段側のトランジスタ
のゲート電位をウエル領域に対し負電位に設定したこと
を特徴とする。
直方向の２次元マトリクス状に配置された複数の単位画
素を有し、前記単位画素内に、受光量に応じて信号電荷
を蓄積する光電変換手段と、前記光電変換手段によって
得られた信号電荷を取り出すためのフローティングディ
フュージョン部と、前記フローティングディフュージョ
ン部の信号電荷による電位変動を取り出す増幅トランジ
スタと、前記光電変換手段によって蓄積された信号電荷
をライン選択信号に基づいてフローティングディフュー
ジョン部に転送する読み出しトランジスタと、前記読み
出しトランジスタを画素選択信号に基づいて制御する読
み出し選択トランジスタとを有する固体撮像装置であっ
て、前記読み出しトランジスタおよび読み出し選択トラ
ンジスタのゲート電極を互いに異なる２層の電極層を用
いて形成し、少なくとも光電変換手段側のトランジスタ
のゲート電位をウエル領域に対し負電位に設定したこと
を特徴とする。
【０００７】また本発明は、水平方向と垂直方向の２次
元マトリクス状に配置された複数の単位画素を有し、前
記単位画素内に、受光量に応じて信号電荷を蓄積する光
電変換手段と、前記光電変換手段によって得られた信号
電荷を取り出すためのフローティングディフュージョン
部と、前記フローティングディフュージョン部の信号電
荷による電位変動を取り出す増幅トランジスタと、前記
光電変換手段によって蓄積された信号電荷をライン選択
信号に基づいてフローティングディフュージョン部に転
送する読み出しトランジスタと、前記読み出しトランジ
スタを画素選択信号に基づいて制御する読み出し選択ト
ランジスタとを有する固体撮像装置の駆動方法であっ
て、前記読み出しトランジスタおよび読み出し選択トラ
ンジスタのゲート電極を互いに異なる２層の電極層を用
いて形成し、少なくとも光電変換手段側のゲート電位を
負電位に設定し、前記光電変換手段側のトランジスタの
ゲート電極を少なくとも非選択期間の一部を負電位に制
御することを特徴とする。
元マトリクス状に配置された複数の単位画素を有し、前
記単位画素内に、受光量に応じて信号電荷を蓄積する光
電変換手段と、前記光電変換手段によって得られた信号
電荷を取り出すためのフローティングディフュージョン
部と、前記フローティングディフュージョン部の信号電
荷による電位変動を取り出す増幅トランジスタと、前記
光電変換手段によって蓄積された信号電荷をライン選択
信号に基づいてフローティングディフュージョン部に転
送する読み出しトランジスタと、前記読み出しトランジ
スタを画素選択信号に基づいて制御する読み出し選択ト
ランジスタとを有する固体撮像装置の駆動方法であっ
て、前記読み出しトランジスタおよび読み出し選択トラ
ンジスタのゲート電極を互いに異なる２層の電極層を用
いて形成し、少なくとも光電変換手段側のゲート電位を
負電位に設定し、前記光電変換手段側のトランジスタの
ゲート電極を少なくとも非選択期間の一部を負電位に制
御することを特徴とする。
【０００８】本発明の固体撮像装置では、単位画素に設
けられる読み出しトランジスタおよび読み出し選択トラ
ンジスタのゲート電極を互いに異なる２層の電極層を用
いて形成し、少なくとも光電変換手段側のトランジスタ
のゲート電位を負電位に設定したことから、読み出しト
ランジスタのゲート領域の下層領域（ウエル領域）を負
電位に制御して空乏化を抑制でき、リーク電流を減少さ
せてノイズの少ない固体撮像装置を実現することが可能
となる。
けられる読み出しトランジスタおよび読み出し選択トラ
ンジスタのゲート電極を互いに異なる２層の電極層を用
いて形成し、少なくとも光電変換手段側のトランジスタ
のゲート電位を負電位に設定したことから、読み出しト
ランジスタのゲート領域の下層領域（ウエル領域）を負
電位に制御して空乏化を抑制でき、リーク電流を減少さ
せてノイズの少ない固体撮像装置を実現することが可能
となる。
【０００９】また、本発明の固体撮像装置の駆動方法で
は、読み出しトランジスタおよび読み出し選択トランジ
スタのゲート電極を互いに異なる２層の電極層を用いて
形成し、少なくとも光電変換側のトランジスタのゲート
電位を負電位に設定し、前記読み出しトランジスタのゲ
ート電極の下層領域（ウエル領域）を負電位に制御する
ことから、その空乏化を抑制でき、リーク電流を減少さ
せてノイズの少ない固体撮像装置を実現することが可能
となる。
は、読み出しトランジスタおよび読み出し選択トランジ
スタのゲート電極を互いに異なる２層の電極層を用いて
形成し、少なくとも光電変換側のトランジスタのゲート
電位を負電位に設定し、前記読み出しトランジスタのゲ
ート電極の下層領域（ウエル領域）を負電位に制御する
ことから、その空乏化を抑制でき、リーク電流を減少さ
せてノイズの少ない固体撮像装置を実現することが可能
となる。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態例につ
いて図面を参照して説明する。なお、以下に説明する実
施の形態は、本発明の好適な具体例であり、技術的に好
ましい種々の限定が付されているが、本発明の範囲は、
以下の説明において、特に本発明を限定する旨の記載が
ない限り、これらの態様に限定されないものとする。図
１は本発明の第１の実施の形態によるＭＯＳ型固体撮像
装置の単位画素部のの周辺構成を示す回路図であり、図
２は図１に示す単位画素部内の各トランジスタの動作タ
イミングを示すタイミングチャートである。また、図３
は図１に示す単位画素部を設けたＭＯＳ型固体撮像装置
の概略構成を示すブロック図である。
いて図面を参照して説明する。なお、以下に説明する実
施の形態は、本発明の好適な具体例であり、技術的に好
ましい種々の限定が付されているが、本発明の範囲は、
以下の説明において、特に本発明を限定する旨の記載が
ない限り、これらの態様に限定されないものとする。図
１は本発明の第１の実施の形態によるＭＯＳ型固体撮像
装置の単位画素部のの周辺構成を示す回路図であり、図
２は図１に示す単位画素部内の各トランジスタの動作タ
イミングを示すタイミングチャートである。また、図３
は図１に示す単位画素部を設けたＭＯＳ型固体撮像装置
の概略構成を示すブロック図である。
【００１１】まず、図１および図３に基づいて、本例の
ＭＯＳ固体撮像装置の全体構成について説明する。本例
のＭＯＳ型固体撮像装置は、垂直方向と水平方向のマト
リクス状に配列された多数の単位画素部（図では１つだ
け示す）と、各単位画素部から点順次で画素信号を読み
出すためのＶ（垂直）スキャナおよびＨ（水平）スキャ
ナと、各単位画素部の電子シャッタ（ＥＳ）選択動作を
行うためのＥＳスキャナ等を有して構成されている。ま
た、各単位画素部は、それぞれ光電変換手段と電荷蓄積
手段を兼ねるフォトダイオードＰＤと、このフォトダイ
オードＰＤに蓄積した信号電荷をＦＤ（フローティング
デフュージョン）に行単位で読み出すための読み出しト
ランジスタＴｔｙ、この読み出しトランジスタＴｔｙを
画素単位で選択するための読み出し選択トランジスタＴ
ｔｘ、信号電荷を増幅する増幅トランジスタＴａ、ＦＤ
をリセットするためのリセットトランジスタＴｒ、画素
列を選択する水平選択トランジスタＴｘの合計５つのＭ
ＯＳトランジスタを設け、各単位画素の信号電荷を点順
次で読み出す点順次読み出し５Ｔｒ方式を構成してい
る。
ＭＯＳ固体撮像装置の全体構成について説明する。本例
のＭＯＳ型固体撮像装置は、垂直方向と水平方向のマト
リクス状に配列された多数の単位画素部（図では１つだ
け示す）と、各単位画素部から点順次で画素信号を読み
出すためのＶ（垂直）スキャナおよびＨ（水平）スキャ
ナと、各単位画素部の電子シャッタ（ＥＳ）選択動作を
行うためのＥＳスキャナ等を有して構成されている。ま
た、各単位画素部は、それぞれ光電変換手段と電荷蓄積
手段を兼ねるフォトダイオードＰＤと、このフォトダイ
オードＰＤに蓄積した信号電荷をＦＤ（フローティング
デフュージョン）に行単位で読み出すための読み出しト
ランジスタＴｔｙ、この読み出しトランジスタＴｔｙを
画素単位で選択するための読み出し選択トランジスタＴ
ｔｘ、信号電荷を増幅する増幅トランジスタＴａ、ＦＤ
をリセットするためのリセットトランジスタＴｒ、画素
列を選択する水平選択トランジスタＴｘの合計５つのＭ
ＯＳトランジスタを設け、各単位画素の信号電荷を点順
次で読み出す点順次読み出し５Ｔｒ方式を構成してい
る。
【００１２】ここで、読み出し選択トランジスタＴｔ
ｘ、読み出しトランジスタＴｔｙ、およびリセットトラ
ンジスタＴｒは、フォトダイオードＰＤと電源電圧ＶＤ
Ｄとの間にチャネル方向に直列に接続されており、リセ
ットトランジスタＴｒのソースと読み出し選択トランジ
スタＴｔｘのドレインの間に信号電荷を転送するための
ＦＤ（フローティングデフュージョン）が設けられ、こ
のＦＤが増幅トランジスタＴａのゲートに接続されてい
る。また、増幅トランジスタＴａと水平選択トランジス
タＴｘはＶＤＤと水平信号線Ｌｈの間に直列に接続され
ている。
ｘ、読み出しトランジスタＴｔｙ、およびリセットトラ
ンジスタＴｒは、フォトダイオードＰＤと電源電圧ＶＤ
Ｄとの間にチャネル方向に直列に接続されており、リセ
ットトランジスタＴｒのソースと読み出し選択トランジ
スタＴｔｘのドレインの間に信号電荷を転送するための
ＦＤ（フローティングデフュージョン）が設けられ、こ
のＦＤが増幅トランジスタＴａのゲートに接続されてい
る。また、増幅トランジスタＴａと水平選択トランジス
タＴｘはＶＤＤと水平信号線Ｌｈの間に直列に接続され
ている。
【００１３】そして、読み出しトランジスタＴｔｙと読
み出し選択トランジスタＴｔｘは、チャネル方向に隣接
して形成され、それぞれゲート電極を互いに異なる２層
の電極層を用いて形成されている。すなわち、２層の電
極層のうち上層の電極層によって読み出し選択トランジ
スタＴｔｘのゲート電極が形成され、下層の電極層によ
って読み出しトランジスタＴｔｙのゲート電極が形成さ
れており、また、上層の読み出し選択トランジスタＴｔ
ｘのゲート電極の一部が下層の読み出しトランジスタＴ
ｔｙのゲート電極の上に重なり合った状態で形成されて
おり、間に拡散層（ソース、ドレイン）をもたない状態
で２つのゲート電極が配置されている。
み出し選択トランジスタＴｔｘは、チャネル方向に隣接
して形成され、それぞれゲート電極を互いに異なる２層
の電極層を用いて形成されている。すなわち、２層の電
極層のうち上層の電極層によって読み出し選択トランジ
スタＴｔｘのゲート電極が形成され、下層の電極層によ
って読み出しトランジスタＴｔｙのゲート電極が形成さ
れており、また、上層の読み出し選択トランジスタＴｔ
ｘのゲート電極の一部が下層の読み出しトランジスタＴ
ｔｙのゲート電極の上に重なり合った状態で形成されて
おり、間に拡散層（ソース、ドレイン）をもたない状態
で２つのゲート電極が配置されている。
【００１４】また、本例では、読み出しトランジスタＴ
ｔｙと読み出し選択トランジスタＴｔｘのゲート電位を
負電位に設定して駆動させるようになっている。このよ
うに読み出しトランジスタＴｔｙと読み出し選択トラン
ジスタＴｔｘを２層ゲート電極とし、双方のゲート電位
を負電位に設定して駆動させることにより、読み出しト
ランジスタＴｔｙと読み出し選択トランジスタＴｔｘの
ゲート領域の下層を負電位に制御することにより、この
下層領域の空乏化を抑制し、リーク電流の減少を図るよ
うにし、ノイズの低減を行うようになっている。
ｔｙと読み出し選択トランジスタＴｔｘのゲート電位を
負電位に設定して駆動させるようになっている。このよ
うに読み出しトランジスタＴｔｙと読み出し選択トラン
ジスタＴｔｘを２層ゲート電極とし、双方のゲート電位
を負電位に設定して駆動させることにより、読み出しト
ランジスタＴｔｙと読み出し選択トランジスタＴｔｘの
ゲート領域の下層を負電位に制御することにより、この
下層領域の空乏化を抑制し、リーク電流の減少を図るよ
うにし、ノイズの低減を行うようになっている。
【００１５】特にＰＤ側の読み出しトランジスタＴｔｙ
のゲート電位を負電位とすることで、ＰＤ部に影響のあ
るリーク電流を抑えることができる。なお、本例では、
読み出しトランジスタＴｔｙと読み出し選択トランジス
タＴｔｘの両方のゲート電位を負電位に設定している
が、少なくともＰＤ側の読み出しトランジスタＴｔｙの
ゲート電位を負電位に設定することにより、十分な効果
を得ることが可能であり、より好ましい構成として、読
み出し選択トランジスタＴｔｘのゲート電位を負電位と
するものである。
のゲート電位を負電位とすることで、ＰＤ部に影響のあ
るリーク電流を抑えることができる。なお、本例では、
読み出しトランジスタＴｔｙと読み出し選択トランジス
タＴｔｘの両方のゲート電位を負電位に設定している
が、少なくともＰＤ側の読み出しトランジスタＴｔｙの
ゲート電位を負電位に設定することにより、十分な効果
を得ることが可能であり、より好ましい構成として、読
み出し選択トランジスタＴｔｘのゲート電位を負電位と
するものである。
【００１６】また、このような単位画素部の周辺には、
単位画素の各行に対応して図中左右方向に沿って配線さ
れた垂直選択共用線Ｖｓｅｌと、単位画素の各列に対応
して図中上下方向に沿って配線された水平選択共用線Ｈ
ｓｅｌが設けられている。そして、本例においては、リ
セットトランジスタＴｒを駆動するリセットパルス、水
平選択トランジスタＴｘを駆動する水平選択パルス、お
よび読み出し選択トランジスタＴｔｘを駆動する読み出
し選択パルスを水平選択線Ｈｓｅｌによって伝送する。
具体的には、ｍ列目の水平選択線Ｈｓｅｌにより、ｍ列
目の画素列の水平選択トランジスタＴｘのゲートに水平
選択パルスを供給し、ｍ列目の画素列の読み出し選択ト
ランジスタＴｔｘのゲートに読み出し選択パルスを供給
し、ｍ＋１列目の画素列のリセットトランジスタＴｒの
ゲートにリセットパルスを供給する。また、読み出しト
ランジスタＴｔｙを駆動するライン選択パルスを垂直選
択線Ｖｓｅｌによって伝送する。具体的には、ｎ行目の
垂直選択線Ｖｓｅｌにより、ｎ行目の画素行の読み出し
トランジスタＴｔｙのゲートに読み出しパルスを供給す
る。このように、本例では、リセットパルス、水平選択
パルス、および読み出し選択パルスの３つの信号を１本
の水平選択線Ｈｓｅｌによって伝送することで、画素周
辺の配線数を減少し、受光面積を縮小することなく、素
子サイズの小型化を実現するものである。
単位画素の各行に対応して図中左右方向に沿って配線さ
れた垂直選択共用線Ｖｓｅｌと、単位画素の各列に対応
して図中上下方向に沿って配線された水平選択共用線Ｈ
ｓｅｌが設けられている。そして、本例においては、リ
セットトランジスタＴｒを駆動するリセットパルス、水
平選択トランジスタＴｘを駆動する水平選択パルス、お
よび読み出し選択トランジスタＴｔｘを駆動する読み出
し選択パルスを水平選択線Ｈｓｅｌによって伝送する。
具体的には、ｍ列目の水平選択線Ｈｓｅｌにより、ｍ列
目の画素列の水平選択トランジスタＴｘのゲートに水平
選択パルスを供給し、ｍ列目の画素列の読み出し選択ト
ランジスタＴｔｘのゲートに読み出し選択パルスを供給
し、ｍ＋１列目の画素列のリセットトランジスタＴｒの
ゲートにリセットパルスを供給する。また、読み出しト
ランジスタＴｔｙを駆動するライン選択パルスを垂直選
択線Ｖｓｅｌによって伝送する。具体的には、ｎ行目の
垂直選択線Ｖｓｅｌにより、ｎ行目の画素行の読み出し
トランジスタＴｔｙのゲートに読み出しパルスを供給す
る。このように、本例では、リセットパルス、水平選択
パルス、および読み出し選択パルスの３つの信号を１本
の水平選択線Ｈｓｅｌによって伝送することで、画素周
辺の配線数を減少し、受光面積を縮小することなく、素
子サイズの小型化を実現するものである。
【００１７】また、上述のような単位画素によって得ら
れた画素信号は、水平選択トランジスタＴｘのソースか
ら水平信号線Ｌｈを通して出力され、この水平信号線Ｌ
ｈの左右に設けられた垂直選択トランジスタＴｙの制御
によって垂直信号線Ｌｖに伝送され、撮像領域外に設け
られたＩ−Ｖ変換回路５０１、ＣＤＳ／ＰＧＡ回路５０
２に伝送される。Ｉ−Ｖ変換回路５０１は、各単位画素
からの電流信号を電圧信号に変換するものであり、ＣＤ
Ｓ／ＰＧＡ回路５０２では、Ｉ−Ｖ変換回路５０１によ
って電圧信号に変換された画像信号に対し、ＣＤＳ（相
関２重サンプリング回路）でリセットノイズ等のノイズ
除去を行い、ＰＧＡ（プログラマブルゲインコントロー
ラ）で出力信号のゲインコントロールを行う。
れた画素信号は、水平選択トランジスタＴｘのソースか
ら水平信号線Ｌｈを通して出力され、この水平信号線Ｌ
ｈの左右に設けられた垂直選択トランジスタＴｙの制御
によって垂直信号線Ｌｖに伝送され、撮像領域外に設け
られたＩ−Ｖ変換回路５０１、ＣＤＳ／ＰＧＡ回路５０
２に伝送される。Ｉ−Ｖ変換回路５０１は、各単位画素
からの電流信号を電圧信号に変換するものであり、ＣＤ
Ｓ／ＰＧＡ回路５０２では、Ｉ−Ｖ変換回路５０１によ
って電圧信号に変換された画像信号に対し、ＣＤＳ（相
関２重サンプリング回路）でリセットノイズ等のノイズ
除去を行い、ＰＧＡ（プログラマブルゲインコントロー
ラ）で出力信号のゲインコントロールを行う。
【００１８】また、ＶスキャナおよびＥＳスキャナは、
Ｖシフトレジスタ２０１、２０２と、ＥＳシフトレジス
タ２０３、２０４と、論理回路２０５、２０６と、ドラ
イバ（図示せず）等から構成されており、垂直同期のス
タートパルスによって起動し、水平信号線Ｌｈを選択す
る垂直選択トランジスタＴｙおよび垂直選択線Ｖｓｅｌ
に必要なパルス信号を送出し、１水平同期（１Ｈ）期間
に同期した画素行の選択等を行う。また、Ｈスキャナ
は、Ｈシフトレジスタ３０１とドライバ（図示せず）等
から構成されており、水平同期信号によって起動し、水
平選択線Ｈｓｅｌに必要なパルス信号を送出し、ビット
同期期間に同期した画素の選択等を行う。また、タイミ
ング発生器（ＴＧ）４００は、以上のような各回路を駆
動するためのパルスを発生するものである。また、本例
の固体撮像装置においては、これら以外にも、センサ駆
動用のドライバ回路と、出力信号を増幅するための出力
アンプ等を有し、さらにオートゲインコントローラ（Ａ
ＧＣ）、アナログデジタルコンバータ（ＡＤＣ）、デジ
タルシグナルプロセッサ（ＤＳＰ）等の回路を有する場
合もある。
Ｖシフトレジスタ２０１、２０２と、ＥＳシフトレジス
タ２０３、２０４と、論理回路２０５、２０６と、ドラ
イバ（図示せず）等から構成されており、垂直同期のス
タートパルスによって起動し、水平信号線Ｌｈを選択す
る垂直選択トランジスタＴｙおよび垂直選択線Ｖｓｅｌ
に必要なパルス信号を送出し、１水平同期（１Ｈ）期間
に同期した画素行の選択等を行う。また、Ｈスキャナ
は、Ｈシフトレジスタ３０１とドライバ（図示せず）等
から構成されており、水平同期信号によって起動し、水
平選択線Ｈｓｅｌに必要なパルス信号を送出し、ビット
同期期間に同期した画素の選択等を行う。また、タイミ
ング発生器（ＴＧ）４００は、以上のような各回路を駆
動するためのパルスを発生するものである。また、本例
の固体撮像装置においては、これら以外にも、センサ駆
動用のドライバ回路と、出力信号を増幅するための出力
アンプ等を有し、さらにオートゲインコントローラ（Ａ
ＧＣ）、アナログデジタルコンバータ（ＡＤＣ）、デジ
タルシグナルプロセッサ（ＤＳＰ）等の回路を有する場
合もある。
【００１９】以下、本例の固体撮像装置における駆動方
法について説明する。基本的には、垂直同期のスタート
パルスによって起動し、Ｖスキャナによって各画素行が
順次ライン選択され、Ｈスキャナによって各画素行のな
かの単位画素がビット同期で水平方向に順次選択され、
ビット同期で伝送されるリセットパルス（ＸＲＳＴ）お
よび読み出しパルス（ＰＲＤ）を用いて画素信号が読み
出される。そして、このリセットレベルの画素信号と読
み出しレベルの画素信号を比較することにより、その差
分レベルが画像信号として出力される。また、シャッタ
動作時には、垂直選択トランジスタＴｙがオフされた状
態で同様の動作が実行され、画素信号は垂直信号線Ｌｖ
側に読み出されることなく廃棄され、シャッタ動作が実
行される。
法について説明する。基本的には、垂直同期のスタート
パルスによって起動し、Ｖスキャナによって各画素行が
順次ライン選択され、Ｈスキャナによって各画素行のな
かの単位画素がビット同期で水平方向に順次選択され、
ビット同期で伝送されるリセットパルス（ＸＲＳＴ）お
よび読み出しパルス（ＰＲＤ）を用いて画素信号が読み
出される。そして、このリセットレベルの画素信号と読
み出しレベルの画素信号を比較することにより、その差
分レベルが画像信号として出力される。また、シャッタ
動作時には、垂直選択トランジスタＴｙがオフされた状
態で同様の動作が実行され、画素信号は垂直信号線Ｌｖ
側に読み出されることなく廃棄され、シャッタ動作が実
行される。
【００２０】次に、このような画素動作の詳細を図２に
基づいて説明する。まず、図２のタイミングｔ１におい
て、ｎ行目の垂直選択線Ｖｓｅｌに垂直選択パルスφＶ
ｎが印加され、特定ライン（行）としてｎ行目のライン
が選択され、垂直選択トランジスタＴｙをオンする。次
に、タイミングｔ２において、ｍ−１画素目の水平選択
線Ｈｓｅｌ（ｍ−１）で水平選択パルスがオンしてお
り、この期間で読み出しパルスφｐｒｄがオンすること
で、ｎ行ｍ−１列目の画素を読み出す。
基づいて説明する。まず、図２のタイミングｔ１におい
て、ｎ行目の垂直選択線Ｖｓｅｌに垂直選択パルスφＶ
ｎが印加され、特定ライン（行）としてｎ行目のライン
が選択され、垂直選択トランジスタＴｙをオンする。次
に、タイミングｔ２において、ｍ−１画素目の水平選択
線Ｈｓｅｌ（ｍ−１）で水平選択パルスがオンしてお
り、この期間で読み出しパルスφｐｒｄがオンすること
で、ｎ行ｍ−１列目の画素を読み出す。
【００２１】次に、タイミングｔ３において、ｍ画素目
の水平選択線Ｈｓｅｌ（ｍ）の水平選択パルスがオンす
ることにより、ｍ画素目の水平選択トランジスタＴｘ、
読み出し選択トランジスタＴｔｘがオンする。この後、
ｍ−１画素目の水平選択線Ｈｓｅｌ（ｍ−１）で水平選
択パルスがオフし、ｍ−１画素目のリセットトランジス
タＴｒがオフすることにより、リセット動作が行われ
る。このように、ｍ−１画素目のリセットトランジスタ
Ｔｒをオンしたまま、ｍ画素目の水平選択トランジスタ
Ｔｘをオンにしてリセット動作を行うことにより、ＦＤ
の電位を安定させることができる。すなわち、水平選択
トランジスタＴｘをオフした状態でＦＤをリセットする
と、次に水平選択トランジスタＴｘをオンした時に、増
幅トランジスタＴａのソース電位の変動によりＦＤ電位
がマイナス側にシフトするため、これを防止するような
タイミングとなっている。そして、ＦＤをリセットした
レベル（増幅トランジスタＴａのゲート電位）に対応し
た電流がＶｄｄから水平選択トランジスタＴｘ、垂直選
択トランジスタＴｙを通してＩ−Ｖ変換回路５０１へと
出力される。
の水平選択線Ｈｓｅｌ（ｍ）の水平選択パルスがオンす
ることにより、ｍ画素目の水平選択トランジスタＴｘ、
読み出し選択トランジスタＴｔｘがオンする。この後、
ｍ−１画素目の水平選択線Ｈｓｅｌ（ｍ−１）で水平選
択パルスがオフし、ｍ−１画素目のリセットトランジス
タＴｒがオフすることにより、リセット動作が行われ
る。このように、ｍ−１画素目のリセットトランジスタ
Ｔｒをオンしたまま、ｍ画素目の水平選択トランジスタ
Ｔｘをオンにしてリセット動作を行うことにより、ＦＤ
の電位を安定させることができる。すなわち、水平選択
トランジスタＴｘをオフした状態でＦＤをリセットする
と、次に水平選択トランジスタＴｘをオンした時に、増
幅トランジスタＴａのソース電位の変動によりＦＤ電位
がマイナス側にシフトするため、これを防止するような
タイミングとなっている。そして、ＦＤをリセットした
レベル（増幅トランジスタＴａのゲート電位）に対応し
た電流がＶｄｄから水平選択トランジスタＴｘ、垂直選
択トランジスタＴｙを通してＩ−Ｖ変換回路５０１へと
出力される。
【００２２】次に、タイミングｔ４において、垂直選択
パルスφＶｎと読み出しパルスφｐｒｄのオアをとった
パルスが読み出し選択トランジスタＴｔｘをオンし、Ｐ
ＤからＦＤへの読み出しが行われる。その結果、光電変
換された電子により、電位が変動したＦＤのレベル（増
幅トランジスタＴａのゲート電位）に対応した電流がＶ
ｄｄから水平選択トランジスタＴｘ、垂直選択トランジ
スタＴｙを通してＩ−Ｖ変換回路５０１へと出力され
る。次に、タイミングｔ５において、水平選択線Ｈｓｅ
ｌ（ｍ）の水平選択パルスがオフすることにより、水平
選択トランジスタＴｘがオフとなる。なお、シャッタ動
作時においては、読み出している水平ラインより前につ
いても全く同様の動作を行い、ＰＤからＦＤへの電荷を
転送することにより、シャッタ動作を行う。このとき、
シャッタ動作をしているラインは、垂直選択トランジス
タＴｙがオフのために出力はされない。
パルスφＶｎと読み出しパルスφｐｒｄのオアをとった
パルスが読み出し選択トランジスタＴｔｘをオンし、Ｐ
ＤからＦＤへの読み出しが行われる。その結果、光電変
換された電子により、電位が変動したＦＤのレベル（増
幅トランジスタＴａのゲート電位）に対応した電流がＶ
ｄｄから水平選択トランジスタＴｘ、垂直選択トランジ
スタＴｙを通してＩ−Ｖ変換回路５０１へと出力され
る。次に、タイミングｔ５において、水平選択線Ｈｓｅ
ｌ（ｍ）の水平選択パルスがオフすることにより、水平
選択トランジスタＴｘがオフとなる。なお、シャッタ動
作時においては、読み出している水平ラインより前につ
いても全く同様の動作を行い、ＰＤからＦＤへの電荷を
転送することにより、シャッタ動作を行う。このとき、
シャッタ動作をしているラインは、垂直選択トランジス
タＴｙがオフのために出力はされない。
【００２３】次に、本発明の第２の実施の形態について
説明する。この第２の実施の形態は、第１の実施の形態
に対して信号配線の構造とパルス信号の内容を変更した
ものである。図４は本発明の第２の実施の形態によるＭ
ＯＳ型固体撮像装置の単位画素部のの周辺構成を示す回
路図であり、図５は図４に示す単位画素部内の各トラン
ジスタの動作タイミングを示すタイミングチャートであ
る。また、図６は図４に示す単位画素部を設けたＭＯＳ
型固体撮像装置の概略構成を示すブロック図である。こ
れらの図４〜図６において、図１〜図３に示すものと共
通する要素については同一符号を付してある。
説明する。この第２の実施の形態は、第１の実施の形態
に対して信号配線の構造とパルス信号の内容を変更した
ものである。図４は本発明の第２の実施の形態によるＭ
ＯＳ型固体撮像装置の単位画素部のの周辺構成を示す回
路図であり、図５は図４に示す単位画素部内の各トラン
ジスタの動作タイミングを示すタイミングチャートであ
る。また、図６は図４に示す単位画素部を設けたＭＯＳ
型固体撮像装置の概略構成を示すブロック図である。こ
れらの図４〜図６において、図１〜図３に示すものと共
通する要素については同一符号を付してある。
【００２４】本例の固体撮像装置においては、リセット
トランジスタＴｒを駆動するリセットパルス、および読
み出しトランジスタＴｔｙを駆動する読み出しパルスを
伝送するリセット／読み出し線ＲＳＴ／ＰＲＤを単位画
素の各列に対応して配線し、水平選択線Ｈｓｅｌでは水
平選択トランジスタＴｘの水平選択パルスだけを伝送す
るようにしたものである。すなわち、ｍ列目の水平選択
線Ｈｓｅｌにより、ｍ列目の画素列の水平選択トランジ
スタＴｘのゲートに水平選択パルスを供給し、ｍ列目の
リセット／読み出し線ＲＳＴ／ＰＲＤにより、ｍ列目の
画素列の読み出しトランジスタＴｔｙのゲートに読み出
しパルスを供給し、ｍ＋１列目の画素列のリセットトラ
ンジスタＴｒのゲートにリセットパルスを供給する。ま
た、水平スキャナには、このようなリセット／読み出し
線ＲＳＴ／ＰＲＤを制御する論理回路３０２が設けられ
ている。なお、垂直選択線Ｖｓｅｌは図１〜図３の例と
同様であり、また、その他の構成も図１〜図３の例と同
様であるので個々の説明は省略する。
トランジスタＴｒを駆動するリセットパルス、および読
み出しトランジスタＴｔｙを駆動する読み出しパルスを
伝送するリセット／読み出し線ＲＳＴ／ＰＲＤを単位画
素の各列に対応して配線し、水平選択線Ｈｓｅｌでは水
平選択トランジスタＴｘの水平選択パルスだけを伝送す
るようにしたものである。すなわち、ｍ列目の水平選択
線Ｈｓｅｌにより、ｍ列目の画素列の水平選択トランジ
スタＴｘのゲートに水平選択パルスを供給し、ｍ列目の
リセット／読み出し線ＲＳＴ／ＰＲＤにより、ｍ列目の
画素列の読み出しトランジスタＴｔｙのゲートに読み出
しパルスを供給し、ｍ＋１列目の画素列のリセットトラ
ンジスタＴｒのゲートにリセットパルスを供給する。ま
た、水平スキャナには、このようなリセット／読み出し
線ＲＳＴ／ＰＲＤを制御する論理回路３０２が設けられ
ている。なお、垂直選択線Ｖｓｅｌは図１〜図３の例と
同様であり、また、その他の構成も図１〜図３の例と同
様であるので個々の説明は省略する。
【００２５】次に、このような構成における画素動作の
詳細を図５に基づいて説明する。まず、図５のタイミン
グｔ１１において、ｎ行目の垂直選択線Ｖｓｅｌに垂直
選択パルスφＶｎが印加され、特定ラインとしてｎ行目
のラインが選択され、読み出し選択トランジスタＴｔ
ｘ、垂直選択トランジスタＴｙをオンする。次に、タイ
ミングｔ１２において、ｍ−１画素目のリセット／読み
出し線ＲＳＴ／ＰＲＤ（ｍ−１）の読み出しパルスｐｒ
ｄによってｍ−１番目の画素を読み出す。次に、タイミ
ングｔ１３において、リセット／読み出し線ＲＳＴ／Ｐ
ＲＤ（ｍ−１）のリセットパルスｒｓｔによりｍ画素目
の画素のリセットトランジスタＴｒをオンにして、ＦＤ
をリセットする。また、ｍ画素目の水平選択線Ｈｓｅｌ
（ｍ）の水平選択パルスによって水平選択トランジスタ
Ｔｘをオンし、垂直方向の特定画素（ここではｍ番目の
画素）を選択する。
詳細を図５に基づいて説明する。まず、図５のタイミン
グｔ１１において、ｎ行目の垂直選択線Ｖｓｅｌに垂直
選択パルスφＶｎが印加され、特定ラインとしてｎ行目
のラインが選択され、読み出し選択トランジスタＴｔ
ｘ、垂直選択トランジスタＴｙをオンする。次に、タイ
ミングｔ１２において、ｍ−１画素目のリセット／読み
出し線ＲＳＴ／ＰＲＤ（ｍ−１）の読み出しパルスｐｒ
ｄによってｍ−１番目の画素を読み出す。次に、タイミ
ングｔ１３において、リセット／読み出し線ＲＳＴ／Ｐ
ＲＤ（ｍ−１）のリセットパルスｒｓｔによりｍ画素目
の画素のリセットトランジスタＴｒをオンにして、ＦＤ
をリセットする。また、ｍ画素目の水平選択線Ｈｓｅｌ
（ｍ）の水平選択パルスによって水平選択トランジスタ
Ｔｘをオンし、垂直方向の特定画素（ここではｍ番目の
画素）を選択する。
【００２６】次に、タイミングｔ１４において、ｍ画素
目のリセット／読み出し線ＲＳＴ／ＰＲＤ（ｍ）の読み
出しパルスｐｒｄによって読み出しトランジスタＴｔｙ
がオンとなり、ＰＤからＦＤに読み出しが行われる。そ
の結果、増幅トランジスタＴａのゲート電圧に比例した
電流がＶｄｄから水平選択トランジスタＴｘ、垂直選択
トランジスタＴｙを通してＩ−Ｖ変換回路５０１へと出
力される。次に、タイミングｔ１５において、水平選択
線Ｈｓｅｌ（ｍ）の水平選択パルスにより、水平選択ト
ランジスタＴｘがオフとなり、増幅トランジスタＴａの
ソース側の電位が上昇する。これに伴い、容量結合によ
りＦＤの電位も上昇する（Ｖｄｄ以上になる場合もあ
る）。そこで、このＦＤの電位上昇をＶｄｄに戻すため
に、再度ｍ−１画素目のリセット／読み出し線ＲＳＴ／
ＰＲＤ（ｍ−１）のリセットパルスｐｒｄにより、リセ
ットトランジスタＴｒをオンにしてＦＤを再リセットす
る。
目のリセット／読み出し線ＲＳＴ／ＰＲＤ（ｍ）の読み
出しパルスｐｒｄによって読み出しトランジスタＴｔｙ
がオンとなり、ＰＤからＦＤに読み出しが行われる。そ
の結果、増幅トランジスタＴａのゲート電圧に比例した
電流がＶｄｄから水平選択トランジスタＴｘ、垂直選択
トランジスタＴｙを通してＩ−Ｖ変換回路５０１へと出
力される。次に、タイミングｔ１５において、水平選択
線Ｈｓｅｌ（ｍ）の水平選択パルスにより、水平選択ト
ランジスタＴｘがオフとなり、増幅トランジスタＴａの
ソース側の電位が上昇する。これに伴い、容量結合によ
りＦＤの電位も上昇する（Ｖｄｄ以上になる場合もあ
る）。そこで、このＦＤの電位上昇をＶｄｄに戻すため
に、再度ｍ−１画素目のリセット／読み出し線ＲＳＴ／
ＰＲＤ（ｍ−１）のリセットパルスｐｒｄにより、リセ
ットトランジスタＴｒをオンにしてＦＤを再リセットす
る。
【００２７】この後、ｍ画素目のリセット／読み出し線
ＲＳＴ／ＰＲＤ（ｍ）のリセットパルスにより、ｍ＋１
番目の画素のリセットＴｒをオンにして、ＦＤをリセッ
トする。また、水平選択線Ｈｓｅｌ（ｍ＋１）の水平選
択パルスによって水平選択トランジスタＴｘをオンし、
垂直方向の特定画素（ここではｍ＋１番目の画素）を選
択する。なお、シャッタ動作については上記第１の実施
の形態と同様であるので説明は省略する。
ＲＳＴ／ＰＲＤ（ｍ）のリセットパルスにより、ｍ＋１
番目の画素のリセットＴｒをオンにして、ＦＤをリセッ
トする。また、水平選択線Ｈｓｅｌ（ｍ＋１）の水平選
択パルスによって水平選択トランジスタＴｘをオンし、
垂直方向の特定画素（ここではｍ＋１番目の画素）を選
択する。なお、シャッタ動作については上記第１の実施
の形態と同様であるので説明は省略する。
【００２８】次に、本発明の第３の実施の形態について
説明する。この第３の実施の形態は、第１の実施の形態
に対して信号配線の構造とパルス信号の内容を変更した
ものである。図７は本発明の第３の実施の形態によるＭ
ＯＳ型固体撮像装置の単位画素部のの周辺構成を示す回
路図であり、図８は図７に示す単位画素部内の各トラン
ジスタの動作タイミングを示すタイミングチャートであ
る。また、図９は図７に示す単位画素部を設けたＭＯＳ
型固体撮像装置の概略構成を示すブロック図である。こ
れらの図７〜図６において、図１〜図３に示すものと共
通する要素については同一符号を付してある。
説明する。この第３の実施の形態は、第１の実施の形態
に対して信号配線の構造とパルス信号の内容を変更した
ものである。図７は本発明の第３の実施の形態によるＭ
ＯＳ型固体撮像装置の単位画素部のの周辺構成を示す回
路図であり、図８は図７に示す単位画素部内の各トラン
ジスタの動作タイミングを示すタイミングチャートであ
る。また、図９は図７に示す単位画素部を設けたＭＯＳ
型固体撮像装置の概略構成を示すブロック図である。こ
れらの図７〜図６において、図１〜図３に示すものと共
通する要素については同一符号を付してある。
【００２９】本例の固体撮像装置においては、読み出し
トランジスタＴｔｙを駆動する読み出しパルスを伝送す
る読み出し線ＰＲＤを単位画素の各列に対応して配線
し、水平選択線Ｈｓｅｌでは、リセットトランジスタＴ
ｒを駆動するリセットパルス、および水平選択トランジ
スタＴｘの水平選択パルスを伝送するようにしたもので
ある。すなわち、ｍ列目の水平選択線Ｈｓｅｌにより、
ｍ列目の画素列の水平選択トランジスタＴｘのゲートに
水平選択パルスを供給し、ｍ＋１列目の画素列のリセッ
トトランジスタＴｒのゲートにリセットパルスを供給す
る。また、ｍ列目の読み出し線ＰＲＤにより、ｍ列目の
画素列の読み出しトランジスタＴｔｙのゲートに読み出
しパルスを供給する。また、水平スキャナには、このよ
うな読み出し線ＰＲＤを制御する論理回路３０３、３０
４が設けられている。なお、垂直選択線Ｖｓｅｌは図１
〜図３の例と同様であり、また、その他の構成も図１〜
図３の例と同様であるので個々の説明は省略する。
トランジスタＴｔｙを駆動する読み出しパルスを伝送す
る読み出し線ＰＲＤを単位画素の各列に対応して配線
し、水平選択線Ｈｓｅｌでは、リセットトランジスタＴ
ｒを駆動するリセットパルス、および水平選択トランジ
スタＴｘの水平選択パルスを伝送するようにしたもので
ある。すなわち、ｍ列目の水平選択線Ｈｓｅｌにより、
ｍ列目の画素列の水平選択トランジスタＴｘのゲートに
水平選択パルスを供給し、ｍ＋１列目の画素列のリセッ
トトランジスタＴｒのゲートにリセットパルスを供給す
る。また、ｍ列目の読み出し線ＰＲＤにより、ｍ列目の
画素列の読み出しトランジスタＴｔｙのゲートに読み出
しパルスを供給する。また、水平スキャナには、このよ
うな読み出し線ＰＲＤを制御する論理回路３０３、３０
４が設けられている。なお、垂直選択線Ｖｓｅｌは図１
〜図３の例と同様であり、また、その他の構成も図１〜
図３の例と同様であるので個々の説明は省略する。
【００３０】次に、このような構成における画素動作の
詳細を図８に基づいて説明する。まず、図８のタイミン
グｔ２１において、ｎ行目の垂直選択線Ｖｓｅｌに垂直
選択パルスφＶｎが印加され、特定ラインとしてｎ行目
のラインが選択され、垂直選択トランジスタＴｙをオン
する。次に、タイミングｔ２２において、ｍ−１画素目
の水平選択線Ｈｓｅｌ（ｍ−１）の読み出しパルスによ
ってｍ−１番目の画素を読み出す。同時にｍ番目の画素
のリセットトランジスタＴｒをオンにしてＦＤをリセッ
トする。
詳細を図８に基づいて説明する。まず、図８のタイミン
グｔ２１において、ｎ行目の垂直選択線Ｖｓｅｌに垂直
選択パルスφＶｎが印加され、特定ラインとしてｎ行目
のラインが選択され、垂直選択トランジスタＴｙをオン
する。次に、タイミングｔ２２において、ｍ−１画素目
の水平選択線Ｈｓｅｌ（ｍ−１）の読み出しパルスによ
ってｍ−１番目の画素を読み出す。同時にｍ番目の画素
のリセットトランジスタＴｒをオンにしてＦＤをリセッ
トする。
【００３１】次に、タイミングｔ２３において、ｍ画素
目の水平選択線Ｈｓｅｌ（ｍ）の水平選択パルスによっ
て水平選択トランジスタＴｘをオンする。ここで、水平
選択線Ｈｓｅｌ（ｍ−１）と水平選択線Ｈｓｅｌ（ｍ）
のパルスを重ねることで、ｍ番目の画素のリセットトラ
ンジスタＴｒをオンにしたまま、水平選択トランジスタ
ＴｘをオンにしてＦＤをリセットすることにより、ＦＤ
の電位を安定させることができる。すなわち、水平選択
トランジスタＴｘをオフした状態でＦＤをリセットする
と、次に水平選択トランジスタＴｘをオンした時に、増
幅トランジスタＴａのソース電位の変動によりＦＤ電位
がマイナス側にシフトするため、これを防止するような
タイミングとなっている。そして、ＦＤをリセットした
レベル（増幅トランジスタＴａのゲート電位）に対応し
た電流がＶｄｄから水平選択トランジスタＴｘ、垂直選
択トランジスタＴｙを通してＩ−Ｖ変換回路５０１へと
出力される。
目の水平選択線Ｈｓｅｌ（ｍ）の水平選択パルスによっ
て水平選択トランジスタＴｘをオンする。ここで、水平
選択線Ｈｓｅｌ（ｍ−１）と水平選択線Ｈｓｅｌ（ｍ）
のパルスを重ねることで、ｍ番目の画素のリセットトラ
ンジスタＴｒをオンにしたまま、水平選択トランジスタ
ＴｘをオンにしてＦＤをリセットすることにより、ＦＤ
の電位を安定させることができる。すなわち、水平選択
トランジスタＴｘをオフした状態でＦＤをリセットする
と、次に水平選択トランジスタＴｘをオンした時に、増
幅トランジスタＴａのソース電位の変動によりＦＤ電位
がマイナス側にシフトするため、これを防止するような
タイミングとなっている。そして、ＦＤをリセットした
レベル（増幅トランジスタＴａのゲート電位）に対応し
た電流がＶｄｄから水平選択トランジスタＴｘ、垂直選
択トランジスタＴｙを通してＩ−Ｖ変換回路５０１へと
出力される。
【００３２】次に、タイミングｔ２４において、ｍ画素
目の読み出し線ＰＲＤ（ｍ）の読み出しパルスｐｒｄに
よって読み出しトランジスタＴｔｙがオンとなり、ＰＤ
からＦＤに読み出しが行われる。その結果、光電変換さ
れた電子によって電位が変動したＦＤのレベル（増幅ト
ランジスタＴａのゲート電圧）に対応した電流がＶｄｄ
から水平選択トランジスタＴｘ、垂直選択トランジスタ
Ｔｙを通してＩ−Ｖ変換回路５０１へと出力される。次
に、タイミングｔ２５において、水平選択線Ｈｓｅｌ
（ｍ）の水平選択パルスにより、水平選択トランジスタ
Ｔｘがオフとなる。この際、水平選択トランジスタＴｘ
のドレインの電位が上り、カップリングによりＦＤの電
位も上がる。また、シャッタ動作については上記第１の
実施の形態と同様であるので説明は省略する。
目の読み出し線ＰＲＤ（ｍ）の読み出しパルスｐｒｄに
よって読み出しトランジスタＴｔｙがオンとなり、ＰＤ
からＦＤに読み出しが行われる。その結果、光電変換さ
れた電子によって電位が変動したＦＤのレベル（増幅ト
ランジスタＴａのゲート電圧）に対応した電流がＶｄｄ
から水平選択トランジスタＴｘ、垂直選択トランジスタ
Ｔｙを通してＩ−Ｖ変換回路５０１へと出力される。次
に、タイミングｔ２５において、水平選択線Ｈｓｅｌ
（ｍ）の水平選択パルスにより、水平選択トランジスタ
Ｔｘがオフとなる。この際、水平選択トランジスタＴｘ
のドレインの電位が上り、カップリングによりＦＤの電
位も上がる。また、シャッタ動作については上記第１の
実施の形態と同様であるので説明は省略する。
【００３３】なお、以上説明した各実施の形態による配
線構造のうち、いずれを選択するかは、例えばレイアウ
トの実情や試作による実測試験等によって最適な特性の
ものを選択することが可能である。すなわち、常識的に
考えると、配線本数を多くすれば配線スペースが大きく
なり、逆に配線本数を小さくすれば、配線スペースは削
減できるもののノイズの増大等の問題が生じるものと考
えられるが、これらはレイアウトの実情やその他の設計
条件によっても変動するものであり、その特性について
は設計段階で判断し難いものである。そこで、実際に要
求される特性等に鑑みて試作等を行い、実際の特性試験
等を行いながら、最適な配線構成を選択していくことが
有効となる。また、本発明は、上述した３つの配線例に
限定されるものではなく、本発明の主旨を逸脱しない範
囲で種々の変形が可能である。
線構造のうち、いずれを選択するかは、例えばレイアウ
トの実情や試作による実測試験等によって最適な特性の
ものを選択することが可能である。すなわち、常識的に
考えると、配線本数を多くすれば配線スペースが大きく
なり、逆に配線本数を小さくすれば、配線スペースは削
減できるもののノイズの増大等の問題が生じるものと考
えられるが、これらはレイアウトの実情やその他の設計
条件によっても変動するものであり、その特性について
は設計段階で判断し難いものである。そこで、実際に要
求される特性等に鑑みて試作等を行い、実際の特性試験
等を行いながら、最適な配線構成を選択していくことが
有効となる。また、本発明は、上述した３つの配線例に
限定されるものではなく、本発明の主旨を逸脱しない範
囲で種々の変形が可能である。
【００３４】
【発明の効果】以上説明したように本発明の固体撮像装
置では、単位画素に設けられる読み出しトランジスタお
よび読み出し選択トランジスタのゲート電極を互いに異
なる２層の電極層を用いて形成し、少なくとも光電変換
手段側のトランジスタのゲート電位を負電位に設定し
た。このため、読み出しトランジスタのゲート領域の下
層領域を負電位に制御して空乏化を抑制でき、リーク電
流を減少させてノイズの少ない固体撮像装置を実現する
ことが可能となる。
置では、単位画素に設けられる読み出しトランジスタお
よび読み出し選択トランジスタのゲート電極を互いに異
なる２層の電極層を用いて形成し、少なくとも光電変換
手段側のトランジスタのゲート電位を負電位に設定し
た。このため、読み出しトランジスタのゲート領域の下
層領域を負電位に制御して空乏化を抑制でき、リーク電
流を減少させてノイズの少ない固体撮像装置を実現する
ことが可能となる。
【００３５】また、本発明の固体撮像装置の駆動方法で
は、読み出しトランジスタおよび読み出し選択トランジ
スタのゲート電極を互いに異なる２層の電極層を用いて
形成し、少なくとも光電変換手段側のトランジスタのゲ
ート電位を負電位に設定し、前記光電変換手段側のトラ
ンジスタのゲート電極の下層領域を負電位に制御するこ
とから、その空乏化を抑制でき、リーク電流を減少させ
てノイズの少ない固体撮像装置を実現することが可能と
なる。
は、読み出しトランジスタおよび読み出し選択トランジ
スタのゲート電極を互いに異なる２層の電極層を用いて
形成し、少なくとも光電変換手段側のトランジスタのゲ
ート電位を負電位に設定し、前記光電変換手段側のトラ
ンジスタのゲート電極の下層領域を負電位に制御するこ
とから、その空乏化を抑制でき、リーク電流を減少させ
てノイズの少ない固体撮像装置を実現することが可能と
なる。
【図１】本発明の第１の実施の形態によるＭＯＳ型固体
撮像装置の単位画素部の周辺構成を示す回路図である。
撮像装置の単位画素部の周辺構成を示す回路図である。
【図２】図１に示す単位画素部内の各トランジスタの動
作タイミングを示すタイミングチャートである。
作タイミングを示すタイミングチャートである。
【図３】図１に示す単位画素部を設けたＭＯＳ型固体撮
像装置の概略構成を示すブロック図である。
像装置の概略構成を示すブロック図である。
【図４】本発明の第２の実施の形態によるＭＯＳ型固体
撮像装置の単位画素部の周辺構成を示す回路図である。
撮像装置の単位画素部の周辺構成を示す回路図である。
【図５】図４に示す単位画素部内の各トランジスタの動
作タイミングを示すタイミングチャートである。
作タイミングを示すタイミングチャートである。
【図６】図４に示す単位画素部を設けたＭＯＳ型固体撮
像装置の概略構成を示すブロック図である。
像装置の概略構成を示すブロック図である。
【図７】本発明の第３の実施の形態によるＭＯＳ型固体
撮像装置の単位画素部の周辺構成を示す回路図である。
撮像装置の単位画素部の周辺構成を示す回路図である。
【図８】図７に示す単位画素部内の各トランジスタの動
作タイミングを示すタイミングチャートである。
作タイミングを示すタイミングチャートである。
【図９】図７に示す単位画素部を設けたＭＯＳ型固体撮
像装置の概略構成を示すブロック図である。
像装置の概略構成を示すブロック図である。
ＰＤ……フォトダイオード、Ｔｔｘ……読み出し選択ト
ランジスタ、Ｔｔｙ……読み出しトランジスタ、Ｔａ…
…増幅トランジスタ、Ｔｒ……リセットトランジスタ、
Ｔｘ……水平選択トランジスタ、Ｖｓｅｌ……垂直選択
線、Ｈｓｅｌ……水平選択線、２０１、２０２……Ｖシ
フトレジスタ、２０３、２０４……ＥＳシフトレジス
タ、２０５、２０６、３０２、３０３、３０４……論理
回路、３０１……Ｈシフトレジスタ、４０１……タイミ
ング発生器、５０１……Ｉ−Ｖ変換回路、５０２……Ｃ
ＤＳ／ＰＧＡ回路。
ランジスタ、Ｔｔｙ……読み出しトランジスタ、Ｔａ…
…増幅トランジスタ、Ｔｒ……リセットトランジスタ、
Ｔｘ……水平選択トランジスタ、Ｖｓｅｌ……垂直選択
線、Ｈｓｅｌ……水平選択線、２０１、２０２……Ｖシ
フトレジスタ、２０３、２０４……ＥＳシフトレジス
タ、２０５、２０６、３０２、３０３、３０４……論理
回路、３０１……Ｈシフトレジスタ、４０１……タイミ
ング発生器、５０１……Ｉ−Ｖ変換回路、５０２……Ｃ
ＤＳ／ＰＧＡ回路。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 馬渕 圭司
東京都品川区北品川６丁目７番35号 ソニ
ー株式会社内
Ｆターム(参考） 4M118 AB01 BA14 CA02 DD09 FA06
5C024 CX03 GX03 GX16 GY18 GY23
GY31 GY36 GY37 GY38 HX13
Claims (19)
- 【請求項１】 水平方向と垂直方向の２次元マトリクス
状に配置された複数の単位画素を有し、 前記単位画素内に、受光量に応じて信号電荷を蓄積する
光電変換手段と、 前記光電変換手段によって得られた信号電荷を取り出す
ためのフローティングディフュージョン部と、 前記フローティングディフュージョン部の信号電荷によ
る電位変動を取り出す増幅トランジスタと、 前記光電変換手段によって蓄積された信号電荷をライン
選択信号に基づいてフローティングディフュージョン部
に転送する読み出しトランジスタと、 前記読み出しトランジスタを画素選択信号に基づいて制
御する読み出し選択トランジスタとを有する固体撮像装
置であって、 前記読み出しトランジスタおよび読み出し選択トランジ
スタのゲート電極を互いに異なる２層の電極層を用いて
形成し、少なくとも光電変換手段側のトランジスタのゲ
ート電位をウエル領域に対し負電位に設定した、 ことを特徴とする固体撮像装置。 - 【請求項２】 前記読み出しトランジスタのゲート電位
と前記読み出し選択トランジスタのゲート電位の両方を
ウエル領域に対し負電位に設定したことを特徴とする請
求項１記載の固体撮像装置。 - 【請求項３】 前記読み出しトランジスタおよび読み出
し選択トランジスタは、前記光電変換手段とフローティ
ングディフュージョン部との間にチャネル方向に直列に
接続され、それぞれのゲート電極が一部重複した状態で
形成されていることを特徴とする請求項１記載の固体撮
像装置。 - 【請求項４】 前記単位画素を垂直方向に走査して各単
位画素を選択する垂直スキャナと、 前記単位画素を水平方向に走査して各単位画素を選択す
る水平スキャナと、 前記単位画素を走査して各単位画素の電子シャッタ動作
を行う電子シャッタスキャナと、 を有することを特徴とする請求項１記載の固体撮像装
置。 - 【請求項５】 前記フローティングディフュージョン部
に印加された信号電荷をリセットするリセットトランジ
スタと、 前記単位画素を水平方向に順次選択する水平選択トラン
ジスタと、 を有することを特徴とする請求項４記載の固体撮像装
置。 - 【請求項６】 前記単位画素の各列に対応して配線さ
れ、前記リセットトランジスタを駆動するリセットパル
ス、前記水平選択トランジスタを駆動する水平選択パル
ス、および前記読み出しトランジスタを駆動する読み出
しパルスを伝送する水平選択線と、 前記単位画素の各行に対応して配線され、前記読み出し
選択トランジスタを駆動するライン選択パルスを伝送す
る垂直選択線と、 を有することを特徴とする請求項５記載の固体撮像装
置。 - 【請求項７】 前記単位画素の各列に対応して配線さ
れ、前記リセットトランジスタを駆動するリセットパル
ス、および前記読み出しトランジスタを駆動する読み出
しパルスを伝送するリセット／読み出し線と、 前記単位画素の各列に対応して配線され、前記水平選択
トランジスタを駆動する水平選択パルスを伝送する水平
選択線と、 前記単位画素の各行に対応して配線され、前記読み出し
選択トランジスタを駆動するライン選択パルスを伝送す
る垂直選択線と、 を有することを特徴とする請求項５記載の固体撮像装
置。 - 【請求項８】 前記単位画素の各列に対応して配線さ
れ、前記読み出しトランジスタを駆動する読み出しパル
スを伝送する読み出し線と、 前記単位画素の各列に対応して配線され、前記リセット
トランジスタを駆動するリセットパルス、および前記水
平選択トランジスタを駆動する水平選択パルスを伝送す
る水平選択線と、 前記単位画素の各行に対応して配線され、前記読み出し
選択トランジスタを駆動するライン選択パルスを伝送す
る垂直選択線と、 を有することを特徴とする請求項５記載の固体撮像装
置。 - 【請求項９】 前記垂直スキャナおよび水平スキャナの
走査によって各単位画素から点順次で読み出された電流
信号を電圧信号に変換するＩ／Ｖ変換回路と、相関２重
サンプリング処理を行うＣＤＳ回路を有することを特徴
とする請求項５記載の固体撮像装置。 - 【請求項１０】 水平方向と垂直方向の２次元マトリク
ス状に配置された複数の単位画素を有し、 前記単位画素内に、受光量に応じて信号電荷を蓄積する
光電変換手段と、 前記光電変換手段によって得られた信号電荷を取り出す
ためのフローティングディフュージョン部と、 前記フローティングディフュージョン部の信号電荷によ
る電位変動を取り出す増幅トランジスタと、 前記光電変換手段によって蓄積された信号電荷をライン
選択信号に基づいてフローティングディフュージョン部
に転送する読み出しトランジスタと、 前記読み出しトランジスタを画素選択信号に基づいて制
御する読み出し選択トランジスタとを有する固体撮像装
置の駆動方法であって、 前記読み出しトランジスタおよび読み出し選択トランジ
スタのゲート電極を互いに異なる２層の電極層を用いて
形成し、少なくとも光電変換手段側のトランジスタのゲ
ート電位を負電位に設定し、前記光電変換手段側のトラ
ンジスタのゲート電極を少なくとも非選択期間の一部を
負電位に制御する、 ことを特徴とする固体撮像装置の駆動方法。 - 【請求項１１】 前記読み出しトランジスタのゲート電
位と前記読み出し選択トランジスタのゲート電位の両方
を少なくとも非選択期間の一部を負電位に設定したこと
を特徴とする請求項１０記載の固体撮像装置の駆動方
法。 - 【請求項１２】 前記固体撮像装置は、前記単位画素を
垂直方向に走査して各単位画素を選択する垂直スキャナ
と、 前記単位画素を水平方向に走査して各単位画素を選択す
る水平スキャナと、 前記単位画素を走査して各単位画素の電子シャッタ動作
を行う電子シャッタスキャナと、 を有することを特徴とする請求項１０記載の固体撮像装
置の駆動方法。 - 【請求項１３】 前記フローティングディフュージョン
部に印加された信号電荷をリセットするリセットトラン
ジスタと、 前記単位画素を水平方向に順次選択する水平選択トラン
ジスタと、 を有することを特徴とする請求項１２記載の固体撮像装
置の駆動方法。 - 【請求項１４】 前記リセットトランジスタを駆動する
リセットパルス、前記水平選択トランジスタを駆動する
水平選択パルス、および前記読み出しトランジスタを駆
動する読み出しパルスを前記単位画素の各列に対応して
配線された水平選択線によって伝送し、 前記読み出し選択トランジスタを駆動するライン選択パ
ルスを前記単位画素の各行に対応して配線された垂直選
択線によって伝送する、 ことを特徴とする請求項１３記載の固体撮像装置の駆動
方法。 - 【請求項１５】 ｍ列目の水平選択線により、ｍ列目の
画素列の水平選択トランジスタのゲートに水平選択パル
スを供給し、ｍ列目の画素列の読み出しトランジスタの
ゲートに読み出しパルスを供給し、ｍ＋１列目の画素列
のリセットトランジスタのゲートにリセットパルスを供
給し、 ｎ行目の垂直選択線により、ｎ行目の画素行の読み出し
選択トランジスタのゲートにライン選択パルスを供給す
る、 ことを特徴とする請求項１４記載の固体撮像装置の駆動
方法。 - 【請求項１６】 前記リセットトランジスタを駆動する
リセットパルス、おおび前記読み出しトランジスタを駆
動する読み出しパルスを前記単位画素の各列に対応して
配線されたリセット／読み出し線で伝送し、 前記水平選択トランジスタを駆動する水平選択パルスを
前記単位画素の各列に対応して配線された水平選択線を
伝送し、 前記読み出し選択トランジスタを駆動するライン選択パ
ルスを前記単位画素の各行に対応して配線された垂直選
択線を伝送する、 ことを特徴とする請求項１３記載の固体撮像装置の駆動
方法。 - 【請求項１７】 ｍ列目の水平選択線により、ｍ列目の
画素列の水平選択トランジスタのゲートに水平選択パル
スを供給し、 ｍ列目のリセット／読み出し線により、ｍ列目の画素列
の読み出しトランジスタのゲートに読み出しパルスを供
給し、ｍ＋１列目の画素列のリセットトランジスタのゲ
ートにリセットパルスを供給し、 ｎ行目の垂直選択線により、ｎ行目の画素行の読み出し
選択トランジスタのゲートにライン選択パルスを供給す
る、 ことを特徴とする請求項１６記載の固体撮像装置の駆動
方法。 - 【請求項１８】 前記読み出しトランジスタを駆動する
読み出しパルスを前記単位画素の各列に対応して配線さ
れた読み出し線で伝送し、 前記リセットトランジスタを駆動するリセットパルス、
および前記水平選択トランジスタを駆動する水平選択パ
ルスを前記単位画素の各列に対応して配線された水平選
択線で伝送し、 前記読み出し選択トランジスタを駆動するライン選択パ
ルスを前記単位画素の各行に対応して配線された垂直選
択線で伝送する、 ことを特徴とする請求項１３記載の固体撮像装置の駆動
方法。 - 【請求項１９】 ｍ列目の水平選択線により、ｍ列目の
画素列の水平選択トランジスタのゲートに水平選択パル
スを供給し、ｍ＋１列目の画素列のリセットトランジス
タのゲートにリセットパルスを供給し、 ｍ列目の読み出し線により、ｍ列目の画素列の読み出し
トランジスタのゲートに読み出しパルスを供給し、 ｎ行目の垂直選択線により、ｎ行目の画素行の読み出し
選択トランジスタのゲートにライン選択パルスを供給す
る、 ことを特徴とする請求項１８記載の固体撮像装置の駆動
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340440A JP2003143480A (ja) | 2001-11-06 | 2001-11-06 | 固体撮像装置およびその駆動方法 |
| TW091132373A TWI223958B (en) | 2001-11-06 | 2002-11-01 | Solid-state imaging apparatus and driving method thereof |
| US10/286,313 US7209171B2 (en) | 2001-11-06 | 2002-11-01 | Solid-state imaging apparatus and driving method thereof |
| KR1020020068070A KR100895747B1 (ko) | 2001-11-06 | 2002-11-05 | 고체 촬상 장치 및 이 장치의 구동 방법 |
| US11/728,140 US7656449B2 (en) | 2001-11-06 | 2007-03-23 | Solid-state imaging apparatus having gate potential that is negtive with respect to a well region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001340440A JP2003143480A (ja) | 2001-11-06 | 2001-11-06 | 固体撮像装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003143480A true JP2003143480A (ja) | 2003-05-16 |
Family
ID=19154639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001340440A Abandoned JP2003143480A (ja) | 2001-11-06 | 2001-11-06 | 固体撮像装置およびその駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7209171B2 (ja) |
| JP (1) | JP2003143480A (ja) |
| KR (1) | KR100895747B1 (ja) |
| TW (1) | TWI223958B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072795A (ja) * | 2003-08-21 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびカメラ |
| US7369170B2 (en) | 2004-07-02 | 2008-05-06 | Fujitsu Limited | Solid-state imaging apparatus and control method with transmission control hold circuit |
| JP2008199101A (ja) * | 2007-02-08 | 2008-08-28 | Toshiba Corp | 固体撮像装置及びその駆動方法 |
| US7554074B2 (en) | 2006-10-20 | 2009-06-30 | Electronics And Telecommunications Research Institute | Image sensor for low-noise voltage operation |
| JP2015216458A (ja) * | 2014-05-08 | 2015-12-03 | オリンパス株式会社 | 固体撮像装置および内視鏡装置 |
| KR20160018506A (ko) * | 2013-06-11 | 2016-02-17 | 램버스 인코포레이티드 | 분할-게이트 조건부-재설정 이미지 센서 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965408B2 (en) * | 2000-02-28 | 2005-11-15 | Canon Kabushiki Kaisha | Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit |
| JP3951994B2 (ja) * | 2003-09-16 | 2007-08-01 | ソニー株式会社 | 固体撮像装置およびカメラシステム |
| CN100531325C (zh) * | 2004-04-30 | 2009-08-19 | 皇家飞利浦电子股份有限公司 | X射线检查装置和辐射探测器 |
| CN101326817A (zh) * | 2005-12-09 | 2008-12-17 | 欧姆龙株式会社 | 固态成像装置 |
| JP4631743B2 (ja) * | 2006-02-27 | 2011-02-16 | ソニー株式会社 | 半導体装置 |
| JP5632374B2 (ja) * | 2009-07-30 | 2014-11-26 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| FR2982075A1 (fr) | 2011-10-26 | 2013-05-03 | St Microelectronics Sa | Capteur d'images comprenant des elements d'image selectionnables individuellement |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5335015A (en) * | 1992-10-30 | 1994-08-02 | Texas Instruments Incorporated | Method for improved dynamic range of BCMD image sensors |
| JPH09247355A (ja) * | 1996-03-14 | 1997-09-19 | Matsushita Electric Ind Co Ltd | イメージセンサとそれを用いたイメージセンサユニット |
| US6037577A (en) * | 1997-03-11 | 2000-03-14 | Kabushiki Kaisha Toshiba | Amplifying solid-state image pickup device and operating method of the same |
| JP4255527B2 (ja) * | 1997-10-20 | 2009-04-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4200545B2 (ja) * | 1998-06-08 | 2008-12-24 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
| KR100344505B1 (ko) * | 1998-11-30 | 2002-07-24 | 가부시끼가이샤 도시바 | 고체 이미징 장치 |
| JP2001069408A (ja) * | 1999-08-30 | 2001-03-16 | Sony Corp | 固体撮像素子およびその駆動方法ならびにカメラシステム |
| JP4337177B2 (ja) * | 1999-07-09 | 2009-09-30 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
| JP4296638B2 (ja) * | 1999-07-12 | 2009-07-15 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
| US6566697B1 (en) * | 2000-11-28 | 2003-05-20 | Dalsa, Inc. | Pinned photodiode five transistor pixel |
| JP2003031787A (ja) * | 2001-07-17 | 2003-01-31 | Canon Inc | 固体撮像素子及びその駆動方法 |
| JP3536832B2 (ja) * | 2001-09-17 | 2004-06-14 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| JP3985262B2 (ja) * | 2001-10-30 | 2007-10-03 | ソニー株式会社 | 固体撮像装置およびその駆動方法 |
| JP2003258231A (ja) * | 2002-03-05 | 2003-09-12 | Sony Corp | 固体撮像素子 |
| US7791663B2 (en) * | 2004-10-15 | 2010-09-07 | Omnivision Technologies, Inc. | Image sensor and pixel that has positive transfer gate voltage during integration period |
-
2001
- 2001-11-06 JP JP2001340440A patent/JP2003143480A/ja not_active Abandoned
-
2002
- 2002-11-01 TW TW091132373A patent/TWI223958B/zh not_active IP Right Cessation
- 2002-11-01 US US10/286,313 patent/US7209171B2/en active Active
- 2002-11-05 KR KR1020020068070A patent/KR100895747B1/ko active IP Right Grant
-
2007
- 2007-03-23 US US11/728,140 patent/US7656449B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072795A (ja) * | 2003-08-21 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびカメラ |
| JP4503955B2 (ja) * | 2003-08-21 | 2010-07-14 | パナソニック株式会社 | 固体撮像装置およびカメラ |
| US7369170B2 (en) | 2004-07-02 | 2008-05-06 | Fujitsu Limited | Solid-state imaging apparatus and control method with transmission control hold circuit |
| US7554074B2 (en) | 2006-10-20 | 2009-06-30 | Electronics And Telecommunications Research Institute | Image sensor for low-noise voltage operation |
| JP2008199101A (ja) * | 2007-02-08 | 2008-08-28 | Toshiba Corp | 固体撮像装置及びその駆動方法 |
| KR20160018506A (ko) * | 2013-06-11 | 2016-02-17 | 램버스 인코포레이티드 | 분할-게이트 조건부-재설정 이미지 센서 |
| JP2016526817A (ja) * | 2013-06-11 | 2016-09-05 | ラムバス・インコーポレーテッド | スプリットゲート条件付きリセットイメージセンサ |
| US10249660B2 (en) | 2013-06-11 | 2019-04-02 | Rambus Inc. | Split-gate conditional-reset image sensor |
| KR102212100B1 (ko) * | 2013-06-11 | 2021-02-03 | 램버스 인코포레이티드 | 분할-게이트 조건부-재설정 이미지 센서 |
| JP2015216458A (ja) * | 2014-05-08 | 2015-12-03 | オリンパス株式会社 | 固体撮像装置および内視鏡装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030038426A (ko) | 2003-05-16 |
| US7656449B2 (en) | 2010-02-02 |
| KR100895747B1 (ko) | 2009-04-30 |
| TW200300641A (en) | 2003-06-01 |
| US7209171B2 (en) | 2007-04-24 |
| TWI223958B (en) | 2004-11-11 |
| US20030112350A1 (en) | 2003-06-19 |
| US20070177041A1 (en) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7656449B2 (en) | Solid-state imaging apparatus having gate potential that is negtive with respect to a well region | |
| KR101186734B1 (ko) | 고체 촬상 장치, 카메라 및 그 구동 방법 | |
| JP4483293B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP4967489B2 (ja) | 固体撮像装置 | |
| US20090046187A1 (en) | Solid-state imaging device | |
| US20080197269A1 (en) | Solid-state imaging apparatus | |
| JP2008021925A (ja) | 固体撮像装置及びその駆動方法 | |
| JP2001045375A (ja) | 撮像装置とその読み出し方法 | |
| JP4337177B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JP4742666B2 (ja) | 固体撮像装置 | |
| JP4087971B2 (ja) | 固体撮像装置 | |
| JP2008005155A (ja) | 増幅型固体撮像装置およびその駆動方法、電子情報機器 | |
| JP4088329B2 (ja) | 固体撮像装置 | |
| JP5210833B2 (ja) | 固体撮像装置 | |
| JP3985262B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP2005223681A (ja) | 固体撮像装置 | |
| JP2007060137A (ja) | 固体撮像装置 | |
| JP2003169256A (ja) | 固体撮像装置 | |
| JP2005354567A (ja) | 画素アレイ装置および画素アレイ装置の駆動方法 | |
| JP4229770B2 (ja) | 増幅型固体撮像装置 | |
| JP2005217705A (ja) | 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置 | |
| JP4156424B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2007060136A (ja) | 固体撮像装置 | |
| US20070046801A1 (en) | Xy address type solid-state imaging device | |
| JP2005176349A (ja) | 固体撮像素子及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060512 |