JPH09247355A - イメージセンサとそれを用いたイメージセンサユニット - Google Patents

Abstract

(57)【要約】 【課題】 低消費電流、高速動作のイメージセンサの実
現とそれを可能にするイメージセンサユニットの実現。 【解決手段】 複数のフォトダイオードと、フォロアト
ランジスタと負荷トランジスタで構成するフォロア回路
と、出力信号を増幅する増幅トランジスタと、読み出し
トランジスタと、フォトダイオードをリセット状態に復
帰させるリセットトランジスタと、読み出しパルスの印
加時にオン状態になりフォロア回路を活性化させるスイ
ッチトランジスタを備えて消費電流を大幅に減少するこ
とを特徴とする。また上記の構成ブロックを受光画素で
あるフォトダイオードの数より１個多く設け、複数チッ
プを配列した密着型の場合、高速動作が可能となる特徴
を有する。さらに上記のイメージセンサを複数個配列
し、光源、結像光学系、回路、から成るイメージセンサ
ユニットは低消費電流で高速読み取りが可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は原稿情報を低電力で
かつ高速で読み取るＭＯＳ型イメージセンサとそれを用
いたイメージセンサユニットに関するものである。

【０００２】

【従来の技術】近年、携帯機器の発展にともない原稿情
報を低電力でかつ高速で読み取るイメージセンサの要求
が高まっている。

【０００３】以下図面を参照しながら、上記した従来の
イメージセンサとイメージセンサユニット一例について
説明する。

【０００４】図１０は従来のイメージセンサの１画素分
に相当する回路構成を示すものである。図１０におい
て、１０１はフォトダイオードでカソードは電源１１３
に、アノードはリセットトランジスタ１１０のドレイン
に接続される。１０２、１０４はフォロア回路を構成す
るトランジスタでそれぞれ負荷トランジスタ、ドライバ
トランジスタでありインピーダンス変換を行う。負荷ト
ランジスタのゲートは１０３のバイアス電圧に保たれ、
ドライバトランジスタのゲートはフォトダイオード１０
１のアノードに接続されている。１０６は増幅トランジ
スタでゲートはドライバトランジスタ１０４のソースに
接続され電圧電流変換を行う。１０７は読み出しトラン
ジスタでソースは共通出力線１０９に接続され、ゲート
は読み出しパルス１０８が印加されるとオン状態になり
出力電流が共通出力線１０９に出力される。１１０はリ
セットトランジスタでリセットパルス１１１をゲートに
印加することによりオン状態になりフォトダイオードの
アノードをリセット電圧１１２に設定する。１１４は負
荷抵抗である。

【０００５】このような従来のイメージセンサの動作を
図１１を用いて説明する。まず、１０８は読み出しパル
スでＴの周期でｔ１の期間highを読み出しトランジスタ
のゲートに印加する。１１１はリセットパルスで周期Ｔ
で期間ｔ１の中央付近に期間ｔ２でhighをリセットトラ
ンジスタのゲートに印加する。期間ｔ２にリセットパル
スが印加されるとリセットトランジスタ１１０がオン状
態になりフォトダイオード１０１のアノードの電圧がリ
セット電圧（ＶＢ）１１２に設定される。期間ｔ２後リ
セットトランジスタはオフとなりフォトダイオードのア
ノードはフローティングとなる。期間Ｔでフォトダイオ
ードに光が入射しアノード電圧１２０が上昇し再び期間
ｔ２に印加されるリセットパルスでリセット電圧（Ｖ
Ｂ）１１２に設定される。

【０００６】この期間ｔ１を拡大した図を図１２に示
す。１０８、１１１、１２０は図１１と同様であり、１
２１は共通出力線１０９の出力電圧を示している。フォ
トダイオードのアノード電圧がドライバトランジスタ１
０４のソースにインピーダンス変換される。この電圧が
増幅トランジスタ１０６のゲートに印加され電流電圧変
換により出力電流が負荷抵抗１１４に流れ出力電圧が共
通出力線１０９に出力される。期間ｔ１内の期間ｔL に
は入射光を積分した値すなわち明出力ＶＬ、期間ｔ期間
ｔD にはフォトダイオードのアノードをリセット電圧Ｖ
Ｂに設定した値すなわち暗出力ＶＤ、期間ｔ１以外には
ＧＮＤレベルの値が出力される。

【０００７】図１３、図１４に、上記した１画素分に相
当する回路構成を複数個配列したブロック図と出力図を
示す。１０１ａ，ｂ，ｃ，ｄはフォトダイオード、１２
１ａ，ｂ，ｃ，ｄは図１０で示すリセットトランジスタ
１１０、負荷トランジスタ１０２、ドライバトランジス
タ１０４、増幅トランジスタ１０６、読み出しトランジ
スタ１０７を１ブロックで示した。図１４は連続する各
画素からの出力を示す。各画素の明出力ＶＬａ，ｂ，
ｃ，ｄ、暗出力ＶＤａ，ｂ，ｃ，ｄが順次出力される。

【０００８】図１５に複数個のイメージセンサを配列す
る密着型イメージセンサの簡単な構成図を示す。１２２
ａ，ｂ，ｃ，ｄ，ｅはイメージセンサで１０９ａ，ｂ，
ｃ，ｄ，ｅは各イメージセンサの出力線、１０９は共通
出力線、１１４は負荷抵抗である。各イメージセンサが
順次シフトして出力電流を１０９ａ，ｂ，ｃ，ｄ，ｅに
出力する。

【０００９】図１６に各イメージセンサの出力を示す。
１２３ａは１２２ａのイメージセンサの出力、１２３ｂ
は１２２ｂのイメージセンサの出力である（１２２ｃ，
ｄ，ｅの出力は省略する）。１２４は共通出力線１０９
の出力で１２３ａ，１２３ｂが合成されている。

【００１０】図１７は図１６中○印の部分を拡大したも
のである。図中ＶＬｇ，ＶＤｇは１２２ａチップの最終
画素の出力、ＶＬｈ，ＶＤｈは１２２ｂチップの先頭画
素の出力で波線部がチップ間の出力接続部である。出力
はＶＤｇレベルからいったんＧＮＤレベルに振れた後Ｖ
Ｌｈレベルに振れるため出力ＶＬｈのフラットな期間が
減少している。

【００１１】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、１画素分に相当する回路構成内のフォロ
ア回路に常時電流が流れるため、例えば１フォロア回路
に４μＡ流れる場合、１チップが２５６画素有するとす
ると約１ｍＡ、解像度４００ＤＰＩでＡ４原稿長のイメ
ージセンサでは約１４ｍＡ消費する。また密着型イメー
ジセンサの構成で高速動作をするば場合、チップ間の出
力接続部でチップ先頭画素の明信号のフラットな期間が
少なくなる。即ち、消費電流が多いという問題点と多チ
ップ構成の場合高速出力が困難であるという問題点を有
していた。

【００１２】本発明は上記問題点に鑑み、消費電流が少
なく、高速動作可能なイメージセンサをそれを用いたイ
メージセンサユニットを提供するものである。

【００１３】

【課題を解決するための手段】上記問題点を解決するた
めに本発明のイメージセンサは入射光に応じた信号電荷
を発生する複数のフォトダイオードと、フォトダイオー
ドにより光電変換された信号をインピーダンス変換する
フォロアトランジスタと負荷トランジスタで構成するフ
ォロア回路と、フォロア回路の出力信号を増幅する増幅
トランジスタと、増幅トランジスタに直列に接続され読
み出しパルスをゲートに印加することによりオン状態に
なる読み出しトランジスタと、フォトダイオードごとに
設けられ、リセットパルスをゲートに印加することによ
りオン状態になりフォトダイオードをリセット状態に復
帰させるリセットトランジスタと、フォロア回路に直列
に接続され、読み出しパルスの印加時にオン状態になり
フォロア回路を活性化させるスイッチトランジスタを備
えて消費電流を大幅に減少することを特徴とする。また
上記の構成ブロックを受光画素であるフォトダイオード
の数より１個多く設け、１個のブロックのフォトダイオ
ードは遮光を施すとともに出力を共通出力に接続し、読
み取り期間外にフォトダイオードに遮光を施した構成ブ
ロックのスイッチトランジスタをオン状態とすることに
より複数チップを配列した密着型の場合、チップ間の出
力接続部でチップ先頭画素の明信号のフラットな期間が
少なくならず高速動作が可能となる特徴を有する。さら
に上記のイメージセンサを複数個配列し、各イメージセ
ンサの出力を共通に接続し、光源、結像光学系、出力処
理回路、前記構成部材を支持するシャーシとから成るイ
メージセンサユニットは低消費電流で高速読み取りが可
能である。

【００１４】

【発明の実施の形態】以下、本発明の好ましい実施形態
を図面に基づいて説明する。

【００１５】まず、第一の実施形態に係るイメージセン
サの１画素分に相当する回路構成を図１に示す。１はフ
ォトダイオードでカソードは電源１０に、アノードはリ
セットトランジスタ１１のドレインに接続される。２、
４はフォロア回路を構成するトランジスタでそれぞれ負
荷トランジスタ、ドライバトランジスタでありインピー
ダンス変換を行う。負荷トランジスタ２のゲートは３の
バイアス電圧に保たれ、ドライバトランジスタ４のゲー
トはフォトダイオード１のアノードに接続されている。

【００１６】５はスイッチトランジスタでドレインがド
ライバトランジスタ４のドレインに、ソースがＧＮＤに
接続されてる。ゲートには読み出しパルス１４が印加さ
れる。６は増幅トランジスタでゲートはドライバトラン
ジスタ４のソースに接続され電圧電流変換を行う。７は
読み出しトランジスタでソースは共通出力線９に接続さ
れ、ゲートは読み出しパルス１４が印加されるとオン状
態になり出力電流が共通出力線９に出力される。１１は
リセットトランジスタでリセットパルス１３をゲートに
印加することによりオン状態になりフォトダイオードの
アノードをリセット電圧１２に設定する。８は負荷抵抗
である。

【００１７】以上のように構成されたイメージセンサの
１画素分に相当する回路構成について図１及び図２を用
いてその動作を説明する。

【００１８】まず図２はタイミングを示す。１４は読み
出しパルスでＴの周期でｔ１の期間highをスイッチトラ
ンジスタ５と読み出しトランジスタ７のゲートに印加さ
れそれぞれのトランジスタがオンしフォロア回路、増幅
回路が活性化する。１３はリセットパルスで周期Ｔで期
間ｔ１の中央付近に期間ｔ２でhighをリセットトランジ
スタ１１のゲートに印加する。期間ｔ２にリセットパル
スが印加されるとリセットトランジスタ１１がオン状態
になりフォトダイオード１のアノードの電圧がリセット
電圧（ＶＢ）１２に設定される。期間ｔ２後リセットト
ランジスタはオフとなりフォトダイオードのアノードは
フローティングとなる。期間Ｔでフォトダイオードに光
が入射しアノード電圧１５が上昇し再び期間ｔ２に印加
されるリセットパルスでリセット電圧（ＶＢ）１２に設
定される。

【００１９】この期間ｔ１を拡大した図を図３に示す。
１４、１３、１５は図２と同様であり、１６は共通出力
線９の出力電圧を示している。フォトダイオードのアノ
ード電圧がドライバトランジスタ４のソースにインピー
ダンス変換される。この電圧が増幅トランジスタ６のゲ
ートに印加され電流電圧変換により出力電流が負荷抵抗
８に流れ出力電圧が共通出力線９に出力される。期間ｔ
１内の期間ｔL には入射光を積分した値すなわち明出力
ＶＬ、期間ｔ期間ｔD にはフォトダイオードのアノード
をリセット電圧ＶＢに設定した値すなわち暗出力ＶＤ、
期間ｔ１以外にはＧＮＤレベルの値が出力される。また
期間ｔ１以外では読み出しパルス１４、リセットパルス
１３はＬＯＷであり、スイッチトランジスタ５、読み出
しトランジスタ７、リセットトランジスタ１１すべてオ
フ状態で消費電流はゼロである。

【００２０】図４、図５に、１例として上記した１画素
分に相当する回路構成を４個とフォトダイオードを遮光
した１個の回路構成を配列したブロック図とタイミング
チャート図を示す。１ａ，ｂ，ｃ，ｄはフォトダイオー
ド、２０は遮光したフォトダイオード、１７ａ，ｂ，
ｃ，ｄ、２１は図１で示すリセットトランジスタ１１、
負荷トランジスタ２、ドライバトランジスタ４、スイッ
チトランジスタ５、増幅トランジスタ６、読み出しトラ
ンジスタ７を１ブロックで示した。２２はシフトレジス
タでスタート信号とクロック信号をそれぞれスタート端
子２３とクロック端子２４に印加することにより順次シ
フトパルス２５ａ，ｂ，ｃ，ｄ、２６を発生し、それぞ
れブロック１７ａ，ｂ，ｃ，ｄ、２１内のスイッチトラ
ンジスタ、読み出しトランジスタのゲートに印加する。

【００２１】図５の１４ａ，ｂ，ｃ，ｄは読み出しパル
スで２５ａ，ｂ，ｃ，ｄの出力波形、１３ａ，ｂ，ｃ，
ｄはリセットパルスでブロック１７ａ，ｂ，ｃ，ｄのリ
セットトランジスタのゲートに印加する（図４では省略
する）。２７は読み出しパルス１４ａ，ｂ，ｃ，ｄがす
べてｌｏｗのときにｈｉｇｈなる信号でブロック２１の
スイッチトランジスタと読み出しトランジスタのゲート
に印加する。２８は２７同様の信号でブロック２１のリ
セットトランジスタのゲートに印加する。以上のように
入力信号を印加するとフォトダイオード１ａからの光信
号が期間ｔ１の前半ｔL に明信号ＶLa、後半ｔD に暗信
号ＶDaが出力され、以降ＶLb、ＶDb、ＶLc、ＶDc、ＶL
d、ＶDdと連続出力が発生する。その後ブロック２１か
らの信号がＧＮＤレベル３０より高く、ＶDa,b,c,dと同
レベルの出力２９が得られる。

【００２２】図６に例として５個のイメージセンサを配
列する密着型イメージセンサの簡単な構成図を示す。３
１ａ，ｂ，ｃ，ｄ，ｅはイメージセンサで９ａ，ｂ，
ｃ，ｄ，ｅは各イメージセンサの出力線、９は共通出力
線、８は負荷抵抗である。各イメージセンサが順次シフ
トして出力電流を９ａ，ｂ，ｃ，ｄ，ｅに出力する。

【００２３】図７に各イメージセンサの出力を示す。３
２は３１ａのイメージセンサの出力、３３は３１ｂのイ
メージセンサの出力である（３１ｃ，ｄ，ｅの出力は省
略する）。３４は共通出力線９の出力で３２，３３が合
成されている。

【００２４】図８は図７中○印の部分を拡大したもので
ある。図中ＶＬｇ，ＶＤｇは３１ａチップの最終画素の
出力、ＶＬｈ，ＶＤｈは３１ｂチップの先頭画素の出力
で波線部がチップ間の出力接続部である。接続部の出力
ＶＤｇレベルからＶＬｈレベルへの振れ方は接続部以外
のＶＤからＶＬの振れ方と同様でありＶＬｈのフラット
な期間も他のＶＬと差異はなく高速動作も可能となる。

【００２５】図９に上記のイメージセンサを用いた低消
費電流でかつ高速動作可能なイメージセンサユニット図
を示す。４０はイメージセンサ、４１はイメージセンサ
４０の実装基板を兼ねた出力処理回路基板、４２は結像
光学系である等倍レンズ、４３はＬＥＤチップで、複数
個のＬＥＤチップを基板４４に実装してライン光源を成
す。４５は押圧ガラスで４６はシャーシ、４７は原稿で
ある。図中矢印ａはイメージセンサ４０の読み取り走査
方向でイメージセンサ４０の直下に位置する原稿４７の
情報を電気信号に変換する。この状態でユニット全体を
図中矢印ｂの方向に移動するか矢印ｂの反対方向に原稿
を移動することにより原稿情報を２次元的に低電流でか
つ高速に読み取ることができる。

【００２６】

【発明の効果】以上のように本発明はフォトダイオード
により光電変換された信号をインピーダンス変換するフ
ォロアトランジスタと負荷トランジスタで構成するフォ
ロア回路に直列に接続され、読み出しパルスの印加時に
オン状態になりフォロア回路を活性化させるスイッチト
ランジスタを備えることにより低消費電流のイメージセ
ンサが実現できる。また、受光画素であるフォトダイオ
ードの数より１個多く遮光したフォトダイオードのブロ
ックを設け読み取り期間外に遮光したフォトダイオード
の信号を出力することによりチップ接続部での明出力期
間を保持でき、る高速動作が可能となる。さらに上記の
イメージセンサを複数個配列し、光源、結像光学系、出
力処理回路、シャーシからユニットを構成することによ
り低消費電流でかつ高速読み取り可能なイメージセンサ
ユニットが実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるイメージセンサ
１画素分に相当する回路構成図

【図２】同実施例における動作説明のためのタイミング
図

【図３】同実施例における動作説明のための期間ｔ１の
拡大図

【図４】本発明の第２の実施例における１画素分に相当
する回路構成を４個とフォトダイオードを遮光した１個
の回路構成を配列したブロック図

【図５】同実施例における動作説明のためのタイミング
図

【図６】同実施例における動作説明のための密着型イメ
ージセンサの簡単な構成図

【図７】同実施例における動作説明のためのイメージセ
ンサの出力図

【図８】同実施例における動作説明のための出力接続部
の拡大図

【図９】本発明の第３の実施例における低消費電流でか
つ高速動作可能なイメージセンサユニットの斜視図

【図１０】従来のイメージセンサの１画素分に相当する
回路構成図

【図１１】従来例における動作説明のためのタイミング
図

【図１２】従来例における動作説明のための期間ｔ１の
拡大図

【図１３】従来例における１画素分に相当する回路構成
を４個の回路構成を配列したブロック図

【図１４】従来例における４個のブロックの出力図

【図１５】従来例における動作説明のための密着型イメ
ージセンサの簡単な構成図

【図１６】従来例における動作説明のためのイメージセ
ンサの出力図

【図１７】従来例における動作説明のための出力接続部
の拡大図

【符号の説明】

１ フォトダイオード ２ 負荷トランジスタ ３ バイアス電圧 ４ ドライバトランジスタ ５ スイッチトランジスタ ６ 増幅トランジスタ ７ 読み出しトランジスタ ８ 負荷抵抗 ９ 共通出力線 １０ 電源 １１ リセットトランジスタ １２ リセット電圧 １３ リセットパルス １４ 読み出しパルス １５ フォトダイオードのアノード電圧 １６ 出力波形 ２０ 遮光したフォトダイオード ２２ シフトレジスタ ２３ スタート端子 ２４ クロック端子 ２５ 読み出しパルス ２６ 読み出しパルス ２７ 読み出しパルス ２８ リセットパルス ２９ 出力 ３１ イメージセンサ ３４ 共通出力線の出力 ４０ イメージセンサ ４１ 出力処理回路基板 ４２ 等倍レンズ ４３ ＬＥＤチップ ４４ ライン光源 ４５ 押圧ガラス ４６ シャーシ ４７ 原稿

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 哲朗 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 本郷 弘貴 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】入射光に応じた信号電荷を発生する複数の
   フォトダイオードと、フォトダイオードにより光電変換
   された信号をインピーダンス変換するフォロアトランジ
   スタと負荷トランジスタで構成するフォロア回路と、フ
   ォロア回路の出力信号を増幅する増幅トランジスタと、
   増幅トランジスタに直列に接続され読み出しパルスをゲ
   ートに印加することによりオン状態になる読み出しトラ
   ンジスタと、フォトダイオードごとに設けられ、リセッ
   トパルスをゲートに印加することによりオン状態になり
   フォトダイオードをリセット状態に復帰させるリセット
   トランジスタと、フォロア回路に直列に接続され、読み
   出しパルスの印加時にオン状態になりフォロア回路を活
   性化させるスイッチトランジスタを備えたことを特徴と
   するイメージセンサ。
2. 【請求項２】請求項１記載の構成ブロックを受光画素で
   あるフォトダイオードの数より１個多く設け、１個のブ
   ロックのフォトダイオードは遮光を施すとともに出力を
   共通出力に接続し、読み取り期間外にフォトダイオード
   に遮光を施した構成ブロックのスイッチトランジスタを
   オン状態とすることを特徴とする請求項１記載のイメー
   ジセンサ。
3. 【請求項３】請求項２記載のイメージセンサを複数個配
   列し、各イメージセンサの出力を共通に接続し、光源、
   結像光学系、出力処理回路、前記構成部材を支持するシ
   ャーシとから成ることを特徴とするイメージセンサユニ
   ット。