JP2001024947A - 光電変換チップ及びイメージセンサ、イメージセンサユニット - Google Patents

光電変換チップ及びイメージセンサ、イメージセンサユニット

Info

Publication number
JP2001024947A
JP2001024947A JP11193344A JP19334499A JP2001024947A JP 2001024947 A JP2001024947 A JP 2001024947A JP 11193344 A JP11193344 A JP 11193344A JP 19334499 A JP19334499 A JP 19334499A JP 2001024947 A JP2001024947 A JP 2001024947A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
image sensor
signal
output
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11193344A
Other languages
English (en)
Inventor
Koji Sawada
幸司 澤田
Hiraki Kozuka
開 小塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11193344A priority Critical patent/JP2001024947A/ja
Publication of JP2001024947A publication Critical patent/JP2001024947A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 マルチチップ型イメージセンサに備える光電
変換チップで発生するノイズによる画像の劣化を防止す
る。 【解決手段】 光信号を電気信号に変換する光電変換素
子及び該変換された前記電気信号を増幅する増幅手段を
有する複数の受光手段と、前記増幅手段を有しかつ前記
光電変換素子を有しない構成のダミー画素とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ダミー画素を備え
る光電変換チップ及びイメージセンサ、イメージセンサ
ユニットに関する。
【０００２】
【従来の技術】従来、リニアイメージセンサは、ファク
シミリ、スキャナ等の読み取り装置として用いられてい
る。リニアイメージセンサは、原稿からの反射光、透過
光の光信号を電気信号に変換する光電変換チップを備え
ている。光電変換チップは、シリコンウエハ上で形成さ
れるものである。そのため、光電変換チップのセンサの
大きさは制限される。
【０００３】そこで、１つの光電変換チップで構成した
読み取り装置は、原稿からの反射光等を、縮小光学系を
用いて縮小して、それを光電変換チップ上に投影して画
像を読み取る。
【０００４】しかし、リニアイメージセンサに縮小光学
系を用いると、光学系のスペースを多くする必要があ
り、小型化が困難である。そのため、これを回避するた
めに、複数の光電変換チップを直線上に配置したマルチ
チップ型のイメージセンサを用いた読み取り装置が、た
とえば特開平６−１８９０６５号公報、特開平１０−１
９１１７３号公報に掲載されている。
【０００５】図８は、上記公報に掲載されているような
読み取り装置のイメージセンサを示す図である。図９
は、図８の受光手段２１−１−１等の等価回路図であ
る。図１０は、図８のイメージセンサの動作を示すタイ
ミングチャートである。
【０００６】このイメージセンサは、光電変換チップ１
−１〜１−ｍを備えており、これの内部に、受光手段２
１−１−１〜２１−ｍ−ｎを有している。したがって、
このイメージセンサは、（ｍ×ｎ）個の受光手段をＸ方
向に有している。
【０００７】ここで、図９、図１０を用いて受光手段２
１について説明する。受光手段２１は、図示しない光源
から原稿へ照明された光の反射光等を、光信号として受
光する光電変換素子２−ａと、センサリセット信号φR
に従って光電変換素子２−ａをセンサリセット電圧ＶSR
にリセットするリセット手段２−ｂとを備えている。光
信号は、光電変換素子２−ａで電荷（電気信号）に変換
される。
【０００８】また、ソースフォロワ回路３は、負荷トラ
ンジスタ３−ａ及び入力トランジスタ３−ｂを備え、入
力トランジスタ３−ｂのゲートは、光電変換素子２−ａ
と接続している。光電変換素子２−ａで発生した電荷
は、光電変換素子２−ａの容量及び光電変換素子２−ａ
と入力トランジスタ３−ｂとの接続点の寄生容量によっ
て電圧振幅に変換され、ソースフォロワ回路３の出力に
電圧振幅として出力される。
【０００９】ソースフォロワ回路３に流れる電流は、定
電流源回路８及び負荷トランジスタ３−ａによって制御
され、たとえばソースフォロワ回路３の出力を読み出さ
れない場合には、電流量を少なくして、イメージセンサ
の消費電力を低減している。なお、定電流源回路８は、
１チップ内のすべてのソースフォロワ回路３に接続され
ている。
【００１０】また、受光手段２１は、ゲートに図示しな
いタイミング回路からスタート信号に基づく読み出し信
号φTにより、ＯＮ／ＯＦＦを制御されるＭＯＳスイッ
チ４と、図示しないタイミング回路によって制御される
シフトレジスタ７から出力されるシフトレジスタ出力信
号によってＯＮ／ＯＦＦが制御されるＭＯＳスイッチ５
とを備えている。
【００１１】さらに、ＭＯＳスイッチ４がＯＮされるこ
とにより、ソースフォロワ回路３の出力を保持する保持
容量６と、保持容量６に保持された電圧信号がＭＯＳス
イッチ５を介して出力される共通出力線１４とを備えて
いる。
【００１２】また、図８に示すイメージセンサは、共通
出力線１４−１〜１４−ｍを介して入力される電気信号
を増幅するゲインアンプ９−１〜９−ｍと、ゲインアン
プ出力電圧を固定電圧ＶREFにクランプすることでゲイ
ンアンプ９−１〜９−ｍの直流オフセット成分を除去す
るクランプ回路１０−１〜１０−ｍと、バッファアンプ
１１−１〜１１−ｍと、出力選択スイッチ１２−１〜１
２−ｍと、光電変換チップ１−１〜１−ｍの出力信号を
図示しない画像制御部などへ出力する出力端子１５とを
備えている。
【００１３】さらに、リセットスイッチ１３−１〜１３
−ｍは、共通出力線１４−１〜１４−ｍをＶCRにリセッ
トするリセットスイッチであり、保持容量６から信号を
読み出した後に、共通出力線リセット信号φCRによって
共通出力線１４−１〜１４−ｍをＶCRにリセットする。
【００１４】つづいて、図１０を用いて、図８に示すイ
メージセンサの動作について説明する。スタート信号が
入力されると、タイミング回路からすべてのＭＯＳスイ
ッチ４のゲートに、読み出し信号φTが入力され、ＭＯ
Ｓスイッチ４がＯＮされる。これにより、光電変換素子
２に蓄積された光信号に対応する電圧振幅信号がソース
フォロワ回路３を介して保持容量６に保持される。
【００１５】なお、出力選択スイッチ１２−１は、セン
サ出力の前までにＯＮされていればよく、また、クラン
プスイッチは、センサ出力の前までにＯＦＦされていれ
ばよい。
【００１６】つぎに、センサリセット信号φRがＯＮさ
れ、光電変換素子２−ａが、リセット手段２−ｂによっ
て、センサリセット電圧ＶSRにリセットされる。その
後、光電変換素子２−ａは、光信号の蓄積を開始する。
さらに、共通出力線１４−１〜１４−ｍをリセットする
ために、共通出力線リセット信号φCRがクロック信号に
従って出力される。
【００１７】そして、シフトレジスタ７から各受光手段
に対応するシフトレジスタ出力信号が出力され、ＭＯＳ
スイッチ５のゲートに入力されると、保持容量６に保持
された信号が、順次共通出力線１４−１〜１４−ｍに読
み出される。
【００１８】共通出力線１４−１〜１４−ｍに読み出さ
れた信号は、図８に示すゲインアンプ９−１〜９−ｍに
入力される。ゲインアンプ９−１〜９−ｍは、入力され
た信号を増幅して、クランプ回路１０−１〜１０−ｍに
出力する。
【００１９】クランプ回路１０−１〜１０−ｍは、ゲイ
ンアンプ９−１〜９−ｍなどの直流オフセット成分を除
去するため、受光手段で得た信号を読み出す前に、共通
出力線１４−１〜１４−ｍをリセットしたときのゲイン
アンプ出力電圧を固定電圧Ｖ REFにクランプし、クラン
プ後の電位変化を出力する。
【００２０】そして、直流オフセット成分を除去された
電荷は、バッファアンプ１１−１〜１１−ｍ、出力選択
スイッチ１２−１〜１２−ｍを介して、出力端子１５に
出力される。ここで、出力選択スイッチ１２−１〜１２
−ｍは、自身の関わる受光手段が信号を出力していれば
ＯＮされ、そうでなければＯＦＦされる。
【００２１】すべての受光手段２１−１−１〜２１−ｍ
−ｎから信号を読み出した後に、再度、スタート信号が
入力されると、上記一連の動作を繰り返す。
【００２２】ところで、縮小光学系イメージセンサの光
電変換チップは、複数の光電変換素子がアレイ上に配置
されたうちの一部の光電変換素子に遮光膜などで遮光
し、ダミー画素とすることで暗時出力の基準値を出力し
て、明時出力からこの基準値との差分を取ることによっ
て、受光手段において発生する固定パターンノイズ（Ｆ
ＰＮ）を除去していた。
【００２３】
【発明が解決しようとする課題】しかし、マルチチップ
型イメージセンサのセンサチップは、ダミー画素を含む
受光手段を配置することは困難である。各々のセンサチ
ップは、光電変換チップのつなぎ目を挟む光電変換素子
間の距離と光電変換チップ内の光電変換素子間の距離と
がほぼ等しくなるように配置しているためである。
【００２４】また、マルチチップ型イメージセンサの出
力信号には、光電変換素子やソースフォロワ回路で発生
するランダムノイズやＦＰＮのほかに、定電流源回路で
ランダムノイズが重畳されている。しかし、定電流源回
路は、それぞれの光電変換チップで独立に備えているた
め、それぞれの光電変換チップの定電流源回路で発生し
たランダムノイズに値には相関がない。このため、イメ
ージセンサの出力信号は、光電変換チップのつなぎ目の
ところで段差ができ、その段差は読み出すたびに変動す
る。
【００２５】この出力信号を画像信号に変更して、画像
としてみた場合には、光電変換チップ単位でむらのある
横線、縦線が現れ、画像劣化の原因となる。これは、マ
ルチチップ型イメージセンサに特有の問題である。
【００２６】そこで、本発明は、マルチチップ型イメー
ジセンサで発生する種々のノイズによる画像の劣化を防
止することを課題とする。
【００２７】さらに、本発明は、ノイズによる画像の劣
化を防止するイメージセンサを備えるイメージセンサユ
ニットを提供することを課題とする。
【００２８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、光信号を電気信号に変換する光電変換素
子及び該変換された前記電気信号を増幅する増幅手段を
有する複数の受光手段と、前記増幅手段を有しかつ前記
光電変換素子を有しない構成のダミー画素とを備える。
【００２９】また、本発明のイメージセンサは、上記の
複数の光電変換チップを同一基板上に備え、各々の前記
光電変換チップを電気的に接続する。
【００３０】さらに、本発明は、光電変換素子と前記光
電変換素子からの信号を出力するための出力手段とを有
する受光手段を複数配列した光電変換チップを複数電気
的に接続したイメージセンサにおいて、前記光電変換チ
ップ内の複数の前記出力手段を共通に駆動するバイアス
源と、前記バイアス源を共通にすることにより生じるノ
イズを除去する除去手段とを備える。
【００３１】さらにまた、本発明のイメージセンサユニ
ット被照明面を照明する光源と、前記被照明面の透過光
又は反射光を受光する上記のイメージセンサとを備え
る。
【００３２】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。
【００３３】（実施形態１）図１は、本実施形態のマル
チチップ型イメージセンサの内部構成図である。図２
（ａ）は、図１の受光手段２１−１−１〜２１−ｍ−ｎ
の内部構成図である。図２（ｂ）は、ダミー画素２０−
１〜２０−ｍの内部構成図である。なお、図８、図９と
同様の部材には同一の符号を付している。
【００３４】図２（ａ）に示すように、受光手段２１−
１−１〜２１−ｍ−ｎは、従来のものと同様の構成にし
ている。また、図２（ｂ）に示すように、ダミー画素２
０−１〜２０−ｍは、受光手段２１−１−１〜２１−ｍ
−ｎからたとえば光電変換素子２−１〜２−ｍ（図２
（ａ））を削除したものと同様の構成である。
【００３５】また、２７はプレシフトレジスタであり、
後述するように、光電変換素子２−ａによって変換さ
れ、保持容量６に保持された電気信号の読み出しに先立
ち、定電流源回路８で発生し、保持容量２６に保持され
たノイズ成分をあらかじめ読み出すものである。
【００３６】図３は、図１の動作を示すタイミングチャ
ートである。つづいて、図１に示すイメージセンサの動
作について説明する。図３に示すように、スタート信号
が入力されると、図示しないタイミング回路からすべて
のＭＯＳスイッチ４、２４のゲートに、読み出し信号φ
Tが入力され、ＭＯＳスイッチ４、２４がＯＮされる。
【００３７】これにより、光電変換素子２に保持された
光信号に対応した電圧振幅信号及びダミー画素の出力信
号が、一括して読み出され、ソースフォロワ回路３、２
３の出力を介し、保持容量６、２６に保持される。
【００３８】つぎに、センサリセット信号φRがＯＮさ
れ、光電変換素子２−ａが、リセット手段２−ｂによっ
て、センサリセット電圧ＶSRにリセットされる。その
後、光電変換素子２−ａは、電荷の保持を開始する。さ
らに、共通出力線１４−１〜１４−ｍをリセットするた
めに、共通出力線リセット信号φCRがクロック信号に従
って出力される。以上全チップ共通の動作を説明した。
【００３９】つぎに、図示しないタイミング回路によっ
て１チップ目のプレシフトレジスタ２７を作動し、ＭＯ
Ｓトランジスタ２５をＯＮして、保持容量２６に保持さ
れたダミー画素２０−１の出力信号を共通出力線１４−
１に読み出す。共通出力線１４−１に読み出された信号
は、図１に示すゲインアンプ９−１に入力される。ゲイ
ンアンプ９−１は、入力された信号を増幅して、クラン
プ回路１０−１に出力する。
【００４０】クランプ回路１０−１は、ダミー画素の出
力信号を固定電圧ＶREFにクランプする。つづいて、シ
フトレジスタ７から各受光手段に対応するシフトレジス
タ出力信号が出力され、ＭＯＳスイッチ５のゲートに入
力されると、保持容量６の保持された信号が、順次共通
出力線１４−１に読み出される。
【００４１】共通出力線１４−１に読み出された信号
は、図１に示すゲインアンプ９−１に入力される。ゲイ
ンアンプ９−１は、入力された信号を増幅して、クラン
プ回路１０−１に出力する。
【００４２】したがって、クランプ回路１０−１におい
て、受光手段２１−１−１〜２１−１−ｎから出力され
るノイズ成分を含んだ電気信号からダミー画素２０−１
〜２０−ｍの出力信号を減算することによって、電気信
号からノイズ成分を除去することができる。
【００４３】この後、光電変換チップ１−１の出力選択
スイッチ１２−１をＯＮして、他の光電変換チップ１２
−２〜１２−ｎの出力選択スイッチ１２−２〜１２−ｎ
をＯＦＦにする。そして、直流オフセット成分を除去さ
れた信号は、バッファアンプ１１−１、出力選択スイッ
チ１２−１を介して、出力端子１５に出力される。共通
出力線１４−１に信号を読み出すごとにリセットスイッ
チ１３−１によって共通出力線１４−１をリセットす
る。
【００４４】２チップ目の光電変換チップ１−２は、１
チップ目の光電変換チップの最後の受光手段２１−１−
ｎを読み出す前に、光電変換チップ１−１から図示しな
い制御信号を受け、２チップ目のプレシフトレジスタ２
７が動作する。
【００４５】これにより、２チップ目のＭＯＳスイッチ
２５がＯＮとなり、保持容量２６に読み出されたダミー
画素２０−２の出力信号を共通出力線１４−２に読み出
す。クランプ回路１０−２は、ゲインアンプ９−２を介
して出力されたダミー画素の出力信号を固定電圧ＶREF
にクランプする。
【００４６】１チップ目の最後の受光手段から光信号が
出力された後、１チップ目の出力選択スイッチ１２−１
をＯＦＦにし、２チップ目の出力選択スイッチ１２−２
をＯＮにする。つづいて、シフトレジスタ７がクロック
信号に同期して、受光手段２１−２−１〜受光手段２１
−２−ｎのＭＯＳスイッチを順次ＯＮとし、保持容量に
読み出された光信号をゲインアンプ９−２、クランプ回
路１０−２、出力アンプ１１−２、出力選択スイッチ１
２−２を介して、出力端子１５に出力する。
【００４７】以上の動作を、光電変換チップ１−ｍまで
繰り返して、（ｎ×ｍ）個の受光手段２１−１−１〜２
１−ｍ−ｎからの電気信号を切れ目なく出力する。その
後、再度、外部からスタート信号が入力されると、上述
の動作を繰り返す。
【００４８】以上、本実施形態のイメージセンサは、Ｍ
ＯＳスイッチに用いられるＭＯＳトランジスタの導電型
や定電流源回路８の形式は特に限定されるものではな
く、バイアス源として定電圧源を用いてもよい。また、
光電変換素子には、フォトダイオードやフォトトランジ
スタ等を適用することができる。
【００４９】（実施形態２）図４は、本実施形態のマル
チチップ型イメージセンサの内部構成図である。図５
（ａ）は、図４の受光手段３１−１−１〜３１−ｍ−ｎ
の内部構成図である。図５（ｂ）は、ダミー画素３０−
１〜３０−ｍの内部構成図である。なお、図１、図２と
同様の部材には、同一の符号を付している。
【００５０】図４に示すように、本実施形態のイメージ
センサは、光電変換チップ１−１〜１−ｍを備えてお
り、この内部に、受光手段３１−１−１〜３１−ｍ−ｎ
を有している。したがって、このイメージセンサは、
（ｍ×ｎ）個の受光手段をＸ方向に有している。
【００５１】ここで、図５（ａ）、図６を用いて、本実
施形態の受光手段について説明する。受光手段３１は、
実施形態１と同様に、光電変換素子２−ａと、リセット
手段２−ｂとを備えている。光信号は、光電変換素子２
−ａで電荷（電気信号）に変換される。
【００５２】また、受光手段３１は、ゲートに入力され
る図示しないタイミング回路からスタート信号に基づく
読み出し信号φTSにより、ＯＮ／ＯＦＦを制御されるＭ
ＯＳスイッチ４４と、図示しないタイミング回路によっ
て制御されるシフトレジスタ７から出力されるシフトレ
ジスタ出力信号によってＯＮ／ＯＦＦが制御されるＭＯ
Ｓスイッチ４５とを備えている。
【００５３】さらに、ＭＯＳスイッチ４４がＯＮされる
ことにより、ソースフォロワ回路３の出力を保持する保
持容量４６と、保持容量４６の電圧信号がＭＯＳスイッ
チ４５を介して出力される共通出力線３７とを備えてい
る。
【００５４】また、受光手段３１は、図示しないタイミ
ング回路から出力されるノイズ信号読み出し信号φTNに
より、ＯＮ／ＯＦＦを制御されるＭＯＳスイッチ４７
と、図示しないタイミング回路によって制御されるシフ
トレジスタ７から出力されるシフトレジスタ出力信号に
よってＯＮ／ＯＦＦが制御されるＭＯＳスイッチ４８と
を備えている。
【００５５】さらに、ＭＯＳスイッチ４７がＯＮされる
ことにより、リセット時の出力信号（ノイズ信号）を保
持する保持容量４９と、保持容量４９のノイズ信号がＭ
ＯＳスイッチ４８を介して出力される共通出力線３８と
を備えている。ここで、このノイズ信号は、ＭＯＳトラ
ンジスタのしきい値ばらつきによって発生するソースフ
ォロワ回路の出力ばらつきによるＦＰＮである。
【００５６】また、図４に示すイメージセンサは、共通
出力線３７−１〜３７−ｍを介して入力されるノイズ信
号を含む電気信号を入力して差動アンプ３４−１〜３４
−ｍへ出力するバッファアンプ３２−１〜３２−ｍと、
共通出力線３８−１〜３８−ｍを介して入力されるノイ
ズ信号を入力して差動アンプ３４−１〜３４−ｍへ出力
するバッファアンプ３３−１〜３３−ｍとを備えてい
る。
【００５７】なお、クランプ回路１０、バッファアンプ
１１、出力選択スイッチ１２及び出力端子１５は実施形
態１と同様である。
【００５８】また、リセットスイッチ３５−１〜３５−
ｍは、共通出力線３７−１〜３７−ｍをＶCRにリセット
するリセットスイッチであり、リセットスイッチ３６−
１〜３６−ｍは、共通出力線３８−１〜３８−ｍをＶCR
にリセットするリセットスイッチであり、保持容量４
６、４９から電気信号、ノイズ信号を読み出した後に、
共通出力線リセット信号φCRによって共通出力線３７−
１〜３７−ｍ及び３８−１〜３８−ｍをＶCRにリセット
する。
【００５９】図５（ｂ）に示すように、ダミー画素３０
−１〜３０−ｍは、受光手段３１−１−１〜３１−ｍ−
ｎからたとえば光電変換素子２−１〜２−ｍ（図５
（ａ））を削除したのと同様の構成である。
【００６０】図６は、本実施形態のマルチチップ型イメ
ージセンサの動作を示すタイミングチャートである。つ
づいて、図４に示すイメージセンサの動作について説明
する。図６に示すように、スタート信号が入力される
と、図示しないタイミング回路からすべてのＭＯＳスイ
ッチ４４、５４のゲートに、読み出し信号φTSが入力さ
れ、ＭＯＳスイッチ４４、５４がＯＮされる。
【００６１】これにより、光電変換素子２に保持された
光信号に対応した電圧振幅信号及びダミー画素の出力信
号が、一括して読み出され、ソースフォロワ回路３、２
３を介して保持容量４６、５６に保持される。
【００６２】つぎに、センサリセット信号φRがＯＮさ
れ、光電変換素子２−ａが、リセット手段２−ｂによっ
て、センサリセット電圧ＶSRにリセットされる。このと
き、ＭＯＳトランジスタ４７、５７をＯＮして、ノイズ
（ＦＰＮ）信号を一括して保持容量４９、５９に読み出
す。その後、光電変換素子２−ａは、電荷の保持を開始
する。
【００６３】さらに、共通出力線３７−１〜３７−ｍ、
３８−１〜３８−ｍをリセットするために、共通出力線
リセット信号φCRがクロック信号に従って出力される。
【００６４】つぎに、プレシフトレジスタ２７を作動
し、ＭＯＳトランジスタ５５、５８をＯＮして、保持容
量５６、５９に保持されたダミー画素３０−１の出力信
号を共通出力線３７−１、３８−１に読み出す。共通出
力線３７−１、３８−１に読み出された信号及びノイズ
信号は、図４に示すバッファアンプ３２−１、３３−１
を介して、差動アンプ３４−１へ入力される。
【００６５】差動アンプ３４−１は、バッファアンプ３
２−１の出力信号から３３−１の出力信号を差分して、
クランプ回路１０−１に出力する。クランプ回路１０−
１は、差分アンプ３４−１の出力信号を固定電圧ＶREF
にクランプする。
【００６６】つづいて、シフトレジスタ７から各受光手
段に対応するシフトレジスタ出力信号が出力され、ＭＯ
Ｓスイッチ４５、４８のゲートに入力されると、保持容
量４６、４９の保持電荷が、順次共通出力線３７、３８
に読み出される。
【００６７】共通出力線３７、３８に読み出された電荷
及びノイズ信号は、図４に示すバッファアンプ３２−
１、３３−１を介して、差動アンプ３４−１へ入力され
る。差動アンプ３４−１は、バッファアンプ３２−１の
出力信号から３３−１の出力信号を差分して、クランプ
回路１０−１に出力する。
【００６８】したがって、クランプ回路１０−１におい
て、受光手段３１−１−１〜３１−１−ｎから出力され
るノイズ成分を含んだ電気信号からダミー画素３０−１
の出力信号を減算することによって、電気信号からノイ
ズ成分を除去することができる。そして、直流オフセッ
ト成分を除去された信号は、バッファアンプ１１−１、
出力選択スイッチ１２−１を介して、出力端子１５に出
力される。
【００６９】２チップ目の光電変換チップ１−２は、１
チップ目の光電変換チップの最後の受光手段３１−１−
ｎを読み出す前に、光電変換チップ１−１から図示しな
い制御信号を受け、２チップ目のプレシフトレジスタ２
７が動作する。
【００７０】これにより、２チップ目のＭＯＳスイッチ
５５及び５８がＯＮとなり、保持容量５６及び５９に読
み出されたダミー画素３０−２の出力信号を共通出力線
３７−２及び３８−２に読み出す。この出力信号と光電
変換素子のリセット直後の信号は、バッファアンプ３２
−２及び３３−２を介し、差動アンプ３４−２によって
差分を取り、クランプ回路３９−２はに入力される。ク
ランプ回路３９−２は、ダミー画素の出力信号を固定電
圧ＶREFにクランプする。
【００７１】１チップ目の最後の受光手段から光信号が
出力された後、１チップ目の出力選択スイッチ１２−１
をＯＦＦにし、２チップ目の出力選択スイッチ１２−２
をＯＮにする。
【００７２】つづいて、シフトレジスタ７がクロック信
号に同期して、受光手段３１−２−１〜受光手段３１−
２−ｎのＭＯＳスイッチ４５及び４８を順次ＯＮとし、
保持容量４６及び４９に読み出された光信号及びリセッ
ト直後の信号をバッファアンプ３２−３及び３３−２を
介し、差動アンプ４３−２によって差分を取り、その出
力をクランプ回路３９−２、出力アンプ１１−２、出力
選択スイッチ１２−２を介して、出力端子１５に出力す
る。
【００７３】以上の動作を、光電変換チップ１−ｍまで
繰り返して、（ｎ×ｍ）個の受光手段２１−１−１〜２
１−ｍ−ｎからの電気信号を切れ目なく出力する。その
後、再度、外部からスタート信号が入力されると、上述
の動作を繰り返す。
【００７４】以上、本実施形態のイメージセンサは、Ｍ
ＯＳスイッチに用いられるＭＯＳトランジスタの導電型
や定電流源回路８の形式は特に限定されるものではな
く、バイアス源として定電圧源を用いてもよい。また、
光電変換素子には、フォトダイオードやフォトトランジ
スタ等を適用することができる。
【００７５】（実施形態３）図７は、本実施形態の密着
型イメージセンサユニットの断面図である。図７に示す
密着型イメージセンサユニットは、実施形態１又は２に
示したマルチチップ型イメージセンサを用いたイメージ
センサユニットである。
【００７６】図７に示す密着型イメージセンサユニット
は、筐体１０４の上面に、原稿面に接する透明ガラス板
１０５を備えている。また、ＬＥＤ光源１０９を備えた
基板１１０は、出射光１１１が透明ガラス板１０５の上
面に接する原稿面で反射されるような所定の角度で筐体
１０４に備えられている。
【００７７】また、光電変換チップ１００を実装基板１
０１に複数個配列したマルチチップ型イメージセンサ及
び原稿面での反射光１１２を集光し、マルチチップ型イ
メージセンサ上に結像させるレンズアレイ１０８を筐体
１０４に備えられている。
【００７８】さらに、光電変換チップ１００は、実装基
板１０１上において保護膜１０３で覆われ、金属細線１
０２によって、実装基板１０１の所望の回路に電気的に
接続されている。また、実装基板１０１は、筐体１０４
内に有する底板１０６にゴム板１０７を介して支えられ
ている。
【００７９】さらにまた、筐体１０４は、外部にたとえ
ばスキャナ本体やファクシミリ本体などに接続するため
の電源、制御信号などの入出力用のコネクターを備えて
いる。カラー画像を読み取るイメージセンサユニットで
は、ＬＥＤ光源１０９を３色以上、たとえば赤、緑、青
とする。
【００８０】ＬＥＤ光源１０９が赤のみを発光している
場合には、マルチチップ型イメージセンサを駆動して、
赤色情報を読み取る。つぎに、ＬＥＤ光源１０９が緑の
みを発光している場合には、緑色情報を読み取る。ＬＥ
Ｄ光源１０９が青のみを発光している場合には、青色情
報を読み取る。そして、これらの情報を組み合わせるこ
とによって、カラー原稿のカラー画像読み取りが可能と
なる。
【００８１】
【発明の効果】以上説明したように、複数の受光手段
は、光信号を電気信号に変換する光電変換素子及び該変
換された前記電気信号を増幅する増幅手段を有し、ダミ
ー画素は、前記増幅手段を有しかつ前記光電変換素子を
有しない。そのため、本発明は、マルチチップ型イメー
ジセンサに備える光電変換チップで発生するノイズによ
る画像の劣化を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１のマルチチップ型イメージ
センサの内部構成図である。
【図２】図１の受光手段及びダミー画素の構成図であ
る。
【図３】図１の動作を示すタイミングチャートである。
【図４】実施形態２のマルチチップ型イメージセンサの
内部構成図である。
【図５】図４の受光手段及びダミー画素の構成図であ
る。
【図６】図４の動作を示すタイミングチャートである。
【図７】実施形態３の密着型イメージセンサユニットの
断面図である。
【図８】従来技術のイメージセンサの構成図である。
【図９】図８の受光手段の構成図である。
【図１０】図８の動作を示すタイミングチャートであ
る。
【符号の説明】
１−１〜１−ｍ 光電変換チップ ２ 光電変換素子 ２−ａ 光電変換素子 ２−ｂ リセット手段 ３ ソースフォロワ回路 ３−ａ、２３−ａ 負荷トランジスタ ３−ｂ、２３−ｂ 入力トランジスタ ４、５、２４、２５、４４、４５、４７、４７ ＭＯＳ
スイッチ ６、２６、４６、４９ 保持容量 ７ シフトレジスタ ８ 定電流源回路 ９−１〜９−ｍ ゲインアンプ １０−１〜１０−ｍ クランプ回路 １１−１〜１１−ｍ バッファアンプ １２−１〜１２−ｍ 出力選択スイッチ １３−１〜１３−ｍ、３５−１〜３５−ｍ、３６−１〜
３６−ｍ リセットスイッチ １４−１〜１４−ｍ、３７−１〜３７−ｍ、３８−１〜
３８−ｍ 共通出力線 １５、３７、３８ 出力端子 ２０−１〜２０−ｍ、３０−１〜３０−ｍ ダミー画素 ２１−１−１〜２１−ｍ−ｎ、３１−１−１〜３１−ｍ
−ｎ 受光手段 ２７ プレシフトレジスタ ３２−１〜３２−ｍ、３３−１〜３３−ｍ バッファア
ンプ ３４−１〜３４−ｍ 差動アンプ
フロントページの続き Ｆターム(参考） 4M118 AA05 AB10 BA04 BA14 CA02 CA09 DB01 DD09 DD10 FA06 FA50 GA03 GA04 5C024 AA03 CA06 FA01 FA02 GA01 GA52 HA03 HA10 HA18

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 光信号を電気信号に変換する光電変換素
    子及び該変換された前記電気信号を増幅する増幅手段を
    有する複数の受光手段と、 前記増幅手段を有しかつ前記光電変換素子を有しない構
    成のダミー画素とを備えることを特徴とする光電変換チ
    ップ。
  2. 【請求項２】 前記受光手段は、前記増幅された前記電
    気信号を保持する第１の保持手段を備え、 前記ダミー画素は、前記ダミー画素本体の増幅手段によ
    り増幅された電気信号を保持する第２の保持手段を備え
    ることを特徴とする請求項１に記載の光電変換チップ。
  3. 【請求項３】 前記各々の増幅手段は、前記電気信号を
    入力する第１のトランジスタと、負荷である第２のトラ
    ンジスタとを備え、 前記第２のトランジスタは、前記各々の受光手段及び前
    記ダミー画素に共通のバイアス源と接続されていること
    を特徴とする請求項１に記載の光電変換チップ。
  4. 【請求項４】 前記各々の増幅手段は、ソースフォロワ
    であることを特徴とする請求項３に記載の光電変換チッ
    プ。
  5. 【請求項５】 前記受光素子及び前記ダミー画素に備え
    る各々の前記増幅手段によって増幅された信号は、 前記第１の保持手段及び前記第２の保持手段に同時に読
    み出されることを特徴とする請求項１に記載の光電変換
    チップ。
  6. 【請求項６】 前記受光手段の出力信号と、前記ダミー
    画素の出力信号との差分を行う差分手段を備えることを
    特徴とする請求項１に記載の光電変換チップ。
  7. 【請求項７】 前記差分手段は、前記ダミー画素の出力
    信号を一定の基準電圧にクランプするクランプ手段とを
    備えることを特徴とする請求項６に記載の光電変換チッ
    プ。
  8. 【請求項８】 前記変換された電気信号を順次走査して
    出力する走査手段を備え、 前記光電変換素子は、前記順次走査しているときに前記
    光信号を蓄積することを特徴とする請求項１に記載の光
    電変換チップ。
  9. 【請求項９】 請求項１〜８のいずれか１項に記載の複
    数の光電変換チップを同一基板上に備え、 各々の前記光電変換チップを電気的に接続することを特
    徴とするイメージセンサ。
  10. 【請求項１０】 前記電気信号は、各々の前記光電変換
    チップの受光手段から連続して出力されることを特徴と
    する請求項９に記載のイメージセンサ。
  11. 【請求項１１】 前記第２の保持手段に保持されている
    前記増幅手段で生じる前記信号をあらかじめ読み出す読
    出手段を備えることを特徴とする請求項９に記載のイメ
    ージセンサ。
  12. 【請求項１２】 前記クランプ手段は、あらかじめ読み
    出した前記増幅手段で生じる前記信号をクランプするこ
    とを特徴とする請求項９に記載のイメージセンサ。
  13. 【請求項１３】 光電変換素子と前記光電変換素子から
    の信号を出力するための出力手段とを有する受光手段を
    複数配列した光電変換チップを複数電気的に接続したイ
    メージセンサにおいて、 前記光電変換チップ内の複数の前記出力手段を共通に駆
    動するバイアス源と、前記バイアス源を共通にすること
    により生じるノイズを除去する除去手段とを備えること
    を特徴とするイメージセンサ。
  14. 【請求項１４】 前記バイアス源は、定電流源であるこ
    とを特徴とする請求項１３に記載のイメージセンサ。
  15. 【請求項１５】 前記除去手段は、前記出力手段を備え
    るダミー画素の出力信号を、前記受光手段の出力信号か
    ら差分する差分手段を備えることを特徴する請求項１３
    に記載のイメージセンサ。
  16. 【請求項１６】 光信号を電気信号に変換する光電変換
    素子と、その光電変換素子の電気信号を読み出す出力手
    段とを有する複数の光電変換チップを電気的に接続した
    イメージセンサにおいて、 前記光電変換チップの各々に前記出力手段を有するダミ
    ー画素を備えることを特徴とするイメージセンサ。
  17. 【請求項１７】 前記ダミー画素は、前記光電変換チッ
    プのピッチが等間隔となる位置に配置することを特徴と
    する請求項１５又は１６に記載のイメージセンサ。
  18. 【請求項１８】 被照明面を照明する光源と、 前記被照明面の透過光又は反射光を受光する請求項９〜
    １６のいずれか１項に記載のイメージセンサとを備える
    ことを特徴とするイメージセンサユニット。
  19. 【請求項１９】前記受光手段の各々を直列に配列し、 前記ダミー画素を前記直列に配列した受光素子と直列に
    配置しないことを特徴とする請求項１に記載の光電変換
    チップ。
JP11193344A 1999-07-07 1999-07-07 光電変換チップ及びイメージセンサ、イメージセンサユニット Pending JP2001024947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11193344A JP2001024947A (ja) 1999-07-07 1999-07-07 光電変換チップ及びイメージセンサ、イメージセンサユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11193344A JP2001024947A (ja) 1999-07-07 1999-07-07 光電変換チップ及びイメージセンサ、イメージセンサユニット

Publications (1)

Publication Number Publication Date
JP2001024947A true JP2001024947A (ja) 2001-01-26

Family

ID=16306347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11193344A Pending JP2001024947A (ja) 1999-07-07 1999-07-07 光電変換チップ及びイメージセンサ、イメージセンサユニット

Country Status (1)

Country Link
JP (1) JP2001024947A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003244397A (ja) * 2002-02-21 2003-08-29 Seiko Instruments Inc イメージセンサー
JP2006246423A (ja) * 2005-02-03 2006-09-14 Pentax Corp 撮像装置
WO2007099850A1 (ja) * 2006-02-23 2007-09-07 Omron Corporation 固体撮像装置及び固体撮像装置の信号生成方法
US7298403B2 (en) * 2000-09-26 2007-11-20 Rohm Co., Ltd. Image reading device
JP2008536396A (ja) * 2005-04-07 2008-09-04 マイクロン テクノロジー， インク． 浮遊拡散リセットレベルのトラッキングを有するケラレ防止回路。
JP2015015609A (ja) * 2013-07-05 2015-01-22 キヤノン株式会社 光電変換装置、光電変換システム
JP2015015610A (ja) * 2013-07-05 2015-01-22 キヤノン株式会社 光電変換システム
EP3404909A1 (en) * 2001-04-25 2018-11-21 ASML Netherlands B.V. Efficient dark current subtraction in an image sensor
JP2019022095A (ja) * 2017-07-18 2019-02-07 株式会社リコー 光電変換装置、撮像装置、光電変換方法
JP2020136987A (ja) * 2019-02-22 2020-08-31 三菱電機株式会社 固体撮像素子

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298403B2 (en) * 2000-09-26 2007-11-20 Rohm Co., Ltd. Image reading device
EP3404909A1 (en) * 2001-04-25 2018-11-21 ASML Netherlands B.V. Efficient dark current subtraction in an image sensor
KR100904113B1 (ko) 2002-02-21 2009-06-24 세이코 인스트루 가부시키가이샤 이미지 센서
JP2003244397A (ja) * 2002-02-21 2003-08-29 Seiko Instruments Inc イメージセンサー
JP4642552B2 (ja) * 2005-02-03 2011-03-02 Ｈｏｙａ株式会社 撮像装置
JP2006246423A (ja) * 2005-02-03 2006-09-14 Pentax Corp 撮像装置
US7916186B2 (en) 2005-04-07 2011-03-29 Micron Technology, Inc. Anti-eclipse circuitry with tracking of floating diffusion reset level
US10462399B2 (en) 2005-04-07 2019-10-29 Micron Technology, Inc. Anti-eclipse circuitry with tracking of floating diffusion reset level
JP4788980B2 (ja) * 2005-04-07 2011-10-05 マイクロン テクノロジー， インク． 浮遊拡散リセットレベルのトラッキングを有するケラレ防止回路。
US11647303B2 (en) 2005-04-07 2023-05-09 Micron Technology, Inc. Anti-eclipse circuitry with tracking of floating diffusion reset level
US9185315B2 (en) 2005-04-07 2015-11-10 Micron Technology, Inc. Anti-eclipse circuitry with tracking of floating diffusion reset level
US9838624B2 (en) 2005-04-07 2017-12-05 Micron Technology, Inc. Anti-eclipse circuitry with tracking of floating diffusion reset level
US10122952B2 (en) 2005-04-07 2018-11-06 Micron Technology, Inc. Anti-eclipse circuitry with tracking of floating diffusion reset level
JP2008536396A (ja) * 2005-04-07 2008-09-04 マイクロン テクノロジー， インク． 浮遊拡散リセットレベルのトラッキングを有するケラレ防止回路。
US11245862B2 (en) 2005-04-07 2022-02-08 Micron Technology, Inc. Anti-eclipse circuitry with tracking of floating diffusion reset level
WO2007099850A1 (ja) * 2006-02-23 2007-09-07 Omron Corporation 固体撮像装置及び固体撮像装置の信号生成方法
US9955101B2 (en) 2013-05-07 2018-04-24 Canon Kabushiki Kaisha Photoelectric conversion apparatus and photoelectric conversion system including pixels which generate signals by performing photoelectric conversion on incident light
JP2015015610A (ja) * 2013-07-05 2015-01-22 キヤノン株式会社 光電変換システム
JP2015015609A (ja) * 2013-07-05 2015-01-22 キヤノン株式会社 光電変換装置、光電変換システム
JP2019022095A (ja) * 2017-07-18 2019-02-07 株式会社リコー 光電変換装置、撮像装置、光電変換方法
JP2020136987A (ja) * 2019-02-22 2020-08-31 三菱電機株式会社 固体撮像素子

Similar Documents

Publication Publication Date Title
EP1253776B1 (en) X-Y address type solid-state image pickup device
JP4251811B2 (ja) 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたｃｍｏｓイメージセンサ
US6784928B1 (en) Solid state image pickup device and signal reading method thereof
US6914227B2 (en) Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
US6248991B1 (en) Sequential correlated double sampling technique for CMOS area array sensors
US7352400B2 (en) Solid-state image pickup apparatus having a differential output
KR102015900B1 (ko) 고체 촬상 소자 및 촬상 장치
US20080246869A1 (en) Differential readout from pixels in CMOS sensor
US20050195307A1 (en) Image pickup apparatus including a plurailty of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level
EP1098512A2 (en) Pixel design for interlaced reading for high sensitivity CMOS image sensors
JP2001128070A (ja) 自己補償型相関二重サンプリング回路
US7116367B2 (en) Solid-state image pickup apparatus having a reset transistor controlled by an output line
US7102115B2 (en) Photoelectric converter and a method of driving the same
JP2001024947A (ja) 光電変換チップ及びイメージセンサ、イメージセンサユニット
KR100775009B1 (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
KR100307472B1 (ko) 화상센서구동방법
JP3571934B2 (ja) イメージセンサー
JP3466953B2 (ja) イメージセンサ
JP4248256B2 (ja) 固体撮像装置
US20200106980A1 (en) Fast image sensor with pixel binning
JP2000299764A (ja) イメージセンサユニット及びそれを用いた画像読み取り装置
JP2000078373A (ja) 光電変換装置及びそれを用いたイメージセンサモジュール、イメージセンサユニット、画像読取装置
KR100623347B1 (ko) 제어 신호의 레벨 변동을 최소화할 수 있는 이미지센서
WO2023105965A1 (ja) 固体撮像素子、及び撮像装置
JP2004104116A (ja) 撮像装置