WO2007099850A1

WO2007099850A1 - 固体撮像装置及び固体撮像装置の信号生成方法

Info

Publication number: WO2007099850A1
Application number: PCT/JP2007/053286
Authority: WO
Inventors: Masashi Hashimoto
Original assignee: Omron Corporation
Priority date: 2006-02-23
Filing date: 2007-02-22
Publication date: 2007-09-07

Abstract

　信号の読み出し時におけるランダムなノイズを低減し得る固体撮像装置（１０）。固体撮像装置（１０）は、入射光量に応じた光電変換信号を生成する撮像画素（Ｃａ）と、基準電圧に応じた基準信号を生成する基準画素（Ｃｄ）と、撮像画素（Ｃａ）からの光電変換信号と基準画素（Ｃｄ）からの基準信号が実質的に同時に出力されるように、撮像画素（Ｃａ）と基準画素（Ｃｄ）とに駆動信号を供給する信号供給回路（１３）と、撮像画素（Ｃａ）から出力された光電変換信号と基準画素（Ｃｄ）から出力された基準信号との差に応じた出力信号（Ｖｏ）を生成する出力回路（１５）と、を備える。

Description

固体撮像装置及び固体撮像装置の信号生成方法

技術分野

[0001] 本発明は、固体撮像装置及び固体撮像装置の信号生成方法に関するものである背景技術

[0002] 従来、光を電気信号に変換する変換デバイスとして CMOSイメージセンサ等の固体撮像装置が用いられている。この装置は、マトリックス状に配置された複数の画素を含む撮像部を備えている。各画素は、入射光量に応じた画像情報を生成する。画像情報は、先ず、撮像部の同一行に配列された複数の画素から同時並列的に読み出される。次に、サンプルアンドホールド回路（以下、 SH回路）はその読み出された画像情報をサンプルしてそのサンプル値をホールドする。そして、そのホールドされた情報が順次出力信号に変換される。

[0003] ところで、 CMOSイメージセンサでは、製造工程のばらつきにより、画素に含まれる増幅用トランジスタやその他の回路素子の特性がばらつく。この特性のばらつきは、画素情報のばらつきとして現れ、出力信号に対するノイズを発生させる。このノイズは画像の固定した位置に現れるので固定パターンノイズ (以下 FPNと呼ぶ）と呼ばれる。この FPNを除去するため、 SH回路には、相関二重サンプリング回路（以下、 CDS 回路）が用いられている (例えば、特許文献 1参照)。

[0004] CDS回路は、 1つの画素力も読出された画像情報と、リセットされた同画素から読出された情報とを保持し、両情報の差分を示す出力信号を生成する。リセットされた画素から読出された情報は、上記のばらつきによる情報、即ちノイズである。このため、このノイズと画像情報との差分を算出することにより、ノイズを含まない出力信号が得られる。

[0005] ところで、 SH回路にてサンプルホールドする情報にノイズが混入する場合がある。

このノイズの要因の 1つとして電源電圧変動がある。イメージセンサーチップ内の回路では様々な信号の充放電が行われる。ところが、この充放電タイミングゃ充放電電圧レベルは撮像する画像そのものや照明や周囲温度で変化するので一定ではな、。このため、回路に流れる電流も一定でなぐその結果、電源やグランドレベルに混入する電気ノイズも一定ではない。このノイズは、その時に読み出された全ての画素、つまり同一行に配列された複数の画素力ゝら読出された全ての画像情報に影響を与える。このノイズは、所謂ラインノイズと呼ばれる。このノイズのレベルはランダムに変化するため、画素の画像情報を同じタイミングでサンプルしてホールドする同一行の画素情報に混入する。ラインノイズのレベルは行毎に異なる。このため、例えば全ての画素における入射光量が同じ場合、各行で異なるレベルのラインノイズによって、出力信号に基づき表示される画像が縞模様になってしまう。

[0006] また、近年では、イメージセンサの小型化が要求されて、る。しかしながら、その要求に応えるために画素のサイズを小さくすると、信号レベルが小さくなつてノイズの影響が顕著に現れる。人間は、広範囲にランダムに現れるノイズに比べてライン状に現れるノイズに敏感である。このため、ラインノイズのレベルがランダムに現れるノイズの 1Z5程度であってもラインノイズのほうが目にっきやすい。

特許文献 1：特許第 2505768号公報

発明の開示

[0007] 本発明は、信号の読み出し時におけるランダムなノイズを低減することを目的とする本発明の第 1の態様により固体撮像装置が提供される。固体撮像装置は、入射光量に応じた光電変換信号を生成する撮像画素と、基準電圧に応じた基準信号を生成する基準画素と、前記撮像画素からの光電変換信号と前記基準画素からの基準信号が実質的に同時に出力されるように、前記撮像画素と前記基準画素とに駆動信号を供給する信号供給回路と、前記撮像画素から出力された光電変換信号と前記基準画素から出力された基準信号との差に応じた出力信号を生成する出力回路と、を備える。

[0008] 本発明の第 2の態様により固体撮像装置が提供される。固体撮像装置は、各々入射光量に応じた光電変換信号を生成する複数の撮像画素と、基準電圧に応じた基準信号を生成する少なくとも 1つの基準画素と、前記複数の撮像画素からの複数の光電変換信号と前記少なくとも 1つの基準画素からの基準信号とが実質的に同時に出力されるように、前記複数の撮像画素と前記少なくとも 1つの基準画素とに駆動信号を供給する信号供給回路と、前記複数の撮像画素から出力された複数の光電変換信号を保持し、各々第 1保持信号を生成する複数の第 1保持回路と、前記少なくとも 1つの基準画素カゝら出力された基準信号を保持し、第 2保持信号を生成する第 2保持回路と、前記第 2保持回路から出力された第 2保持信号と、前記複数の第 1保持回路力順次出力された第 1保持信号との差に応じた出力信号を生成する出力回路と、を備える。

[0009] 本発明の第 3の態様により固体撮像装置が提供される。固体撮像装置は、各々入射光量に応じた光電変換信号を生成する複数の撮像画素と、各々基準電圧に応じた基準信号を生成する複数の基準画素と、前記複数の撮像画素からの複数の光電変換信号と前記複数の基準画素力の複数の基準信号とが実質的に同時に出力されるように、前記複数の撮像画素と前記複数の基準画素とに駆動信号を供給する信号供給回路と、前記複数の撮像画素から出力された複数の光電変換信号を保持し、各々第 1保持信号を生成する複数の第 1保持回路と、前記複数の基準画素から出力された複数の基準信号を保持し、該複数の基準信号から 1つの第 2保持信号を生成する複数の第 2保持回路と、前記第 2保持信号と前記複数の第 1保持回路から順次出力された第 1保持信号との差に応じた出力信号を生成する出力回路と、を備え、前記複数の第 2保持回路の各々は前記基準信号を保持するキャパシタを含み、該複数の第 2保持回路の各々のキャパシタは互いに接続されて、る。

[0010] 本発明の第 4の態様により固体撮像装置における信号生成方法が提供される。固体撮像装置は、入射光量に応じた光電変換信号を生成する撮像画素と、基準電圧に応じた基準信号を生成する基準画素とを含む。当該信号生成方法は、前記撮像画素からの光電変換信号と前記基準画素力の基準信号とを実質的に同時に読み出すこと、前記光電変換信号と前記基準信号との差に応じた出力信号を生成すること、を備える。

[0011] 本発明によれば、信号の読み出し時におけるランダムなノイズを低減することが可能な固体撮像装置及び固体撮像装置における信号生成方法を提供することができる。

図面の簡単な説明

[0012] [図 1]本発明の一実施形態の固体撮像装置の概略的なブロック回路図。

[図 2(a)]図 1の撮像画素の概略的な回路図。

[図 2(b)]図 1の基準画素の概略的な回路図。

[図 3]図 1の水平走査回路の一部回路図。

[図 4]本発明の別の固体撮像装置の概略的なブロック回路図。

[図 5]本発明の別の固体撮像装置の概略的なブロック回路図。

[図 6]線形変換型の撮像画素を示す概略的な回路図。

[図 7]本発明の別の固体撮像装置の概略的なブロック回路図。

[図 8]図 7の水平走査回路の一部回路図。

発明を実施するための最良の形態

[0013] 以下、本発明の一実施形態の固体撮像装置 10を図面に従って説明する。

図 1に示すように、固体撮像装置 10は、撮像部 11、制御回路 12、垂直走査回路 1 3、水平走査回路 14、出力回路 15を含む。

[0014] 撮像部 11は、行列配列された複数の撮像画素 Caからなる画素部 11aと、複数の基準画素 Cdからなる補償部 l ibとを含む。尚、説明を簡単にするため、一実施の形態の画素部 11aにおいて、撮像画素 Caは、 3行 3列のマトリックス状に配列されている。補償部 l ibは、画素部 11aの行数と同数すなわち 3つの基準画素 Cdを含み、 3つの基準画素 Cdは、撮像画素 Caの列に沿って配列されている。即ち、補償部 l ibは、 3 行 1列の基準画素 Cdから構成されており、画素部 11aの各行に 1つの基準画素 Cd が設けられている。

[0015] 画素部 11aの撮像画素 Caは行信号線 V1〜V3と列信号線 H1〜H3の交点に接続されている。つまり、各撮像画素 Caは、それが配列された行に対応する行信号線 VI〜V3の 1つと、それが配列された列に対応する列信号線 H 1〜H3の 1つに接続されている。補償部 l ibの基準画素 Cdは、行信号線 V1〜V3とダミー列信号線 Hdとの交点に接続されている。つまり、行信号線 V1〜V3のそれぞれには、 3個の撮像画素 Caと 1個の基準画素 Cdが接続されて、る。 [0016] 制御回路 12は、クロック信号 φ 0に基づいて、撮像部 11の行を選択する選択信号としての垂直クロック信号 φ Vと、撮像部 11の列を選択する選択信号としての水平クロック信号 φ hと、各撮像画素 Caを駆動するための制御信号を生成する。

[0017] 信号供給回路としての垂直走査回路 13は、垂直方向のシフトレジスタと、各撮像画素 Caに動作のための電圧を供給する定電圧回路とを含む。垂直走査回路 13には行信号線 V1〜V3が接続されている。垂直走査回路 13は、垂直クロック信号 φ νに基づいて行信号線 V1〜V3を順次選択するとともに、定電圧回路にて生成された電圧の駆動信号を選択された行信号線を介して 3つの撮像画素 Ca及び 1つの基準画素 Cdに供給する。駆動信号を受けた各撮像画素 Caは画像情報を対応する列信号線 H1〜H3に出力し、駆動信号を受けた基準画素 Cdは補償情報をダミー列信号線 Hdに出力する。つまり、選択された行信号線に接続された 3つの撮像画素 Ca及び 1 つの基準画素 Cdから、画像情報及び基準情報が同時に出力される。

[0018] 複数の列信号線 H1〜H3及び 1本のダミー列信号線 Hdは水平走査回路 14に接続されている。水平走査回路 14は、各信号線 H1〜H3に接続された各々第 1保持回路としての複数 (一実施の形態では 3つ）のサンプルホールド回路（以下、第 1SH 回路） 14aと、ダミー列信号線 Hdに接続された第 2保持回路としてのサンプルホールド回路 (以下、第 2SH回路） 14bと、を備えている。

[0019] 図 3に示すように、各第 1SH回路 14aは、第 1及び第 2スィッチ SW1, SW2と、キヤパシタ C1と、アンプ 17とを備えている。第 1スィッチ SW1の第 1端子は信号線 Hl〜 H3のうちの対応する 1つに接続され、第 1スィッチ SW1の第 2端子と低電位電源（一実施形態ではグランド GND)との間には電荷蓄積用のキャパシタ C1が接続されている。また、第 1スィッチ SW1の第 2端子はアンプ 17に接続され、アンプ 17の出力端子には第 2スィッチ SW2が接続されている。水平走査回路 14は、第 1スィッチ SW1をオン、第 2スィッチ SW2をオフすることによって各信号線 H1〜H3を介して伝達される信号をサンプルし、次いで第 1スィッチ SW1をオフすることによって信号をホールドする。そして、水平走査回路 14は、水平クロック信号 φ hに応答して第 2スィッチ SW 2のオンオフを順次切り替えることにより、各 SH回路 14aに保持された信号を出力する。 [0020] 第 2SH回路 14bは、ダミー列信号線 Hdに接続された第 1端子と第 2端子とを有するスィッチ SWと、スィッチ SWの第 2端子と低電位電源 (一実施形態ではグランド GN D)との間に接続された電荷蓄積用のキャパシタ C1と、スィッチ SWの第 2端子に接続されたアンプ 17とを含む。水平走査回路 14は、スィッチ SWをオンすることによつて、ダミー列信号線 Hdを介して伝達された信号をサンプルする。そして、水平走査回路 14は、スィッチ SWをオフすることによって、そのサンプルされた信号をホールドする。

[0021] 各第 1SH回路 14aは、撮像画素 Caから読出された画像情報 (画像信号、すなわち光電変換信号)をサンプルし、ホールドする。第 2SH回路 14bは、基準画素 Cdから読出された基準情報 (基準信号)をサンプルし、ホールドする。そして、水平走査回路 14は、水平クロック信号 φ hに応答して各第 1SH回路 14aにホールドされた画像信号を順次出力するとともに、各画像信号と同時に第 2SH回路 14bにホールドされた基準信号を出力する。従って、水平走査回路 14は、画像信号と基準信号とを同時に出力する。

[0022] 出力回路 15は一実施形態ではオペアンプであり、画像信号を受け取る非反転入力端子と、基準信号を受け取る反転入力端子とを有する。出力回路 15は、画像信号と基準信号との差分を増幅し、その増幅されたレベルを有する信号 Voを生成する。

[0023] 次に、撮像画素 Caの構成を説明する。尚、各撮像画素 Caの構成は同じであるため、行信号線 VIと列信号線 HIとに接続された撮像画素 Caにつヽて説明する。

一実施形態の撮像画素 Caは対数変換型画像素子である。対数変換型画像素子は、線形変換型画素に比べてダイナミックレンジが広いため、暗い部分における黒つぶれや明るい部分における白とびがない。このため、鮮明な画像を得ることができる。

[0024] 図 2 (a)に示すように、撮像画素 Caは、受光素子としてのフォトダイオード PDと、 3 つのトランジスタ Tl, T2, T3とを含む。第 1〜第 3トランジスタ T1〜T3は、 1導電チヤネル型のトランジスタ（一実施形態では Νチャネル型 MOSトランジスタ）であり、図示しな!/ヽが低電位電源 (一実施形態ではグランド GND)に接続されたバックゲートを有している。

[0025] 負荷トランジスタとしての第 1トランジスタ T1のドレイン (第 1端子)及びゲート (制御端子）には高電位電源 Vddが供給され、ソース (第 2端子）はフォトダイオード PDの力ソードに接続されて、る。フォトダイオード PDのアノードは低電位電源に接続されている。フォトダイオード PDは、入射光の光量に応じた電流 Ipを流す。

[0026] 第 1トランジスタ T1とフォトダイオード PDとの間の接続点であるセンスノード N1は増幅トランジスタとしての第 2トランジスタ T2のゲートに接続されている。第 2トランジスタ T2のドレインには高電位電源 Vddが供給され、ソースは画素選択トランジスタとしての第 3トランジスタ T3の第 1端子 (例えばドレイン）に接続されている。そして、第 2トランジスタ T2はソースフォロアとして動作する。

[0027] 第 3トランジスタ T3のゲートは行信号線 VIに接続され、第 2端子 (ソース）は列信号線 HIに接続されて、る。第 3トランジスタ T3は行信号線 VIを介して供給される駆動信号に応じてオンオフ動作する。第 3トランジスタ T3がオンされると、第 2トランジスタ T2と列信号線 HIとが接続され、第 3トランジスタ T3がオフされると、第 2トランジスタ T 2と列信号線 HIとが切り離される。従って、第 3トランジスタ T3がオンされたとき、センスノード N1の電位に応じた信号 (光電変換信号)が列信号線 HIに供給される。

[0028] 上記のように構成された撮像画素 Caにおいて、第 1トランジスタ T1は、ゲート電圧力 Sドレイン電圧と同じであるため弱反転状態、所謂サブスレショールド領域にて動作する。撮像画素 Caに光が当ると、この光量に応じてフォトダイオード PDにフォト電流 I pが流れる。センスノード N1の電位は、フォト電流 Ipに応じた電位にて安定する。このような平衡状態の時、第 1トランジスタ T1が弱反転状態で動作するため、センスノード N1の電位は、第 1トランジスタ T1によりフォト電流 Ipを対数変換して得られた電位で表される。そして、駆動信号により第 3トランジスタ T3がオンされることにより、センスノード N1の電位、つまり入射光量に対応する電位の光電変換信号が出力される。

[0029] 次に、基準画素 Cdの構成を説明する。尚、各基準画素 Cdの構成は同じであるため、行信号線 VIとダミー列信号線 Hdとに接続された基準画素 Cdについて説明する図 2 (b)に示すように、基準画素 Cdは、基準電圧発生回路 21と、 2つのトランジスタ Ti l, T12とを含む。第 1トランジスタ T11及び第 2トランジスタ T12は、撮像画素 Ca と同様に、 1導電チャネル型のトランジスタ（一実施形態では Nチャネル型 MOSトランジスタ）であり、図示しな!、がグランド GNDに接続されたバックゲートを有して、る。

[0030] 基準電圧発生回路 21は、所定値の基準電圧を生成するとともに、該基準電圧を常に一定のレベルに保つように構成されている。基準電圧発生回路 21は、生成した基準電圧を第 1トランジスタ T11のゲートに供給する。つまり、基準電圧発生回路 21は、増幅トランジスタとしての第 1トランジスタ T11のゲート電圧を常に一定のレベルに保つように構成されている。尚、一実施形態では、基準電圧発生回路 21は、グランドレベルと高電位電源 Vddとの間の電位を有する基準電圧を生成する。更に、基準電圧発生回路 21は、基準電位のレベルを変更可能に構成されて！、る。

[0031] 第 1トランジスタ T11のドレインには高電位電源 Vddが供給され、ソースは画素選択トランジスタとしての第 2トランジスタ T12の第 1端子 (例えばドレイン）に接続されている。そして、第 1トランジスタ T11はソースフォロアとして動作する。

[0032] 第 2トランジスタ T12のゲートは行信号線 VIに接続され、第 2端子 (ソース）はダミー列信号線 Hdに接続されてヽる。第 2トランジスタ T12は行信号線 VIを介して供給される駆動信号に応じてオンオフ動作する。第 2トランジスタ T12がオンされると、第 1トランジスタ Tl 1とダミー列信号線 Hdとが接続され、第 2トランジスタ T12がオフされると、第 1トランジスタ T11とダミー列信号線 Hdとが切り離される。従って、第 2トランジスタ T12がオンされたとき、基準電圧に応じた信号 (基準信号)がダミー列信号線 Hdに供給される。上記したように、一実施形態では基準電圧がグランドレベルと高電位電源 Vddとの間の電位に設定されており、第 1トランジスタ T11がソースフォロアとして動作する。このため、基準信号は基準電圧より第 1トランジスタ T11の閾値電圧だけ低いレベルを有する。

[0033] 図 1に示すように、撮像画素 Caから出力される光電変換信号と基準画素 Cdから出力される基準信号は、第 1SH回路 14aと第 2SH回路 14bにそれぞれ保持される。出力回路 15は、両 SH回路 14a, 14bに保持された信号レベルの差分を持つ信号 Vo を生成する。一実施例においては、基準信号によりオフセット電圧が与えられる。従つて、出力回路 15の出力信号 Voは、光電変換信号とオフセット電圧との差分レベルを有する。これにより、ラインノイズの低減と、出力信号 Voにオフセット電圧を与えるオフセットレベル調整機能とを同時に実現する。 [0034] 上記のように構成された固体撮像装置 10にノイズが加わると、上記の光電変換信号と基準信号とにそれぞれ同じレベルのノイズが混入する。第 1SH回路 14aと第 2S H回路 14bの各々は、ノイズを含む信号をサンプルホールドする。光電変換信号のレベルを Vsig、基準信号のレベルを Vref、混入するノイズのレベルを V εとすると、図 1の第 1SH回路 14aに保持されるレベルは Vsig +V ε、第 2SH回路 14bに保持されるレベルは Vref +V εで表される。出力回路 15は、光電変換信号と基準信号とのレベル差を増幅することによって信号 Voを生成するため、この信号 Voのレベルは A X (Vsig -Vref ) (Aは出力回路 15の増幅率)となる。即ち、出力回路 15の出力信号 Voは、ノイズを含まない。つまり、ノイズをキャンセルすることができる。

[0035] 基準信号は、次の読出しが行われるまで第 2SH回路 14bに保持されている。そして、同じ行の撮像画素 Caから出力された光電変換信号が第 1SH回路 14aに保持され、各第 1SH回路 14aに保持された光電変換信号が順次出力回路 15に供給されるとき、第 2SH回路 14bに保持された基準信号が出力回路 15に供給される。こうして、出力回路 15は、光電変換信号と基準信号との差分の信号 Voを順次生成する。この結果、同じ行にある全ての撮像画素 Caから出力される光電変換信号から、ラインノィズのない出力信号 Voを得ることができる。

[0036] 尚、サンプルホールド後に固体撮像装置 10にカ卩わるノイズも、上記と同様にキャンセルすることができる。この場合、ノイズは、第 1SH回路 14aから出力される信号と、第 2SH回路 14bから出力される信号とに混入する。従って、各第 1SH回路 14aから出力される信号に混入されるノイズのレベルが異なっていても、出力回路 15に供給される 2つの信号に混入されるノイズのレベルは同じである。このため、出力回路 15 は、それら 2つの信号の差分を生成することにより、ノイズのない出力信号 Voを得ることがでさる。

[0037] 一実施形態の固体撮像装置 10は、以下の利点を有する。

(1)固体撮像装置 10は、入射光量に応じた光電変換信号を生成する撮像画素 Ca と、基準電圧に応じた基準信号を生成する基準画素 Cdとを備える。各行信号線 VI 〜V3には複数の撮像画素 Caと 1つの基準画素 Cdとが接続されている。垂直走査回路 13は、行信号線 (例えば行信号線 VI)に接続された撮像画素 Caに駆動信号を供給し、撮像画素 Caは、その駆動信号に応答して画像情報としての光電変換信号を出力する。その行信号線 VIには基準画素 Cdも接続されている。このため、基準画素 Cdは同一行に接続された撮像画素 Caと同時に基準信号を出力する。出力回路 1 5は、撮像画素 Caから出力された光電変換信号と基準画素 Cdから出力された基準信号との差を求め、その差に応じた出力信号 Voを生成する。固体撮像装置 10にカロわるノイズは、撮像画素 Caから出力される光電変換信号と、その信号と同時に基準画素 Cdから出力される基準信号とに混入する。従って、出力回路 15に供給される両信号の差を算出することによって、例えば光電変換信号力基準信号を減算することで、光電変換信号からノイズが除去される。従って、固体撮像装置 10は、ノイズを含まない出力信号を生成する。

[0038] (2)行信号線 (例えば行信号線 VI)に接続された複数の撮像画素 Caと 1つの基準画素 Cdの各々から同時に信号が出力される。水平走査回路 14の第 1SH回路 14a は、各撮像画素 Caから出力された光電変換信号をサンプルしホールドする。水平走查回路 14の第 2SH回路 14bは、基準画素 Cdから出力された基準信号をサンプルしホールドする。そして、水平走査回路 14は、複数の第 1SH回路 14aにホールドされた信号を出力回路 15に順次供給する一方で、第 2SH回路 14bに保持された信号を出力回路 15に供給する。出力回路 15は、第 2SH回路 14bから供給された信号と、複数の第 1SH回路 14aから順次供給された信号との差分に基づく出力信号 V。を生成する。この結果、固体撮像装置 10は、各行に配列された撮像画素 Caの光電変換信号力ノイズを除去して、ラインノイズを含まない出力信号を生成する。

[0039] (3)画像情報の読み出し時にランダムに発生するノイズとしては、例えば、電源電圧変動によるノイズ、撮像素子の基板温度や周囲の温度の変動によるノイズ、電磁波ノイズを含む。本発明の一実施形態の固体撮像装置 10は、上記したいずれの原因によるノイズであっても、そのノイズを除去することができる。し力しながら、このようなノイズは、上記したような CDS回路では除去することができない。 CDS回路は、 1 つの画素力読み出された 2種類の情報の差分を計算することにより、その画素固有のノイズ（固定パターンノイズ)を低減する。ここで、 CDS回路により保持される 2種類の情報は、異なる時間にサンプリングされたものである。本発明で問題とするノイズはランダムに発生するものであり、その発生タイミング、発生するノイズの大きさは一定ではない。このため、サンプリングするタイミングが異なれば、混入するノイズの大きさが異なる。例えば、 1つの画素であっても、画素から読み出された画像情報をサンプルしホールドするタイミングと、リセットされた同画素力読み出されたリセット情報をサンプルしホールドするタイミングとは異なる。このため、画像情報とリセット情報とに混入したノイズの大きさは同じにならない。従って、従来技術では 2つの情報の差分を算出しても、ノイズを除去することができない。本発明では同じ時間に基準画素と撮像画素をサンプリングして、それら基準画素と撮像画素との差分を求めるため、ランダムに発生するノイズを除去することができる。

[0040] 尚、上記実施の形態は、以下の態様で実施してもよい。

•画素部 11aに対して 1つの基準画素 Cdを設けてもよい。即ち、図 4に示すように、固体撮像装置 30は、画素部 11aからなる撮像部 31と、 1つの基準画素 Cdを備える。基準画素 Cdは、ダミー行信号線 Vdとダミー列信号線 Hdとの交点に接続され、ダミ一行信号線 Vdは垂直走査回路 13aに接続され、ダミー列信号線 Hdは第 2SH回路 14bに接続されている。垂直走査回路 13aは、垂直クロック信号 φ νに基づいて行信号線 V1〜V3を順次選択し、その選択した行信号線を介して撮像画素 Caに駆動信号を供給するとともに、ダミー行信号線 Vdを介して駆動信号を基準画素 Cdに供給する。従って、この固体撮像装置 30は、各行の撮像画素 Caから画像情報を読み出すとともに、 1つの基準画素 Cdから基準情報を読出す。即ち、行信号線 V1〜V3のいずれが選択された場合でも、ダミー行信号線 Vdが選択され、基準画素 Cdから基準信号が読み出される。この構成により、上記実施形態と同様にラインノイズをキャンセルすることができる。更に、この固体撮像装置 30は、 1つの基準画素 Cdを設けるのみであるため、撮像部 31の面積は従来と同等である。このため、固体撮像装置 30のチップ面積の増加を抑えることができる。

[0041] '図 5に示すように固体撮像装置 40を構成しても良い。この固体撮像装置 40は、撮像部 41と基準画素 Cdとを備えている。例えば、撮像部 41は、 3行 3列のマトリックス状に配列された 9個の撮像画素 Caと、少なくとも 1列に配列された複数 (例えば 3個）の非撮像画素 Cbとを備えている。非撮像画素 Cbは、撮像画素 Caに含まれる素子と同様の素子を含む。即ち、非撮像画素 Cbは、フォトダイオード PDと第 1〜第 3トランジスタ丁1〜丁3とを含む（図2 ( 参照)。ただし、画素選択トランジスタとしての第 3トランジスタ T3のゲートは低電位電源 (グランド）に接続されている。従って、非撮像画素 Cbは撮像画素 Caと同様に構成されている力第 3トランジスタ T3がオンしない。このため、列信号線 HOには信号が出力されない。

[0042] 各行は、 1つの行信号線（図 5では V1〜V3の何れか 1つ）と、その行信号線に接続された複数（図 5では 3つ）の撮像画素 Caと、少なくとも 1つ（図 5では 1つ）の非撮像画素 Cbとを含む。各列は、 1つの列信号線（図 5では HO, H1〜H3の何れ力 1つ）と、その列信号線に接続された複数 (図 5では 3つ)の撮像画素 Caか又は複数 (図 5では 3つ）の非撮像画素 Cbを含む。撮像画素 Caに接続された各列信号線 H1〜H3は第 1 SH回路 14aに接続されて!ヽる。非撮像画素 Cbに接続された列信号線 HOは第 2 SH回路 14bに接続されている。更に、その列信号線 HOには基準画素 Cdが接続されている。

[0043] このように構成された固体撮像装置 40において、撮像部 41はマトリックス状に配列された複数 (図 5では 9個）の撮像画素 Caと、各々撮像画素 Caと同じ構成の複数 (図 5では 3個）の非撮像画素 Cbとから構成されている。従って、撮像部 11は、同じ形状のパターンの繰り返しにより形成されている。このため、レイアウトされたパターンの違いによって生じる不均一（例えば各列信号線 H 1〜H3に出力される信号レベルのばらつき）を防ぐことができる。更に、列信号線 HOには、他の列信号線 HI〜H3に接続された撮像画素 Caと同じ数の非撮像画素 Cbが接続されている。従って、各列信号線 HO, H1〜H3の構成が互いに同じとなり、各列信号線 HO, H1〜H3に対する負荷は実質的に同じ値となる。このため、列信号線の構成の不均一による信号のばらつきを抑えることができる。

[0044] ·撮像画素 Caは対数変換型画素に限らず、例えば図 6に示すように線形変換型素子で構成された撮像画素 Ccでも良ヽ。

•基準電圧発生回路 21を基準画素とは別に備えてもよい。例えば、図 7に示す固体撮像装置 50は、基準画素 Ceを含む撮像部 51と、基準電圧発生回路 21とを備えている。撮像部 51の 1つの行（図 7において最下行）には複数（図 7において 2つ）の基準画素 Ceが配列され、他の 2つの行にはそれぞれ複数（図 7において 2つ）の非撮像画素 Cbが配列されている。各基準画素 Ceは、図 1の基準画素 Cdを構成する 2つのトランジスタ T21, T22を含む。基準画素 Ce及び非撮像画素 Cbは 2列にわたって配列されており、 2つの列の一方はダミー列信号線 HOaに接続され、他方はダミー列信号線 HObに接続されている。 2つの基準画素 Ceはダミー行信号線 Vdに接続されて、る。更に 2つの基準画素 Ceは 1つの基準電圧発生回路 21に接続されて、る。

[0045] 水平走査回路 52は、列信号線 H1〜H3に接続された 3つの第 1SH回路 14aと、ダミー列信号線 HOa, HObに接続された 2つの第 2SH回路 14bを備えている。図 8に示すように、各第 2SH回路 14bは、スィッチ SWに接続された第 1端子と低電位電源に接続された第 2端子とを有するキャパシタ C1を含み、 2つの第 2SH回路 14b間でキャパシタ C1の第 1端子は互いに接続されている。尚、図 8に示すように、好ましくは 2つの第 2SH回路 14b間でアンプ 17の出力端子は互いに接続される。その理由は、オペアンプである出力回路 15のアナログ差動動作においては、差動信号の対称性を確保することが重要なためである。従って、 1個のアンプ 17から信号を読み出すことが好ましい。

[0046] このように構成された固体撮像装置 50は、 2つの基準画素 Ceに対して基準電圧発生回路 21から同じ基準電圧が供給される。このため、基準電圧発生回路 21を各基準画素に備えた場合に発生し得る、各基準画素からの出力のばらつきの影響をなくすことができる。更に、 2つの基準画素 Ceから読出された基準情報を保持する 2つの第 2SH回路 14bのキャパシタ C1を互いに接続することで、各キャパシタ C1間で電荷が分配され、 2つのキャパシタ C1に同じ量の電荷が蓄積される。つまり、各基準画素 Ceで生成される基準情報に混入するノイズが平均化される。その結果、個々の基準画素 Cdの電気的特性によりばらつくノイズレベルが平均化される。このため、基準画素 Cdの特性ばらつきによる影響を低減することができる。

[0047] 尚、図 7の基準画素 Ceを図 1に示す固体撮像装置 10のように行信号線に接続しても良い。また、図 7の基準画素 Ceを図 4に示す固体撮像装置 30のように撮像部とは別に備えてもよい。

[0048] ·各水平走査回路 14 (図 1,図 4、図 5) , 52 (図 7)を構成する SH回路 14a, 14bを、相関二重サンプリング（Correlated Double Sampling)回路（以下、 CDS回路）としてもよい。 CDS回路は、各撮像画素 Caから得られる光電変換信号と、センスノード N1 を所定の電位にリセットしたときに各撮像画素 Caから得られるリセット信号との差分を示す信号を生成する。 CDS回路を用いることにより増幅トランジスタのばらつき等により撮像画素 Ca毎に発生するノイズ（固定パターンノイズ)を抑圧することができる。尚、リセットが行われない場合であっても、 CDS回路は、各撮像画素 Caから出力される 2種類の画像情報 (異なる時間にサンプリングされた画像情報)の差分を計算する。同様に、基準画素 Cd, Ceの各々に接続された CDS回路は、各基準画素 Cd, Ce から出力される第 1の基準電圧に基づく第 1の基準情報と、第 2の基準電圧に基づく第 2の基準情報との差分を計算する。このような撮像画素と基準画素に対応した 2つの CDS回路の出力信号により、ラインノイズを抑圧した出力信号 Voを得ることができる。

Claims

請求の範囲

[1] 入射光量に応じた光電変換信号を生成する撮像画素と、

基準電圧に応じた基準信号を生成する基準画素と、

前記撮像画素からの光電変換信号と前記基準画素からの基準信号が実質的に同時に出力されるように、前記撮像画素と前記基準画素とに駆動信号を供給する信号供給回路と、

前記撮像画素から出力された光電変換信号と前記基準画素から出力された基準信号との差に応じた出力信号を生成する出力回路と、

を備えたことを特徴とする固体撮像装置。

[2] 各々入射光量に応じた光電変換信号を生成する複数の撮像画素と、

基準電圧に応じた基準信号を生成する少なくとも 1つの基準画素と、

前記複数の撮像画素からの複数の光電変換信号と前記少なくとも 1つの基準画素力の基準信号とが実質的に同時に出力されるように、前記複数の撮像画素と前記少なくとも 1つの基準画素とに駆動信号を供給する信号供給回路と、

前記複数の撮像画素から出力された複数の光電変換信号を保持し、各々第 1保持信号を生成する複数の第 1保持回路と、

前記少なくとも 1つの基準画素力出力された基準信号を保持し、第 2保持信号を生成する第 2保持回路と、

前記第 2保持回路力出力された第 2保持信号と、前記複数の第 1保持回路力順次出力された第 1保持信号との差に応じた出力信号を生成する出力回路と、を備えたことを特徴とする固体撮像装置。

[3] 前記複数の撮像画素は複数の第 1列信号線と複数の第 1行信号線との交点に接続され、

前記信号供給回路は前記複数の第 1行信号線の各々に前記駆動信号を供給し、前記少なくとも 1つの基準画素は前記複数の第 1行信号線の少なくとも 1つに接続されたことを特徴とする請求項 2記載の固体撮像装置。

[4] 前記固体撮像装置は更に、

前記複数の第 1行信号線に並列に配置された 1つの第 2行信号線を備え、前記少なくとも 1つの基準画素は前記第 2行信号線に接続されたことを特徴とする請求項 3記載の固体撮像装置。

[5] 前記複数の撮像画素は複数の第 1列信号線と複数の第 1行信号線との交点に接続され、

前記信号供給回路は前記複数の第 1行信号線の各々に前記駆動信号を供給し、当該固体撮像装置は更に、

前記複数の第 1列信号線に並列に配置された 1つの第 2列信号線に接続され、前記複数の撮像画素と実質的に同じ構造を有する非撮像画素であって、該非撮像画素は、入射光量に応じた光電変換信号を生成する一方、該生成された光電変換信号が前記第 2列信号線に供給されることを防止するように構成されている、非撮像画素を備え、

前記少なくとも 1つの基準画素は前記第 2列信号線に接続されたことを特徴とする請求項 2記載の固体撮像装置。

[6] 前記固体撮像装置は更に、

前記複数の第 1行信号線に並列に配置された 1つの第 2行信号線を備え、前記少なくとも 1つの基準画素は前記第 2行信号線に接続されたことを特徴とする請求項 5記載の固体撮像装置。

[7] 前記固体撮像装置は更に、

前記少なくとも 1つの基準画素に接続され、前記基準電圧を生成する少なくとも 1つの基準電圧発生回路を備えることを特徴とする請求項 1又は 2記載の固体撮像装置

[8] 各々入射光量に応じた光電変換信号を生成する複数の撮像画素と、

各々基準電圧に応じた基準信号を生成する複数の基準画素と、

前記複数の撮像画素からの複数の光電変換信号と前記複数の基準画素からの複数の基準信号とが実質的に同時に出力されるように、前記複数の撮像画素と前記複数の基準画素とに駆動信号を供給する信号供給回路と、

前記複数の撮像画素から出力された複数の光電変換信号を保持し、各々第 1保持信号を生成する複数の第 1保持回路と、前記複数の基準画素から出力された複数の基準信号を保持し、該複数の基準信号から 1つの第 2保持信号を生成する複数の第 2保持回路と、

前記第 2保持信号と前記複数の第 1保持回路カゝら順次出力された第 1保持信号との差に応じた出力信号を生成する出力回路と、を備え、

前記複数の第 2保持回路の各々は前記基準信号を保持するキャパシタを含み、該複数の第 2保持回路の各々のキャパシタは互いに接続されている、ことを特徴とする固体撮像装置。

[9] 前記固体撮像装置は更に、

前記複数の基準画素に接続され、前記複数の基準画素に同じ基準電圧を供給する 1つの基準電圧発生回路を備えることを特徴とする請求項 8記載の固体撮像装置。

[10] 固体撮像装置により入射光量に応じた信号を生成する方法であって、固体撮像装置は、入射光量に応じた光電変換信号を生成する撮像画素と、基準電圧に応じた基準信号を生成する基準画素とを含み、当該方法は、

前記撮像画素からの光電変換信号と前記基準画素からの基準信号とを実質的に同時に読み出すこと、

前記光電変換信号と前記基準信号との差に応じた出力信号を生成すること、を備えることを特徴とする方法。