JP2012199913A - 信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法 - Google Patents

信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法 Download PDF

Info

Publication number
JP2012199913A
JP2012199913A JP2012050681A JP2012050681A JP2012199913A JP 2012199913 A JP2012199913 A JP 2012199913A JP 2012050681 A JP2012050681 A JP 2012050681A JP 2012050681 A JP2012050681 A JP 2012050681A JP 2012199913 A JP2012199913 A JP 2012199913A
Authority
JP
Japan
Prior art keywords
signal
test
unit
electrically connected
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012050681A
Other languages
English (en)
Other versions
JP6164797B2 (ja
JP2012199913A5 (ja
Inventor
Akira Okita
彰 沖田
Masaaki Iwane
正晃 岩根
Masaru Arishima
優 有嶋
Masaaki Minowa
雅章 箕輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012050681A priority Critical patent/JP6164797B2/ja
Publication of JP2012199913A publication Critical patent/JP2012199913A/ja
Publication of JP2012199913A5 publication Critical patent/JP2012199913A5/ja
Application granted granted Critical
Publication of JP6164797B2 publication Critical patent/JP6164797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

【課題】 複数列設けられた信号線に電気的に接続された信号受信部をテストする時、信号線に信号受信部テスト回路を電気的に接続して行うことがある。信号受信部テスト回路から各列の信号線までのインピーダンスが異なる場合に、テスト信号が伝送される信号線の列毎に信号受信部に供給されるテスト信号の信号レベルが異なってしまうという問題があった。
【解決手段】 複数列設けられた信号受信部に信号線を介してテスト信号を供給するテスト信号供給部を有する信号受信部テスト回路であって、テスト信号供給部は電圧バッファもしくは電流バッファであって複数設けられており、テスト信号供給部の一つと電気的に接続される前記信号線とは異なる前記信号線に電気的に接続される別の前記テスト信号供給部を少なくとも一つ有することを特徴とする信号受信部テスト回路である。
【選択図】 図１

Description

本発明は、信号受信部テスト回路、撮像装置、信号受信部検査システム、信号受信部テスト方法、撮像装置のテスト方法に関する。
複数列設けられた信号線に信号受信部が接続された装置を有するものとして、メモリなどの記憶装置、液晶パネルなどのディスプレイ、画素からの信号を読み出す信号受信部を有するＣＭＯＳ型撮像装置やバイポーラトランジスタを用いた撮像装置が知られている。列毎に信号処理を行う回路を有するＣＭＯＳ型撮像装置において、当該回路の特性をテストする機能を有する撮像装置がある（特許文献１）。
特許文献１には、画素からのアナログ信号をデジタル信号に変換するＡＤ変換器の特性を測定するため、テスト信号発生回路を垂直信号線に接続する構成が開示されている。この構成は、テスト信号発生回路から電流を垂直信号線に流し、垂直信号線に接続されたＡＤ変換器の特性を測定するものである。
特開２０００−３２４４０４号公報
特許文献１に記載の構成では、単一のテスト信号発生回路から画素の全列にテスト信号を供給しているため、テスト信号発生回路から垂直信号線の各々までのインピーダンスが、テスト信号発生回路から離れるに従って増加する。よって、テスト信号の信号受信部への供給を開始した時に各々の信号受信部に供給されるテスト信号に大きな差が生じる。よって、各々の信号受信部に供給されるテスト信号の差が小さくなるのを待たずにテストを終了した場合には、テスト精度が悪化する問題があった。また、テスト精度を高めるためには、各々の信号受信部に供給されたテスト信号の差が小さくなるまで待つ必要があり、テスト時間が長大になるという問題があった。
本発明は上記の課題を鑑みて為されたものであり、第一の態様は、複数列設けられた信号受信部に、信号線を介してテスト信号を供給するテスト信号供給部を有する、信号受信部テスト回路であって、前記テスト信号供給部は、電圧バッファもしくは電流バッファであって複数設けられており、前記テスト信号供給部の一つと電気的に接続される前記信号線とは異なる前記信号線に電気的に接続される別の前記テスト信号供給部を少なくとも一つ有することを特徴とする信号受信部テスト回路である。
また、第二の態様は、複数列設けられた信号受信部をテストする信号受信部テスト方法であって、電圧バッファもしくは電流バッファである複数のテスト信号供給部が、前記信号受信部にテスト信号を供給し、前記複数のテスト信号供給部の一つが、別の前記テスト信号供給部が前記テスト信号を供給する前記信号受信部とは異なる前記信号受信部に、前記テスト信号を供給し、前記信号受信部に供給された前記テスト信号によって前記信号受信部をテストすることを特徴とする信号受信部テスト方法である。
本発明によれば、テストに要する時間を短縮しながら、各々の信号受信部に供給するテスト信号の差を小さくできる。
実施例１を模式的に表したブロック図 実施例１の駆動タイミング図 実施例２を模式的に表したブロック図 実施例２の駆動タイミング図 実施例３を模式的に表したブロック図 実施例３の駆動タイミング図 実施例４を模式的に表したブロック図 本発明の撮像装置の他の一例を模式的に表したブロック図 本発明の信号受信部テスト回路の一例を模式的に表したブロック図 実施例１の他の形態を模式的に表したブロック図
まず、本発明の本実施形態に関わる信号受信部テスト回路の構成とテスト動作について説明する。
図９は本発明の信号受信部テスト回路の一例を模式的に表したブロック図である。１１８は電源回路であり、テスト信号供給部であるバッファ１１６に電気的に接続されている。ここでは、バッファ１１６として、ＭＯＳトランジスタを用いたドレイン接地増幅回路を例示している。電源回路１１８は、バッファ１１６にテスト信号の供給を行わせる電源である。つまり、電源回路１１８から供給された信号に基づいて、バッファ１１６がテスト信号を生成し、供給する。複数設けられたバッファ１１６が信号受信部テスト回路である。複数設けられたバッファ１１６のうちの一つが電気的に接続される信号線１０７とは異なる信号線１０７に、電気的に接続される別のバッファ１１６が設けられている。１１３−１は信号受信部であり、複数列設けられた信号線１０７を介してバッファ１１６に電気的に接続されている。つまり、信号線１０７はバッファ１１６から供給されるテスト信号を信号受信部１１３に伝送する。信号受信部１１３−１は、信号線１０７とは別にさらに信号検査部１４０に電気的に接続されている。
次に、図９に模式的に示した信号受信部テスト回路の動作を説明する。
まず、電源回路１１８からバッファ１１６に信号が入力されると、バッファ１１６でテスト信号が生成される。バッファ１１６で生成されたテスト信号は信号線１０７を経由して信号受信部１１３−１に送られる。信号受信部１１３−１は、入力されたテスト信号に基づいて信号処理を行う。この信号処理の結果は、信号検査部１４０に出力され、信号受信部１１３−１のテストが行われる。これにより、たとえば信号受信部１１３−１の動作の可否や、信号受信部１１３−１の列ごとの特性のばらつきなどをテストすることができる。
本実施形態は、複数のバッファ１１６の一つがテスト信号を供給する信号受信部１１３−１とは異なる信号受信部１１３−１に、別のバッファ１１６がテスト信号を供給する。また、バッファ１１６の一つと電気的に接続される信号線１０７とは異なる信号線１０７に、電気的に接続される別のバッファ１１６を、少なくとも一つ有する。これにより、テスト信号供給時に信号線１０７の列毎のインピーダンスの差が低減される。よって、信号受信部１１３−１の各々に送られるテスト信号に差が生じにくくなり、信号受信部１１３−１の特性を精度よく測定することができる。
なお、バッファ１１６を図９では電圧バッファとして示したが、電流バッファの場合でも行うことができる。バッファ１１６に電流バッファを用いた場合にも、列間のインピーダンスの差が低減されるので、バッファ１１６に電圧バッファを用いた場合と同様の効果を得ることができる。
また、バッファ１１６と信号線１０７の間に接続端子を設け、バッファ１１６と信号線１０７の電気的な接触、非接触や、物理的な接触、非接触を切り替えられる形態であっても良い。つまり、信号線１０７が設けられた基板とは別の基板にバッファ１１６が設けられている形態であっても良い。さらには、信号検査部１４０についても、信号受信部１１３−１が設けられた基板とは別の基板に設けられている形態であっても良い。また、信号検査部１４０、バッファ１１６、電源回路１１８を有するテスターを、信号受信部１１３−１に接続することによって、信号受信部１１３−１をテストする形態であっても良い。
また、電源回路１１８が複数の電圧値を切り替えて供給する構成を有し、信号受信部１１３−１のゲインに応じて、電圧値を切り替える構成を有していても良い。この構成により、信号受信部１１３−１のゲインに応じたテスト信号をバッファ１１６が供給することができる。
さらに、信号受信部１１３−１が相関二重サンプリング（以下、ＣＤＳと表記する）を行う構成を有していても良い。電源回路１１８が複数の電圧値を切り替えて供給し、信号受信部１１３−１がＣＤＳを行うことにより、バッファ１１６の特性の差を低減することができる。
図９に例示した信号受信部テスト回路では、信号受信部１１３−１の各列に信号線１０７が配列されていたが、複数の信号受信部１１３−１が１本の信号線１０７を共有する形態であっても良い。また、各列に対して複数の信号線１０７を設けても良い。
バッファ１１６についても、図９に例示した信号受信部テスト回路ではそれぞれの信号線１０７に対して１つのバッファ１１６が接続されていたが、複数の信号線１０７に対して１つのバッファ１１６が接続されている形態であっても良い。また、１つの信号線１０７に複数のバッファ１１６が接続されている形態であっても良い。つまり、複数のバッファ１１６が設けられ、バッファ１１６の一つと電気的に接続される信号線１０７とは異なる信号線１０７に、電気的に接続される別のバッファ１１６を、少なくとも一つ有する形態であれば良い。
本発明の信号受信部テスト回路は、複数の信号線に電気的に接続された信号受信部を有する装置の、信号受信部のテストに使用することができる。信号受信部に複数の信号線が電気的に接続された装置を有するものとして、例えばメモリなどの記憶装置、液晶パネルなどのディスプレイ、ＣＭＯＳ型撮像装置、バイポーラトランジスタを用いた撮像装置が挙げられる。これらの装置の信号受信部のテストに本発明は適用することができる。
本実施例では、撮像装置の信号受信部である列読み出し回路のテストに信号受信部テスト回路を利用した形態を説明する。まず、撮像装置の構成を説明し、その後、撮像装置における列読み出し回路のテスト動作を説明する。
尚、以下の説明では、画素の信号出力部をＮチャネルトランジスタで構成した例を説明する。画素の信号出力部をＰチャネルトランジスタで構成する場合にも、Ｎチャネルトランジスタで構成する場合に対して、テスト信号の電圧の極性を反対にすることによって本発明を適用することができる。
以下、図１は本実施例に関わる撮像装置の一例を模式的に表したブロック図であり、以下、図１を参照しながら説明する。なお、図１において、図９と同じ機能を有するものについては同じ符号を付している。
画素１００は、光電変換部１０１、フローティングディフージョン部（以下、ＦＤ部と表記する）１０３、増幅ＭＯＳトランジスタ１０４、リセット部であるリセットＭＯＳトランジスタ１０５、選択ＭＯＳトランジスタ１０６を有している。画素１００は複数行、複数列設けられている。光電変換部１０１は入射光を電荷に変換する。ここでは例としてフォトダイオードを示している。転送ＭＯＳトランジスタ１０２は、フォトダイオード１０１の電荷をＦＤ部１０３に転送する。転送ＭＯＳトランジスタ１０２のゲートと、画素１００を行ごとに走査する垂直シフトレジスタ（以下、ＶＳＲと表記する）１１２とが駆動配線を介して接続されている。
ＦＤ部１０３は、増幅ＭＯＳトランジスタ１０４のゲートと電気的に接続されている。増幅ＭＯＳトランジスタ１０４は、ＦＤ部１０３の電荷に基づいて信号を増幅して出力する信号出力部である。増幅ＭＯＳトランジスタ１０４のドレインには電源電圧Ｖｄｄが供給され、ソースは選択ＭＯＳトランジスタ１０６のソースに電気的に接続されている。選択ＭＯＳトランジスタ１０６は、増幅ＭＯＳトランジスタ１０４と垂直信号線１０７の間の電気的経路に設けられており、ゲートは駆動配線を介してＶＳＲ１１２と電気的に接続されている。ＶＳＲ１１２から選択ＭＯＳトランジスタ１０６のゲートに供給される選択パルスによって、増幅ＭＯＳトランジスタ１０４が出力する増幅信号を信号線である垂直信号線１０７に出力する画素が選択される。
リセットＭＯＳトランジスタ１０５は、ソースがＦＤ部１０３と電気的に接続し、ドレインには電源電圧Ｖｄｄが供給されている。つまり、本実施例においては増幅ＭＯＳトランジスタ１０４とリセットＭＯＳトランジスタ１０５のそれぞれのドレイン電圧は共通の電源電圧Ｖｄｄに設定されている。また、リセットＭＯＳトランジスタ１０５のゲートは駆動配線を介してＶＳＲ１１２に電気的に接続されている。リセットＭＯＳトランジスタ１０５は、ＶＳＲ１１２からリセットパルスが印加された時に、ＦＤ部１０３の電位のリセットを行う。
垂直信号線１０７には定電流源１０８が電気的に接続されている。増幅ＭＯＳトランジスタ１０４が出力した信号は、選択ＭＯＳトランジスタ１０６、垂直信号線１０７を介して信号受信部である列読み出し回路１１３に伝送される。この増幅ＭＯＳトランジスタ１０４が垂直信号線１０７に出力する信号が画素信号である。列読み出し回路１１３には、列読み出し回路１１３を列ごとに走査する水平シフトレジスタ（以下、ＨＳＲと表記する）１１４と出力アンプ１１５が電気的に接続されている。列読み出し回路１１３に読み出された信号は、ＨＳＲ１１４により順次出力アンプ１１５に出力され、撮像装置から信号が出力される。
垂直信号線１０７にバッファ１１６が、テスト選択ＭＯＳトランジスタ１１７を介して電気的に接続されている。即ち、バッファ１１６の出力端子であるソースに、垂直信号線１０７が、テスト選択ＭＯＳトランジスタ１１７を介して電気的に接続されている。バッファ１１６のゲートには、電圧源を有する電源回路１１８が電気的に接続されている。バッファ１１６のドレインに、電源電圧Ｖｄｄが供給されている。テスト選択ＭＯＳトランジスタ１１７のゲートには、テストパルス印加端子１１９が電気的に接続されている。
次に、図２の駆動タイミング図を参照しながら図１に例示した撮像装置の撮像時の信号の読み出し動作を説明する。
図２に示したＰＳＥＬは選択ＭＯＳトランジスタ１０６のゲートに印加されるパルスである。ＰＲＥＳはリセットＭＯＳトランジスタ１０５のゲートに印加されるリセットパルスである。ＰＴＸは転送ＭＯＳトランジスタ１０２のゲートに印加されるパルスである。ＰＴＥＳＴは、テストパルス印加端子１１９からテスト選択ＭＯＳトランジスタ１１７に供給されるパルスである。撮像時の信号読み出し時はＰＴＥＳＴの電位はＬｏｗレベル（以下、Ｌレベルと表記する）であるので、テスト選択ＭＯＳトランジスタ１１７はＯＦＦ状態である。Ｖｆｄは選択された画素のＦＤ部１０３の電位、Ｖｌｉｎｅは垂直信号線１０７の電位を示している。
時刻ｔ１の時、ＰＲＥＳはＨｉｇｈレベル（以下、Ｈレベルと表記する）の状態であり、ＰＴＸをＨレベルとしてフォトダイオード１０１の電荷をリセットする。
時刻ｔ２でＰＴＸをＬレベルとする。時刻ｔ２から時刻ｔ５の間の任意の時間で、フォトダイオード１０１が入射光を電荷に変換する。所定時間フォトダイオード１０１にて電荷の蓄積を行った後、ＶＳＲ１１２により画素の行を順次選択して読み出しを行う。時刻ｔ３に、選択した画素の行のＰＳＥＬをＨレベルとして選択ＭＯＳトランジスタ１０６をＯＮすることにより、増幅ＭＯＳトランジスタ１０４で増幅された信号が垂直信号線１０７に出力される。
時刻ｔ３の時、ＰＲＥＳは引き続きＨレベルの状態であるので、ＦＤ部１０３がリセットされている。ＦＤ部１０３のリセット後の電位に基づく信号が増幅ＭＯＳトランジスタ１０４により増幅出力され、選択ＭＯＳトランジスタ１０６、垂直信号線１０７を介して列読み出し回路１１３に伝送される。
時刻ｔ４でＰＲＥＳをＬレベルとすることによりＦＤ部１０３のリセットを解除する。時刻ｔ５でＰＴＸをＨレベル、時刻ｔ６でＰＴＸをＬレベルとすることにより、フォトダイオード１０１に蓄積された電荷がＦＤ部１０３へ転送される。
この時のＦＤ部１０３の電位に基づく信号が増幅ＭＯＳトランジスタ１０４によって増幅出力され、垂直信号線１０７を介して列読み出し回路１１３に伝送される。
垂直信号線１０７のＶｌｉｎｅの過渡応答速度は、垂直信号線１０７に生じる画素１００の容量Ｃ、垂直信号線１０７の抵抗Ｒによる時定数ＣＲに依存している。時定数ＣＲが大きいほど、過渡応答速度は遅くなる。よって、Ｖｌｉｎｅの過渡応答が収束するのに要する時間は、垂直信号線に電気的に接続される画素数が多くなるほど負荷となる画素が増えるため、増加する。
時刻ｔ７でＰＲＥＳを再びＨレベルとすることによりＦＤ部１０３の電位がリセットされる。
次に、列読み出し回路１１３のテスト時の動作について説明する。
まず、撮像装置の全ての行のＰＳＥＬをＬレベルとして、撮像装置内のいずれの画素からも信号が出力されない状態とする。そして、ＰＴＥＳＴをＨレベルにすることで、テスト選択ＭＯＳトランジスタ１１７がＯＮとなり、電源回路１１８は定電流源１０８によりソースフォロア動作する。このソースフォロア動作は、撮像時における増幅ＭＯＳトランジスタ１０４と同様である。
列読み出し回路１１３のテスト時は、ＰＴＥＳＴはＨレベルであり、また、電源回路１１８はバッファ１１６へテスト信号Ｖｔｅｓｔを供給する。
複数のバッファ１１６が設けられていない、あるいは設けられていても複数のバッファ１１６が全ての垂直信号線１０７に並列して電気的に接続されている構成では、電源回路１１８から離れるにしたがって時定数ＣＲが増大する。よって、Ｖｌｉｎｅの過渡応答が収束するまでの時間も増大してしまう。この長期化したＶｌｉｎｅの過渡応答の収束を待つ場合には、テスト時間が増加してしまう。また、過渡応答が収束する前にテスト信号Ｖｔｅｓｔの印加を終了した場合には、テスト精度の低下が発生する。
これに対して本実施例の構成により、電源回路１１８から列読み出し回路１１３の各々までの時定数ＣＲの差が抑制される。従って、列読み出し回路１１３について、列毎のばらつきの少ないテストを行うことができる。
さらに、垂直信号線１０７の時定数ＣＲはテスト時も撮像時と等しいため、テスト信号Ｖｔｅｓｔを、撮像時のＦＤ部１０３の電位と同様の電位とした場合には、撮像時に近い条件で列読み出し回路１１３をテストすることができる。
以上で説明したように、撮像時には、光電変換に基づく信号は、時刻ｔ５に垂直信号線１０７に出力され、テスト時には、テスト信号が時刻ｔ５に垂直信号線１０７に出力される。このため、列読み出し回路１１３の動作は撮像時とテスト時とでシーケンスを変える必要がないので、テストをより簡便に行うことが可能となる。
なお、本実施例ではＭＯＳトランジスタを有する撮像素子を用いて説明したが、画素１００は入射光を電荷に変換し、電荷に基づく信号を出力する構成であれば良い。このような画素としては、他にバイポーラトランジスタを用いた撮像素子がある。また、フォトダイオード１０１に入射する入射光の一例として、赤外線、可視光線、紫外線、放射線（Ｘ線、γ線）が挙げられる。放射線の場合には、波長変換を行うシンチレータを用いて、変換された波長の光を光電変換部で電荷に変換しても良い。
図１０に、列読み出し回路１１３が画素１００の配列された画素領域を挟んで、向かい合うように配列されている撮像装置の一例を示す。図１０において、図１と同じ機能を有するものについては同じ符号を付しており、説明を省略する。本発明は図１０のように、列読み出し回路１１３が画素１００の配列された画素領域を挟んで、向かい合うように配列されている撮像装置にも適用することができる。また、図１０では一列ごとに列読み出し回路１１３が向かい合うように配列されているが、複数列ごとに向かい合う配置であっても良い。画素領域を挟んで列読み出し回路１１３を向かい合うように配列する場合には、バッファ１１６、テスト選択ＭＯＳトランジスタ１１７も同様に画素領域を挟んで配列される。向かい合うバッファ１１６、テスト選択ＭＯＳトランジスタ１１７に、それぞれ別の電源回路１１８、テストパルス印加端子１１９が接続しても良い。しかしながら、各列に印加されるテスト信号の信号レベルを精度よく揃えるためには、向かい合うバッファ１１６、テスト選択ＭＯＳトランジスタ１１７の全てに共通の電源回路１１８、テストパルス印加端子１１９が接続されることが好ましい。
本実施形態に例示した画素１００は複数列、複数行配列されていたが、画素１００は複数列設けられていれば良く、行方向の配列は１行であるラインセンサーであっても良い。１行のラインセンサーの場合には、選択ＭＯＳトランジスタ１０６を設けなくとも良い。本実施形態に例示した画素１００では、増幅ＭＯＳトランジスタ１０４のソースに選択ＭＯＳトランジスタ１０６のドレインが電気的に接続している形態を示した。しかし、増幅ＭＯＳトランジスタ１０４のドレインに選択ＭＯＳトランジスタ１０６のソースが電気的に接続する形態であっても良い。
本実施形態に例示した垂直信号線１０７は、画素１００の各列に配置されているが、画素の複数列で１本の垂直信号線１０７を共有する形態であっても良い。さらに画素の各列に対して複数の垂直信号線１０７を設けてもよい。バッファ１１６についても、例示した撮像装置では、それぞれの垂直信号線１０７に対して一つのバッファ１１６が電気的に接続されていたが、複数の垂直信号線１０７に対して一つのバッファ１１６が電気的に接続されている形態であっても良い。つまり、複数のバッファ１１６が設けられ、複数のバッファ１１６の一つと電気的に接続される垂直信号線１０７とは異なる別の垂直信号線１０７に、電気的に接続される別のバッファ１１６を、少なくとも一つ有する形態であれば良い。
複数の垂直信号線１０７に一つのバッファ１１６が電気的に接続する形態の場合、垂直信号線１０７のそれぞれに１つのバッファ１１６が電気的に接続されている場合に比べて、バッファ１１６の数を減らすことができる。よって、配列された画素１００と画素１００に電気的に接続する垂直信号線１０７からなる画素領域の周辺に位置する周辺回路面積を縮小できる効果がある。一方で、１つのバッファ１１６に電気的に接続される垂直信号線１０７の数が増えるほど、各垂直信号線１０７のインピーダンスが撮像時とテスト時で差が広がり、テスト精度の低下を招く。よって、高いテスト精度を得るためには、バッファ１１６のそれぞれのソースに垂直信号線１０７が一つずつ電気的に接続されている形態が最も好ましい。
電源回路１１８がテスト時と撮像時とでバッファ１１６に供給する電圧を切り替える構成を有している場合には、テスト選択ＭＯＳトランジスタ１１７、テストパルス印加端子１１９を設けない構成とすることもできる。
また、電源回路１１８が、バッファ１１６とは別にボルテージフォロアなどのバッファを有していてもよい。
本実施例では、バッファ１１６と増幅ＭＯＳトランジスタ１０４を同じ構造とすることで、テスト信号をより撮像時に画素から出力される信号に近づけることができる。
これまで、バッファ１１６、テスト選択ＭＯＳトランジスタ１１７が画素１００の外部に設けられている形態を説明した。一方で、列読み出し回路１１３の各々に電気的に接続される画素１００の少なくとも一つが、バッファ１１６、テスト選択ＭＯＳトランジスタ１１７に相当する機能を有したテスト信号出力画素である形態でも良い。図８に、画素１００がバッファ１１６、テスト選択ＭＯＳトランジスタ１１７の機能を有する構成を示す。
図８において、図１と同じ機能を有するものについては同じ符号を付しており、説明を省略する。図８（ａ）は、ＦＤ部１０３にリセットＭＯＳトランジスタ１０５とは別にスイッチ１２０が電気的に接続している形態である。図８（ａ）のスイッチ１２０はゲートがＶＳＲ１１２、ドレインが電圧Ｖｄｄ―Ｔ、ソースがＦＤ部１０３に電気的に接続されている。テスト時には、選択ＭＯＳトランジスタ１０６はテスト選択ＭＯＳトランジスタ１１７として動作する。
図８（ｂ）は画素１００の増幅ＭＯＳトランジスタ１０４と選択ＭＯＳトランジスタ１０６が、テスト時にはバッファ１１６、テスト選択ＭＯＳトランジスタ１１７として動作する形態である。図８（ｂ）に示した形態では、リセットＭＯＳトランジスタ１０５のドレインは電圧Ｖｄｄ−Ｒに電気的に接続され、増幅ＭＯＳトランジスタ１０４のドレインは電圧Ｖｄｄ―Ｍに電気的に接続されている。即ち、リセットＭＯＳトランジスタ１０５と増幅ＭＯＳトランジスタ１０４のそれぞれのドレインは別の電圧源に電気的に接続されている。撮像時の電圧Ｖｄｄ−Ｒと電圧Ｖｄｄ―Ｍの電圧値は、テスト機能を有していない他の画素１００のリセットＭＯＳトランジスタ１０５、増幅ＭＯＳトランジスタ１０４に印加される電圧Ｖｄｄとそれぞれ等しい。これは、電圧Ｖｄｄ−Ｒが電圧Ｖｄｄと電圧値が異なる場合では、テスト機能を有している画素と有していない画素とで、ＦＤ部１０３のリセットレベルが異なってしまうからである。同様に電圧Ｖｄｄ−Ｍについても電圧Ｖｄｄと電圧値が異なる場合は、増幅ＭＯＳトランジスタ１０４が出力する信号が、テスト機能の有する画素と有していない画素とで異なってしまうためである。
一方、列読み出し回路１１３のテスト時には、電圧Ｖｄｄ−Ｒと異なる電圧値に設定された電圧Ｖｄｄ―Ｍが増幅ＭＯＳトランジスタ１０４に供給される。電圧Ｖｄｄ−Ｍは、撮像時の画像読み出しの時に増幅ＭＯＳトランジスタ１０４が出力する信号に相当する信号を、増幅ＭＯＳトランジスタ１０４が出力する電圧であることが好ましい。増幅ＭＯＳトランジスタ１０４から出力されたテスト信号は、選択ＭＯＳトランジスタ１０６、垂直信号線１０７を介して列読み出し回路１１３に供給される。
図８（ａ）および図８（ｂ）に示した形態は、先に説明した図２の駆動タイミング図で動作することで撮像および列読み出し回路１１３のテストを行うことができる。
また、本発明は電源回路１１８が、画素領域が設けられた半導体基板に設けられていなくとも良い。つまり、半導体基板に画素領域が設けられており、半導体基板の外部に設けられた電源回路１１８が半導体基板に電気的に接続する信号受信部検査システムの形態であっても良い。しかし、半導体基板に画素領域および電源回路１１８が設けられている場合の方が、電源回路１１８からバッファ１１６までの距離を短くすることができ、回路面積を縮小することができるため好ましい。
本実施例の撮像装置は、テスト信号を供給するバッファ１１６が複数設けられ、複数のバッファ１１６の一つと電気的に接続される垂直信号線１０７とは異なる別の垂直信号線１０７に、電気的に接続される別のバッファ１１６を、少なくとも一つ有する構成を有している。この構成により、テスト信号供給時に列ごとのインピーダンスの差が生じにくいため、各々の列読み出し回路１１３の特性を精度よく測定することができる。これにより、各々の列読み出し回路１１３の特性のばらつきを精度よく検出することができ、各々の列読み出し回路１１３の特性を良好に補正することができる。
また、電源回路１１８が設けられていることにより、バッファ１１６が供給するテスト信号を、撮像時に増幅ＭＯＳトランジスタ１０４が出力する画素信号に相当する信号とすることができる。これにより、撮像時に相当する列読み出し回路１１３の特性をテストすることができる。この撮像時の画素信号に相当する範囲とは、ＦＤ部１０３の電位がリセットレベルから飽和状態までの範囲において、増幅ＭＯＳトランジスタ１０４が出力する信号の範囲を指す。
図３は本実施例を模式的に表したブロック図である。図３において、図１と同じ機能を有するものについては同一の符号を振っている。以下、本実施例が実施例１と異なる点について説明する。
２０１はクランプ容量、２０２ａ〜２０２ｄはフィードバック容量、２０３ａ〜２０３ｄは各フィードバック容量を切り替えるゲイン切り替えスイッチである。２０４、２０９〜２１２はスイッチ、２０５はオペアンプ、２０６は基準電圧Ｖｒｅｆを供給する基準電圧源、２０７、２０８は信号が書き込まれる容量である。
図４は図３に例示した撮像装置の駆動タイミングを表した図である。図２に示した駆動タイミング図と同一の動作に関しては同一の記号を振っている。ＰＴＳはスイッチ２１０に印加されるパルス、ＰＴＮはスイッチ２０９に印加されるパルス、ＰＣ０Ｒはスイッチ２０４に印加されるパルスである。
時刻ｔ４でＰＲＥＳをＬレベルとすることによりＦＤ部１０３のリセットを解除する。また、時刻ｔ４までの期間ＰＣ０ＲはＨレベルとなっているため、オペアンプ２０５はバッファとして作用する。
時刻ｔ４−１でＰＣ０ＲをＬレベルにした状態で、時刻ｔ４−２でＰＴＮをＨレベルとしてスイッチ２０９をＯＮすると、容量２０７にＮ信号としてオペアンプ２０５に印加される基準電圧にオペアンプ２０５のオフセット電圧が加わった電圧ＶＮが書き込まれる。時刻ｔ４−３でＰＴＮをＬレベルとし、容量２０７へのＮ信号の書き込みを終了する。
次に時刻ｔ５でＰＴＸをＨレベル、時刻ｔ６でＰＴＸをＬレベルとすることによりフォトダイオード１０１の電荷に応じた信号が列読み出し回路１１３に伝送される。この時点で垂直信号線１０７の電圧が変化し、スイッチ２０３ａ〜２０３ｄの少なくとも１つがＯＮする。そして、オペアンプ２０５の帰還経路に電気的に接続されたフィードバック容量２０２ａ〜２０２ｄの容量値の総和Ｃｆ＿ｔｏｔａｌとクランプ容量２０１の容量値Ｃ０の比による反転ゲインがオペアンプ２０５の出力端子に発生する。
時刻ｔ６−１でＰＴＳをＨレベルとすることによりスイッチ２１０がＯＮし容量２０８にＳ信号である電圧ＶＳが書き込まれる。
時刻ｔ６−２でＰＴＳをＬレベルとし、容量２０８への書き込みを終了する。
列読み出し回路１１３で処理された信号は、ＨＳＲ１１４により順次出力アンプ１１５に出力される。出力アンプ１１５はＳ信号とＮ信号との差分演算処理を行い、電圧ＶＳ−ＶＮを出力する。
このように撮像時の信号読み出し時にＣＤＳを行うことにより、増幅ＭＯＳトランジスタ１０４の画素ごとの閾値ばらつきと、オペアンプ２０５のオフセット電圧とによって生じるノイズを低減することができる。
同様に、列読み出し回路１１３のテスト時においても、ＣＤＳを行うことによって、複数のバッファ１１６の閾値ばらつきと、オペアンプ２０５のオフセット電圧とによって生じるノイズを低減することができる。
垂直信号線１０７の電位Ｖｌｉｎｅが、画素信号およびテスト信号伝送時に過渡応答することによって、時刻ｔ５から時刻ｔ６−２までの時間の長さに依存して、容量２０８に書き込まれる電圧値が異なる場合がある。従って、撮像時とテスト時とで時刻ｔ５から時刻ｔ６−２までの時間が概ね一致していないと、撮像時とテスト時で列読み出し回路１１３の出力信号に差が生じ、テストの精度が低下する。特に、列読み出し回路１１３のゲイン（Ｃ０／Ｃｆ＿ｔｏｔａｌ）が高くなるに従って、オペアンプ２０５の出力信号の変化時間が長くなる。よって、容量２０８に書き込まれる電圧値が、時刻ｔ５から時刻ｔ６−２までの時間の長さに依存して異なる場合が生じやすい。
また、バッファ１１６を列毎に設ける効果としてノイズの低減効果がある。ＶＮの書き込み終了時である時刻ｔ４−３から、ＶＳの書き込み終了時である時刻ｔ６−２までの時間は短いほどよい。これは、Ｎ信号とＳ信号とを出力する増幅ＭＯＳトランジスタ１０４の１／ｆノイズの影響を抑えることができるからである。
本実施例の撮像装置は、テスト信号を供給するバッファ１１６が複数設けられ、複数のバッファ１１６の一つと電気的に接続される垂直信号線１０７とは異なる別の垂直信号線１０７に、電気的に接続される別のバッファ１１６を、少なくとも一つ有する構成を有している。この構成により、テスト信号供給時に垂直信号線１０７の列毎のインピーダンスの差が低減されるため、精度よくテストを行うことができる。また、バッファ１１６とテスト選択ＭＯＳトランジスタ１１７の構成が、画素１００内の増幅ＭＯＳトランジスタ１０４と選択ＭＯＳトランジスタ１０６の構成と同じであるため、撮像時に近い条件で列読み出し回路１１３をテストすることができる。
図５は本実施例を模式的に表したブロック図である。図５において、図３と同じ機能を有するものについては図３と同一の符号を振っている。以下、本実施例が実施例２と異なる点について説明する。
本実施例は、図５に示すような電源回路１１８を用いた撮像装置である。５０１はテスト信号切り替えスイッチであり、端子５０１ａと導通する時には電圧ＶｔｅｓｔＮ、端子５０１ｂと導通する時には電圧ＶｔｅｓｔＳを出力する。出力端子５０３はバッファ１１６のゲートに電気的に接続されている。ＶｔｅｓｔＮ、ＶｔｅｓｔＳはそれぞれ、撮像時の画素１００から出力されるＮ信号、Ｓ信号に相当するテスト信号である。従って、ＶｔｅｓｔＮは撮像時のＦＤ部１０３のリセット時に相当する電圧であることが好ましい。さらに言えば、リセットＭＯＳトランジスタ１０５のドレイン電圧ＶｄｄからリセットＭＯＳトランジスタ１０５がＯＦＦする際のフィードスルー電圧（０．３〜１Ｖ）だけ低い電圧であることが好ましい。定電流源切り替えスイッチ５０５ａ〜５０５ｄを切り替え、定電流源５０４ａ〜５０４ｄから電流を供給する定電流源を選択することによって、電圧ＶｔｅｓｔＳが設定されてバッファ１１６に供給される。
ＶｔｅｓｔＳの値を切り替えた際、例えばラダー抵抗を用いた場合ではコンタクト抵抗のばらつきの影響を受ける。しかし、本実施例の電源回路１１８では、ＶｔｅｓｔＳの値を切り替えても、同じ抵抗５０２から電圧が出力されるため、コンタクト抵抗のばらつきは生じない。従って５０４ａ〜５０４ｄに流れる電流に比例した電圧を精度よく得ることができる。
列読み出し回路１１３は、同じ光量の入射光が各列に入射していても、各列の列読み出し回路１１３を製造する際に生じる製造ばらつきにより列毎に出力信号が僅かながら異なる。
この出力信号のずれはフィードバック容量の特性が製造ばらつきによって列毎に異なっていることに起因する。特にゲイン（Ｃ０／Ｃｆ＿ｔｏｔａｌ）が大きいときにはフィードバック容量２０２ａ〜２０２ｄの中で容量値が小さいものを選択して使用するため、より列毎のフィードバック容量の特性のばらつきによる影響が顕著となる。この列毎のフィードバック容量の特性のばらつきを補正するため、列毎の出力値を予めサンプリングするテストが必要である。この出力値に基づいて補正を行うことにより、撮像時に良好な画像を得ることができる。また、使用するフィードバック容量が設定されるゲインによって異なるため、それぞれのゲインごとにテストを行うことが好ましい。
従って、電圧ＶｔｅｓｔＳの値を切り替える回路を電源回路１１８に設けることで、設定されたゲインに応じたテスト信号を供給することができ、それぞれのゲインごとにテストを行うことができる。また、それぞれのゲインごとにテストを行うことで、列読み出し回路１１３それぞれの出力特性を、ゲインごとに補正することができる。
なお、出力端子５０３とバッファ１１６の間にボルテージフォロアなどのバッファを別に設けてもよい。
図６は本実施例の電源回路１１８を用いた駆動タイミング図である。図６においては、図４に示した駆動タイミング図と同一の動作に関しては同一の記号を振っている。図６のＰＳＷはテスト信号切り替えスイッチ５０１の駆動を示しており、Ｈレベル時にはＶｔｅｓｔＮ、Ｌレベル時にはＶｔｅｓｔＳを出力する。ＰＳＷは図２および図４の時刻ｔ５に対応するタイミングで電圧ＶｔｅｓｔＮから電圧ＶｔｅｓｔＳへ切り替えを行う。
本実施例の撮像装置は、ＶｔｅｓｔＳ、ＶｔｅｓｔＮを選択して順次供給できる構成を有することによって、撮像時に画素の増幅ＭＯＳトランジスタ１０４が出力する信号に相当する信号を、テスト信号として列読み出し回路１１３へ供給することができ、精度の高いテストを行うことができる。さらに、本実施例の構成では、ゲイン切り換え可能な列読み出し回路１１３のゲインごとに列読み出し回路１１３のテストを行うことができるため、撮像時の信号に対して高い精度の補正を施すことが可能となる。
図７は本実施例を模式的に表したブロック図である。図７において、図５と同じ機能を有するものについては図５と同一の符号を振っている。以下、本実施例が実施例３と異なる点について説明する。
本実施例の撮像装置はバッファ１１６のゲートに電源回路１１８と、クリップ電圧供給回路７０１が電気的に接続されている。図７に示した撮像装置の回路は、電源回路１１８とバッファ１１６とがテスト時に電気的に接続するスイッチ７０２と、クリップ電圧供給回路７０１とバッファ１１６とが撮像時に電気的に接続するスイッチ７０３が設けられている。定電流源１０８は、電流の入力端子７０７がドレインに電気的に接続された入力ＭＯＳトランジスタ７０６、垂直信号線１０７にドレインが電気的に接続された負荷ＭＯＳトランジスタ７０４、ＧＮＤに電気的に接続されたＧＮＤライン７０５によって構成されている。
本実施例に示す撮像装置では、信号読み出し動作時において画素１００からの出力信号が大きいほど垂直信号線１０７上の電圧は低くなる。垂直信号線１０７は負荷ＭＯＳトランジスタ７０４のドレインに電気的に接続されている。よって、非常に強い光が入射されている画素の信号を読み出している列は、負荷ＭＯＳトランジスタ７０４のソース・ドレイン間の電圧が０Ｖに近づき、特に強い光が入射する場合には負荷ＭＯＳトランジスタ７０４がＯＦＦしてしまう。ある行を読み出している時に、ＧＮＤライン７０５に流れる電流は、ＯＦＦしている負荷ＭＯＳトランジスタ７０４の数によって異なる。
また、ＧＮＤライン７０５のインピーダンスとＧＮＤライン７０５に流れる電流により、ＧＮＤライン７０５に電圧降下が生じることで、負荷ＭＯＳトランジスタに流れる電流の値が変化する。よって、強い光が入射している画素の数が多い行ほどＯＦＦしている負荷ＭＯＳトランジスタ７０４の数が多いため、ＧＮＤライン７０５の電圧降下が小さく負荷ＭＯＳトランジスタ７０４に流れる電流が多くなる。これにより、増幅ＭＯＳトランジスタ１０４のゲートとソース間の電位差が大きくなるため、強い光が入射されている画素を含む行と、そうでない行との画素信号の出力範囲が異なってしまう。その結果、強いスポット光が入射された画像で、スポットの左右に白っぽい帯が発生するという問題があった。
本実施例のクリップ電圧供給回路７０１は、垂直信号線１０７の電圧が設定されたクリップ電圧以下に低下することを制限するものである。つまり、負荷ＭＯＳトランジスタ７０４が飽和領域で動作するためのドレイン電圧以下にならないように所定電位であるクリップ電圧を設定する。よって、非常に大きい信号電荷を読み出す場合においても、垂直信号線１０７の電圧が所定電位以下にはならず、負荷ＭＯＳトランジスタ７０４が垂直信号線１０７に供給する電流値の変動を抑制することができる。また、負荷ＭＯＳトランジスタ７０４がＯＦＦしないようにすることができる。従って、強い光が入射されている画素の数によってＧＮＤライン７０５の電圧降下量が変化しにくいため、どの行を読み出している場合においても負荷ＭＯＳトランジスタ７０４の設定電流を一定に保ちやすい。よって、強い光が入射されている画素を含む行と、そうでない行とで画素信号の出力範囲がほぼ等しくなり、強いスポット光が入射された画像において白っぽい帯が発生するという問題が生じにくく、鮮明な画像を得ることができる。
本実施例の撮像装置では、列読み出し回路１１３のテスト時には、バッファ１１６を実施例２で述べたように使用し、撮像時にはクリップ電圧供給回路７０１をバッファ１１６に電気的に接続してクリップ電圧を供給することができる。
なお、本実施例では、電源回路１１８とは別にクリップ電圧供給回路７０１を設ける形態を述べたが、電源回路１１８がクリップ電圧供給回路を兼ねる形態であっても良い。即ち、電源回路１１８が列読み出し回路１１３のテスト時にはテスト信号、撮像時にはクリップ電圧をバッファ１１６に供給すれば良い。電源回路１１８がクリップ電圧供給回路の機能を有することにより、回路面積を縮小することが可能である。
本実施例においては、ＦＤ部１０３に保持された電荷に基づいた信号を増幅ＭＯＳトランジスタ１０４が垂直信号線１０７に出力する形態について記載している。よって、クリップ電圧以下に垂直信号線１０７の電位が低下するのを、クリップ電圧供給回路７０１が制限する。一方で、ＦＤ部１０３に保持された正孔に基づいた信号を増幅ＭＯＳトランジスタ１０４が垂直信号線１０７に出力する場合には、垂直信号線１０７の電位をクリップ電圧以上に上昇するのをクリップ電圧供給回路７０１が制限する形態とすることができる。
これまで述べた実施例１〜４の信号受信部テスト回路を、撮像装置が備えることにより、撮像装置の製造時に信号受信部のテストを行うことができる。このテストにより、信号受信部に不具合のある撮像装置を検出することができる。また、撮像装置に設けられた複数の信号受信部で信号特性にばらつきが生じていた場合には、信号受信部テスト回路を用いて行ったテスト結果に基づいて、信号特性のばらつきを補正するようにしてもよい。この補正は、撮像装置の外部に電気的に接続された補正部が、撮像装置から出力された信号に対して行うようにしても良いし、撮像装置の信号受信部の信号特性を補正しても良い。このようにして信号受信部のテストを行うことで信号受信部の特性が良好な撮像装置を製造することができる。さらに言えば、信号受信部が受信した信号に基づく信号を出力する撮像装置と、被写体の光学像を撮像装置に結像させるレンズと、撮像装置が出力する信号の処理を行う信号処理部とを有する撮像システムを製造する際にも、実施例１〜４で述べた信号受信部テスト回路を用いて信号受信部のテストを行うことができる。これにより、信号受信部のテストを行うことで信号受信部の特性が良好な撮像装置を有する撮像システムを製造することができる。先に述べた、信号受信部テスト回路を用いて行ったテスト結果に基づいて、信号特性のばらつきを補正する、撮像装置の外部に電気的に接続された補正部は信号処理部が有していても良い。また、信号受信部のテストは、撮像装置を撮像システムに組み込む前に行う形態であっても良いし、組み込んだ後に行う形態であっても良い。しかし、撮像装置を撮像システムに組み込む前に信号受信部のテストを行う方が好ましい。これは、不具合が生じている撮像装置を撮像システムに組み込むことを減らせるため、製造コストを低減できるからである。
１００ 画素
１０１ フォトダイオード
１０２ 転送ＭＯＳトランジスタ
１０３ フローティングディフージョン部
１０４ 信号出力部（増幅ＭＯＳトランジスタ）
１０５ リセット部（リセットＭＯＳトランジスタ）
１０６ 選択ＭＯＳトランジスタ
１０７ 垂直信号線
１０８ 定電流源
１１２ ＶＳＲ
１１３ 列読み出し回路
１１３−１ 信号受信部
１１４ ＨＳＲ
１１５ 出力アンプ
１１６ バッファ（テスト信号供給部）
１１７ テスト選択ＭＯＳトランジスタ
１１８ 電源回路

Claims (17)

  1. 複数列設けられた信号受信部に、信号線を介してテスト信号を供給するテスト信号供給部を有する、信号受信部テスト回路であって、
    前記テスト信号供給部は、電圧バッファもしくは電流バッファであって複数設けられており、
    前記テスト信号供給部の一つと電気的に接続される前記信号線とは異なる前記信号線に、電気的に接続される別の前記テスト信号供給部を、少なくとも一つ有することを特徴とする信号受信部テスト回路。
  2. 前記テスト信号供給部のそれぞれに、前記信号線が一つずつ電気的に接続されることを特徴とする請求項１に記載の信号受信部テスト回路。
  3. 前記テスト信号供給部に前記テスト信号の供給を行わせる電源が、前記テスト信号供給部に電気的に接続されていることを特徴とする請求項１または２に記載の信号受信部テスト回路。
  4. 前記電源は電圧源であり、前記電圧源は複数の電圧値から、前記テスト信号供給部に供給する電圧値を選択することを特徴とする請求項３に記載の信号受信部テスト回路。
  5. 前記信号受信部は、前記複数の電圧値に基づいて前記テスト信号供給部から供給される前記テスト信号を相関二重サンプリングすることを特徴とする請求項４に記載の信号受信部テスト回路。
  6. 前記信号受信部が半導体基板に設けられており、前記電源が前記半導体基板の外部に設けられていることを特徴とする請求項３〜５に記載の信号受信部テスト回路。
  7. 前記信号受信部が半導体基板に設けられており、前記電源が前記半導体基板に設けられていることを特徴とする請求項３〜５に記載の信号受信部テスト回路。
  8. 請求項１〜６のいずれか１項に記載の信号受信部テスト回路を有し、
    光電変換により電荷が生じる光電変換部と、
    前記光電変換部で生じた電荷に基づく信号を出力する信号出力部と、
    を含み、複数の前記信号線に前記信号出力部が接続された画素と、
    前記信号を受信する複数の前記信号受信部と、
    を有することを特徴とする撮像装置。
  9. 前記信号出力部が、前記電荷に基づく信号を増幅して出力する増幅トランジスタと、前記信号線へ信号を出力する前記画素を選択する選択トランジスタと、を有し、
    さらに前記テスト信号供給部と前記信号線とを電気的に接続あるいは切り離しをするテスト選択トランジスタが前記テスト信号供給部に接続されていることを特徴とする請求項８に記載の撮像装置。
  10. 前記増幅トランジスタと前記テスト信号供給部とが共にドレイン接地増幅回路であることを特徴とする請求項９に記載の撮像装置。
  11. 前記テスト信号供給部が、撮像時には、前記信号線に電気的に接続された定電流源が供給する電流値の変動を抑制するように前記信号線に電圧あるいは電流を供給する機能を有することを特徴とする請求項８〜１０のいずれか１項に記載の撮像装置。
  12. 光電変換により電荷が生じる光電変換部と、
    前記光電変換部で生じた電荷を保持するフローティングディフージョン部と、前記フローティングディフージョン部に保持された前記電荷に基づく信号を出力する信号出力部と、
    前記フローティングディフージョン部に電気的に接続され、前記フローティングディフージョン部の電位をリセットするリセット部と、
    を含み、複数列設けられた画素と、
    前記画素の各列に配列され、前記信号出力部に電気的に接続された信号線と、
    前記信号線の各々に電気的に接続され、前記信号を受信する信号受信部と、
    を有する撮像装置であって、
    前記信号受信部にテスト信号を出力する前記画素が前記信号線の各々に少なくとも一つずつ電気的に接続されており、
    前記テスト信号を出力する前記画素の前記信号出力部と前記リセット部がそれぞれ別の電圧源に電気的に接続され、
    前記テスト信号を出力する前記画素の前記信号出力部が前記テスト信号を前記信号受信部に出力する時、前記信号出力部に電気的に接続された前記電圧源の電圧値と前記リセット部に電気的に接続された前記電圧源の電圧値とが異なる構成であることを特徴とする撮像装置。
  13. 複数列設けられた信号受信部をテストする信号受信部テスト方法であって、
    電圧バッファもしくは電流バッファである複数のテスト信号供給部が、前記信号受信部にテスト信号を供給し、
    前記複数のテスト信号供給部の一つが、別の前記テスト信号供給部が前記テスト信号を供給する前記信号受信部とは異なる前記信号受信部に、前記テスト信号を供給し、
    前記信号受信部に供給された前記テスト信号によって前記信号受信部をテストすることを特徴とする信号受信部テスト方法。
  14. 光電変換により電荷が生じる光電変換部と、
    前記光電変換部で生じた電荷に基づく信号を出力する信号出力部と、
    を含み、複数の信号線に前記信号出力部が接続された画素と、
    前記信号を受信する複数の信号受信部と、
    を有する撮像装置のテスト方法であって、
    電圧バッファもしくは電流バッファである複数のテスト信号供給部が、前記信号受信部にテスト信号を供給し、
    前記複数のテスト信号供給部の一つが、別の前記テスト信号供給部が前記テスト信号を供給する前記信号受信部とは異なる前記信号受信部に、前記テスト信号を供給し、
    複数の前記信号受信部に供給された前記テスト信号によって複数の前記信号受信部をテストすることを特徴とする撮像装置のテスト方法。
  15. 前記テスト信号供給部が、前記信号出力部が出力する画素信号に相当するテスト信号を供給することを特徴とする請求項１４に記載の撮像装置のテスト方法。
  16. 前記信号受信部は複数のゲインに切り換えうる機能を有し、
    請求項１４または１５に記載の撮像装置のテスト方法が、
    複数の前記ゲインについて、それぞれ前記テスト信号を供給することを特徴とする撮像装置のテスト方法。
  17. 光電変換により電荷が生じる光電変換部と、
    前記光電変換部で生じた電荷に基づく信号を出力する信号出力部と、
    を含み、複数の信号線に前記信号出力部が接続された画素と、
    前記信号を受信する複数の信号受信部と、
    を有し、前記信号受信部が受信した前記信号に基づく信号を出力する撮像装置と、
    前記撮像装置から出力される前記信号の処理を行う信号処理部と、を有する撮像システムの製造方法であって、
    前記製造方法は、
    電圧バッファもしくは電流バッファである複数のテスト信号供給部が、前記信号受信部にテスト信号を供給し、
    前記複数のテスト信号供給部の一つが、別の前記テスト信号供給部が前記テスト信号を供給する前記信号受信部とは異なる前記信号受信部に、前記テスト信号を供給し、
    複数の前記信号受信部に供給された前記テスト信号によって複数の前記信号受信部をテストする工程と、
    前記撮像装置を前記撮像システムに組み込む工程と、を有することを特徴とする撮像システムの製造方法。
JP2012050681A 2011-03-09 2012-03-07 信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法 Active JP6164797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012050681A JP6164797B2 (ja) 2011-03-09 2012-03-07 信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011051692 2011-03-09
JP2011051692 2011-03-09
JP2012050681A JP6164797B2 (ja) 2011-03-09 2012-03-07 信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法

Publications (3)

Publication Number Publication Date
JP2012199913A true JP2012199913A (ja) 2012-10-18
JP2012199913A5 JP2012199913A5 (ja) 2015-04-23
JP6164797B2 JP6164797B2 (ja) 2017-07-19

Family

ID=46794712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012050681A Active JP6164797B2 (ja) 2011-03-09 2012-03-07 信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法

Country Status (3)

Country Link
US (2) US8921855B2 (ja)
JP (1) JP6164797B2 (ja)
CN (1) CN102680811A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175239A (ja) * 2016-03-18 2017-09-28 株式会社リコー 固体撮像素子及び撮像装置
US10547803B2 (en) 2016-09-30 2020-01-28 Canon Kabushiki Kaisha Imaging apparatuses, systems, and moving imaging objects
US10567747B2 (en) 2017-05-09 2020-02-18 Canon Kabushiki Kaisha Imaging device, imaging system, and mobile apparatus
US10771775B2 (en) 2016-09-30 2020-09-08 Canon Kabushiki Kaisha Imaging device, imaging system, moving body, and control method
US11509886B2 (en) 2019-01-10 2022-11-22 Canon Kabushiki Kaisha Photoelectric conversion device and photoelectric conversion system

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154353A (ja) * 2014-02-17 2015-08-24 三菱電機株式会社 高周波電力増幅器及びその製造方法
US9584800B2 (en) * 2014-03-31 2017-02-28 Semiconductor Components Industries, Llc Imaging systems with pixel array verification circuitry
US10388201B2 (en) 2016-09-19 2019-08-20 Apple Inc. Power cycle display sensing
US10559238B2 (en) 2016-09-21 2020-02-11 Apple Inc. Noise mitigation for display panel sensing
US10755618B2 (en) 2016-09-21 2020-08-25 Apple Inc. Noise mitigation for display panel sensing
US10573211B2 (en) 2016-09-21 2020-02-25 Apple Inc. Noise mitigation for display panel sensing
US10455171B2 (en) * 2018-02-13 2019-10-22 Semiconductor Components Industries, Llc Methods and apparatus for anti-eclipse circuit verification
CN114531948A (zh) * 2019-09-30 2022-05-24 株式会社尼康 摄像元件以及摄像装置
KR20210070709A (ko) * 2019-12-05 2021-06-15 에스케이하이닉스 주식회사 전원특성 측정장치, 그 전원특성 측정장치를 포함하는 이미지 시스템, 및 그 이미지 시스템의 동작 방법
US20210227166A1 (en) * 2020-01-17 2021-07-22 Sony Semiconductor Solutions Corporation Low-gain low bandwidth charge amplifier

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000324404A (ja) * 1999-05-14 2000-11-24 Toshiba Corp 固体撮像装置
JP2005020039A (ja) * 2003-04-28 2005-01-20 Olympus Corp 撮像素子
JP2007067484A (ja) * 2005-08-29 2007-03-15 Olympus Corp 固体撮像装置
JP2008065581A (ja) * 2006-09-07 2008-03-21 Ricoh Co Ltd 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法
JP2012109658A (ja) * 2010-11-15 2012-06-07 Sony Corp 固体撮像素子及び参照電圧の調整方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3667081B2 (ja) 1998-04-24 2005-07-06 キヤノン株式会社 固体撮像装置とその駆動方法
JP3973083B2 (ja) * 2002-02-13 2007-09-05 シャープ株式会社 固体撮像装置、その画素不良変換方法および傷補正方法
JP2004165825A (ja) 2002-11-11 2004-06-10 Sony Corp 固体撮像装置及びその駆動方法
JP2008067084A (ja) 2006-09-07 2008-03-21 Matsushita Electric Ind Co Ltd Ｍｏｓ型固体撮像装置及びその駆動方法
JP2008160344A (ja) 2006-12-22 2008-07-10 Matsushita Electric Ind Co Ltd 固体撮像装置、カメラシステム、および固体撮像装置の駆動方法
JP2008199254A (ja) 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 固体撮像装置およびその駆動方法、撮像装置
EP1998553A3 (en) * 2007-05-31 2009-09-09 Canon Kabushiki Kaisha Image processing apparatus and image processing method
JP5108713B2 (ja) 2008-10-10 2012-12-26 パナソニック株式会社 固体撮像装置及び撮像装置
JP2011029734A (ja) 2009-07-21 2011-02-10 Panasonic Corp 固体撮像装置、その駆動方法及びカメラ
DE102009049201A1 (de) * 2009-10-13 2011-04-28 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor und Betriebsverfahren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000324404A (ja) * 1999-05-14 2000-11-24 Toshiba Corp 固体撮像装置
JP2005020039A (ja) * 2003-04-28 2005-01-20 Olympus Corp 撮像素子
JP2007067484A (ja) * 2005-08-29 2007-03-15 Olympus Corp 固体撮像装置
JP2008065581A (ja) * 2006-09-07 2008-03-21 Ricoh Co Ltd 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法
JP2012109658A (ja) * 2010-11-15 2012-06-07 Sony Corp 固体撮像素子及び参照電圧の調整方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175239A (ja) * 2016-03-18 2017-09-28 株式会社リコー 固体撮像素子及び撮像装置
US10630968B2 (en) 2016-03-18 2020-04-21 Ricoh Company, Ltd. Solid-state image sensor and imaging apparatus
US10547803B2 (en) 2016-09-30 2020-01-28 Canon Kabushiki Kaisha Imaging apparatuses, systems, and moving imaging objects
US10771775B2 (en) 2016-09-30 2020-09-08 Canon Kabushiki Kaisha Imaging device, imaging system, moving body, and control method
US10567747B2 (en) 2017-05-09 2020-02-18 Canon Kabushiki Kaisha Imaging device, imaging system, and mobile apparatus
US11509886B2 (en) 2019-01-10 2022-11-22 Canon Kabushiki Kaisha Photoelectric conversion device and photoelectric conversion system

Also Published As

Publication number Publication date
US20150077570A1 (en) 2015-03-19
JP6164797B2 (ja) 2017-07-19
CN102680811A (zh) 2012-09-19
US9172951B2 (en) 2015-10-27
US20120228609A1 (en) 2012-09-13
US8921855B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
JP6164797B2 (ja) 信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法
KR101398539B1 (ko) 고체촬상장치, 고체촬상장치의 구동방법, 고체촬상장치의신호처리방법 및 촬상장치
TWI726070B (zh) 固體攝像元件
US8068155B2 (en) Solid-state image sensor and driving method thereof, and image sensor
US9066031B2 (en) Solid-state imaging device and imaging apparatus
US9123620B2 (en) Solid-state image capture device, drive method therefor, and electronic apparatus
JP6631887B2 (ja) 固体撮像装置およびカメラ
JP2007036916A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US20140320685A1 (en) Imaging apparatus and imaging system
JP2013051527A (ja) 固体撮像装置及び撮像装置
JP4935227B2 (ja) 温度検出回路およびその動作方法、並びに半導体装置
US20090295966A1 (en) Solid-state imaging device and camera
WO2007099850A1 (ja) 固体撮像装置及び固体撮像装置の信号生成方法
JP6004652B2 (ja) 揚像装置及びその駆動方法
US9800810B2 (en) Imaging apparatus and imaging system
JP4347820B2 (ja) 撮像装置
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
US9807333B2 (en) Imaging apparatus and imaging system
US20120002091A1 (en) Solid-state image pickup device
JP2015115872A (ja) 撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170407

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170620

R151 Written notification of patent or utility model registration

Ref document number: 6164797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151