JP2000324404A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】ＡＤ変換器の特性を精度良く測定でき、かつテ
スト時間を短縮できる固体撮像装置を提供すること。 【解決手段】半導体チップ１上に画素セルをアレイ状に
配置してなる画素領域４と、画素領域４の各画素セルを
選択する垂直シフトレジスタ５と、選択された画素セル
の信号が読み出される垂直信号線１８-1〜１８-nと、垂
直信号線１８-1〜１８-nに読み出された信号をＡＤ変換
するＡＤ変換器７とを具備する。そして、ＡＤ変換器７
をテストするためのテスト信号ＶTESTを、垂直信号線１
８-1〜１８-nを通してＡＤ変換器７に入力するテスト信
号入力回路２２を具備することを特徴としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＡＤ変換器をオ
ンチップ化した固体撮像装置に係わり、特にＡＤ変換器
をテストするためのテスト機能を備えた固体撮像装置に
関する。

【０００２】

【従来の技術】図８は、従来の固体撮像装置の構成を示
す構成図である。

【０００３】図８に示すように、従来の固体撮像装置
は、タイミング発生回路２、負荷トランジスタ群３、画
素領域４、垂直シフトレジスタ５、基準電圧発生器（Ｖ
ＲＥＦ）６、ＡＤ変換器（ＡＤＣ）７、バッファ（ＢＵ
Ｆ）８、水平シフトレジスタ９、およびコントロール回
路（ＣＯＮＴ）１０から構成される。これらの回路はそ
れぞれ半導体チップ１上に形成されている。

【０００４】タイミング発生回路２は、固体撮像装置を
駆動するためのタイミングパルスを発生する。画素領域
４は、光を信号電荷に変換する画素セル１３を含み、撮
像部として機能する。負荷トランジスタ群３は、信号電
荷をアナログ信号として検出するための検出用アンプ回
路の一部を構成する。垂直シフトレジスタ５は、画素セ
ル１３を水平１ライン毎に順次選択する選択手段として
機能する。基準電圧発生器６は、ＡＤ変換に用いられる
基準電圧ＶREFを発生する。基準電圧発生器６は、コン
トロール回路１０により制御される。ＡＤ変換器７はコ
ラム型のＡＤ変換器である。コラム型のＡＤ変換器は、
たとえば特開平０９−２４７４９４号「信号導出回路及
び撮像装置」に開示されている。水平シフトレジスタ９
は、ＡＤ変換されたデジタル信号を、垂直信号線（１８
-1〜１８-n）１ライン毎に順次選択し、バッファ８に転
送する。バッファ８は、転送されたデジタル信号を低イ
ンピーダンスで、半導体チップ１の外部に出力する。

【０００５】図９は、従来の固体撮像装置を、より詳細
に示す構成図である。

【０００６】図９に示すように、画素セル１３は、リー
ドトランジスタ１４、ドライバトランジスタ１５、アド
レストランジスタ１６、リセットトランジスタ１７、お
よびフォトダイオード２０から構成されている。フォト
ダイオード２０は、入射された光を光電変換して信号電
荷として蓄積する。アドレストランジスタ１６は、垂直
シフトレジスタ５からの選択信号に応答して画素セル１
３を活性状態とする。リセットトランジスタ１７は、垂
直シフトレジスタ５からのリセット信号に応答して検出
ノード１９をリセットする。リードトランジスタ１４
は、検出ノード１９がリセットされた後、垂直シフトレ
ジスタ５からのリード信号に応答してフォトダイオード
２０に蓄積された信号電荷が検出ノード１９に読み出さ
れる。検出ノード１９の電圧は、読み出された信号電荷
の量に応じて変化する。この電圧変化は、ソースフォロ
ワのドライバトランジスタ１５を介して、各垂直信号線
１８-1〜１８-nそれぞれにアナログ信号として出力され
る。各垂直信号線１８-1〜１８-nには、ソースフォロワ
の負荷トランジスタ３-1〜３-nがそれぞれ接続されてい
る。負荷トランジスタ３-1〜３-nそれぞれのゲートには
ＤＣ電圧が印加されている。ＤＣ電圧は電源１１から供
給される。各垂直信号線１８-1〜１８-nに出力されたア
ナログ信号はＡＤ変換器７に入力される。この後、アド
レストランジスタ１６を“オフ”することで、各垂直信
号線１８-1〜１８-nを画素領域４から切り離し、画素セ
ル１３を非選択状態とする。ＡＤ変換器７は水平１ライ
ン分のアナログ信号を、水平１ライン分のデジタル信号
にＡＤ変換し、蓄積する。このような一連の動作が終わ
った後、水平シフトレジスタ９から、各垂直信号線１８
-1〜１８-n毎に順次選択信号を出力させていく。これに
より、ＡＤ変換器７に蓄積された水平１ライン分のデジ
タル信号は、垂直信号線１８-1〜１８-nの１ライン毎に
順次バッファ８に読み出され、出力されていく。

【０００７】上記ＡＤ変換器７をオンチップ化した固体
撮像装置では、そのＡＤ変換器７の特性をテストするの
に、光を画素領域４に入射して信号電荷を発生させる。
このように光電変換して得たアナログ信号をＡＤ変換器
７に入力し、ＡＤ変換する。そして、ＡＤ変換されたデ
ジタル信号を評価することで、ＡＤ変換器７の特性を測
定していた。

【０００８】

【発明が解決しようとする課題】しかし、上記テスト方
法では、アナログ信号を光電変換して得るため、その電
圧値を精度良く知ることができない。このため、ＡＤ変
換されたデジタル信号の値が正しいか否かを精度良く判
定することが難しい。即ち、ＡＤ変換器７の特性を精度
良く測定することが困難である。

【０００９】また、入力されるアナログ信号の最小値か
ら最大値までの間、ＡＤ変換器７の変換精度が問題ない
か否かを確認するためには、入射させる光の強度を変化
させなければならない。しかし、このような方法では、
変化させた光が安定するまで、待ち時間が発生し、テス
ト時間が長くなってしまう。

【００１０】この発明は、上記事情に鑑みてなされたも
ので、その目的は、ＡＤ変換器の特性を精度良く測定で
き、かつテスト時間を短縮できる固体撮像装置を提供す
ることにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、この発明では、半導体基板上に光電変換素子を含む
複数の画素セルをアレイ状に配置してなる画素領域と、
前記画素領域手段の各画素セルを選択する選択手段と、
前記選択手段により選択された画素セルの信号が読み出
される複数の垂直信号線と、前記垂直信号線に読み出さ
れた信号をＡＤ変換するＡＤ変換手段と、前記ＡＤ変換
手段をテストするためのテスト信号を、前記画素領域外
から前記垂直信号線を通して前記ＡＤ変換手段に入力す
るテスト手段とを具備することを特徴としている。

【００１２】上記構成を有する固体撮像装置によれば、
ＡＤ変換手段をテストするためのテスト信号を、画素領
域外から垂直信号線を通してＡＤ変換手段に入力する。
即ち、画素領域に光を入射しなくてもテスト信号を垂直
信号線に入力でき、画素領域に光を入射せずにＡＤ変換
手段をテストすることができる。これにより、光電変換
して得た信号をテスト信号に用いずに済み、垂直信号線
に入力されたテスト信号の電圧値と、このテスト信号を
ＡＤ変換して得たデジタル信号の値とを精度良く対応づ
けることができる。よって、画素領域に光を入射する場
合に比べて、ＡＤ変換手段の特性を精度良く測定するこ
とが可能となる。

【００１３】また、入力される信号の最小値から最大値
までの間、ＡＤ変換器の変換精度が問題ないか否かを確
認する場合、テスト信号の電圧を変化させれば良い。よ
って、光の強度を変化させる場合に比べて、たとえば光
が安定するまでの待ち時間を省略できる分、テスト時間
を短くすることが可能となる。

【００１４】

【発明の実施の形態】以下、この発明の実施形態を、図
面を参照して説明する。

【００１５】［第１の実施形態］図１は、この発明の第
１の実施形態に係る固体撮像装置の構成を示す構成図で
ある。

【００１６】図１に示すように、第１の実施形態に係る
固体撮像装置は、タイミング発生回路２、負荷トランジ
スタ群３、画素領域４、垂直シフトレジスタ５、基準電
圧発生器（ＶＲＥＦ）６、ＡＤ変換器(ＡＤＣ)７、バッ
ファ(ＢＵＦ)８、水平シフトレジスタ９、コントロール
回路(ＣＯＮＴ)１０、およびテスト信号入力回路２２か
ら構成される。これらの回路はそれぞれ半導体チップ１
上に形成されている。

【００１７】タイミング発生回路２は、固体撮像装置を
駆動するためのタイミングパルスを発生する。画素領域
４は、光を信号電荷に光電変換する画素セル１３を含
み、撮像部として機能する。画素セル１３は、画素領域
４にアレイ状に配置されている。負荷トランジスタ群３
は、信号電荷をアナログ信号として検出するための検出
用アンプ回路の一部を構成する。垂直シフトレジスタ５
は、画素セル１３を、水平１ライン毎に順次選択する選
択手段として機能する。基準電圧発生器６は、ＡＤ変換
の基準となる基準電圧ＶREFを発生し、コントロール回
路１０により制御される。ＡＤ変換器７は、画素セル１
３から出力されたアナログ信号を垂直信号線（１８-1〜
１８-n）１ライン毎に、基準電圧ＶREFと比較してデジ
タル信号にＡＤ変換する。ＡＤ変換器７の一例はコラム
型のＡＤ変換器である。コラム型のＡＤ変換器として
は、たとえば特開平０９−２４７４９４号に開示された
ものを使用することができる。ＡＤ変換器７は、１水平
期間中、ＡＤ変換したデジタル信号を蓄積する。水平シ
フトレジスタ９は、ＡＤ変換されたデジタル信号を垂直
信号線（１８-1〜１８-n）１ライン毎に順次選択し、バ
ッファ８に転送する。バッファ８は、転送されたデジタ
ル信号を低インピーダンスで、たとえば半導体チップ１
の外部に出力する。

【００１８】テスト信号入力回路２２は、ＡＤ変換器７
をテストするためのテスト信号ＶTESTを、垂直信号線１
８-1〜１８-nに入力する。これにより、テスト信号ＶTE
STは、垂直信号線１８-1〜１８-nを通してＡＤ変換器７
に入力される。第１の実施形態においては、テスト信号
入力回路２２はコントロール回路１０により制御され
る。このため、第１の実施形態に係る固体撮像装置のコ
ントロール回路１０には、基準電圧発生器６を制御する
機能の他、少なくともテスト期間中、負荷トランジスタ
群３を“オフ”させて垂直信号線１８-1〜１８-nを高イ
ンピーダンスとする機能、およびテスト信号入力回路２
２を制御する機能がそれぞれ付加されている。たとえば
第１の実施形態では、コントロール回路１０はコントロ
ールパルスＰHIZを出力し、負荷トランジスタ群３を
“オフ”させるとともに、コントロールパルスＰTEST1
を出力し、テスト信号入力回路２２を制御し、テスト信
号ＶTESTを垂直信号線１８-1〜１８-nに入力する。

【００１９】図２は、この発明の第１の実施形態に係る
固体撮像装置の一回路例を示す回路図である。

【００２０】図２に示すように、画素セル１３は、リー
ドトランジスタ１４、ドライバトランジスタ１５、アド
レストランジスタ１６、リセットトランジスタ１７、お
よびフォトダイオード２０から構成されている。フォト
ダイオード２０は、入射された光を光電変換して信号電
荷として蓄積する。アドレストランジスタ１６は、垂直
シフトレジスタ５からの選択信号に応答して画素セル１
３を活性状態とする。リセットトランジスタ１７は、垂
直シフトレジスタ５からのリセット信号に応答して検出
ノード１９をリセットする。リードトランジスタ１４
は、検出ノード１９がリセットされた後、垂直シフトレ
ジスタ５からのリード信号に応答してフォトダイオード
２０に蓄積された信号電荷が検出ノード１９に読み出さ
れる。検出ノード１９の電圧は、読み出された信号電荷
の量に応じて変化する。この電圧変化は、ソースフォロ
ワのドライバトランジスタ１５を介して、各垂直信号線
１８-1〜１８-nそれぞれにアナログ信号として出力され
る。各垂直信号線１８-1〜１８-nには、ソースフォロワ
の負荷トランジスタ３-1〜３-nがそれぞれ接続されてい
る。負荷トランジスタ３-1〜３-nそれぞれのゲートに
は、コントロールパルスＰHIZが印加される。各垂直信
号線１８-1〜１８-nに出力されたアナログ信号はＡＤ変
換器７に入力される。この後、アドレストランジスタ１
６を“オフ”することで、各垂直信号線１８-1〜１８-n
を画素領域４から切り離し、画素セル１３を非選択状態
とする。ＡＤ変換器７は水平１ライン分のアナログ信号
を、水平１ライン分のデジタル信号にＡＤ変換し、蓄積
する。このような一連の動作が終わった後、水平シフト
レジスタ９から、各垂直信号線１８-1〜１８-n毎に順次
選択信号を出力させていく。これにより、ＡＤ変換器７
に蓄積された水平１ライン分のデジタル信号は、垂直信
号線１８-1〜１８-nの１ライン毎に順次バッファ８に読
み出され、出力されていく。

【００２１】ＡＤ変換器７をテストする場合、コントロ
ール回路１０からのコントロールパルスＰHIZにより負
荷トランジスタ３-1〜３-nをそれぞれ“オフ”させる。
なお、リードトランジスタ１４、アドレストランジスタ
１６はそれぞれ“オフ”されており、垂直信号線１８-1
〜１８-nはそれぞれ、高インピーダンスとなる。また、
この一回路例においては、半導体チップ１内にテスト信
号発生回路１２を備えている。テスト信号発生回路１２
は、コントロール回路１０からの制御信号に基づき、テ
スト信号ＶTESTを出力する。テスト信号ＶTESTは、入力
用トランジスタ２２-1〜２２-nに入力される。入力用ト
ランジスタ２２-1〜２２-nはそれぞれ、コントロール回
路１０からのコントロールパルスＰTEST1により制御さ
れ、テスト信号ＶTESTを垂直信号線１８-1〜１８-nに入
力するとき、“オン”される。これにより、テスト信号
ＶTESTは、垂直信号線１８-1〜１８-nを通してＡＤ変換
器７に入力される。ＡＤ変換器７は、入力されたテスト
信号ＶTESTを基準電圧ＶREFと比較し、デジタル信号に
ＡＤ変換する。この後、変換されたデジタル信号をバッ
ファ８を介して、たとえば半導体チップ１の外部に出力
し、出力されたデジタル信号を評価することで、ＡＤ変
換器７の特性を測定する。このようにして、ＡＤ変換器
７をテストする。

【００２２】上記第１の実施形態に係る固体撮像装置で
あると、テスト信号ＶTESTを、垂直信号線１８-1〜１８
-nに入力するテスト信号入力回路２２を有する。これに
より、画素領域４に光を当てなくても、テスト信号ＶTE
STを垂直信号線１８-1〜１８-nに印加でき、ＡＤ変換器
７をテストすることができる。

【００２３】さらに上記テスト信号ＶTESTの電圧値は、
回路により電気的に設定できる。このため、テスト信号
ＶTESTの電圧値の設定精度は、テスト信号を光電変換し
て得る場合に比べて、より向上する。よって、ＡＤ変換
器７の特性を、より高い精度で測定することができる。

【００２４】また、ＡＤ変換器７の変換精度が、入力さ
れる信号の最小値から最大値までの間、問題ないか否か
を確認する場合には、テスト信号ＶTESTの電圧値を変化
させれば良い。よって、画素領域４に光を当てる場合に
比べて、たとえば光が安定するまでの待ち時間が無い
分、ＡＤ変換器７の変換精度を、より短い時間で確認す
ることができる。

【００２５】なお、第１の実施形態において、入力用ト
ランジスタ２２-1〜２２-nを“オン”させるタイミング
の一例は、ＡＤ変換器７の信号取り込みタイミングに同
期させることである。このためには、たとえば入力用ト
ランジスタ２２-1〜２２-nを、画素セル１３からアナロ
グ信号を垂直信号線１８-1〜１８-nに読み出す期間（水
平ブランキング期間）に、リードトランジスタ１４を
“オン”させるタイミングと同様なタイミングで“オ
ン”させれば良い。

【００２６】あるいはＡＤ変換器７をテストしている
間、入力用トランジスタ２２-1〜２２-nを“オン”させ
ておき、テスト信号発生回路１２からテスト信号ＶTEST
を出力するタイミングを、ＡＤ変換器７の信号取り込み
タイミングに同期させるようにしても良い。この場合に
は、テスト信号ＶTESTを、リードトランジスタ１４を
“オン”させるタイミングと同様なタイミングで、テス
ト信号発生回路１２から出力させれば良い。

【００２７】［第２の実施形態］第１の実施形態では、
テスト信号ＶTESTを半導体チップ１内のテスト信号発生
回路１２から出力して、垂直信号線１８-1〜１８-nに入
力するようにしたが、テスト信号ＶTESTは、半導体チッ
プ１の外部から、垂直信号線１８-1〜１８-nに入力する
ようにしても良い。このような装置の一例を、以下、第
２の実施形態として説明する。

【００２８】図３は、この発明の第２の実施形態に係る
固体撮像装置の一回路例を示す回路図である。なお、図
３は、第２の実施形態に係る装置の主要部のみを示して
いる。

【００２９】図３に示すように、半導体チップ１にはテ
スト信号ＶTESTを受けるテストパッド２５が設けられて
いる。テスト信号ＶTESTはＩＣテスタ２６から出力され
てテストパッド２５に入力される。入力されたテスト信
号ＶTESTはスイッチ２４を介して半導体チップ１に取り
込まれる。スイッチ２４の一例はトランジスタである。
スイッチ２４は、コントロール回路１０からのコントロ
ールパルスＰTEST2により制御され、テスト信号ＶTEST
を入力用トランジスタ２２-1〜２２-nに入力するとき
“オン”される。これにより、スイッチ２４が“オン”
することによって、テスト信号ＶTESTは入力用トランジ
スタ２２-1〜２２-nに入力される。この後、第１の実施
形態と同様に、ＡＤ変換器７をテストする。

【００３０】このような第２の実施形態に係る装置にお
いても、第１の実施形態に係る装置と、同様の効果を得
ることができる。

【００３１】なお、コントロールパルスＰTEST2は、コ
ントロールパルスＰTEST1と同じパルスであっても良
く、また、ＡＤ変換器７の信号取り込みタイミングに同
期してスイッチ２４を“オン”させるようなパルスであ
っても良い。

【００３２】［第３の実施形態］図４は、この発明の第
３の実施形態に係る固体撮像装置の一回路例を示す回路
図である。

【００３３】図４に示すように、第３の実施形態に係る
装置は、互いに直列に接続された抵抗２３-1〜２３-n+1
からなる抵抗列２３を、さらに具備する。抵抗列２３の
一端にはテスト信号ＶTESTが入力され、その他端は接地
されている。図４に示す一回路例では、テスト信号ＶTE
STは、スイッチ２４を介して抵抗列２３の一端に供給さ
れる。垂直信号線１８-1〜１８-nはそれぞれ、抵抗２３
-1〜２３-n+1どうしの相互接続点に順次接続されてい
る。

【００３４】第３の実施形態において、ＡＤ変換器７を
テストする場合、たとえばコントロールパルスＰHIZに
より負荷トランジスタ３-1〜３-nをそれぞれ“オフ”さ
せる一方、コントロールパルスＰTEST1により入力用ト
ランジスタ２２-1〜２２-nをそれぞれ“オン”させる。
次いで、コントロールパルスＰTEST2により、スイッチ
２４を、たとえばＡＤ変換器７の信号取り込みタイミン
グに同期して“オン”させる。これにより、テスト信号
ＶTESTは、抵抗列２３を介して垂直信号線１８-1〜１８
-nそれぞれに入力される。この後、第１、第２の実施形
態と同様に、ＡＤ変換器７をテストする。

【００３５】このような第３の実施形態に係る固体撮像
装置であると、互いに直列に接続された抵抗２３-1〜２
３-n+1からなる抵抗列２３を有するので、テスト信号Ｖ
TESTを、垂直信号線１８-1〜１８-n毎に互いに異なる電
圧値ＶDIVとして印加することができる。これを図５に
示す。

【００３６】図５に示すように、垂直信号線１８-1〜１
８-nの電圧値ＶDIVは、抵抗列２３により、垂直信号線
１８-1から垂直信号線１８-nに向けて順次高くなる。ま
た、図６に垂直信号線１８-1、１８-k、および１８-nに
入力された電圧値ＶDIVと基準電圧VREFとの関係を示
す。

【００３７】図６に示すように、水平同期信号により規
定される１水平期間中、垂直信号線１８-1〜１８-nそれ
ぞれに入力された電圧値ＶDIVは変化しない。しかし、
垂直信号線１８-1の電圧値は破線１８-1に示すように最
小値となり、垂直信号線１８-nの電圧値は破線１８-nに
示すように最大値となる。また、垂直信号線１８-1と垂
直信号線１８-nとの中間に存在する垂直信号線１８-kの
電圧値は実線１８-kに示すように最小値と最大値との中
間値となる。なお、同図に示すように、基準電圧ＶREF
の一例は、時間の経過とともに電圧が直線状に上昇する
ランプ波である。

【００３８】このように第３の実施形態では、ＡＤ変換
器７に入力される信号の最小値から最大値までを、一度
に入力することができる。よって、ＡＤ変換器７の変換
精度を、テスト信号ＶTESTの電圧値を変化させて確認す
る場合に比べ、さらに短い時間で確認することができ
る。

【００３９】なお、第３の実施形態において、テスト信
号ＶTESTは、第１の実施形態のようにテスト信号発生回
路１２から出力する、あるいは第２の実施形態のように
ＩＣテスタ２６から出力する、のどちらでも良い。

【００４０】［第４の実施形態］第４の実施形態は、第
３の実施形態に準ずるものであり、抵抗列２３の一端、
他端のそれぞれに、テスト信号ＶTEST1、ＶTEST2を入力
するようにしたものである。

【００４１】図７は、この発明の第４の実施形態に係る
固体撮像装置の一回路例を示す回路図である。なお、図
７は、第４の実施形態に係る装置の主要部のみを示して
いる。

【００４２】図７に示すように、抵抗列２３の一端はス
イッチ２４-1を介してテストパッド２５-1に接続され、
その他端はスイッチ２４-2を介してテストパッド２５-2
に接続されている。テストパッド２５-1にはテスト信号
ＶTEST1が入力され、テストパッド２５-2にはテスト信
号ＶTEST2が入力される。テスト信号ＶTEST1、ＶTEST2
はそれぞれ、同図に示すようにＩＣテスタ２６から出力
されるようにしても良いし、テスト信号発生回路１２か
ら出力されるようにしても良い。スイッチ２４-1、２４
-2はそれぞれコントロールパルスＰTEST2により制御さ
れ、テスト信号ＶTEST1、ＶTEST2を抵抗列２３に入力す
るとき、それぞれ“オン”される。

【００４３】また、この一回路例では、抵抗列２３の一
端、他端がそれぞれ、スイッチ２７-1、２７-2を介して
接地電位に、さらに接続されている。スイッチ２７-1、
２７-2の一例は、スイッチ２４-1、２４-2と同様にトラ
ンジスタであり、コントロールパルスＰTEST2の反転パ
ルスbＰTEST2により制御される。これにより、スイッチ
２４-1、２４-2が“オフ”しているとき、抵抗列２３の
両端をそれぞれ接地する。

【００４４】このような第４の実施形態によれば、第３
の実施形態と同様に、ＡＤ変換器７の変換精度を、短い
時間で確認できる、という効果が得られる。

【００４５】さらにテスト信号ＶTEST1、ＶTEST2をそれ
ぞれ、抵抗列２３の両端に入力するようにしたので、テ
スト信号ＶTEST1、ＶTEST2の電圧を適宜変化させること
で、たとえば垂直信号線１８-1の電圧値を最小値、垂直
信号線１８-nの電圧値を最大値としたり、反対に垂直信
号線１８-1の電圧値を最大値、垂直信号線１８-nの電圧
値を最小値とすることができる。このようにＡＤ変換器
７に入力する電圧パターンを増やすことができ、ＡＤ変
換器７のテストに自由度を持たせることができる。

【００４６】以上、この発明を第１〜第４の実施形態に
より説明したが、この発明は第１〜第４の実施形態に限
られるものではなく、その主旨を逸脱しない範囲で様々
に変形することができる。

【００４７】たとえば画素セル１３はアンプ内蔵型の画
素セルとしたが、画素セル１３は光を電気的な信号に変
換するものであれば、如何なるものでも良い。

【００４８】また、ＡＤ変換器７はコラム型のＡＤ変換
器としたが、ＡＤ変換器７はアナログ信号をデジタル信
号に変換するものであれば、如何なるものでも良い。

【００４９】

【発明の効果】以上説明したように、この発明によれ
ば、ＡＤ変換器の特性を精度良く測定でき、かつテスト
時間を短縮できる固体撮像装置を提供できる。

【図面の簡単な説明】

【図１】図１は第１の実施形態に係る固体撮像装置の構
成を示す構成図。

【図２】図２は第１の実施形態に係る固体撮像装置の一
回路例を示す回路図。

【図３】図３は第２の実施形態に係る固体撮像装置の一
回路例を示す回路図。

【図４】図４は第３の実施形態に係る固体撮像装置の一
回路例を示す回路図。

【図５】図５は第３の実施形態に係る固体撮像装置にお
ける垂直信号線の電圧分布を示す図。

【図６】図６は第３の実施形態に係る固体撮像装置にお
ける垂直信号線の電圧変化を示す図。

【図７】図７は第４の実施形態に係る固体撮像装置の一
回路例を示す回路図。

【図８】図８は従来の固体撮像装置の構成を示す構成
図。

【図９】図９は従来の固体撮像装置の回路を示す回路
図。

【符号の説明】

１…半導体チップ、 ２…タイミング発生回路、 ３…負荷トランジスタ群、 ４…画素領域、 ５…垂直シフトレジスタ、 ６…基準電圧発生回路、 ７…ＡＤ変換器、 ８…バッファ、 ９…水平シフトレジスタ、 １０…コントロール回路、 １２…テスト信号発生回路、 ２２…テスト信号入力回路、 ２２-1〜２２-n…トランジスタ、 ２３…抵抗列、 ２３-1〜２３-n+1…抵抗、 ２４、２４-1、２４-2…スイッチ、 ２５、２５-1、２５-2…テストパッド、 ２６…ＩＣテスタ、 ２７-1、２７-2…スイッチ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉木 忠 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 4M118 AA09 AB01 BA14 CA02 FA06 FA50 5C024 AA01 CA00 FA01 FA11 GA31 HA14

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に光電変換素子を含む複数
   の画素セルをアレイ状に配置してなる画素領域と、 前記画素領域手段の各画素セルを選択する選択手段と、 前記選択手段により選択された画素セルの信号が読み出
   される複数の垂直信号線と、 前記垂直信号線に読み出された信号をＡＤ変換するＡＤ
   変換手段と、 前記ＡＤ変換手段をテストするためのテスト信号を、前
   記画素領域外から前記垂直信号線を通して前記ＡＤ変換
   手段に入力するテスト手段とを具備することを特徴とす
   る固体撮像装置。
2. 【請求項２】 前記テスト手段は、 前記テスト信号を前記垂直信号線に入力するテスト信号
   入力手段と、 前記テスト信号を前記テスト信号入力手段を介して前記
   垂直信号線に入力するコントロールパルスを発生するコ
   ントロールパルス発生手段とを含むことを特徴とする請
   求項１に記載の固体撮像装置。
3. 【請求項３】 前記テスト手段は、 前記テスト信号を前記垂直信号線毎に異なる電圧として
   印加する電圧印加手段を含むことを特徴とする請求項１
   および請求項２いずれかに記載の固体撮像装置。
4. 【請求項４】 前記電圧印加手段は、互いに直列に接続
   された複数の抵抗を含むことを特徴とする請求項３に記
   載の固体撮像装置。