JP2009278236A - 固体撮像装置 - Google Patents

Abstract

【課題】画素領域の面積が非常に大きく垂直信号線の負荷の影響が無視できない場合、テスト信号を精度の高い信号としてＡＤ変換器に与えることが困難であった。
【解決手段】本発明に係る固体撮像装置１では、ＡＤ変換器７へ与えるテスト信号ＴＥＳＴが画素領域４の負荷の影響を受けないようにするため、垂直信号線接続回路２０により垂直信号線(１４−１〜１４−ｎ)とＡＤ変換器７の入力とを切り離し、テスト信号入力回路１１によりテスト信号ＴＥＳＴをＡＤ変換器７に垂直信号線(１４−１〜１４−ｎ)を介さずに直接入力できるようにした。
【選択図】図１

Description

本発明は、ＡＤ変換器を内蔵した固体撮像装置に係り、特にＡＤ変換器をテストするための機能を備えた固体撮像装置に関する。

近年、固体撮像装置の信号読み出し方式について、様々なものが提案されている。一般的には、画素アレイの中のある一行の画素を選択し、選択された画素でそれぞれ生じた画素信号を並列に垂直信号線を介して読み出す列並列出力型の固体撮像装置がよく用いられている。また、各垂直信号線にＡＤ変換回路を設け、画素信号をアナログ形式からデジタル形式に変換するカラム型のＡＤ変換器を備えた固体撮像装置が登場している。そのＡＤ変換器をテストする方法として、画素の光電変換を利用してテストする方法以外に、例えば[特許文献１]に示されるように固体撮像装置の中にテスト回路を設けてテストする方法が提案されている。

以下に、従来技術として[特許文献１]に示された実施形態の一例について説明する。図１０は、ＡＤ変換器をテストするためのテスト回路を備えた固体撮像装置の概略構成図である。

図１０に示すように、この固体撮像装置１００は、タイミング発生回路２，負荷トランジスタ群３，画素領域４，垂直走査回路５，基準電圧発生器６，ＡＤ変換器７，バッファ(ＢＵＦ)８，水平走査回路９，コントロール回路(ＣＯＮＴ)１０，テスト信号入力回路１１，およびテスト信号発生回路１２から構成される。これらの回路は同一チップ上に形成されている。

テスト信号発生回路１２は、ＡＤ変換器７をテストするためのテスト信号ＴＥＳＴを発生する回路であり、コントロール回路１０からの制御信号ＣＮ３により制御される。

テスト信号入力回路１１は、テスト信号ＴＥＳＴを、垂直信号線(１４−１〜１４−ｎ)に入力する。これにより、テスト信号ＴＥＳＴは、垂直信号線(１４−１〜１４−ｎ)を通してＡＤ変換器７に入力される。

テスト信号入力回路１１のスイッチトランジスタ(１１−１〜１１−ｎ)は、コントロール回路１０からの制御信号ＣＮ２によりオン／オフが制御される。このためコントロール回路１０には、基準電圧発生器６を制御する機能の他、少なくともテスト期間中、負荷トランジスタ群３をオフさせて垂直信号線(１４−１〜１４−ｎ)を高インピーダンスにする機能、およびテスト信号入力回路１１を制御する機能がそれぞれ付加されている。

コントロール回路１０は、制御信号ＣＮ１により負荷トランジスタ群３をオフさせるとともに、制御信号ＣＮ２によりテスト信号入力回路１１を制御し、テスト信号ＴＥＳＴを垂直信号線(１４−１〜１４−ｎ)に入力する。

ＡＤ変換器７をテストする場合、コントロール回路１０は、制御信号ＣＮ１により負荷トランジスタ群３をそれぞれオフさせる。なお、そのとき画素セル１３もオフされており、垂直信号線(１４−１〜１４−ｎ)はそれぞれ高インピーダンスとなる。

また、テスト信号発生回路１２は、コントロール回路１０からの制御信号ＣＮ３に応答してテスト信号ＴＥＳＴを出力する。テスト信号ＴＥＳＴは、コントロール回路１０からの制御信号ＣＮ２によって、テスト信号入力回路１１と垂直信号線(１４−１〜１４−ｎ)を通じてＡＤ変換器７に入力される。

ＡＤ変換器７は、テスト信号ＴＥＳＴを基準電圧ＶＲＥＦと比較してデジタル信号にＡＤ変換する。この後、変換されたデジタル信号は、バッファ８を介して例えば固体撮像装置１の外部に出力される。その出力されたデジタル信号を評価することで、ＡＤ変換器７の特性を測定する。
特開2000-324404号公報 特開平9-247494号公報 特開2005-323331号公報

上述のように、図１０に示した固体撮像装置１００では、テスト信号ＴＥＳＴを垂直信号線(１４−１〜１４−ｎ)を通してＡＤ変換器７に入力している。そのため、例えば画素領域４の面積が非常に大きく垂直信号線(１４−１〜１４−ｎ)の負荷の影響が無視できないような場合、テスト信号ＴＥＳＴを精度の高い信号としてＡＤ変換器７に与えることが困難になる。…[第１の課題]
また、画素領域４とＡＤ変換器７との間にアナログ信号処理回路(例えば画素セル１３から出力されたアナログ信号を増幅させる回路等)が設けられている場合、テスト信号ＴＥＳＴがこのアナログ信号処理回路の影響を受けてしまい、その結果、テスト信号ＴＥＳＴを精度の高い信号としてＡＤ変換器７に与えることが困難になる。…[第２の課題]
次に、ＡＤ変換器７へ与える信号には、[特許文献２]や[特許文献３]で示されるように、２種類の信号レベルが必要である。すなわち、画素セル１３をリセットしたとき、画素セル１３から垂直信号線(１４−１〜１４−ｎ)を介してＡＤ変換器７へ与えられる画素リセット信号レベルと、画素セル１３内のフォトダイオードに蓄えられた電荷をフォトダイオードから読み出したとき、画素セル１３から垂直信号線(１４−１〜１４−ｎ)を介してＡＤ変換器７へ与えられる画素信号レベルである。

また、画素リセット信号レベルと画素信号レベルは、１水平期間中ないし１水平ブランキング期間中に時系列に並んでいて、所望のタイミングでこれら２種類の信号レベルをＡＤ変換器７へ与える必要がある。

ＡＤ変換器７をテストするために用意するテスト信号ＴＥＳＴも同様で、これら２種類の信号レベルを必要とする。

ここで、画素リセット信号レベルに相当するテスト信号を「基準信号」と呼び、画素信号レベルに相当するテスト信号を「振幅信号」と呼ぶことにするとき、テスト信号ＴＥＳＴは、基準信号と振幅信号の２種類の信号で構成される。なお、この「基準信号」「振幅信号」の定義は後述の実施形態においても同様である。

従来技術の[特許文献１]の中では特に説明されていないが、[特許文献１]の中で図示されたタイミングチャートでも、テスト信号ＴＥＳＴは、基準信号と振幅信号の２種類の信号が時系列に並んでいる。そこで、テスト信号発生回路１２は、基準信号と振幅信号の２種類の信号を発生する必要があり、それらの信号はＡＤ変換器７に必要な精度かそれ以上の精度が要求される。また、振幅信号をＲＡＭＰ信号として生成する場合は、ＲＡＭＰ信号を生成する回路がテスト信号発生回路１２に必要となり、そのためテスト信号発生回路１２の回路規模が大きくなる。…[第３の課題]
また、テスト信号発生回路１２が発生した信号の精度を固体撮像装置毎に確認するテストも必要であり、このためにテスト時間が増える。…[第４の課題]
そこで、上記第３〜第４の課題を解決するため、[特許文献１]では、テスト信号発生回路１２を固体撮像装置１００の外部に設ける、すなわちＩＣテスタでテストする場合も示されている。しかし、ＩＣテスタからのテスト信号を固体撮像装置に入力できるパッドは１つしかないため、１水平期間中ないし１水平ブランキング期間中にテスト信号が基準信号と振幅信号を所望のタイミングで都度切り換えられる機構をＩＣテスタは必要とする。特に振幅信号をＲＡＭＰ信号として用いる場合は、基準信号の電圧値に即座に戻れる応答性の優れたＩＣテスタが必要で、それを満足するＩＣテスタの開発工数とその開発に要するコストはともに大きくなる。…[第５の課題]
また、ＩＣテスタは、基準信号と振幅信号を所望のタイミングでＡＤ変換器７へ与えなければならない。このためＩＣテスタは、固体撮像装置１００へ基準信号および振幅信号を与えるタイミングとＡＤ変換器７へ基準信号および振幅信号を与えるタイミングとの同期をとる必要がある。[特許文献１]は、比較的低速で動作する固体撮像装置の場合では満足するが、例えば[特許文献３]に示されるように、逓倍回路で外部クロックを逓倍化したあとＡＤ変換器を高速動作させるような固体撮像装置の場合、ＩＣテスタから固体撮像装置へ基準信号および振幅信号を与えるタイミングとＡＤ変換器へ与えるタイミングとを合わせることが困難である。…[第６の課題]
上記第５〜第６の課題を解決するため、特に[特許文献１]には明記されていないが、例えば基準信号を画素セル１３のリセット信号にする方法がある。この方法を用いれば、画素セル１３のリセット信号はタイミング発生回路２で制御でき、テスト信号入力回路１１はコントロール回路１０で制御できるので、基準信号の発生タイミングと振幅信号の外部入力タイミングはともに固体撮像装置の中で完結する。あとはＩＣテスタから振幅信号となるＲＡＭＰ信号を任意のタイミングで与えればよく、[特許文献１]の技術でも第５〜第６の課題を解消することができる。しかし、基準信号を画素セル１３のリセット信号として用いた場合、画素セル１３の特性バラツキなどにより、垂直信号線(１４−１〜１４−ｎ)毎に基準信号の電圧値が異なる可能性があるため、基準信号の電圧値とＩＣテスタから与える振幅信号の０点電圧値とを一致させるのは困難である。その結果、特に小振幅の振幅信号における高精度なテストが困難となり新たな課題を有してしまう。

なお、[特許文献１]には、振幅信号の最小値から最大値までを一度にテストする方法として、垂直信号線(１４−１〜１４−ｎ)の間に抵抗器を設けて、ＩＣテスタで生成した２つのテスト信号を固体撮像装置の２つのパッドからそれぞれ入力する実施例も示されているが、この場合、個々のＡＤ変換器の特性を確認するテストができない点と、個々のＡＤ変換器間のバラツキを確認するテストができないという点で難がある。

本発明は、上記事情に鑑みてなされたものであり、上記第１〜第６の課題を解消することのできる新たな仕組みを提供することを目的とする。

本発明による固体撮像装置は、光電変換素子を含む複数の画素セルがアレイ状に配置された画素領域と、前記画素領域の各画素セルを選択する選択回路と、前記選択回路により選択された画素セルの信号が読み出される複数の垂直信号線と、前記垂直信号線に読み出された信号をＡＤ変換するＡＤ変換器と、前記垂直信号線と前記ＡＤ変換器の入力とを接続または非接続にする第１のスイッチ回路と、前記ＡＤ変換器をテストするためのテスト信号を受ける第１のノードと前記ＡＤ変換器の入力とを接続または非接続にする第２のスイッチ回路と、前記第１および第２のスイッチ回路のオン／オフを制御する制御回路と、を備えることを特徴とする。

上記固体撮像装置では、ＡＤ変換器をテストする場合、制御回路は第１のスイッチ回路をオフにし第２のスイッチ回路をオンにする。これにより、垂直信号線とＡＤ変換器の入力とが非接続になる一方、テスト信号を受ける第１のノードとＡＤ変換器の入力とが接続される。この結果、テスト信号が垂直信号線を介さずにＡＤ変換器に入力される。ゆえに「テスト信号が垂直信号線の負荷による影響を受けてしまい精度の高いテストが失われる」という課題が解消される。

上記固体撮像装置において、前記第１のスイッチ回路は、前記画素領域と前記ＡＤ変換器との間の領域に配置される、ことが好ましい。

上記固体撮像装置において、前記第２のスイッチ回路は、前記画素領域と前記ＡＤ変換器との間の領域に配置される、ことが好ましい。

上記固体撮像装置において、前記ＡＤ変換器の入力に接続された第２のノードをさらに備え、前記垂直信号線の一端は負荷トランジスタに接続されており、前記第１のスイッチ回路は、前記垂直信号線の他端と前記第２のノードとを接続または非接続にし、前記第２のスイッチ回路は、前記第１のノードと前記第２のノードとを接続または非接続にする、ことが好ましい。

上記固体撮像装置において、前記ＡＤ変換器をテストするためのテスト信号を生成して前記第１のノードに出力するテスト信号発生回路をさらに備える、ことが好ましい。

上記固体撮像装置において、前記ＡＤ変換器をテストするためのテスト信号は、前記固体撮像装置の外部から前記第１のノードに与えられる、ことが好ましい。

上記固体撮像装置において、前記選択回路により選択された画素セルから前記垂直信号線に読み出された信号を処理するアナログ信号処理回路をさらに備え、前記第１のスイッチ回路は、前記アナログ信号処理回路の出力ノードと前記ＡＤ変換器の入力とを接続または非接続にする、ことが好ましい。

上記固体撮像装置では、ＡＤ変換器をテストする場合、制御回路は第１のスイッチ回路をオフにしてアナログ信号処理回路の出力ノードとＡＤ変換器の入力とを非接続にする。これにより、ＡＤ変換器へ与えるテスト信号がアナログ処理回路の影響を受けないようにすることができる。

上記固体撮像装置において、前記画素領域と前記ＡＤ変換器との間に配置され、前記垂直信号線に読み出された信号を保持するサンプルホールド回路をさらに備え、前記第１のスイッチ回路は、前記サンプルホールド回路のサンプル状態／ホールド状態を切り替える機能をさらに備えている、ことが好ましい。

上記固体撮像装置によれば、「サンプルホールド回路による高速化」と「検査精度の向上」を回路規模を増加させずに両立させることができる。

上記固体撮像装置において、前記テスト信号は、基準信号と振幅信号とが時系列に並んだ信号であり、前記基準信号は、前記画素セルをリセットしたとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素リセット信号レベルに相当する信号であり、前記振幅信号は、前記画素セル内の光電変換素子に蓄えられた電荷を当該光電変換素子から読み出したとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素信号レベルに相当する信号である、ことが好ましい。

上記固体撮像装置において、前記固体撮像装置の外部から入力される第１の信号を受ける第２のノードと、前記固体撮像装置の外部から入力される第２の信号を受ける第３のノードと、前記第２のノードに与えられる前記第１の信号と前記第３のノードに与えられる前記第２の信号とを所定のタイミングで切り替えて前記第１のノードに前記テスト信号として出力するテスト信号選択回路と、をさらに備え、前記第１の信号は、前記画素セルをリセットしたとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素リセット信号レベルに相当する信号であり、前記第２の信号は、前記画素セル内の光電変換素子に蓄えられた電荷を当該光電変換素子から読み出したとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素信号レベルに相当する信号である、ことが好ましい。

上記固体撮像装置において、前記テスト信号選択回路は、前記第２のノードに与えられる前記第１の信号を第１の期間前記第１のノードに前記テスト信号として出力し、次に、前記第３のノードに与えられる前記第２の信号を第２の期間前記第１のノードに前記テスト信号として出力する、ことが好ましい。

上記固体撮像装置において、前記テスト信号は、基準信号と振幅信号とが時系列に並んだ信号であり、前記基準信号は、前記画素セルをリセットしたとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素リセット信号レベルに相当する信号であり、前記振幅信号は、前記画素セル内の光電変換素子に蓄えられた電荷を当該光電変換素子から読み出したとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素信号レベルに相当する信号であり、前記制御回路は、前記基準信号と前記振幅信号の切り替えタイミングを示す信号を前記固体撮像装置の外部に出力する、ことが好ましい。

上記固体撮像装置において、前記ＡＤ変換器は、前記複数の垂直信号線に対応する複数のＡＤ変換回路を含み、前記第１のスイッチ回路は、前記複数の垂直信号線に対応する複数の第１スイッチを含み、前記複数の第１スイッチの各々は、対応する垂直信号線と当該垂直信号線に対応するＡＤ変換回路の入力とを接続または非接続にし、前記第２のスイッチ回路は、前記複数のＡＤ変換回路に対応する複数の第２スイッチを含み、前記複数の第２スイッチの各々は、対応するＡＤ変換回路の入力と前記第１のノードとを接続または非接続にし、前記制御回路は、前記複数の第２スイッチのオン／オフを個別に制御する、ことが好ましい。

上記固体撮像装置において、前記ＡＤ変換器をテストしない時、前記テスト信号が前記第２のスイッチ回路を介して前記ＡＤ変換器に与えられないように、前記第１のノードをある電圧値に固定する、ことが好ましい。

本発明によるもう１つの固体撮像装置は、光電変換素子を含む複数の画素セルがアレイ状に配置された画素領域と、前記画素領域の各画素セルを選択する選択回路と、前記選択回路により選択された画素セルの信号が読み出される複数の垂直信号線と、前記垂直信号線に読み出された信号をＡＤ変換するＡＤ変換器と、を備えた固体撮像装置であって、前記固体撮像装置の外部から入力される第１の信号を受ける第１のノードと、前記固体撮像装置の外部から入力される第２の信号を受ける第２のノードと、前記第１のノードに与えられる前記第１の信号と前記第２のノードに与えられる前記第２の信号とを所定のタイミングで切り替えてテスト信号として出力するテスト信号選択回路と、前記テスト信号選択回路からのテスト信号を前記ＡＤ変換器の入力に与えるテスト信号入力回路と、を備え、前記第１の信号は、前記画素セルをリセットしたとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素リセット信号レベルに相当する信号であり、前記第２の信号は、前記画素セル内の光電変換素子に蓄えられた電荷を当該光電変換素子から読み出したとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素信号レベルに相当する信号である、ことを特徴とする。

上記固体撮像装置では、ＡＤ変換器をテストする場合、画素リセット信号レベルに相当する第１の信号と画素信号レベルに相当する第２の信号の２つの信号を固体撮像装置に入力し、テスト信号選択回路によって第１の信号と第２の信号を選択的に切り替えて出力することにより第１の信号と第２の信号が所望のタイミングで時系列に並んだテスト信号を生成して、そのテスト信号をテスト信号入力回路を通してＡＤ変換器へ入力する。このようにすることで、第１の信号と第２の信号が時系列に並んだテスト信号を固体撮像装置の内部で生成するテスト信号発生回路は不要となる。さらに、テスト信号発生回路で発生するテスト信号が所望の精度を出しているかを固体撮像装置毎に確認するテストも不要となる。これにより、固体撮像装置の回路規模が大きくなる課題とテスト時間が増えるという課題を解消することができる。

本発明に係る固体撮像装置では、ＡＤ変換器へ与えるテスト信号が画素領域の負荷の影響や、画素領域とＡＤ変換器の間に配置されたアナログ処理回路の影響を受けないようにするため、第１のスイッチ回路により垂直信号線(およびアナログ処理回路の出力ノード)とＡＤ変換器の入力とを切り離して、テスト信号をＡＤ変換器に直接入力できるようにした。これにより「テスト信号が垂直信号線の負荷の影響やアナログ処理回路による影響を受けてしまい精度の高いテストが失われる」という課題を解消することができる。

また、ＡＤ変換器をテストする場合、基準信号(第１の信号)と振幅信号(第２の信号)の２つの信号を固体撮像装置に入力し、テスト信号選択回路によって第１の信号と第２の信号を選択的に切り替えて出力することにより第１の信号と第２の信号が所望のタイミングで時系列に並んだテスト信号を生成して、そのテスト信号をテスト信号入力回路を通してＡＤ変換器へ入力する。このようにすることで、第１の信号と第２の信号が時系列に並んだテスト信号を固体撮像装置の内部で生成するテスト信号発生回路は不要となる。さらに、テスト信号発生回路で発生するテスト信号が所望の精度を出しているかを固体撮像装置毎に確認するテストも不要となる。これにより、固体撮像装置の回路規模が大きくなる課題とテスト時間が増えるという課題を解消することができる。加えて、第１の信号(基準信号)と第２の信号(振幅信号)を所望のタイミングで時分割に発生させるためのＩＣテスタを開発する工数の課題とその開発にかかるコストの課題も解消することができる。

また、固体撮像装置外部から入力される基準信号(第１の信号)と振幅信号(第２の信号)を所望のタイミングで時系列に並べるのを固体撮像装置内部で制御することにした。これにより、ＩＣテスタは、基準信号(第１の信号)を与え続けながら振幅信号(第２の信号)の電圧値を任意のタイミングで与えればよいので、ＩＣテスタから固体撮像装置へ基準信号(第１の信号)および振幅信号(第２の信号)を与えるタイミングとＡＤ変換器へそれらの信号を与えるタイミングとを合わせることが困難という課題を解消することができる。

以下、図面を参照して本発明の実施形態について詳細に説明する。なお、図面において同じ参照符号を付した構成要素は同様の動作を行うので、再度の説明を省略する場合がある。

(第１の実施形態)
図１は、本発明の第１の実施形態に係る固体撮像装置の概略構成図である。図１に示すように、固体撮像装置１は、負荷トランジスタ群３，画素領域４，垂直走査回路５，基準電圧発生器６，ＡＤ変換器７，バッファ(ＢＵＦ)８，水平走査回路９，テスト信号入力回路１１，垂直信号線接続回路２０，通信・タイミング制御回路２２およびテスト信号選択回路２３を備えている。これらの回路はそれぞれ固体撮像装置１(同一チップ上)に形成されている。

画素領域４には、光を信号電荷に光電変換する画素セル１３が複数個マトリクス状に配置されている。複数の画素セル１３は、ｐ型基板上，あるいは，ｎ型基板上のｐウェル(Ｐ−ｗｅｌｌ)内に形成される。各画素セル１３は、フォトダイオード１３１，転送トランジスタ１３２，リセットトランジスタ１３３，増幅トランジスタ１３４，画素選択トランジスタ１３６を備えている。フォトダイオード１３１は、入射光を光電変換し、得られた信号電荷を蓄積する。転送トランジスタ１３２は、フォトダイオード１３１に蓄積された信号電荷をフローティング拡散層部１３５に転送する。フローティング拡散層部１３５は、フォトダイオード１３１から転送された信号電荷を一時的に蓄積する。増幅トランジスタ１３４は、フローティング拡散層部１３５に蓄積された信号電荷を増幅する。リセットトランジスタ１３３は、フローティング拡散層部１３５に蓄積された信号電荷をリセットする。画素選択トランジスタ１３６は、増幅トランジスタ１３４で増幅された信号電荷を垂直信号線１４−ｎへ出力する。

通信・タイミング制御回路２２は、固体撮像装置１の外部から入力されるクロックＣＬＫ０とデータＤＡＴＡを受けて、各ブロックに必要な信号(クロック信号，パルス信号，制御信号など)ＣＮ１〜ＣＮｎを出力する。信号ＣＮ１〜ＣＮｎは便宜上１ビットの信号線として図示しているが、複数の信号が任意のブロックに必要な場合、信号ＣＮ１〜ＣＮｎは、そのブロックに必要な数の信号を与えられるものであり、１ビットに限るものではない。なお、従来技術の図１０で示したタイミング発生回路２とコントロール回路１０の機能も通信・タイミング制御回路２２に含まれている。そのため、次に示すブロックに対しては、図１０には示されていない新たな信号ＣＮｎを割り当てるようにした。例えばＡＤ変換器７に必要な信号として信号ＣＮ５，水平走査回路９に必要な信号として信号ＣＮ７，垂直走査回路５に必要な信号として信号ＣＮ８をそれぞれ与えるようにした。

負荷トランジスタ群３は、画素セル１３からの信号電荷をアナログ信号として検出するための検出用アンプ回路の一部を構成する。負荷トランジスタ群３に含まれている複数の負荷トランジスタ(３−１〜３−ｎ)は、複数の垂直信号線(１４−１〜１４−ｎ)に対応している。負荷トランジスタ(３−１〜３−ｎ)の各々は、対応する垂直信号線(１４−１〜１４−ｎ)の一端とグランドノードとの間に接続されており、通信・タイミング制御回路２２からの信号ＣＮ１により制御される。

垂直走査回路５は、水平信号線(５−１〜５−ｎ)１ライン毎に画素セル１３を順次選択する。

基準電圧発生器６は、通信・タイミング制御回路２２からの制御信号ＣＮ６に応答して、ＡＤ変換器７におけるＡＤ変換の基準となる基準電圧ＶＲＥＦを発生する。

水平走査回路９は、ＡＤ変換器７によりＡＤ変換されたデジタル信号を垂直信号線(１４−１〜１４−ｎ)１ライン毎に順次選択し、バッファ８に転送する。

バッファ８は、水平走査回路９により転送されたデジタル信号を低インピーダンスで、例えば固体撮像装置１の外部に出力する。

垂直信号線接続回路２０は、垂直信号線(１４−１〜１４−ｎ)とＡＤ変換器７の入力とを接続／分離するための機能を備えたスイッチ回路である。垂直信号線接続回路２０は、通信・タイミング制御回路２２からの制御信号ＣＮ４により制御され、固体撮像装置１をイメージセンサとして通常に動作させる場合には垂直信号線(１４−１〜１４−ｎ)とＡＤ変換器７の入力とを接続し、ＡＤ変換器７のテストをする場合には垂直信号線(１４−１〜１４−ｎ)とＡＤ変換器７の入力とを切り離す。

垂直信号線接続回路２０は複数のスイッチトランジスタ(２０−１〜２０−ｎ)を含む。複数のスイッチトランジスタ(２０−１〜２０−ｎ)は、複数の垂直信号線(１４−１〜１４−ｎ)に対応している。スイッチトランジスタ(２０−１〜２０−ｎ)の各々は、対応する垂直信号線(１４−１〜１４−ｎ)の他端とＡＤ変換器７の入力との間に接続されており、通信・タイミング制御回路２２からの制御信号ＣＮ４によりオン／オフが制御される。

テスト信号選択回路２３は、トランジスタ２３−１，２３−２を備えている。トランジスタ２３−１は、パッドＰ１とノードＮ１との間に接続され、制御信号ＣＮ９によりオン／オフが制御される。トランジスタ２３−２は、パッドＰ２とノードＮ１との間に接続され、制御信号ＣＮ１０によりオン／オフが制御される。パッドＰ１には固体撮像装置１の外部から基準信号ＴＥＳＴ１が与えられる。パッドＰ２には固体撮像装置１の外部から振幅信号ＴＥＳＴ２が与えられる。テスト信号選択回路２３は、制御信号ＣＮ９，ＣＮ１０に応答してトランジスタ２３−１，２３−２のオン／オフを切り替えることにより、基準信号ＴＥＳＴ１と振幅信号ＴＥＳＴ２を所望のタイミングで時系列に並べてテスト信号ＴＥＳＴとしてノードＮ１から出力する。

テスト信号入力回路１１は、テスト信号ＴＥＳＴが出力されるノードＮ１とＡＤ変換器７の入力とを接続／分離するための機能を備えたスイッチ回路である。テスト信号入力回路１１は複数のスイッチトランジスタ(１１−１〜１１−ｎ)を含む。複数のスイッチトランジスタ(１１−１〜１１−ｎ)は、ＡＤ変換器７内の複数のＡＤ変換回路(図１には示していないがこれについては後述する)に対応している。スイッチトランジスタ(１１−１〜１１−ｎ)の各々は、対応するＡＤ変換回路の入力とノードＮ１との間に接続されており、通信・タイミング制御回路２２からの制御信号ＣＮ２によりオン／オフが制御される。ＡＤ変換器７をテストする場合、テスト信号入力回路１１は、制御信号ＣＮ２に応答してスイッチトランジスタ(１１−１〜１１−ｎ)を“オン”にすることにより、テスト信号ＴＥＳＴをＡＤ変換器７の入力へ与える。

ＡＤ変換器７は、イメージセンサとして通常に動作させる場合、画素セル１３から垂直信号線(１４−１〜１４−ｎ)，垂直信号線接続回路２０を介して入力されるアナログ信号を１ライン毎に基準電圧ＶＲＥＦと比較してデジタル信号にＡＤ変換する。この後、変換されたデジタル信号は、バッファ８を介して例えば固体撮像装置１の外部に出力される。また、ＡＤ変換器７は、ＡＤ変換器７をテストする場合、テスト信号ＴＥＳＴを１ライン毎に基準電圧ＶＲＥＦと比較してデジタル信号にＡＤ変換する。ＡＤ変換器７は、１水平期間中、ＡＤ変換したデジタル信号を蓄積する。この後、変換されたデジタル信号は、バッファ８を介して例えば固体撮像装置１の外部に出力される。その出力されたデジタル信号を評価することで、ＡＤ変換器７の特性を測定する。

ＡＤ変換器７の具体的な一例はカラム型のＡＤ変換器である。カラム型のＡＤ変換器７では、複数の垂直信号線(１４−１〜１４−ｎ)に対応させて複数のＡＤ変換回路(７−１〜７−ｎ)が設けられており、列(垂直信号線)ごとにＡＤ変換を行う。ここで、複数の垂直信号線(１４−１〜１４−ｎ)のうちの１つ(１４−ｎ)に対応する画素セル１３からＡＤ変換回路７−ｎまでの回路構成を図２に示す。この構成は他の垂直信号線についても同様である。

図１には示されていないが、本実施形態の固体撮像装置１では、画素領域４とＡＤ変換器７との間に各垂直信号線(１４−１〜１４−ｎ)に対してサンプルホールド回路(２００−１〜２００−ｎ)が配置されている。図２では、垂直信号線１４−ｎに対するサンプルホールド回路２００−ｎが示されている。この構成は他の垂直信号線に対するサンプルホールド回路についても同様である。ここで特徴的なのは、垂直信号線接続回路２０のスイッチトランジスタ２０−ｎが、サンプルホールド回路２００−ｎのサンプル状態／ホールド状態を切り替える機能も兼ね備えている点である。このようにすれば、垂直信号線接続回路２０のスイッチトランジスタ(２０−１〜２０−ｎ)を別途配置する必要がなくなり、回路面積を増加させずにすむ。

以上のように構成された固体撮像装置１が通常のイメージセンサとして動作する際のタイミングチャートを図３に示す。この動作は、サンプルホールド回路が設けられている既存の固体撮像装置と同様である。サンプルホールド回路(２００−１〜２００−ｎ)が設けられているため、ＡＤ変換回路(７−１〜７−ｎ)のダウンカウント期間中に信号成分Ｖｓｉｇを読み出すことができ高速化が図れる。比較のため、サンプルホールド回路(２００−１〜２００−ｎ)が設けられていない場合のタイミングチャートを図４に示す。この場合、ＡＤ変換回路(７−１〜７−ｎ)のダウンカウント期間が終わるまで信号成分Ｖｓｉｇを読み出すことができない。本発明の実施形態としてはサンプルホールド回路(２００−１〜２００−ｎ)が設けられているほうが好ましいが、サンプルホールド回路(２００−１〜２００−ｎ)が設けられていない固体撮像装置に対しても本発明を適用できる。この場合、垂直信号線接続回路２０のスイッチトランジスタ(２０−１〜２０−ｎ)を別途配置する必要があるため回路面積が増加する。

図１に示したパッドＰ１に与えられる基準信号ＴＥＳＴ１は、図３，４のＶＩＮ(垂直信号線(１４−１〜１４−ｎ)を介してＡＤ変換回路(７−１〜７−ｎ)へ与えられる信号：図２参照)のリセット成分ΔＶに相当する信号である。また、図１に示したパッドＰ２に与えられる振幅信号ＴＥＳＴ２は、図３，４のＶＩＮの信号成分Ｖｓｉｇに相当する信号である。

次に、本実施形態の固体撮像装置１がＡＤ変換器７をテストする場合の動作について説明する。

ＡＤ変換器７をテストする場合、垂直信号線接続回路２０のスイッチトランジスタ(２０−１〜２０−ｎ)は、制御信号ＣＮ４により常時“オフ”になる。これにより、垂直信号線(１４−１〜１４−ｎ)とＡＤ変換器７の入力(ＡＤ変換回路(７−１〜７−ｎ)の入力)とが電気的に切り離される。このため、負荷トランジスタ群３、画素領域４および垂直走査回路５は、それぞれどのような動作になっていても構わない。

テスト信号ＴＥＳＴは、基準電圧発生器６からの基準電圧ＶＲＥＦのＲＡＭＰ期間より前に、基準信号と振幅信号としてＡＤ変換器７へ与える必要がある。基準信号と振幅信号は、それぞれ基準信号ＴＥＳＴ１，振幅信号ＴＥＳＴ２として、固体撮像装置１の外部からパッドＰ１，Ｐ２に与えられる。その後、テスト信号選択回路２３によって基準信号ＴＥＳＴ１と振幅信号ＴＥＳＴ２を所望のタイミングで時系列に並べたテスト信号ＴＥＳＴを生成してＡＤ変換器７へ与える。以下、図５のタイミングチャートを参照しつつ具体的に説明する。

基準信号ＴＥＳＴ１は、電圧値(Ｖ０)として常に固体撮像装置１の外部からパッドＰ１に与えられる。振幅信号ＴＥＳＴ２は、Ｖ０〜Ｖｎのいずれかの電圧値として、少なくともｔ０〜ｔ９の間、固体撮像装置１の外部からパッドＰ２に与えられる。

通信・タイミング制御回路２２は、基準信号を発生する期間ｔ０〜ｔ３の間、制御信号ＣＮ９をハイレベルにし、制御信号ＣＮ１０をローレベルにしてそれぞれ出力する。それによりトランジスタ２３−１は“オン”し、トランジスタ２３−２は“オフ”するので、テスト信号選択回路２３は、電圧値(Ｖ０)の基準信号ＴＥＳＴ１をテスト信号ＴＥＳＴとしてノードＮ１から出力する。通信・タイミング制御回路２２は、ＡＤ変換器７の基準信号取込期間であるｔ１〜ｔ２の間、制御信号ＣＮ２をハイレベルにして出力する。これに応答してテスト信号入力回路１１のスイッチトランジスタ(１１−１〜１１−ｎ)は“オン”になり、基準信号取込期間であるｔ１〜ｔ２の間にＡＤ変換器７に基準信号が与えられる。このとき基準電圧発生器６は、電圧値(Ｒ０)の基準電圧ＶＲＥＦを発生している。これにより、ＡＤ変換器７は、基準信号の電圧値(Ｖ０)と基準電圧ＶＲＥＦの電圧値(Ｒ０)を受け取り、まずＡＤ変換の初期値を生成する。

次に、通信・タイミング制御回路２２は、振幅信号を発生する期間ｔ３〜ｔ９の間、制御信号ＣＮ９をローレベルにし、制御信号ＣＮ１０をハイレベルにしてそれぞれ出力する。それによりトランジスタ２３−１は“オフ”し、トランジスタ２３−２は“オン”するので、テスト信号選択回路２３は、Ｖ０〜Ｖｎのいずれかの電圧値の振幅信号ＴＥＳＴ２をテスト信号ＴＥＳＴとしてノードＮ１から出力する。通信・タイミング制御回路２２は、ＡＤ変換器７の振幅信号取込期間であるｔ４〜ｔ５の間、制御信号ＣＮ２をハイレベルにして出力する。これに応答してテスト信号入力回路１１のスイッチトランジスタ(１１−１〜１１−ｎ)は“オン”になり、振幅信号取込期間であるｔ４〜ｔ５の間にＡＤ変換器７に振幅信号が与えられる。これにより、ＡＤ変換器７は、振幅信号の電圧値(Ｖ０〜Ｖｎ)を受け取り、初期値を基準とした振幅値を生成する。

その後、基準電圧発生器６は、ｔ６から基準電圧ＶＲＥＦの電圧値(Ｒ０)をＲＡＭＰ信号の電圧値(Ｒｒ)として発生する。これにより、ＡＤ変換器７は、先ほど生成した振幅値とＲＡＭＰ信号の電圧値(Ｒｒ)とを比較して、最終的に振幅値をデジタル値に変換する。各列で得られたデジタル値は、その後水平走査回路９によってそれぞれ選択され、例えばバッファ８を通じて固体撮像装置１の外部へ出力される。

このように出力された各列のデジタル値を評価することで、ＡＤ変換器７の特性をテストすることができる。

以上説明したように、第１の実施形態による固体撮像装置１では、ＡＤ変換器７へ与えるテスト信号ＴＥＳＴが画素領域４の負荷の影響を受けないようにするため、垂直信号線接続回路２０により垂直信号線(１４−１〜１４−ｎ)とＡＤ変換器７の入力とを切り離して、テスト信号ＴＥＳＴをＡＤ変換器７に直接入力できるようにした。これにより「テスト信号ＴＥＳＴが垂直信号線(１４−１〜１４−ｎ)の負荷の影響を受けてしまい精度の高いテストが失われる」という課題を解消することができる。

また、ＡＤ変換器７をテストする場合、基準信号ＴＥＳＴ１と振幅信号ＴＥＳＴ２の２つの信号を固体撮像装置１の外部からパッドＰ１，Ｐ２に入力し、テスト信号選択回路２３によって基準信号ＴＥＳＴ１と振幅信号ＴＥＳＴ２を選択的に切り替えて出力することにより基準信号ＴＥＳＴ１と振幅信号ＴＥＳＴ２が所望のタイミングで時系列に並んだテスト信号ＴＥＳＴを生成して、そのテスト信号ＴＥＳＴをテスト信号入力回路１１を通してＡＤ変換器７へ入力する。このようにすることで、基準信号ＴＥＳＴ１と振幅信号ＴＥＳＴ２が時系列に並んだテスト信号ＴＥＳＴを固体撮像装置１の内部で生成するテスト信号発生回路は不要となる。さらに、テスト信号発生回路で発生するテスト信号が所望の精度を出しているかを固体撮像装置毎に確認するテストも不要となる。これにより、固体撮像装置の回路規模が大きくなる課題とテスト時間が増えるという課題を解消することができる。加えて、基準信号と振幅信号を所望のタイミングで時分割に発生させるためのＩＣテスタを開発する工数の課題とその開発にかかるコストの課題も解消することができる。

また、固体撮像装置１の外部から入力される基準信号ＴＥＳＴ１と振幅信号ＴＥＳＴ２を所望のタイミングで時系列に並べるのを固体撮像装置１内部の通信・タイミング制御回路２２で制御することにした。これにより、ＩＣテスタは、基準信号ＴＥＳＴ１を与え続けながら振幅信号ＴＥＳＴ２の電圧値を任意のタイミングで与えればよいので、ＩＣテスタから固体撮像装置１へ基準信号ＴＥＳＴ１および振幅信号ＴＥＳＴ２を与えるタイミングとＡＤ変換器７へそれらの信号を与えるタイミングとを合わせることが困難という課題を解消することができる。

(第２の実施形態)
第１の実施形態では、テスト信号選択回路２３から出力されたテスト信号ＴＥＳＴを、テスト信号入力回路１１を通してＡＤ変換器７へ与えた。

しかしながら、例えばＡＤ変換器７が低速で動作するような固体撮像装置において、基準信号と振幅信号を所望のタイミングで時分割に発生させるＩＣテスタの開発に課題がなく，かつ，ＩＣテスタから固体撮像装置へ基準信号および振幅信号を与えるタイミングとＡＤ変換器７へそれらの信号を与えるタイミングとを合わせることが可能であれば、固体撮像装置の外部で発生させたテスト信号ＴＥＳＴをテスト信号入力回路１１を通してＡＤ変換器７へ入力してもよい。このような固体撮像装置の一例を、以下第２の実施形態として説明する。

図６は、本発明の第２の実施形態に係る固体撮像装置６０の概略構成図である。図６の構成のうち、そのほとんどは図１と同じ機能を備えているため、ここでは主に相違点についてのみ説明する。

図６の固体撮像装置６０では、テスト信号ＴＥＳＴは、テスト信号選択回路２３(図１)から出力されるのではなく、固体撮像装置６０の外部からパッドＰ３に与えられる。図１の固体撮像装置１では、基準信号ＴＥＳＴ１が与えられるパッドＰ１と振幅信号ＴＥＳＴ２が与えられるパッドＰ２の２つのパッドが必要であるのに対し、図６の固体撮像装置６０では１つのパッドＰ３でよい。また、図１の固体撮像装置１では必要であったテスト信号選択回路２３，制御信号ＣＮ９，ＣＮ１０が図６の固体撮像装置６０では不要となる。

また、動作については第１の実施形態と同様、テスト信号ＴＥＳＴを図５に示すタイミングで固体撮像装置１の外部からパッドＰ３に与えればよい。

以上説明したように、第２の実施形態の固体撮像装置６０によれば、固体撮像装置６０の外部で発生したテスト信号ＴＥＳＴをパッドＰ３に入力し、テスト信号入力回路１１を通じてＡＤ変換器７へ直接入力できるようにした。このようにすることで、テスト信号選択回路２３(図１)は不要となり、回路面積の削減とテスト信号入力用のパッドを減らす効果が得られる。

(第３の実施形態)
第１〜第２の実施形態では、画素セル１３から出力されたアナログ信号は、垂直信号線(１４−１〜１４−ｎ)，垂直信号線接続回路２０を通じてＡＤ変換器７へ与えられる。

しかしながら、画素セル１３から出力されたアナログ信号を、例えば増幅するようなアナログ信号処理回路を通ってからＡＤ変換器７へ与える固体撮像装置の場合は、テスト信号ＴＥＳＴがアナログ信号処理回路の影響を受けないように、垂直信号線接続回路２０とテスト信号入力回路１１を配置する必要がある。

そこで、第３の実施形態では、画素領域４とＡＤ変換器７の間に、アナログ信号処理回路が配置された固体撮像装置に対する実施形態を説明する。

図７は、本発明の第３の実施形態に係る固体撮像装置７０の概略構成図である。図７の構成のうち、そのほとんどは図１と同じ機能を備えているため、ここでは主に相違点についてのみ説明する。

図７の固体撮像装置７０ではアナログ信号処理回路２１が設けられている。アナログ信号処理回路２１は、画素セル１３から出力されるアナログ信号を、例えば増幅して出力する回路である。アナログ信号処理回路２１は、画素セル１３から出力されるアナログ信号がＡＤ変換器７へ入力されるまでに当該アナログ信号を処理する回路であればどのような機能の回路でもよい。アナログ信号処理回路２１は、複数の垂直信号線(１４−１〜１４−ｎ)に対応する複数のアナログ信号処理回路(２１−１〜２１−ｎ)を備えている。複数のアナログ信号処理回路(２１−１〜２１−ｎ)の各々は、対応する垂直信号線(１４−１〜１４−ｎ)に画素セル１３から出力されるアナログ信号を、例えば増幅して出力する回路である。

垂直信号線接続回路２０は、アナログ信号処理回路２１とＡＤ変換器７との間に配置される。垂直信号線接続回路２０の各スイッチトランジスタ(２０−１〜２０−ｎ)は、対応するアナログ信号処理回路(２１−１〜２１−ｎ)の出力ノードと対応するＡＤ変換回路(７−１〜７−ｎ)の入力との間に接続されている。

また、動作については第１の実施形態の動作と全く同じのため説明を省略する。

以上説明したように、第３の実施形態の固体撮像装置７０によれば、ＡＤ変換器７をテストする場合、垂直信号線接続回路２０は、垂直信号線(１４−１〜１４−ｎ)ならびにアナログ信号処理回路２１の出力をＡＤ変換器７の入力と切り離すので、テスト信号ＴＥＳＴにアナログ信号処理回路２１の影響を与えることはない。このようにすることで、アナログ信号処理回路２１を備えた固体撮像装置のような場合でも、テスト信号ＴＥＳＴがこのアナログ信号処理回路２１の影響を受けるようなことはなく、ＡＤ変換器７に対して精度の高いテストを行うことができる。

(第４の実施形態)
第１〜第３の実施形態では、基準信号ＴＥＳＴ１および振幅信号ＴＥＳＴ２，あるいは，テスト信号ＴＥＳＴを外部から固体撮像装置に与えた。しかしながら固体撮像装置にまだ十分な回路を置く余裕が有り，かつ，テスト時間を増加させるにも十分な余裕がある場合は、テスト信号ＴＥＳＴを発生する回路を固体撮像装置に内蔵してもよい。そこで、第４の実施形態では、テスト信号ＴＥＳＴを発生する回路を内蔵した固体撮像装置の実施形態を説明する。

図８は、本発明の第４の実施形態に係る固体撮像装置８０の概略構成図である。図８の構成のうち、そのほとんどは図１と同じ機能を備えているため、ここでは主に相違点についてのみ説明する。

テスト信号発生回路１２は、制御信号ＣＮ３に応答して、基準信号と振幅信号を所望のタイミングで時系列に並べたテスト信号ＴＥＳＴを生成し出力する。また、動作については第１の実施形態と同様、テスト信号ＴＥＳＴを図５に示すタイミングでテスト信号発生回路１２から出力すればよい。

以上説明したように、第４の実施形態の固体撮像装置８０では、テスト信号ＴＥＳＴを発生するテスト信号発生回路１２を内蔵した。このようにすることで、ＡＤ変換器７へ与えるテスト信号を外部から与える必要がなくなるため、ＩＣテスタで、基準信号ＴＥＳＴ１および振幅信号ＴＥＳＴ２，あるいは，テスト信号ＴＥＳＴを発生する機構を持たなくてもよいという効果が得られる。加えて、基準信号ＴＥＳＴ１および振幅信号ＴＥＳＴ２，あるいは，テスト信号ＴＥＳＴを与えるためのパッド(Ｐ１，Ｐ２，Ｐ３)を備えなくてもよいという効果が得られる。

(その他の実施形態)
以上、本発明の実施形態について説明したが、本発明の技術的範囲は、上記実施形態に記載の範囲に限定されるものではなく、発明の要旨を逸脱しない範囲で上記実施形態に似たような変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。

たとえば上記第２の実施形態(図６)では、テスト信号ＴＥＳＴを固体撮像装置６０の外部から与えているが、どのタイミングで基準信号ＴＥＳＴ１と振幅信号ＴＥＳＴ２をテスト信号ＴＥＳＴとして与えればよいかを伝えるため、通信・タイミング制御回路２２から例えばデータＤＡＴＡのパッドを介して、制御信号ＣＮ９，ＣＮ１０に相当する情報を固体撮像装置６０の外部へ出力してもよい。

また、上記第３の実施形態(図７)におけるアナログ信号処理回路２１は、図６，図８の固体撮像装置６０，８０に追加されてもよい。

また、上記実施形態の通信・タイミング制御回路２２は、固体撮像装置１，６０，７０，８０の外部から得たクロックＣＬＫ０とデータＤＡＴＡを受けて、クロック信号，パルス信号や制御信号など各ブロックに必要な信号を信号ＣＮ１〜ＣＮｎとして出力する回路として説明したが、例えば任意のパッドから与えられた信号の状態に従って信号ＣＮ１〜ＣＮｎを生成し出力してもよい。

また、上記実施形態のＡＤ変換器７は、アナログ信号をデジタル信号に変換するものであれば、如何なるものでもよく、例えば特許文献２に示されるＡＤ変換器でもよい。

例えば図９は、図１の固体撮像装置１においてＡＤ変換器７を特許文献２に記載のＡＤ変換器とした場合のタイミングチャートである。特許文献２に記載のＡＤ変換器は、基準電圧ＶＲＥＦとして、基準信号を比較するためのＲＡＭＰ信号(Ｒｒ１)と、振幅信号を比較するためのＲＡＭＰ信号(Ｒｒ２)の２つのＲＡＭＰ信号を必要とする。信号ＣＮ９により、ｔ１０〜ｔ１４の間に電圧値(Ｖ０)の基準信号ＴＥＳＴ１をテスト信号ＴＥＳＴとしてＡＤ変換器７へ与える。ＡＤ変換器７は、ｔ１２〜ｔ１３の間に基準信号ＴＥＳＴ１(Ｖ０)と基準電圧ＶＲＥＦのＲＡＭＰ信号(Ｒｒ１)との比較を行い、一致した時点のデジタル値(ダウンカウント値)を保持する。その後、信号ＣＮ１０により、ｔ１４〜ｔ１９の間にＶ０〜Ｖｎのいずれかの電圧値の振幅信号ＴＥＳＴ２をテスト信号ＴＥＳＴとしてＡＤ変換器７に与える。ＡＤ変換器７は、ｔ１６〜ｔ１７の間に振幅信号ＴＥＳＴ２(Ｖ０〜Ｖｎ)と基準電圧ＶＲＥＦのＲＡＭＰ信号(Ｒｒ２)との比較を行い、一致した時点のデジタル値(前のダウンカウント値からアップカウントした値)を保持する。各列で得られたデジタル値は、その後水平走査回路９によってそれぞれ選択され、例えばバッファ８を通じて固体撮像装置１の外部へ出力される。このように出力された各列のデジタル値を評価することで、ＡＤ変換器７の特性をテストすることができる。

また、上記第１の実施形態(図２)におけるサンプルホールド回路(２００−１〜２００−ｎ)は、図６，図７，図８の固体撮像装置６０，７０，８０に追加されてもよい。このようにすることで、ＡＤ変換器７をテストするための回路面積を削減することができる。ただし、この場合、垂直信号線接続回路２０とテスト信号入力回路１１との間にサンプルホールド回路用の容量が配置されるため、テスト信号ＴＥＳＴを基準信号と振幅信号とに切り換える際、この容量に相当する時間遷移が余分に発生するので気をつける必要がある。

また、上記実施形態では、ＡＤ変換器７をテストしない場合、テスト信号ＴＥＳＴがハイインピーダンスになるので、テスト信号入力回路１１のスイッチトランジスタ(１１−１〜１１−ｎ)が“オン”する可能性がある。これを防ぐために、ＡＤ変換器７をテストしない場合、スイッチトランジスタ(１１−１〜１１−ｎ)が“オン”しない電圧にテスト信号ＴＥＳＴを固定してもよい。

また、上記実施形態では、テスト信号入力回路１１のスイッチトランジスタ(１１−１〜１１−ｎ)の全てを通してＡＤ変換器７をテストすることを示したが、制御信号ＣＮ２により各スイッチトランジスタ(１１−１〜１１−ｎ)のオン／オフを個別に制御することにより、スイッチトランジスタ(１１−１〜１１−ｎ)の一部を通してＡＤ変換器７をテストするようにしてもよい。

また、上記実施形態では、テスト信号入力回路１１のスイッチトランジスタ(１１−１〜１１−ｎ)は、垂直信号線接続回路２０を通じて垂直信号線(１４−１〜１４−ｎ)に接続できるように構成しているが、垂直信号線(１４−１〜１４−ｎ)に接続できなくてもよい。すなわち、ＡＤ変換器７をテストするときのみ動作するＡＤ変換器がＡＤ変換器７の中にあって、そのＡＤ変換器に対してのみテスト信号ＴＥＳＴを与えるようにする。これによって、固体撮像装置をイメージセンシング動作させる際、ＡＤ変換器にテスト回路の負荷の影響を与えずに動作させることができるという効果が得られる。加えて、テスト用の回路が削減できるという効果も得られる。

また、上記実施形態では、基準電圧ＶＲＥＦのＲＡＭＰ信号Ｒｒ，Ｒｒ１，Ｒｒ２を単調減少として示したが、基準電圧ＶＲＥＦがＡＤ変換器７に適切な信号として与えることができればどのような信号でもよい。

また、上記実施形態では、テスト信号ＴＥＳＴの振幅信号の電圧値は、Ｖ０からＶｎになるにしたがって減少するように示したが、振幅信号の電圧値がＡＤ変換器７に適切な信号として与えることができればどのような信号でもよい。

また、上記実施形態では、テスト信号ＴＥＳＴの基準信号の電圧値Ｖ０は、常時固定した電圧値として示したが、可変な電圧値にしてもよい。

また、上記実施形態では、テスト信号ＴＥＳＴの基準信号の電圧値Ｖ０と振幅信号の電圧値Ｖ０は同じとして示したが、異なる電圧値としてもよい。

また、上記実施形態では、ＡＤ変換器７は１つであることを前提に示したが、複数あってもよい。その場合、複数のＡＤ変換器７に対して共通のテスト信号入力回路１１から共通のテスト信号ＴＥＳＴとして与えてもよいし、あるいは複数のＡＤ変換器７に対して複数のテスト信号入力回路１１から別々のテスト信号ＴＥＳＴを与えてもよい。

また、上記実施形態では、ＡＤ変換後のデジタル値をバッファ８を通して出力する際のフォーマットについては特に記載していないが、複数ビットある各列のデジタル値をそのままパラレルデータとして出力してもよいし、シリアルデータに変換して出力してもよいし、あるいは出力後の画像処理を容易にするため同期信号を付与して出力してもよい。

本発明は、例えばイメージセンサ付き携帯電話、デジタルカメラ、ビデオカメラなどに使用されるＣＭＯＳイメージセンサに適用される。

本発明の第１の実施形態に係る固体撮像装置の概略構成図である。 複数の垂直信号線のうちの１つに対応する画素セルからＡＤ変換回路までの回路構成を示す図である。 サンプルホールド回路が設けられている場合におけるイメージセンシング時のタイミングチャートである。 サンプルホールド回路が設けられていない場合におけるイメージセンシング時のタイミングチャートである。 第１の実施形態の固体撮像装置がＡＤ変換器をテストする場合の動作を説明するためのタイミングチャートである。 本発明の第２の実施形態に係る固体撮像装置の概略構成図である。 本発明の第３の実施形態に係る固体撮像装置の概略構成図である。 本発明の第４の実施形態に係る固体撮像装置の概略構成図である。 図１に示した第１の実施形態の固体撮像装置のＡＤ変換器において特許文献２のＡＤ変換器を適用した場合の動作を説明するためのタイミングチャートである。 従来例の固体撮像装置の概略構成図である。

符号の説明

１，６０，７０，８０，１００ 固体撮像装置
２ タイミング発生回路
３ 負荷トランジスタ群
３−１〜３−ｎ 負荷トランジスタ
４ 画素領域
５ 垂直走査回路
５−１〜５−ｎ 水平信号線
６ 基準電圧発生器
７ ＡＤ変換器
７−１〜７−ｎ ＡＤ変換回路
８ バッファ
９ 水平走査回路
１０ コントロール回路
１１ テスト信号入力回路
１１−１〜１１−ｎ スイッチトランジスタ
１２ テスト信号発生回路
１３ 画素セル
１４−１〜１４−ｎ 垂直信号線
２０ 垂直信号線接続回路
２０−１〜２０−ｎ スイッチトランジスタ
２１ アナログ信号処理回路
２２ 通信・タイミング制御回路
２３ テスト信号選択回路
２３−１〜２３−２ トランジスタ
２００−１〜２００−ｎ サンプルホールド回路
Ｐ１，Ｐ２ パッド

Claims (15)

1. 光電変換素子を含む複数の画素セルがアレイ状に配置された画素領域と、
   前記画素領域の各画素セルを選択する選択回路と、
   前記選択回路により選択された画素セルの信号が読み出される複数の垂直信号線と、
   前記垂直信号線に読み出された信号をＡＤ変換するＡＤ変換器と、
   前記垂直信号線と前記ＡＤ変換器の入力とを接続または非接続にする第１のスイッチ回路と、
   前記ＡＤ変換器をテストするためのテスト信号を受ける第１のノードと前記ＡＤ変換器の入力とを接続または非接続にする第２のスイッチ回路と、
   前記第１および第２のスイッチ回路のオン／オフを制御する制御回路と、
   を備える、
   ことを特徴とする固体撮像装置。
2. 請求項１において、
   前記第１のスイッチ回路は、前記画素領域と前記ＡＤ変換器との間の領域に配置される、
   ことを特徴とする固体撮像装置。
3. 請求項１において、
   前記第２のスイッチ回路は、前記画素領域と前記ＡＤ変換器との間の領域に配置される、
   ことを特徴とする固体撮像装置。
4. 請求項１において、
   前記ＡＤ変換器の入力に接続された第２のノードをさらに備え、
   前記垂直信号線の一端は負荷トランジスタに接続されており、
   前記第１のスイッチ回路は、
   前記垂直信号線の他端と前記第２のノードとを接続または非接続にし、
   前記第２のスイッチ回路は、
   前記第１のノードと前記第２のノードとを接続または非接続にする、
   ことを特徴とする固体撮像装置。
5. 請求項１において、
   前記ＡＤ変換器をテストするためのテスト信号を生成して前記第１のノードに出力するテスト信号発生回路をさらに備える、
   ことを特徴とする固体撮像装置。
6. 請求項１において、
   前記ＡＤ変換器をテストするためのテスト信号は、前記固体撮像装置の外部から前記第１のノードに与えられる、
   ことを特徴とする固体撮像装置。
7. 請求項１において、
   前記選択回路により選択された画素セルから前記垂直信号線に読み出された信号を処理するアナログ信号処理回路をさらに備え、
   前記第１のスイッチ回路は、
   前記アナログ信号処理回路の出力ノードと前記ＡＤ変換器の入力とを接続または非接続にする、
   ことを特徴とする固体撮像装置。
8. 請求項１において、
   前記画素領域と前記ＡＤ変換器との間に配置され、前記垂直信号線に読み出された信号を保持するサンプルホールド回路をさらに備え、
   前記第１のスイッチ回路は、
   前記サンプルホールド回路のサンプル状態／ホールド状態を切り替える機能をさらに備えている、
   ことを特徴とする固体撮像装置。
9. 請求項１において、
   前記テスト信号は、基準信号と振幅信号とが時系列に並んだ信号であり、
   前記基準信号は、
   前記画素セルをリセットしたとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素リセット信号レベルに相当する信号であり、
   前記振幅信号は、
   前記画素セル内の光電変換素子に蓄えられた電荷を当該光電変換素子から読み出したとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素信号レベルに相当する信号である、
   ことを特徴とする固体撮像装置。
10. 請求項６において、
    前記固体撮像装置の外部から入力される第１の信号を受ける第２のノードと、
    前記固体撮像装置の外部から入力される第２の信号を受ける第３のノードと、
    前記第２のノードに与えられる前記第１の信号と前記第３のノードに与えられる前記第２の信号とを所定のタイミングで切り替えて前記第１のノードに前記テスト信号として出力するテスト信号選択回路と、
    をさらに備え、
    前記第１の信号は、
    前記画素セルをリセットしたとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素リセット信号レベルに相当する信号であり、
    前記第２の信号は、
    前記画素セル内の光電変換素子に蓄えられた電荷を当該光電変換素子から読み出したとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素信号レベルに相当する信号である、
    ことを特徴とする固体撮像装置。
11. 請求項１０において、
    前記テスト信号選択回路は、
    前記第２のノードに与えられる前記第１の信号を第１の期間前記第１のノードに前記テスト信号として出力し、次に、前記第３のノードに与えられる前記第２の信号を第２の期間前記第１のノードに前記テスト信号として出力する、
    ことを特徴とする固体撮像装置。
12. 請求項６において、
    前記テスト信号は、基準信号と振幅信号とが時系列に並んだ信号であり、
    前記基準信号は、
    前記画素セルをリセットしたとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素リセット信号レベルに相当する信号であり、
    前記振幅信号は、
    前記画素セル内の光電変換素子に蓄えられた電荷を当該光電変換素子から読み出したとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素信号レベルに相当する信号であり、
    前記制御回路は、
    前記基準信号と前記振幅信号の切り替えタイミングを示す信号を前記固体撮像装置の外部に出力する、
    ことを特徴とする固体撮像装置。
13. 請求項１において、
    前記ＡＤ変換器は、
    前記複数の垂直信号線に対応する複数のＡＤ変換回路を含み、
    前記第１のスイッチ回路は、
    前記複数の垂直信号線に対応する複数の第１スイッチを含み、
    前記複数の第１スイッチの各々は、
    対応する垂直信号線と当該垂直信号線に対応するＡＤ変換回路の入力とを接続または非接続にし、
    前記第２のスイッチ回路は、
    前記複数のＡＤ変換回路に対応する複数の第２スイッチを含み、
    前記複数の第２スイッチの各々は、
    対応するＡＤ変換回路の入力と前記第１のノードとを接続または非接続にし、
    前記制御回路は、
    前記複数の第２スイッチのオン／オフを個別に制御する、
    ことを特徴とする固体撮像装置。
14. 請求項１において、
    前記ＡＤ変換器をテストしない時、前記テスト信号が前記第２のスイッチ回路を介して前記ＡＤ変換器に与えられないように、前記第１のノードをある電圧値に固定する、
    ことを特徴とする固体撮像装置。
15. 光電変換素子を含む複数の画素セルがアレイ状に配置された画素領域と、
    前記画素領域の各画素セルを選択する選択回路と、
    前記選択回路により選択された画素セルの信号が読み出される複数の垂直信号線と、
    前記垂直信号線に読み出された信号をＡＤ変換するＡＤ変換器と、
    を備えた固体撮像装置であって、
    前記固体撮像装置の外部から入力される第１の信号を受ける第１のノードと、
    前記固体撮像装置の外部から入力される第２の信号を受ける第２のノードと、
    前記第１のノードに与えられる前記第１の信号と前記第２のノードに与えられる前記第２の信号とを所定のタイミングで切り替えてテスト信号として出力するテスト信号選択回路と、
    前記テスト信号選択回路からのテスト信号を前記ＡＤ変換器の入力に与えるテスト信号入力回路と、
    を備え、
    前記第１の信号は、
    前記画素セルをリセットしたとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素リセット信号レベルに相当する信号であり、
    前記第２の信号は、
    前記画素セル内の光電変換素子に蓄えられた電荷を当該光電変換素子から読み出したとき前記画素セルから前記垂直信号線を介して前記ＡＤ変換器へ与えられる画素信号レベルに相当する信号である、
    ことを特徴とする固体撮像装置。

Images