JP2008072324A - イメージセンサ、モジュール、および、電子機器 - Google Patents

Abstract

【課題】信号出力のダイナミックレンジを広げ、情報を正確に出力することが可能なイメージセンサ、そのイメージセンサを備えるモジュール、および、そのモジュールを備える電子機器を提供する。
【解決手段】複数の画素２０１〜２０ｎの各々の増幅回路２５から信号線Ｌに信号Ｓ２，Ｓ３が直接出力される。信号線Ｌが長くなり信号線Ｌの寄生容量が増加しても、信号線Ｌを伝達する信号が減衰するのを防ぐことができるので、信号出力のダイナミックレンジを広げることが可能になり、情報を正確に出力することが可能になる。
【選択図】図３

Description

本発明は、イメージセンサ、モジュール、およびそのモジュールを備える電子機器に関する。より特定的には、本発明は原稿読み取りや画像入力等に用いられるリニアイメージセンサ、複数のリニアイメージセンサを備えるモジュール、および、そのモジュールを備える電子機器に関する。

一般的なＣＭＯＳイメージセンサは、光信号を電気信号に変換するための複数の光電変換素子（たとえばフォトダイオード等）と、複数の光電変換素子に対応してそれぞれ設けられる複数の増幅回路とを備える。増幅回路はたとえばＭＯＳトランジスタを含むソースフォロワ回路により構成される。

このような構成を有するイメージセンサでは光がイメージセンサに入射しているかどうかに拘らず、ソースフォロワ回路からある一定の電圧レベルのオフセット信号が出力されることがある。またオフセット信号の大きさが複数のソースフォロワ回路間でばらつくことがある。オフセット信号の大きさがばらつく理由は、製造プロセス等の要因によりＭＯＳトランジスタの特性がばらつくことによる。

このような現象が生じると各画素から出力される画像信号の基準レベルが画素間で異なる。この場合にはイメージセンサから出力される画像信号に基づいて画像を再現しても、イメージセンサが読み込んだ元の画像を精度よく再現できないことが起こる。

たとえば特開平５−４８８４４号公報（特許文献１）は、ソースフォロワ回路の特性ばらつきを低減可能なイメージセンサを開示する。このイメージセンサでは、まず光電変換素子をリセットした直後にソースフォロワ回路から出力される電圧をコンデンサに保持する。次に光電変換素子が光を受けると光電変換素子の出力電圧（すなわちソースフォロワ回路の入力電圧）が変化する。これによりソースフォロワ回路の出力電圧が変化すると、コンデンサの他方端からはソースフォロワ回路の出力電圧の変化分に相当する電圧のみが出力される。よってコンデンサの他方端からはオフセット成分を除去した画像信号を取り出すことができる。
特開平５−４８８４４号公報

特開平５−４８８４４号公報（特許文献１）に開示されるイメージセンサでは、フォトダイオードからの信号電圧をコンデンサに充電して、コンデンサの電荷を用いて外部に信号を伝える方式を用いている。このためコンデンサの他方端と出力回路とを接続する配線が長くなる。この場合には、その配線の長さに起因する寄生容量も大きくなる。コンデンサの容量をＣ１とし、配線の寄生容量をＣ２とすると、コンデンサの他方端から出力される画像信号の電圧はＣ１／（Ｃ１＋Ｃ２）倍に低下する。つまり信号が減衰するという問題が生じる。

特開平５−４８８４４号公報（特許文献１）はこの問題を解決するための出力回路を開示する。しかし、各コンデンサの他方端と出力回路とを接続する配線を共有しているため配線が長くなり、信号が減衰するという問題は解決できていない。

本発明の目的は、信号出力のダイナミックレンジを広くし、情報を正確に出力することが可能なイメージセンサ、そのイメージセンサを備えるモジュール、および、そのモジュールを備える電子機器を提供することである。

本発明は要約すれば、イメージセンサであって、選択的に活性化される複数の画素を備える。複数の画素の各々は、受光強度に応じた第１の信号を出力する光電変換素子と、基準電圧を出力するリセット回路と、第１の信号を増幅して第２の信号を出力し、かつ、第１の信号に代えて基準電圧を受けた場合に第３の信号を出力する増幅回路とを含む。イメージセンサは、信号線と、補正回路とをさらに備える。信号線は、増幅回路から第２および第３の信号を受け、第２および第３の信号を伝達させる。補正回路は、信号線から受ける第２および第３の信号の一方の電圧値を保持し、信号線から第２および第３の信号の他方の信号を受けて、他方の信号の電圧値と保持した電圧値とを用いて、増幅回路から出力され得るオフセット電圧を第２の信号から除去する。

本発明の他の局面に従うと、イメージセンサであって、選択的に活性化される複数の画素を備える。複数の画素の各々は、受光強度に応じた第１の信号を出力する光電変換素子と、基準電圧を出力するリセット回路と、第１の信号を増幅して第２の信号を出力し、かつ、第１の信号に代えて基準電圧を受けた場合に第３の信号を出力する増幅回路とを含む。イメージセンサは、補正回路をさらに備える。補正回路は、第２および第３の信号の一方の電圧値を保持し、第２および第３の信号の他方の電圧値と保持した電圧値とを用いて、増幅回路から出力され得るオフセット電圧を第２の信号から除去する。

好ましくは、複数の画素の各々は、増幅回路の出力端子と、第１のノードとの間に設けられる第１のスイッチをさらに含む。補正回路は、一方端の電圧が固定され、他方端に第２の信号が入力されて、第２の信号の電圧値を保持するコンデンサと、第１のノードとコンデンサの他方端との間に設けられ、第２の信号が入力される期間にオンし、第３の信号が入力される期間にオフする第２のスイッチと、第１のノードの電圧値と、コンデンサの他方端の電圧値との差分を演算する差分回路とを含む。

より好ましくは、補正回路は、コンデンサに保持される電圧を差分回路に出力するための第１の出力バッファと、第１のノードの電圧を差分回路に出力するための第２の出力バッファとをさらに含む。

好ましくは、複数の画素の各々は、増幅回路の出力端子と、第１のノードとの間に設けられる第１のスイッチをさらに含む。補正回路は、第１のノードに一方端が結合されるコンデンサと、電圧出力端子から所定の電圧を出力する定電圧源と、電圧出力端子と、コンデンサの他方端との間に設けられる第２のスイッチとを含む。

より好ましくは、補正回路は、コンデンサの他方端の電圧を出力するための出力バッファをさらに含む。

より好ましくは、リセット回路は、第３のスイッチを含む。第３のスイッチは、基準電圧が与えられる基準電圧端子と、光電変換素子が第１の信号を出力する信号出力端子との間に設けられる。イメージセンサは、入力されるクロック信号に基づいて複数の画素を順次選択して、選択した画素に含まれる第１から第３のスイッチを制御するスイッチ制御回路をさらに備える。スイッチ制御回路は、クロック信号の１周期の間、第１のスイッチをオンさせて、クロック信号の１周期内に第２のスイッチをオンおよびオフさせるとともに、第２のスイッチがオフする期間に第３のスイッチをオンさせる。

さらに好ましくは、スイッチ制御回路は、第２のスイッチがオフした後に第３のスイッチをオンさせる。

さらに好ましくは、スイッチ制御回路は、クロック信号に同期して変化する第１の制御信号を第２のスイッチに与えて第２のスイッチを動作させるとともに、クロック信号を遅延させた第２の制御信号を第３のスイッチに与えて第３のスイッチを動作させる。

本発明のさらに他の局面に従うと、モジュールであって、上述のいずれかのイメージセンサを少なくとも１つ備える。

本発明のさらに他の局面に従うと、電子機器であって、上記のモジュールを備える。
好ましくは、モジュールは、複数のイメージセンサを含む。電子機器は、電源制御回路をさらに備える。電源制御回路は、複数のイメージセンサを順次選択して、選択されたイメージセンサに含まれる増幅回路に対して電源を供給し、かつ、他のイメージセンサに含まれる増幅回路への電源供給を停止する。

より好ましくは、複数の画素の各々は、電源制御回路の指示に応じて、増幅回路に電源を供給するか否かを切換える切換部をさらに含む。

本発明によれば、イメージセンサの信号出力のダイナミックレンジを広くし、イメージセンサから情報を正確に出力することが可能になる。

以下において、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

［実施の形態１］
図１は、本実施の形態に係るイメージセンサを搭載した電子機器の一例を示す図である。

図１を参照して、スキャナ１００は、本実施の形態に係るイメージセンサを搭載した電子機器の一例である。スキャナ１００は、イメージセンサヘッド１と、フレキシブルケーブル２と、フレキシブルケーブル２を介してイメージセンサヘッド１に接続される制御部３と、文字や画像などが記された原稿を置く原稿読み取り台４とを備える。

イメージセンサヘッド１は本発明のモジュールに対応する。イメージセンサヘッド１は可動であり、原稿読み取り台４に置かれた原稿から文字や画像を読み取って制御部３に画像信号を送る。

制御部３は、画像信号に基づいてイメージセンサヘッド１が読み取った画像を再現する。また、制御部３はイメージセンサヘッド１の動作を制御する。

なお本実施の形態に係るイメージセンサを搭載した電子機器はスキャナに限定されない。たとえばファクシミリ、コピー機、プリンタ複合機（プリンタにファクシミリやスキャナ等の機能を統合した製品）等にも本実施の形態に係るイメージセンサを用いることができる。

図２は、図１のイメージセンサヘッド１の構成例を示す図である。図２を参照して、イメージセンサヘッド１は１次元に配置されたｍ個（ｍは２以上の整数）のイメージセンサ１０１〜１０ｍを含む。イメージセンサ１０１〜１０ｍは回路基板１１に実装される。回路基板１１と制御部３とはフレキシブルケーブル２を介して接続される。これによりイメージセンサ１０１〜１０ｍから出力される画像信号が制御部３に送られるとともに制御部３から出力される制御信号がイメージセンサ１０１〜１０ｍに送られる。

次に、イメージセンサ１０１〜１０ｍの構成について説明する。ただしイメージセンサ１０１〜１０ｍは互いに同様の構成を有するため、以下では代表的にイメージセンサ１０１の構成について説明する。

図３は、イメージセンサ１０１の構成を示す図である。
図３を参照して、イメージセンサ１０１は、１次元に配置されるｎ個（ｎは２以上の整数）の画素２０１〜２０ｎと、信号線Ｌと、補正回路２２と、スイッチ制御回路２３とを含む。

画素２０１〜２０ｎは互いに同一の構成を有するため、以下では画素２０１の構成を代表的に説明する。画素２０１は、光電変換素子であるフォトダイオードＰＤと、増幅回路２５と、スイッチＳＷ１，ＳＷ２とを含む。

フォトダイオードＰＤのカソード端子およびアノード端子は増幅回路２５の入力端子および接地ノードにそれぞれ接続される。フォトダイオードＰＤは光を受けてカソード端子から信号Ｓ１を出力する。

増幅回路２５はソースフォロワ回路である。具体的に説明すると増幅回路２５はＮチャネルＭＯＳトランジスタ２６と、定電流回路２７とを含む。ＮチャネルＭＯＳトランジスタ２６のゲートは増幅回路２５の入力端子に対応する。ＮチャネルＭＯＳトランジスタ２６のドレインは電源ノードに接続される。定電流回路２７はＮチャネルＭＯＳトランジスタ２６のソースから接地ノードに向かって定電流を流す。定電流回路２７はたとえばカレントミラー回路により構成される。

ＮチャネルＭＯＳトランジスタ２６のソースは増幅回路２５の出力端子に相当する。スイッチＳＷ１は、ＮチャネルＭＯＳトランジスタ２６のソースとノードＮ０との間に接続され、信号ＳＯ１に応じてオンしたりオフしたりする。

なお、ソースフォロワ回路はＮチャネルＭＯＳトランジスタに代えてＰチャネルＭＯＳトランジスタを含むように構成されてもよい。この場合、たとえばソースフォロワ回路は以下のように構成される。ＰチャネルＭＯＳトランジスタのソースはスイッチＳＷ１の一方端に接続され、ＰチャネルＭＯＳトランジスタのドレインは接地ノードに接続され、ＰチャネルＭＯＳトランジスタのゲートはフォトダイオードＰＤのカソード端子に接続される。定電流回路２７は電源ノードとＰチャネルＭＯＳトランジスタのソースとの間に接続される。

スイッチＳＷ２は、電圧ＢＩＡＳ（基準電圧）が与えられる端子ＲＳＴ（基準電圧端子）とフォトダイオードＰＤのカソード端子（信号出力端子）との間に接続される。スイッチＳＷ２は信号ＳＲ１に応じてオンしたりオフしたりする。

スイッチＳＷ２がオンするとフォトダイオードＰＤには逆方向のバイアス電圧である電圧ＢＩＡＳが印加されるため、フォトダイオードＰＤの接合容量が充電される。一方、スイッチＳＷ２がオフしたときにフォトダイオードＰＤが光を受けると、フォトダイオードＰＤの接合容量は光電流に応じて徐々に放電される。これによりフォトダイオードＰＤのカソード電圧は、電圧ＢＩＡＳよりも入射光量に応じた電圧だけ低くなる。信号Ｓ１はこのときのフォトダイオードＰＤのカソード電圧の変化分を示す。

信号Ｓ１は増幅回路２５の入力端子に与えられ、増幅回路２５により増幅される。スイッチＳＷ１がオンすると、増幅回路２５からノードＮ０に信号Ｓ２が出力される。一方、スイッチＳＷ２がオンしたときには信号Ｓ１はリセットされた状態になる。言い換えると信号Ｓ１に代えて電圧ＢＩＡＳ（基準電圧）が増幅回路２５に入力される。このときスイッチＳＷ１がオンしているとノードＮ０に信号Ｓ３が出力される。

画素２０２〜２０ｎの各々における動作も画素２０１における動作と同様である。画素２０２〜２０ｎはスイッチＳＷ１を制御するための信号ＳＯ２〜ＳＯｎをそれぞれ受けるとともにスイッチＳＷ２を制御するための信号ＳＲ２〜ＳＲｎをそれぞれ受ける。

信号線Ｌは画素２０２〜２０ｎに共通に設けられる。信号線ＬはノードＮ０とノードＮ２との間に接続されて信号Ｓ２，Ｓ３を伝送する。

補正回路２２は、コンデンサ３０と、バッファ（緩衝増幅器）３１，３２と、スイッチＳＷＡと、差分回路３３とを含む。

コンデンサ３０は画素２０２〜２０ｎに共通に設けられる。コンデンサ３０の一方端は接地され、その電圧が固定される。コンデンサ３０の他方端はノードＮ１に接続される。

バッファ３１の入力端子はノードＮ２に接続される。バッファ３２の入力端子はノードＮ１に接続される。バッファ３１，３２はいわゆるボルテージフォロワ回路である。よって、これらのバッファでは入力電圧と出力電圧とが等しい。

スイッチＳＷＡはノードＮ１とノードＮ２との間に接続され、信号ＳＡに応じてオンしたりオフしたりする。増幅回路２５から信号Ｓ２が出力される期間にスイッチＳＷＡがオンすると、コンデンサ３０の他方端（ノードＮ１に接続される端子）には信号Ｓ２が入力される。

これによりノードＮ１の電圧は信号Ｓ２の電圧に等しくなる。その後、信号Ｓ３が増幅回路２５から出力される期間にスイッチＳＷＡはオフする。この期間、ノードＮ１の電圧は信号Ｓ２の電圧値に保たれる。

差分回路３３はバッファ３１の出力電圧とバッファ３２の出力電圧との差分（すなわちノードＮ１における電圧Ｖ１とノードＮ２における電圧Ｖ２との差分）に応じた電圧Ｖ３を端子ＯＵＴから出力する。

フォトダイオードＰＤに光が入射しているか否かに拘らず、増幅回路２５に含まれるＮチャネルＭＯＳトランジスタ２６からはオフセット電圧が出力されることがある。このオフセット電圧をαとする。信号Ｓ２および信号Ｓ３はオフセット成分（オフセット電圧α）を含む。また、各画素に含まれるＭＯＳトランジスタの特性がばらついた場合にはオフセット電圧αの値が各画素で異なる。

一方、差分回路３３から出力される電圧Ｖ３（＝Ｖ２−Ｖ１）にはオフセット電圧αは含まれない。このため、本実施の形態ではＮチャネルＭＯＳトランジスタのオフセット電圧を考慮しなくてもよい。よって本実施の形態によれば受光量に応じた画像信号を各画素から取り出すことが可能になる。言い換えると本実施の形態によればイメージセンサの読み取り精度を向上させることができる。

スイッチ制御回路２３は各画素に含まれるスイッチＳＷ１，ＳＷ２と、補正回路２２に含まれるスイッチＳＷＡとを制御する。スイッチ制御回路２３はクロック信号ＣＬＫを受けて信号ＳＯ１〜ＳＯｎ，ＳＲ１〜ＳＲｎ，ＳＡを出力する。なおクロック信号ＣＬＫはイメージセンサ１０１の外部からスイッチ制御回路２３に直接入力されてもよいし、外部から入力されるクロック信号に基づいてイメージセンサ１０１の内部で生成してもよい。

図４は、図３に示す画素２０１〜２０ｎおよび信号線Ｌの配置を説明する図である。
図４を参照して、所定の方向に画素２０１〜２０ｎが配置される。信号線Ｌの伸びる方向は画素の配置方向に等しい。したがって画素の数が多くなるほど信号線Ｌも長くなる。画素２０１〜２０ｎの各々においては信号線Ｌを挟んでフォトダイオードＰＤと増幅回路２５とが配置される。増幅回路２５と信号線ＬとはスイッチＳＷ１により接続される。なお補正回路２２は信号線Ｌに直接接続されず、別の信号線によって信号線Ｌに接続される。

続いて本実施の形態のイメージセンサの構成上の特徴を説明する。
図５は、本実施の形態の比較例における画素の構成を説明する図である。

図５および図３を参照して、画素２０１ＡはスイッチＳＷ１の一方端とＮチャネルＭＯＳトランジスタ２６との間に接続されるコンデンサ２８をさらに備える点で画素２０１と異なる。なお画素２０１Ａの他の部分の構成については画素２０１の対応する部分の構成と同様である。

また、コンデンサ２８は増幅回路２５に近づけて設けられる。コンデンサ２８と出力回路とを接続する信号線の長さが長くなると、信号線の寄生容量の影響によって信号線を伝達する信号が減衰することが起こる。

画素２０１Ａにおいては増幅回路２５から出力される信号電圧によりコンデンサ２８に電荷が蓄積される。そしてコンデンサ２８に蓄積された電荷を用いて信号線Ｌにおける信号の伝達が行なわれる。図４に示すように画素に沿って信号線Ｌが配置されていると、画素の数が多くなるほど信号線Ｌが長くなる。信号線Ｌが長くなるほど信号線Ｌの寄生容量が大きくなる。コンデンサ２８の容量をＣ１とし、信号線Ｌの寄生容量をＣ２とすると、コンデンサ２８の他方端から出力される信号の電圧はＣ１／（Ｃ１＋Ｃ２）倍に低下する。つまり寄生容量が大きくなる（信号線Ｌが長くなる）ほど、コンデンサ２８の他方端からの電圧は小さくなる。

この問題を防ぐため、コンデンサ２８の容量を大きくすることが考えられる。しかしながらこの場合にはコンデンサ２８の面積が大きくなる。よって画素の数が多くなるほどイメージセンサが形成される半導体チップの面積を大きくする必要が生じる。

一方、図３に示すように本実施の形態では増幅回路２５（ソースフォロワ回路）そのものが信号線Ｌに信号を出力する。この場合、信号線Ｌの寄生容量を電源ノードで充電することが可能になる。よって、信号電圧が大きく減衰するのを防ぐことができる。

また、スイッチＳＷＡを設けることにより、スイッチＳＷＡをオフした状態でコンデンサ３０からバッファ３２に電圧Ｖ１を出力すれば、信号線Ｌの寄生容量による電圧Ｖ１の低下を極力少なくすることができる。よって、信号出力のダイナミックレンジを広くし、正確に情報を出力できるイメージセンサを実現することができる。

また、本実施の形態では複数の画素２０１〜２０ｎはいずれもコンデンサを含まないため、イメージセンサ１０１すなわち半導体チップの面積を縮小することが可能になる。ただし補正回路２２は、画素２０１〜２０ｎのそれぞれから出力される信号Ｓ２の電圧を保持するためのｎ個のコンデンサを含んでいてもよい。

図６は、図３に示すイメージセンサ１０１の動作を説明する信号波形図である。なお、以下の説明では画素２０１〜２０ｎの各々の受光量は同一であるとする。

図６および図３を参照して、まず時刻ｔ１以前では各画素２０１〜２０ｎは光を受ける。これにより各画素に含まれるフォトダイオードＰＤの接合容量に蓄積された電荷が放電される。

時刻ｔ１においてクロック信号ＣＬＫが立ち上がる。応じて信号ＳＯ１および信号ＳＡが立ち上がる。画素２０１のスイッチＳＷ１がオフ状態からオン状態に切換わるとともにスイッチＳＷＡがオフ状態からオン状態に切換わる。

画素２０１の増幅回路２５に信号Ｓ１が入力されると、増幅回路２５からは信号Ｓ２が出力される。コンデンサ３０は信号Ｓ２を受けてその電圧を保持する。なお、スイッチＳＷ１，ＳＷＡがともにオンすると電圧Ｖ１と電圧Ｖ２とは等しくなる。ただし図６では電圧Ｖ１，Ｖ２を区別するため電圧Ｖ２と電圧Ｖ１とが異なるように示している。

次に、時刻ｔ２においてクロック信号ＣＬＫが立ち下がると信号ＳＡが立ち下がる。これによりスイッチＳＷＡがオン状態からオフ状態に切換わる。よって電圧Ｖ１はスイッチＳＷＡがオフする前の大きさに保たれる。

スイッチＳＷＡがオフした後、時刻ｔ３において信号ＳＲ１が立ち上がる。これによりスイッチＳＷ２がオンして信号Ｓ１はリセットされる。このとき増幅回路２５から信号Ｓ３が出力される。よって電圧Ｖ２は信号Ｓ３の電圧に等しくなる。

ここでスイッチＳＷＡがオンしたままスイッチＳＷ２がオンすると、電圧Ｖ１と電圧Ｖ２とが等しくなるのでコンデンサ３０が信号Ｓ２の電圧を保持できなくなる。よってスイッチ制御回路２３はスイッチＳＷＡをオフさせた後にスイッチＳＷ２をオンさせる。これによりコンデンサ３０に信号Ｓ２の電圧を保持することができる。

スイッチ制御回路２３はクロック信号ＣＬＫに同期して信号ＳＡを変化させるとともに、クロック信号ＣＬＫを遅延させて信号ＳＲ１を出力する。これによりスイッチＳＷＡがオフした後にスイッチＳＷ２をオンさせることができる。クロック信号ＣＬＫを遅延させるため、たとえばスイッチ制御回路２３の内部に遅延回路（たとえば複数段のインバータによる遅延回路）が設けられる。なお、スイッチ制御回路２３とスイッチＳＷ２とを接続する配線の長さが長くなるほど、その配線を伝達する信号ＳＲ１〜ＳＲｎが遅延する。よってスイッチ制御回路２３とスイッチＳＷ２とを接続する配線を所定の長さに競っていることによりスイッチ制御回路２３からスイッチＳＷ２への信号ＳＲ１の伝送を遅延させてもよい。

時刻ｔ３から時刻ｔ４までの期間には差分回路３３に入力される電圧Ｖ１と電圧Ｖ２とが異なるため電圧Ｖ３が変化する。

時刻ｔ４においてクロック信号ＣＬＫが立ち上がると、信号ＳＯ１が立ち下がるとともに信号ＳＯ２および信号ＳＡが立ち上がる。さらに時刻ｔ５においてクロック信号ＣＬＫが立ち下がると信号ＳＲ１が立ち下がるとともに信号ＳＡが立ち下がる。時刻ｔ４以後における信号ＳＯ２，ＳＲ２，ＳＡの変化は時刻ｔ１〜時刻ｔ４における信号ＳＯ１，ＳＲ１，ＳＡの変化とそれぞれ同様である。また時刻ｔ４以後における電圧Ｖ１，Ｖ２，Ｖ３の変化は時刻ｔ４以後における電圧Ｖ１，Ｖ２，Ｖ３の変化は時刻ｔ１〜時刻ｔ４における電圧Ｖ１，Ｖ２，Ｖ３の変化とそれぞれ同様である。

時刻ｔ１〜時刻ｔ２の期間における電圧Ｖ１と時刻ｔ１〜時刻ｔ２の期間における電圧Ｖ１とは異なる。電圧Ｖ２についても同様である。これは画素２０１，２０２に含まれるＮチャネルＭＯＳトランジスタの特性が異なることによりオフセット電圧αの大きさが画素２０１と画素２０２とで異なるためである。

しかしながら上述したように電圧Ｖ３にはオフセット電圧αが含まれない。さらに画素２０１と画素２０２とでは受光量が同じである。よって電圧Ｖ３の変化量ΔＶは画素２０１と画素２０２とで同じになる。

ここで、クロック信号ＣＬＫの周期をＴｃとする。信号ＳＡはクロック信号ＣＬＫに同期して変化する。よってスイッチＳＷＡは１／２×Ｔｃの期間ごとにオン状態とオフ状態とを切換える。

つまりスイッチ制御回路２３は、複数の画素を順次選択して、選択した画素に含まれるスイッチＳＷ１をクロック信号ＣＬＫの１周期の間オンさせる。そして、スイッチ制御回路２３はクロック信号ＣＬＫの１周期内にスイッチＳＷ２をオンさせるとともにオフさせる。さらにスイッチ制御回路２３はスイッチＳＷ２がオフする期間にスイッチＳＷＡをオンさせる。このようにクロック信号ＣＬＫの１周期の間に各画素から信号が出力されるのでイメージセンサから高速に情報（画像信号）を読み出すことが可能になる。

以上のように実施の形態１によれば、各画素の増幅回路が、各画素に共通に設けられる信号線に信号電圧を直接出力するので、信号線が長くてもその信号線を伝達する信号が減衰するのを防ぐことができる。これにより実施の形態１によれば信号出力のダイナミックレンジを広げ、情報を正確に出力することができる。

また実施の形態１によれば、複数の画素に共通してコンデンサを設けることにより、チップ面積を縮小することができる。

［実施の形態２］
実施の形態２のイメージセンサは、実施の形態１のイメージセンサよりも補正回路の構成を簡単にすることができる。

図７は、実施の形態２のイメージセンサの構成を示す図である。
図７および図３を参照して、イメージセンサ１０１Ａは補正回路２２に代えて補正回路２２Ａを備える点でイメージセンサ１０１と異なる。

補正回路２２Ａは、コンデンサ３０と、スイッチＳＷＡと、定電圧源３４と、バッファ３５とを含む。コンデンサ３０の一方端はノードＮ０に接続され、コンデンサの他方端はノードＮ３に接続される。スイッチＳＷＡの一方端はノードＮ３に接続され、スイッチＳＷＡの他方端は定電圧源３４の電圧出力端子に接続される。バッファ３５の入力端子はノードＮ３に接続され、バッファ３５の出力端子は端子ＯＵＴに接続される。

補正回路２２Ａと補正回路２２とを比較すれば分かるように、補正回路２２Ａには差分回路が含まれていない。また、補正回路２２Ａに含まれるバッファの数は補正回路２２に含まれるバッファの数よりも少ない。よって実施の形態２によれば実施の形態１よりも回路規模を小さくできる。

次に実施の形態２のイメージセンサの動作について説明する。なお、コンデンサ３０の一方端（ノードＮ０に接続される端子）の電圧をＶ１とし、コンデンサ３０の他方端（ノードＮ３に接続される端子）の電圧をＶ２とし、端子ＯＵＴの電圧をＶ３とする。ここでバッファ３５はボルテージフォロワ回路であるので電圧Ｖ２と電圧Ｖ３とは等しい。

図８は、図７のイメージセンサ１０１Ａの動作を説明する信号波形図である。
図８および図６を参照して、クロック信号ＣＬＫに対する信号ＳＯ１，ＳＲ１，ＳＯ２，ＳＲ２，ＳＡの変化は、実施の形態２と実施の形態１とで同様である。よって以下では実施の形態２における電圧Ｖ１〜Ｖ３の変化について説明する。

図８および図７を参照して、時刻ｔ１において信号ＳＡが立ち上がるとスイッチＳＷＡがオンする。これにより電圧Ｖ２（Ｖ３）は定電圧源３４の出力電圧、すなわち電圧Ｖｒｅｆに等しくなる。

一方、電圧Ｖ１は時刻ｔ１以前では信号Ｓ３の電圧である電圧ＶＡに等しい。時刻ｔ１において増幅回路２５から信号Ｓ２が出力されると電圧Ｖ１は低下する。この結果、コンデンサ３０の両端子間の電圧は（Ｖ１−Ｖｒｅｆ）に等しくなる。

次に、時刻ｔ２において信号ＳＡが立ち下がるとスイッチＳＷＡがオフする。続いて時刻ｔ３において信号ＳＲ１が立ち上がると信号Ｓ１がリセットされる。これにより画素２０１の増幅回路２５からは信号Ｓ３が出力される。よって電圧Ｖ１は電圧ＶＡに達する。一方、コンデンサ３０の両端子間の電圧は（Ｖ１−Ｖｒｅｆ）のまま保たれるので、電圧Ｖ２は｛ＶＡ−（Ｖ１−Ｖｒｅｆ）｝となる。

電圧ＶＡ，Ｖ１にはＮチャネルＭＯＳトランジスタ２６のオフセット電圧αが含まれる。しかしながら電圧Ｖ２は電圧ＶＡと電圧Ｖ１との差分を含む。よって電圧Ｖ２にはオフセット電圧αが含まれなくなる。

以上のように、実施の形態２によれば実施の形態１よりもさらに回路構成を簡単にすることができる。

なお、実施の形態１，２のイメージセンサでは、各画素に共通してコンデンサが設けられる。仮に複数の画素にそれぞれ対応して複数のコンデンサが設けられていれば、各コンデンサに画素からの出力電圧を保持しておくことができる。しかし各画素に共通してコンデンサが設けられているので、そのコンデンサに次々と各画素からの出力電圧を保持させなければならないので、電荷を蓄積するための時間を考慮する必要がある。そうすると計測のための時間が短くなることが起こり得る。

上述したように、本実施の形態のイメージセンサはクロック信号の１周期の間に信号Ｓ２と信号Ｓ３との差分を出力する。このため、信号Ｓ２および信号Ｓ３の立ち上がりを速くしなければならない。このためには図３（および図７）に示す増幅回路２５に含まれる定電流回路２７に流れる電流を大きくする必要がある。

しかしながら単に定電流回路に流れる電流を大きくすると図２に示すイメージセンサヘッド１（モジュール）の消費電力が増加する。この問題を防ぐため、図２に示す制御部３はイメージセンサ１０１〜１０ｍのうち、動作対象のイメージセンサに含まれる増幅回路のみ電源を供給し、他のイメージセンサに含まれる増幅回路への電源供給を停止する。これによりイメージセンサヘッドの消費電力が増加するのを防ぐことができる。

図９は、図２に示す制御部３がイメージセンサに対して行なう電源供給の制御を模式的に説明する図である。なお以下の説明ではイメージセンサヘッド１に５個のイメージセンサが含まれるものとする。

図９において、５つの信号は１番目から５番目のイメージセンサに対して図２に示す制御部３がそれぞれ電源を供給している状態を示す。代表的に１番目のイメージセンサに対応する信号について説明すると、その信号のＨレベルの期間には１番目のイメージセンサの増幅回路に電源が供給される。一方、その信号のＬレベルの期間には１番目のイメージセンサの増幅回路への電源供給が停止される。

なお、このように増幅回路への電源供給を制御する方法は様々である。たとえば図３（および図７）に示すイメージセンサにおいて、画素２０１〜２０ｎの各々はＮチャネルＭＯＳトランジスタのドレインと電源ノードとの間に設けられるスイッチを含むよう構成され、制御部３が図９に示す信号を各イメージセンサに送信することでこのスイッチがオンおよびオフする。

画像上の（ｎ−１）行目の情報を読み取るため、図２の制御部３は１番目から５番目のイメージセンサを順次選択する。制御部３は選択したイメージセンサの増幅回路に電源を供給するとともに他のイメージセンサの増幅回路に対する電源供給を停止する。次に画像上のｎ行目の情報を読み取るため、制御部は再び１番目から５番目のイメージセンサを順次選択して上述の動作を繰返す。

制御部３は現在選択されたイメージセンサへの電源供給を終了させる前に次に選択されるイメージセンサへの電源供給を開始する。たとえば４番目のイメージセンサと５番目のイメージセンサとで電源供給のタイミングを比較すると、制御部３は４番目のイメージセンサへの電源供給を終了する前に５番目のイメージセンサへの電源供給を開始する。

増幅回路２５を動作可能状態にするにはある程度の時間が必要であるが、このように制御部３が電源供給のタイミングを制御することによって４番目のイメージセンサと５番目のイメージセンサとを連続的に動作させることができる。つまり本実施の形態によれば、消費電力の増加を防ぎながら複数のイメージセンサを高速に動作させることができる。

なお、図３および図７に示すスイッチＳＷ１，ＳＷＡ，ＳＷ２はそれぞれ本発明の第１、第２および第３のスイッチに対応する。

また、以上の説明では補正回路は予め信号Ｓ２の電圧値を保持しておき、その保持した電圧値と信号Ｓ３の電圧値とを用いて信号Ｓ２からオフセット電圧αを除去するものとした。ただし信号Ｓ１が増幅回路２５に入力される前にも増幅回路２５の入力電圧は電圧ＢＩＡＳに設定されている。このときにスイッチＳＷ１をオンすれば、信号Ｓ３に相当する信号が増幅回路２５から出力される。よって、補正回路はまず信号Ｓ３に相当する信号の電圧値を保持し、その電圧値と信号Ｓ２の電圧値とを用いて信号Ｓ２からオフセット電圧αを除去してもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本実施の形態に係るイメージセンサを搭載した電子機器の一例を示す図である。 図１のイメージセンサヘッド１の構成例を示す図である。 イメージセンサ１０１の構成を示す図である。 図３に示す画素２０１〜２０ｎおよび信号線Ｌの配置を説明する図である。 本実施の形態の比較例における画素の構成を説明する図である。 図３に示すイメージセンサ１０１の動作を説明する信号波形図である。 実施の形態２のイメージセンサの構成を示す図である。 図７のイメージセンサ１０１Ａの動作を説明する信号波形図である。 図２に示す制御部３がイメージセンサに対して行なう電源供給の制御を模式的に説明する図である。

符号の説明

１ イメージセンサヘッド、２ フレキシブルケーブル、３ 制御部、４ 原稿読み取り台、１１ 回路基板、２２，２２Ａ 補正回路、２３ スイッチ制御回路、２５ 増幅回路、２６ ＮチャネルＭＯＳトランジスタ、２７ 定電流回路、２８，３０ コンデンサ、３１，３２，３５ バッファ、３３ 差分回路、３４ 定電圧源、１００ スキャナ、１０１〜１０ｍ，１０１Ａ イメージセンサ、２０１〜２０ｎ，２０１Ａ 画素、Ｌ 信号線、Ｎ０〜Ｎ３ ノード、ＯＵＴ，ＲＳＴ 端子、ＰＤ フォトダイオード、ＳＷ１，ＳＷ２，ＳＷＡ スイッチ。

Claims (13)

1. 選択的に活性化される複数の画素を備え、
   前記複数の画素の各々は、
   受光強度に応じた第１の信号を出力する光電変換素子と、
   基準電圧を出力するリセット回路と、
   前記第１の信号の電圧を増幅して第２の信号を出力し、かつ、前記第１の信号に代えて前記基準電圧を受けた場合に第３の信号を出力する増幅回路とを含み、
   前記増幅回路から前記第２および第３の信号を受け、前記第２および第３の信号を伝達させる信号線と、
   前記信号線から受ける前記第２および第３の信号の一方の電圧値を保持し、前記信号線から前記第２および第３の信号の他方の信号を受けて、前記他方の信号の電圧値と保持した電圧値とを用いて、前記増幅回路から出力され得るオフセット電圧を前記第２の信号から除去する補正回路とをさらに備える、イメージセンサ。
2. 選択的に活性化される複数の画素を備え、
   前記複数の画素の各々は、
   受光強度に応じた第１の信号を出力する光電変換素子と、
   基準電圧を出力するリセット回路と、
   前記第１の信号を増幅して第２の信号を出力し、かつ、前記第１の信号に代えて前記基準電圧を受けた場合に第３の信号を出力する増幅回路とを含み、
   前記第２および第３の信号の一方の電圧値を保持し、前記第２および第３の信号の他方の電圧値と保持した電圧値とを用いて、前記増幅回路から出力され得るオフセット電圧を前記第２の信号から除去する補正回路をさらに備える、イメージセンサ。
3. 前記複数の画素の各々は、
   前記増幅回路の出力端子と、第１のノードとの間に設けられる第１のスイッチをさらに含み、
   前記補正回路は、
   一方端の電圧が固定され、他方端に前記第２の信号が入力されて、前記第２の信号の電圧値を保持するコンデンサと、
   前記第１のノードと前記コンデンサの前記他方端との間に設けられ、前記第２の信号が入力される期間にオンし、前記第３の信号が入力される期間にオフする第２のスイッチと、
   前記第１のノードの電圧値と、前記コンデンサの前記他方端の電圧値との差分を演算する差分回路とを含む、請求項１または２に記載のイメージセンサ。
4. 前記補正回路は、
   前記コンデンサに保持される電圧を前記差分回路に出力するための第１の出力バッファと、
   前記第１のノードの電圧を前記差分回路に出力するための第２の出力バッファとをさらに含む、請求項３に記載のイメージセンサ。
5. 前記複数の画素の各々は、
   前記増幅回路の出力端子と、第１のノードとの間に設けられる第１のスイッチをさらに含み、
   前記補正回路は、
   前記第１のノードに一方端が結合されるコンデンサと、
   電圧出力端子から所定の電圧を出力する定電圧源と、
   前記電圧出力端子と、前記コンデンサの他方端との間に設けられる第２のスイッチとを含む、請求項１または２に記載のイメージセンサ。
6. 前記補正回路は、
   前記コンデンサの前記他方端の電圧を出力するための出力バッファをさらに含む、請求項５に記載のイメージセンサ。
7. 前記リセット回路は、
   前記基準電圧が与えられる基準電圧端子と、前記光電変換素子が前記第１の信号を出力する信号出力端子との間に設けられる第３のスイッチを含み、
   前記イメージセンサは、
   入力されるクロック信号に基づいて前記複数の画素を順次選択して、選択した画素に含まれる前記第１から第３のスイッチを制御するスイッチ制御回路をさらに備え、
   前記スイッチ制御回路は、前記クロック信号の１周期の間、前記第１のスイッチをオンさせて、前記クロック信号の１周期内に前記第２のスイッチをオンおよびオフさせるとともに、前記第２のスイッチがオフする期間に前記第３のスイッチをオンさせる、請求項３から６のいずれか１項に記載のイメージセンサ。
8. 前記スイッチ制御回路は、前記第２のスイッチがオフした後に前記第３のスイッチをオンさせる、請求項７に記載のイメージセンサ。
9. 前記スイッチ制御回路は、前記クロック信号に同期して変化する第１の制御信号を前記第２のスイッチに与えて前記第２のスイッチを動作させるとともに、前記クロック信号を遅延させた第２の制御信号を前記第３のスイッチに与えて前記第３のスイッチを動作させる、請求項８に記載のイメージセンサ。
10. 請求項１〜９のいずれか１項に記載のイメージセンサを少なくとも１つ備える、モジュール。
11. 請求項１０に記載のモジュールを備える、電子機器。
12. 前記モジュールは、複数のイメージセンサを含み、
    前記電子機器は、
    前記複数のイメージセンサを順次選択して、選択されたイメージセンサに含まれる前記増幅回路に対して電源を供給し、かつ、他のイメージセンサに含まれる前記増幅回路への電源供給を停止する電源制御回路をさらに備える、請求項１１に記載の電子機器。
13. 前記複数の画素の各々は、
    前記電源制御回路の指示に応じて、前記増幅回路に電源を供給するか否かを切換える切換部をさらに含む、請求項１２に記載の電子機器。

Images