NL8900095A - Transistorschakeling. - Google Patents

Description

N.V. Philips' Gloeilampenfabrieken te Eindhoven.

Transistorschakeling.

De uitvinding heeft betrekking op een transistorschakeling met een als eerste verschilversterker geschakelde eerste en tweede transistor die via een gemeenschappelijke elektrode met een gemeenschappelijk koppelpunt zijn gekoppeld, waarbij in een hoofdstroombaan van de eerste transistor via een eerste uitqangsklem een ingangsketen van een stroomspiegel is opgenomen, van welke stroomspiegel een uitgangsketen via een tweede uitgangsklem in een hoofdstroombaan van de tweede transistor is opgenomen.

Een schakeling van de in de aanhef genoemde soort is bekend uit figuur 6.2-1 op pagina 274 van "CMOS Analog Circuit Design", 1987, van Allen en Holberg, uitgegeven door Holt, Rinchart and Winston, Ine. Hierin wordt een differentiële versterker beschreven met een eerste en tweede transistor M1 respectievelijk M2 en een stroomspiegel opgebouwd uit transistoren M3 en M4. De beschreven differentiële versterker reageert snel op veranderingen van de ingangssignalen VG1 en VG2' waardoor deze versterker een kleine responsietijd kent, maar ook een relatief grote input-offset spanning heeft, hetgeen nadelig is, vooral met name bij het versterken van ECL signalen. Bij een vergroting van de versterking (gain) van de differentiële versterker wordt in het algemeen de input-offset spanning kleiner. Een vergroting van de versterking (gain) heeft echter tot gevolg, dat de responsie van de versterker wanneer deze in een uitgangsbuffer is teruggekoppeld op een sprongvormige signaalverandering op diens ingang (stapresponsie) een grotere overshoot vertoont. Dit is in de praktijk vaak ongewenst, zeker als de schakeling voor het versterken van digitale (ECL) signalen wordt toegepast.

Het is ondermeer een doel van de uitvinding om in een transistorschakeling te voorzien, waarin de responsietijd van een verschilversterker niet groter is dan die van de versterker volgens de stand van de techniek, waarbij echter de stapresponsie van de teruggekoppelde transistorschakeling geen of nagenoeg geen overshoot vertoont en de input-offset spanning van de verschilversterker beduidend kleiner is.

Daartoe heeft een transistorschakeling volgens de uitvinding het kennerk, dat de transistorschakeling tevens een tweede verschilversterker omvat waarvan een eerste en een tweede ingang net de eerste respectievelijk tweede uitgangsklem zijn gekoppeld, van welke tweede verschilversterker een uitgang is gekoppeld met stuurbare stroongeleidingsmiddelen voor het comnon-mode toevoeren respectievelijk afvoeren van stroom naar respectievelijk van de eerste en tweede uitgangsklem.

Een transistorschakeling volgens de uitvinding heeft daarbij het voordeel dat de tweede verschilversterker een offset-spanning op de uitgang van de eerste verschilversterker versterkt en via de uitgang stuurbare stroomgeleidingsmiddelen aanstuurt, waardoor door het common-mode toevoeren van stroom naar de eerste en tweede uitgangsklem óf het common-mode afvoeren van stroom van de eerste en tweede uitgangsklem het offset-voltage aan de uitgang van de eerste verschilversterker wordt verminderd. Hierdoor neemt de input-offset spanning van de eerste verschilversterker eveneens af, wanneer de uitgang van de verschilversterker naar diens ingang wordt teruggekoppeld, zoals bijvoorbeeld in een logische uitgangsbuffer die voorzien is van een dergelijke verschilversterker. Bovendien treedt geen of nagenoeg geen overshoot meer op in de stapresponsie van de tegengekoppelde transistorschakeling, aangezien de versterking (gain) van de eerste verschilversterker nu klein gekozen kan worden. De offset spanning hangt nu niet meer samen met de gain van de eerste verschilversterker.

Een uitvoeringsvorm van een transistorschakeling volgens de uitvinding heeft het kenmerk, dat een eerste responsietijd van een signaalverandering op de eerste en tweede uitgangsklem in reactie op een ingangssignaalverandering van de eerste verschilversterker, kleiner is dan een tweede responsietijd van een signaalverandering op de uitgang van de tweede verschilversterker in reactie op een signaalverandering op de eerste en tweede uitgangsklem. Hierdoor wordt een offset-spanning op de uitgang van de eerste verschilversterker bij een verandering van het verschilingangssignaal eerst na een vertragingstijd door de tweede verschilversterker versterkt, waardoor door de stroomgeleidingsmiddelen eerst na deze vertragingstijd de offset-spanning verminderd wordt.

Hiermee wordt voorkomen dat de transistorschakeling, wanneer deze is teruggekoppeld, een instabiel gedrag vertoont en ongewenste oscillaties niet optreden.

Een transistorschakeling volgens de uitvinding beschrijft een schakeling waarin een optredende offset-spanning gereduceerd wordt.

\

Een dergelijke schakeling kan dan ook met succes in analoge schakelingen toegepast worden. In de verdere beschrijving zal de toepassing van een transistorschakeling volgens de uitvinding als voorbeeld echter in een logische uitgangsbuffer beschreven worden.

De uitvinding zal nu aan de hand van in de tekening weergegeven uitvoeringsvoorbeelden worden toegelicht, in welke tekening: figuur 1 een op zich bekende logische uitgangsbuffer toont, waarin een verschilversterker is opgenomen, figuur 2A een uitvoeringsvorm van een logische uitgangsbuffer voorzien van een transistorschakeling volgens de uitvinding laat zien, figuur 2B een andere uitvoeringsvorm van een logische uitgangsbuffer voorzien van een transistorschakeling volgens de uitvinding laat zien, figuur 3 een spannings-tijd diagram toont, dat het verloop van enkele in de transistorschakeling van figuur 2 optredende signalen laat zien, en figuur 4 een voorkeursuitvoeringsvorm van een uitgangsbuffer voorzien van een transistorschakeling volgens de uitvinding toont.

In figuur 1 is een logische uitgangsbuffer weergegeven. De uitgangsbuffer omvat een op zich bekende verschilversterker 1 en een PMOS-transistor P1. De uitgang van verschilversterker 1 is met de gate van transistor P1 verbonden. De source van transistor P1 is met een eerste voedingsklem U1 en de drain van transistor P1 is met een uitgangsklem 4 verbonden en naar de niet-inverterende ingang 3 van verschilversterker 1 teruggekoppeld.

De inverterende ingang 2 van verschilversterker 1 ontvangt een ingangssignaal afkomstig van spanningsklem U3 of U4. Tussen uitgangsklem 4 en voedingsklem U5 (bijvoorbeeld -2 Volt bij ECL-schakelingen) is een belastingimpedantie ZQ aangesloten.

De werking van de in figuur 1 weergegeven schakeling is als volgt. Verschilversterker 1 poogt met behulp van transistor P1 en de terugkoppeling de ingangsspanning op ingangen 2 en 3 gelijk te maken.

Bij gelijke ingangsspanningen op ingangen 2 en 3 zal daardoor de uitgangsspanning op uitgangsklem 4 gelijk zijn aan de ingangsspanning op ingang 2 van de verschilversterker t. De spanning op uitgangsklem 4 "volgt" hierdoor als het ware de spanning op ingang 2. De nauwkeurigheid van het "volgen" van de ingangsspanning hangt evenwel af van de versterkingsfactor van verschilversterker 1. Bij een grotere respektievelijk kleinere versterkingsfactor zal de nauwkeurigheid van het 'volgen* groter respektievelijk kleiner zijn.

Indien verschilversterker 1 echter een grote versterkingsfactor heeft, kan wegens de parasitaire capaciteit Cgs van transistor PI en de eventuele capacitieve belasting Z0 de in figuur 1 weergegeven schakeling instabiel worden en gaan oscilleren. Echter zal steeds bij het gebruik van een verschilversterker 1 met een iets kleinere versterkingsfactor een grote overshoot in de stapresponsie optreden, die zeker bij een logische uitgangsbuffer vaak ongewenst is.

In figuur 2A is een uitvoeringsvorm van een logische uitgangsbuffer volgens de uitvinding weergegeven, waarin bovengenoemde nadelen niet optreden. Elementen die overeenkomen met elementen in figuur 1, hebben dezelfde verwijzingssymbolen. Verschilversterker 1 bevat nu de volgende elementen: een verschilversterker 10, twee PM0S-transistoren P2 en P3, vier NMOS-transistoren N1 tot en met N4 en een condensator C. De sources van transistoren P2 en P3 zijn met elkaar en met de voedingsklem U1 verbonden. De gates van transistoren P2 en P3 zijn met elkaar én met een niet-inverterende ingang 8 van verschilversterker 10 verbonden. De gates van transistoren P2 en P3 zijn tevens met de drain van transistor P3 en de drain van transistor N2 verbonden. De drain van transistor P2 is via een knooppunt 5 met de inverterende ingang 7 van verschilversterker 10, met de gate van transistor P1 en de drain van transistor N1 verbonden. De drains van transistor N1 en N3 respektievelijk transistor N2 en N4 zijn respektievelijk met elkaar verbonden. Tevens zijn de sources van transistor N1, N2, N3 en N4 met elkaar en met een voedingsklem U2 verbonden. Tussen de gemeenschappelijk verbonden gates van transistoren N3 en N4 en de tweede voedingsklem U2 is een condensator C opgenomen. De gate van transistor N1 respektievelijk N2 ontvangt het ingangssignaal 2 respektievelijk 3.

De werking van de in figuur 2A weergegeven logische uitgangsbuffer is als volgt. De gate van transistor N1 ontvangt een spanning afkomstig van spanningsklem U3 of U4. Spanningsklem U3 respektievelijk U4 voeren bijvoorbeeld spanningen van -0,9 Volt en -1,7 Volt ten opzichte van voedingsklem U1 voor signalen die voldoen aan Emitter-Coupled-Logic signalen (ECL). Transistoren N1, N2 en P2, P3 vormen een op zich bekende verschilversterker, zoals reeds eerder in de beschrijving is aangegeven.

Bij afwezigheid van de componenten 10, N3, N4 en C in verschilversterker 1, zal tussen knooppunten 5 en 6 een offset spanning aanwezig zijn, zoals reeds in de inleiding van de beschrijving is aangegeven.

Verschilversterker 10 detecteert volgens de uitvinding de tussen de knooppunten 5 en 6 aanwezige offset spanning, en biedt deze offset spanning versterkt aan de gates van transistoren N3 en N4 aan.

Bij een spanning op knooppunt 6 die hoger is dan een spanning op knooppunt 5, is het uitgangssignaal van verschilversterker 10 positief, waardoor transistoren N3 en N4 geleiden. Hierdoor wordt aan knooppunten 5 en 6 een extra stroom I onttrokken. Aangezien deze extra stroom I door transistoren P2 en P3 aan voedingsklem U1 onttrokken wordt, neemt de spanning tussen gate en source van transistoren P2 en P3 toe. Wegens de gemeenschappelijke gate en drain van transistor P3 daalt derhalve de spanning op knooppunt 6. De spanning op knooppunt 5 is daarentegen niet of slechts in geringe mate afhankelijk van de stroom door transistor P2. De extra stroom I door transistor P3 wordt wegens de stroomspiegel P2, P3 gespiegeld naar transistor P2. Transistor N3 voert echter eveneens een stroom I af, waardoor knooppunt 5 niet extra opgeladen wordt. Wegens de daling respektievelijk gelijkblijving van de spanning op knooppunt 6 respektievelijk 5, wordt door verschilversterker 10 en transistoren N3 en N4 een offset spanning geminimaliseerd en althans nagenoeg geheel weggeregeld.

De condensator C die tussen de gates van transistoren N3 en N4 en de tweede voedingsklem U2 is opgenomen bepaalt nagenoeg volledig de responsietijd van de tweede verschilversterker 10 op een signaalverandering op de ingangsklemmen 7 en 8. Hierdoor wordt bij een signaalverandering op de gate 2 van transistor N1, eerst na een vertragingstijd de offset spanning op knooppunten 5 en 6 weggeregeld. Hiermee wordt enerzijds voorkomen dat de terugkoppellus gevormd door verschilversterker 10 en transistoren N3 en N4 een instabiliteit in de transistorschakeling introduceert, anderzijds wordt de offset spanning na de tijdvertraging toch weggeregeld. Doordat de sources van transistoren N1 en N2 direct met voedingsklem U2 verbonden zijn, is de offset spanning tussen knooppunten 5 en 6 eveneens kleiner dan wanneer de sources van transistoren N1 en N2 via een stroombron met voedingsklem U2 verbonden zouden zijn.

In figuur 2B is een andere uitvoeringsvorm van een logische uitgangsbuffer volgens de uitvinding weergegeven. De uitgangsbuffer komt vrijwel geheel overeen met de in figuur 2A beschreven uitgangsbuffer, zij het dat transistoren N3 en N4 zijn vervangen door een enkele NMOS-transistor N8. De sources van transistoren N1 en N2 zijn niet meer direkt met de tweede voedingsklem (U2) maar via het stroomgeleidingspad van transistor N8 met de tweede voedingsklem U2 verbonden. De gate van transistor N8 is met de uitgang van verschilversterker 10 verbonden.

De werking van de figuur 2B weergegeven logische uitgangsbuffer komt grotendeels overeen met de werking van de logische uitgangsbuffer in figuur 2A. Bij het inschakelen van transistor N8 door verschilversterker 10, worden extra stromen I van knooppunten 5 én 6 afgevoerd. Deze extra stromen zullen in grootte nagenoeg gelijk zijn, wegens de spiegelende werking van transistoren P2 en P3. Transistor N8 voert derhalve een stroom 21.

In figuur 3 is een spanningstijddiagram weergegeven van uitgangssignalen stapresponsie die in de logische uitgangsbuffer van figuur 1 en figuur 2 op kunnen treden. Signaal 20 wordt als ingangssignaal op ingangsklem 2 van verschilversterker 1 aangeboden en verandert op het tijdstip t0 van een logisch laag niveau (-1,7 V) naar een logisch hoog niveau (-0,9 V).

Een met een streep-lijn weergegeven signaal 21 geeft het spanningsverloop als functie van de tijd aan op ingangsklem 3 van verschilversterker 1 weer, indien verschilversterker 1 géén tweede verschilversterker 10 met transistoren N3, N4 en condensator C zou bevatten, maar de versterking (gain) van verschilversterker 1 groot zou zijn. De hoge gain van verschilversterker 1 heeft tot gevolg dat de spanning van signaal 21 uiteindelijk gelijk wordt aan de spanning van signaal 20, zodat de offset spanning uiteindelijk zeer klein of gelijk aan 0 is. Daarentegen vertoont signaal 21 op tijdstip t^ een grote overshoot ten opzichte van ingangssignaal 20. In een logische uitgangsbuffer (bijvoorbeeld geschikt voor ECL-gestandaardiseerde signaalniveau's) is een dergelijke overshoot niet acceptabel en ongewenst. Bij een nog grotere versterking gaat signaal 21 spontaan en voortdurend oscilleren.

Het met een punt-streep-lijn weergegeven signaal 22 laat eveneens het spanningsverloop als funktie van de tijd op ingangsklem 3 van verschilversterker 1 zien. Ook hier bevat verschilversterker 1 géén tweede verschilversterker 10 met transistoren N3, N4 en condensator C. De versterking (gain) van verschilversterker 1 is in dit voorbeeld veel kleiner gekozen dan de versterking van verschilversterker 1 in het vorige voorbeeld in de vorige alinea met signaal 21 als uitgangssignaal. Signaal 22 vertoont nu in tegenstelling tot signaal 20 in het vorige voorbeeld weliswaar geen overshoot, maar bereikt niet een spanning die gelijk is aan de eindspanning van ingangssignaal 20. Hier is sprake van een offset spanning VQS. Ook deze offset spanning Vos is in logische uitgangsbuffers ongewenst, aanzien de uitgang van de logische uitgangsbuffer dient ingang zeer precies dient te volgen.

Het met een getrokken lijn weergegeven signaal 23 daarentegen laat het spanningsniveau als funktie van de tijd op ingangsklem 3 van verschilversterker 1 volgens de uitvinding zien. Signaal 23 volgt op en kort na tijdstip tQ signaal 22. Wegens de tijdvertraging van verschilversterker 10 worden transistoren N3 en N4 nog niet aangestuurd, waardoor signaal 23 gedurende deze tijd enkel en alleen door de elementen N1, N2, P2 en P3 in verschilversterker 1 bepaald wordt. De versterking (gain) van deze elementen is klein gekozen. Na tijdstip t^, waarbij de RC-tijdvertraging van verschilversterker 10 en condensator C ongeveer gelijk is aan t^-tQ, wordt de werking van de verschilversterker 10 en transistoren N3, N4 effektief merkbaar. Een verschilspanning Vpg wordt weggeregeld en wordt uiteindelijke nagenoeg 0. De logische uitgangsbuffer volgens de uitvinding vertoont dus géén overshoot, en tevens is géén offset spanning meer aanwezig.

In figuur 4 is een voorkeursuitvoeringsvorm van een logische uitgangsbuffer volgens de uitvinding weergegeven. De schakeling in figuur 4 komt grotendeels overeen met de schakeling in figuur 2, derhalve hebben elementen die overeenkomen met elementen uit figuur 1 en figuur 2, dezelfde verwijzingstekens. Verschilversterker 10 is met behulp van twee PMOS-transistoren P4 en P5 en twee NHOS-transistoren N5 en N6 gerealiseerd. Tussen knooppunten 5 en 6 is tevens een weerstand R geschakeld. NMOS-transistoren N3 en N4 uit figuur 2 zijn vervangen door twee PMOS-transistoren P6 en P7f waarbij de sources van transistoren P6 en P7 met de eerste voedingsklem zijn verbonden. Condensator C is geschakeld tussen de gemeenschappelijke gates van transistoren P6 en P7 en de eerste voedingsklem U1. De sources van transistoren P4 en P5 zijn met de eerste voedingsklem U1 verbonden. De gate van transistor P4 respectievelijk P5 vormt de inverterende ingang 7 respectievelijk niet-inverterende ingang 8 van verschilversterker 10. De drain van transistor P4 vormt de uitgang van verschilversterker 10 en is met de drain van transistor N5 verbonden. De drain van transistor P5 is met de drain van transistor N6 én de gates van transistoren N5 en N6 verbonden. De sources van transistoren N5 en N6 zijn met de tweede voedingsklem U2 verbonden.

De werking van de logische uitgangsbuffer in figuur 4 komt grotendeels overeen met de werking van de logische uitgangsbuffer in figuur 2. Verschilversterker 10 in figuur 2 is hier, op overigens bekende wijze, met behulp van transistoren P4, P5, N5 en N6 gerealiseerd. De tussen knooppunten 5 en 6 geschakelde weerstand R dient ter verlaging van de versterking (gain) van de versterkertrap die is opgebouwd uit transistoren N1, N2, P2 en P3. Zoals reeds eerder is aangegeven treedt hierdoor geen overshoot op in de stapresponsie van deze vesterkertrap. Een offset spanning tussen knooppunten 5 en 6 wordt door verschilversterker 10 (opgebouwd uit transistoren P4r P5, N5 en N6) en transistoren P6 en P7 althans nagenoeg geheel weggeregeld, zoals eveneens reeds eerder bij de bespreking van figuur 2 is aangegeven.

Een transistorschakeling volgens de uitvinding kan met vrucht in een ECL-compatibele uitgangsbuffer gebruikt worden, waarbij de transistorschakeling in CMOS-technologie uitgevoerd wordt.

Claims (10)

1. Transistorschakeling met een als eerste verschilversterker geschakelde eerste en tweede transistor die via een gemeenschappelijke elektrode met een gemeenschappelijk koppelpunt zijn gekoppeld, waarbij in een hoofdstroombaan van de eerste transistor via een eerste uitgangsklem een ingangsketen van een stroomspiegel is opgenomen, van welke stroomspiegel een uitgangsketen via een tweede uitgangsklem in een hoofdstroombaan van de tweede transistor is opgenomen, met het kenmerk, dat de transistorschakeling tevens een tweede verschilversterker omvat waarvan een eerste en een tweede ingang met de eerste respectievelijk tweede uitgangsklem zijn gekoppeld, van welke tweede verschilversterker een uitgang is gekoppeld met stuurbare stroomgeleidingsmiddelen voor het common-mode toevoeren respectievelijk afvoeren van stroom naar respectievelijk van de eerste en tweede uitgangsklem.

2. Transistorschakeling volgens conclusie 1, met het kenmerk, dat een eerste responsietijd van een signaalverandering op de eerste en tweede uitgangsklem in reactie op een ingangssignaalverandering van de eerste verschilversterker, kleiner is dan een tweede responsietijd van een signaalverandering op de uitgang van de tweede verschilversterker in reactie op een signaalverandering op de eerste en tweede uitgangsklem.

3. Transistorschakeling volgens conclusie 1 of 2, met het kenmerk, dat de stuurbare stroomgeleidingsmiddelen zowel met de eerste als met de tweede uitgangsklem gekoppeld zijn.

4. Transistorschakeling volgens conclusie 3, met het kenmerk, dat de stroomgeleidingsmiddelen een vijfde en een zesde transistor omvatten, waarbij stuurelektrodes van de vijfde en zesde transistor met de uitgang van de tweede verschilversterker zijn verbonden en een geleidingskanaal van de vijfde respectievelijk zesde transistor tussen de eerste respectievelijk tweede uitgangsklem en een voedingsklem is geschakeld.

5. Transistorschakeling volgens conclusie 1, 2, 3 of 4, met het kenmerk, dat de stuurbare stroomgeleidingsmiddelen met het gemeenschappelijke koppelpunt gekoppeld zijn.

6. Transistorschakeling volgens conclusie 5, met het kenmerk, dat de stroomgeleidingsmiddelen een zevende transistor omvatten, waarbij een stuurelektrode met de uitgang van de tweede verschilversterker is verbonden en een geleidingskanaal van de zevende transistor tussen het gemeenschappelijk koppelpunt en een voedingsklem geschakeld is.

7. Transistorschakeling volgens conclusie 1 of 2, met het kenmerk, dat de tweede verschilversterker een als verschilversterker geschakelde derde en vierde transistor bevat, welke derde en vierde transistor met respectievelijk stuurelektrodes met de eerste respectievelijk tweede uitgangsklem gekoppeld zijn, waarbij in een hoofdstroombaan van de derde transistor een ingangsketen van een verdere stroomspiegel is opgenomen, van welke verdere stroomspiegel een uitgangsketen via de uitgang van de tweede veschilversterker in een hoofdstroombaan van de vierde transistor is opgenomen.

8. Transistorschakeling volgens conclusie 4 of 6, met het kenmerk, dat de stuurelektrode respectievelijk stuurelektrodes tevens via een capacitief element met een voedingsklem gekoppeld is respectievelijk zijn.

9. Transistorschakeling volgens één der vorige conclusies, met het kenmerk, dat tussen de eerste en tweede uitgangsklem een weerstand gekoppeld is.

10. Logische uitgangsbuffer voorzien van een transistorschakeling volgens één der vorige conclusies.