JP3730442B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3730442B2 JP3730442B2 JP13415799A JP13415799A JP3730442B2 JP 3730442 B2 JP3730442 B2 JP 3730442B2 JP 13415799 A JP13415799 A JP 13415799A JP 13415799 A JP13415799 A JP 13415799A JP 3730442 B2 JP3730442 B2 JP 3730442B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- imaging device
- converter
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＡＤ変換器をオンチップ化した固体撮像装置に係わり、特にＡＤ変換器をテストするためのテスト機能を備えた固体撮像装置に関する。
【０００２】
【従来の技術】
図８は、従来の固体撮像装置の構成を示す構成図である。
【０００３】
図８に示すように、従来の固体撮像装置は、タイミング発生回路２、負荷トランジスタ群３、画素領域４、垂直シフトレジスタ５、基準電圧発生器（ＶＲＥＦ）６、ＡＤ変換器（ＡＤＣ）７、バッファ（ＢＵＦ）８、水平シフトレジスタ９、およびコントロール回路（ＣＯＮＴ）１０から構成される。これらの回路はそれぞれ半導体チップ１上に形成されている。
【０００４】
タイミング発生回路２は、固体撮像装置を駆動するためのタイミングパルスを発生する。画素領域４は、光を信号電荷に変換する画素セル１３を含み、撮像部として機能する。負荷トランジスタ群３は、信号電荷をアナログ信号として検出するための検出用アンプ回路の一部を構成する。垂直シフトレジスタ５は、画素セル１３を水平１ライン毎に順次選択する選択手段として機能する。基準電圧発生器６は、ＡＤ変換に用いられる基準電圧ＶREFを発生する。基準電圧発生器６は、コントロール回路１０により制御される。ＡＤ変換器７はコラム型のＡＤ変換器である。コラム型のＡＤ変換器は、たとえば特開平０９−２４７４９４号「信号導出回路及び撮像装置」に開示されている。水平シフトレジスタ９は、ＡＤ変換されたデジタル信号を、垂直信号線（１８-1〜１８-n）１ライン毎に順次選択し、バッファ８に転送する。バッファ８は、転送されたデジタル信号を低インピーダンスで、半導体チップ１の外部に出力する。
【０００５】
図９は、従来の固体撮像装置を、より詳細に示す構成図である。
【０００６】
図９に示すように、画素セル１３は、リードトランジスタ１４、ドライバトランジスタ１５、アドレストランジスタ１６、リセットトランジスタ１７、およびフォトダイオード２０から構成されている。フォトダイオード２０は、入射された光を光電変換して信号電荷として蓄積する。アドレストランジスタ１６は、垂直シフトレジスタ５からの選択信号に応答して画素セル１３を活性状態とする。リセットトランジスタ１７は、垂直シフトレジスタ５からのリセット信号に応答して検出ノード１９をリセットする。リードトランジスタ１４は、検出ノード１９がリセットされた後、垂直シフトレジスタ５からのリード信号に応答してフォトダイオード２０に蓄積された信号電荷が検出ノード１９に読み出される。検出ノード１９の電圧は、読み出された信号電荷の量に応じて変化する。この電圧変化は、ソースフォロワのドライバトランジスタ１５を介して、各垂直信号線１８-1〜１８-nそれぞれにアナログ信号として出力される。各垂直信号線１８-1〜１８-nには、ソースフォロワの負荷トランジスタ３-1〜３-nがそれぞれ接続されている。負荷トランジスタ３-1〜３-nそれぞれのゲートにはＤＣ電圧が印加されている。ＤＣ電圧は電源１１から供給される。各垂直信号線１８-1〜１８-nに出力されたアナログ信号はＡＤ変換器７に入力される。この後、アドレストランジスタ１６を“オフ”することで、各垂直信号線１８-1〜１８-nを画素領域４から切り離し、画素セル１３を非選択状態とする。ＡＤ変換器７は水平１ライン分のアナログ信号を、水平１ライン分のデジタル信号にＡＤ変換し、蓄積する。このような一連の動作が終わった後、水平シフトレジスタ９から、各垂直信号線１８-1〜１８-n毎に順次選択信号を出力させていく。これにより、ＡＤ変換器７に蓄積された水平１ライン分のデジタル信号は、垂直信号線１８-1〜１８-nの１ライン毎に順次バッファ８に読み出され、出力されていく。
【０００７】
上記ＡＤ変換器７をオンチップ化した固体撮像装置では、そのＡＤ変換器７の特性をテストするのに、光を画素領域４に入射して信号電荷を発生させる。このように光電変換して得たアナログ信号をＡＤ変換器７に入力し、ＡＤ変換する。そして、ＡＤ変換されたデジタル信号を評価することで、ＡＤ変換器７の特性を測定していた。
【０００８】
【発明が解決しようとする課題】
しかし、上記テスト方法では、アナログ信号を光電変換して得るため、その電圧値を精度良く知ることができない。このため、ＡＤ変換されたデジタル信号の値が正しいか否かを精度良く判定することが難しい。即ち、ＡＤ変換器７の特性を精度良く測定することが困難である。
【０００９】
また、入力されるアナログ信号の最小値から最大値までの間、ＡＤ変換器７の変換精度が問題ないか否かを確認するためには、入射させる光の強度を変化させなければならない。しかし、このような方法では、変化させた光が安定するまで、待ち時間が発生し、テスト時間が長くなってしまう。
【００１０】
この発明は、上記事情に鑑みてなされたもので、その目的は、ＡＤ変換器の特性を精度良く測定でき、かつテスト時間を短縮できる固体撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明では、半導体基板上に光電変換素子を含む複数の画素セルをアレイ状に配置してなる画素領域と、前記画素領域手段の各画素セルを選択する選択手段と、前記選択手段により選択された画素セルの信号が読み出される複数の垂直信号線と、前記垂直信号線に読み出された信号をＡＤ変換するＡＤ変換手段と、前記ＡＤ変換手段をテストするためのテスト信号を、前記画素領域外から前記垂直信号線を通して前記ＡＤ変換手段に入力するテスト手段とを具備することを特徴としている。
【００１２】
上記構成を有する固体撮像装置によれば、ＡＤ変換手段をテストするためのテスト信号を、画素領域外から垂直信号線を通してＡＤ変換手段に入力する。即ち、画素領域に光を入射しなくてもテスト信号を垂直信号線に入力でき、画素領域に光を入射せずにＡＤ変換手段をテストすることができる。これにより、光電変換して得た信号をテスト信号に用いずに済み、垂直信号線に入力されたテスト信号の電圧値と、このテスト信号をＡＤ変換して得たデジタル信号の値とを精度良く対応づけることができる。よって、画素領域に光を入射する場合に比べて、ＡＤ変換手段の特性を精度良く測定することが可能となる。
【００１３】
また、入力される信号の最小値から最大値までの間、ＡＤ変換器の変換精度が問題ないか否かを確認する場合、テスト信号の電圧を変化させれば良い。よって、光の強度を変化させる場合に比べて、たとえば光が安定するまでの待ち時間を省略できる分、テスト時間を短くすることが可能となる。
【００１４】
【発明の実施の形態】
以下、この発明の実施形態を、図面を参照して説明する。
【００１５】
［第１の実施形態］
図１は、この発明の第１の実施形態に係る固体撮像装置の構成を示す構成図である。
【００１６】
図１に示すように、第１の実施形態に係る固体撮像装置は、タイミング発生回路２、負荷トランジスタ群３、画素領域４、垂直シフトレジスタ５、基準電圧発生器（ＶＲＥＦ）６、ＡＤ変換器(ＡＤＣ)７、バッファ(ＢＵＦ)８、水平シフトレジスタ９、コントロール回路(ＣＯＮＴ)１０、およびテスト信号入力回路２２から構成される。これらの回路はそれぞれ半導体チップ１上に形成されている。
【００１７】
タイミング発生回路２は、固体撮像装置を駆動するためのタイミングパルスを発生する。画素領域４は、光を信号電荷に光電変換する画素セル１３を含み、撮像部として機能する。画素セル１３は、画素領域４にアレイ状に配置されている。負荷トランジスタ群３は、信号電荷をアナログ信号として検出するための検出用アンプ回路の一部を構成する。垂直シフトレジスタ５は、画素セル１３を、水平１ライン毎に順次選択する選択手段として機能する。基準電圧発生器６は、ＡＤ変換の基準となる基準電圧ＶREFを発生し、コントロール回路１０により制御される。ＡＤ変換器７は、画素セル１３から出力されたアナログ信号を垂直信号線（１８-1〜１８-n）１ライン毎に、基準電圧ＶREFと比較してデジタル信号にＡＤ変換する。ＡＤ変換器７の一例はコラム型のＡＤ変換器である。コラム型のＡＤ変換器としては、たとえば特開平０９−２４７４９４号に開示されたものを使用することができる。ＡＤ変換器７は、１水平期間中、ＡＤ変換したデジタル信号を蓄積する。水平シフトレジスタ９は、ＡＤ変換されたデジタル信号を垂直信号線（１８-1〜１８-n）１ライン毎に順次選択し、バッファ８に転送する。バッファ８は、転送されたデジタル信号を低インピーダンスで、たとえば半導体チップ１の外部に出力する。
【００１８】
テスト信号入力回路２２は、ＡＤ変換器７をテストするためのテスト信号ＶTESTを、垂直信号線１８-1〜１８-nに入力する。これにより、テスト信号ＶTESTは、垂直信号線１８-1〜１８-nを通してＡＤ変換器７に入力される。第１の実施形態においては、テスト信号入力回路２２はコントロール回路１０により制御される。このため、第１の実施形態に係る固体撮像装置のコントロール回路１０には、基準電圧発生器６を制御する機能の他、少なくともテスト期間中、負荷トランジスタ群３を“オフ”させて垂直信号線１８-1〜１８-nを高インピーダンスとする機能、およびテスト信号入力回路２２を制御する機能がそれぞれ付加されている。たとえば第１の実施形態では、コントロール回路１０はコントロールパルスＰHIZを出力し、負荷トランジスタ群３を“オフ”させるとともに、コントロールパルスＰTEST1を出力し、テスト信号入力回路２２を制御し、テスト信号ＶTESTを垂直信号線１８-1〜１８-nに入力する。
【００１９】
図２は、この発明の第１の実施形態に係る固体撮像装置の一回路例を示す回路図である。
【００２０】
図２に示すように、画素セル１３は、リードトランジスタ１４、ドライバトランジスタ１５、アドレストランジスタ１６、リセットトランジスタ１７、およびフォトダイオード２０から構成されている。フォトダイオード２０は、入射された光を光電変換して信号電荷として蓄積する。アドレストランジスタ１６は、垂直シフトレジスタ５からの選択信号に応答して画素セル１３を活性状態とする。リセットトランジスタ１７は、垂直シフトレジスタ５からのリセット信号に応答して検出ノード１９をリセットする。リードトランジスタ１４は、検出ノード１９がリセットされた後、垂直シフトレジスタ５からのリード信号に応答してフォトダイオード２０に蓄積された信号電荷が検出ノード１９に読み出される。検出ノード１９の電圧は、読み出された信号電荷の量に応じて変化する。この電圧変化は、ソースフォロワのドライバトランジスタ１５を介して、各垂直信号線１８-1〜１８-nそれぞれにアナログ信号として出力される。各垂直信号線１８-1〜１８-nには、ソースフォロワの負荷トランジスタ３-1〜３-nがそれぞれ接続されている。負荷トランジスタ３-1〜３-nそれぞれのゲートには、コントロールパルスＰHIZが印加される。各垂直信号線１８-1〜１８-nに出力されたアナログ信号はＡＤ変換器７に入力される。この後、アドレストランジスタ１６を“オフ”することで、各垂直信号線１８-1〜１８-nを画素領域４から切り離し、画素セル１３を非選択状態とする。ＡＤ変換器７は水平１ライン分のアナログ信号を、水平１ライン分のデジタル信号にＡＤ変換し、蓄積する。このような一連の動作が終わった後、水平シフトレジスタ９から、各垂直信号線１８-1〜１８-n毎に順次選択信号を出力させていく。これにより、ＡＤ変換器７に蓄積された水平１ライン分のデジタル信号は、垂直信号線１８-1〜１８-nの１ライン毎に順次バッファ８に読み出され、出力されていく。
【００２１】
ＡＤ変換器７をテストする場合、コントロール回路１０からのコントロールパルスＰHIZにより負荷トランジスタ３-1〜３-nをそれぞれ“オフ”させる。なお、リードトランジスタ１４、アドレストランジスタ１６はそれぞれ“オフ”されており、垂直信号線１８-1〜１８-nはそれぞれ、高インピーダンスとなる。また、この一回路例においては、半導体チップ１内にテスト信号発生回路１２を備えている。テスト信号発生回路１２は、コントロール回路１０からの制御信号に基づき、テスト信号ＶTESTを出力する。テスト信号ＶTESTは、入力用トランジスタ２２-1〜２２-nに入力される。入力用トランジスタ２２-1〜２２-nはそれぞれ、コントロール回路１０からのコントロールパルスＰTEST1により制御され、テスト信号ＶTESTを垂直信号線１８-1〜１８-nに入力するとき、“オン”される。これにより、テスト信号ＶTESTは、垂直信号線１８-1〜１８-nを通してＡＤ変換器７に入力される。ＡＤ変換器７は、入力されたテスト信号ＶTESTを基準電圧ＶREFと比較し、デジタル信号にＡＤ変換する。この後、変換されたデジタル信号をバッファ８を介して、たとえば半導体チップ１の外部に出力し、出力されたデジタル信号を評価することで、ＡＤ変換器７の特性を測定する。このようにして、ＡＤ変換器７をテストする。
【００２２】
上記第１の実施形態に係る固体撮像装置であると、テスト信号ＶTESTを、垂直信号線１８-1〜１８-nに入力するテスト信号入力回路２２を有する。これにより、画素領域４に光を当てなくても、テスト信号ＶTESTを垂直信号線１８-1〜１８-nに印加でき、ＡＤ変換器７をテストすることができる。
【００２３】
さらに上記テスト信号ＶTESTの電圧値は、回路により電気的に設定できる。このため、テスト信号ＶTESTの電圧値の設定精度は、テスト信号を光電変換して得る場合に比べて、より向上する。よって、ＡＤ変換器７の特性を、より高い精度で測定することができる。
【００２４】
また、ＡＤ変換器７の変換精度が、入力される信号の最小値から最大値までの間、問題ないか否かを確認する場合には、テスト信号ＶTESTの電圧値を変化させれば良い。よって、画素領域４に光を当てる場合に比べて、たとえば光が安定するまでの待ち時間が無い分、ＡＤ変換器７の変換精度を、より短い時間で確認することができる。
【００２５】
なお、第１の実施形態において、入力用トランジスタ２２-1〜２２-nを“オン”させるタイミングの一例は、ＡＤ変換器７の信号取り込みタイミングに同期させることである。このためには、たとえば入力用トランジスタ２２-1〜２２-nを、画素セル１３からアナログ信号を垂直信号線１８-1〜１８-nに読み出す期間（水平ブランキング期間）に、リードトランジスタ１４を“オン”させるタイミングと同様なタイミングで“オン”させれば良い。
【００２６】
あるいはＡＤ変換器７をテストしている間、入力用トランジスタ２２-1〜２２-nを“オン”させておき、テスト信号発生回路１２からテスト信号ＶTESTを出力するタイミングを、ＡＤ変換器７の信号取り込みタイミングに同期させるようにしても良い。この場合には、テスト信号ＶTESTを、リードトランジスタ１４を“オン”させるタイミングと同様なタイミングで、テスト信号発生回路１２から出力させれば良い。
【００２７】
［第２の実施形態］
第１の実施形態では、テスト信号ＶTESTを半導体チップ１内のテスト信号発生回路１２から出力して、垂直信号線１８-1〜１８-nに入力するようにしたが、テスト信号ＶTESTは、半導体チップ１の外部から、垂直信号線１８-1〜１８-nに入力するようにしても良い。このような装置の一例を、以下、第２の実施形態として説明する。
【００２８】
図３は、この発明の第２の実施形態に係る固体撮像装置の一回路例を示す回路図である。なお、図３は、第２の実施形態に係る装置の主要部のみを示している。
【００２９】
図３に示すように、半導体チップ１にはテスト信号ＶTESTを受けるテストパッド２５が設けられている。テスト信号ＶTESTはＩＣテスタ２６から出力されてテストパッド２５に入力される。入力されたテスト信号ＶTESTはスイッチ２４を介して半導体チップ１に取り込まれる。スイッチ２４の一例はトランジスタである。スイッチ２４は、コントロール回路１０からのコントロールパルスＰTEST2により制御され、テスト信号ＶTESTを入力用トランジスタ２２-1〜２２-nに入力するとき“オン”される。これにより、スイッチ２４が“オン”することによって、テスト信号ＶTESTは入力用トランジスタ２２-1〜２２-nに入力される。この後、第１の実施形態と同様に、ＡＤ変換器７をテストする。
【００３０】
このような第２の実施形態に係る装置においても、第１の実施形態に係る装置と、同様の効果を得ることができる。
【００３１】
なお、コントロールパルスＰTEST2は、コントロールパルスＰTEST1と同じパルスであっても良く、また、ＡＤ変換器７の信号取り込みタイミングに同期してスイッチ２４を“オン”させるようなパルスであっても良い。
【００３２】
［第３の実施形態］
図４は、この発明の第３の実施形態に係る固体撮像装置の一回路例を示す回路図である。
【００３３】
図４に示すように、第３の実施形態に係る装置は、互いに直列に接続された抵抗２３-1〜２３-n+1からなる抵抗列２３を、さらに具備する。抵抗列２３の一端にはテスト信号ＶTESTが入力され、その他端は接地されている。図４に示す一回路例では、テスト信号ＶTESTは、スイッチ２４を介して抵抗列２３の一端に供給される。垂直信号線１８-1〜１８-nはそれぞれ、抵抗２３-1〜２３-n+1どうしの相互接続点に順次接続されている。
【００３４】
第３の実施形態において、ＡＤ変換器７をテストする場合、たとえばコントロールパルスＰHIZにより負荷トランジスタ３-1〜３-nをそれぞれ“オフ”させる一方、コントロールパルスＰTEST1により入力用トランジスタ２２-1〜２２-nをそれぞれ“オン”させる。次いで、コントロールパルスＰTEST2により、スイッチ２４を、たとえばＡＤ変換器７の信号取り込みタイミングに同期して“オン”させる。これにより、テスト信号ＶTESTは、抵抗列２３を介して垂直信号線１８-1〜１８-nそれぞれに入力される。この後、第１、第２の実施形態と同様に、ＡＤ変換器７をテストする。
【００３５】
このような第３の実施形態に係る固体撮像装置であると、互いに直列に接続された抵抗２３-1〜２３-n+1からなる抵抗列２３を有するので、テスト信号ＶTESTを、垂直信号線１８-1〜１８-n毎に互いに異なる電圧値ＶDIVとして印加することができる。これを図５に示す。
【００３６】
図５に示すように、垂直信号線１８-1〜１８-nの電圧値ＶDIVは、抵抗列２３により、垂直信号線１８-1から垂直信号線１８-nに向けて順次高くなる。また、図６に垂直信号線１８-1、１８-k、および１８-nに入力された電圧値ＶDIVと基準電圧VREFとの関係を示す。
【００３７】
図６に示すように、水平同期信号により規定される１水平期間中、垂直信号線１８-1〜１８-nそれぞれに入力された電圧値ＶDIVは変化しない。しかし、垂直信号線１８-1の電圧値は破線１８-1に示すように最小値となり、垂直信号線１８-nの電圧値は破線１８-nに示すように最大値となる。また、垂直信号線１８-1と垂直信号線１８-nとの中間に存在する垂直信号線１８-kの電圧値は実線１８-kに示すように最小値と最大値との中間値となる。なお、同図に示すように、基準電圧ＶREFの一例は、時間の経過とともに電圧が直線状に上昇するランプ波である。
【００３８】
このように第３の実施形態では、ＡＤ変換器７に入力される信号の最小値から最大値までを、一度に入力することができる。よって、ＡＤ変換器７の変換精度を、テスト信号ＶTESTの電圧値を変化させて確認する場合に比べ、さらに短い時間で確認することができる。
【００３９】
なお、第３の実施形態において、テスト信号ＶTESTは、第１の実施形態のようにテスト信号発生回路１２から出力する、あるいは第２の実施形態のようにＩＣテスタ２６から出力する、のどちらでも良い。
【００４０】
［第４の実施形態］
第４の実施形態は、第３の実施形態に準ずるものであり、抵抗列２３の一端、他端のそれぞれに、テスト信号ＶTEST1、ＶTEST2を入力するようにしたものである。
【００４１】
図７は、この発明の第４の実施形態に係る固体撮像装置の一回路例を示す回路図である。なお、図７は、第４の実施形態に係る装置の主要部のみを示している。
【００４２】
図７に示すように、抵抗列２３の一端はスイッチ２４-1を介してテストパッド２５-1に接続され、その他端はスイッチ２４-2を介してテストパッド２５-2に接続されている。テストパッド２５-1にはテスト信号ＶTEST1が入力され、テストパッド２５-2にはテスト信号ＶTEST2が入力される。テスト信号ＶTEST1、ＶTEST2はそれぞれ、同図に示すようにＩＣテスタ２６から出力されるようにしても良いし、テスト信号発生回路１２から出力されるようにしても良い。スイッチ２４-1、２４-2はそれぞれコントロールパルスＰTEST2により制御され、テスト信号ＶTEST1、ＶTEST2を抵抗列２３に入力するとき、それぞれ“オン”される。
【００４３】
また、この一回路例では、抵抗列２３の一端、他端がそれぞれ、スイッチ２７-1、２７-2を介して接地電位に、さらに接続されている。スイッチ２７-1、２７-2の一例は、スイッチ２４-1、２４-2と同様にトランジスタであり、コントロールパルスＰTEST2の反転パルスbＰTEST2により制御される。これにより、スイッチ２４-1、２４-2が“オフ”しているとき、抵抗列２３の両端をそれぞれ接地する。
【００４４】
このような第４の実施形態によれば、第３の実施形態と同様に、ＡＤ変換器７の変換精度を、短い時間で確認できる、という効果が得られる。
【００４５】
さらにテスト信号ＶTEST1、ＶTEST2をそれぞれ、抵抗列２３の両端に入力するようにしたので、テスト信号ＶTEST1、ＶTEST2の電圧を適宜変化させることで、たとえば垂直信号線１８-1の電圧値を最小値、垂直信号線１８-nの電圧値を最大値としたり、反対に垂直信号線１８-1の電圧値を最大値、垂直信号線１８-nの電圧値を最小値とすることができる。このようにＡＤ変換器７に入力する電圧パターンを増やすことができ、ＡＤ変換器７のテストに自由度を持たせることができる。
【００４６】
以上、この発明を第１〜第４の実施形態により説明したが、この発明は第１〜第４の実施形態に限られるものではなく、その主旨を逸脱しない範囲で様々に変形することができる。
【００４７】
たとえば画素セル１３はアンプ内蔵型の画素セルとしたが、画素セル１３は光を電気的な信号に変換するものであれば、如何なるものでも良い。
【００４８】
また、ＡＤ変換器７はコラム型のＡＤ変換器としたが、ＡＤ変換器７はアナログ信号をデジタル信号に変換するものであれば、如何なるものでも良い。
【００４９】
【発明の効果】
以上説明したように、この発明によれば、ＡＤ変換器の特性を精度良く測定でき、かつテスト時間を短縮できる固体撮像装置を提供できる。
【図面の簡単な説明】
【図１】図１は第１の実施形態に係る固体撮像装置の構成を示す構成図。
【図２】図２は第１の実施形態に係る固体撮像装置の一回路例を示す回路図。
【図３】図３は第２の実施形態に係る固体撮像装置の一回路例を示す回路図。
【図４】図４は第３の実施形態に係る固体撮像装置の一回路例を示す回路図。
【図５】図５は第３の実施形態に係る固体撮像装置における垂直信号線の電圧分布を示す図。
【図６】図６は第３の実施形態に係る固体撮像装置における垂直信号線の電圧変化を示す図。
【図７】図７は第４の実施形態に係る固体撮像装置の一回路例を示す回路図。
【図８】図８は従来の固体撮像装置の構成を示す構成図。
【図９】図９は従来の固体撮像装置の回路を示す回路図。
【符号の説明】
１…半導体チップ、
２…タイミング発生回路、
３…負荷トランジスタ群、
４…画素領域、
５…垂直シフトレジスタ、
６…基準電圧発生回路、
７…ＡＤ変換器、
８…バッファ、
９…水平シフトレジスタ、
１０…コントロール回路、
１２…テスト信号発生回路、
２２…テスト信号入力回路、
２２-1〜２２-n…トランジスタ、
２３…抵抗列、
２３-1〜２３-n+1…抵抗、
２４、２４-1、２４-2…スイッチ、
２５、２５-1、２５-2…テストパッド、
２６…ＩＣテスタ、
２７-1、２７-2…スイッチ。
【発明の属する技術分野】
この発明は、ＡＤ変換器をオンチップ化した固体撮像装置に係わり、特にＡＤ変換器をテストするためのテスト機能を備えた固体撮像装置に関する。
【０００２】
【従来の技術】
図８は、従来の固体撮像装置の構成を示す構成図である。
【０００３】
図８に示すように、従来の固体撮像装置は、タイミング発生回路２、負荷トランジスタ群３、画素領域４、垂直シフトレジスタ５、基準電圧発生器（ＶＲＥＦ）６、ＡＤ変換器（ＡＤＣ）７、バッファ（ＢＵＦ）８、水平シフトレジスタ９、およびコントロール回路（ＣＯＮＴ）１０から構成される。これらの回路はそれぞれ半導体チップ１上に形成されている。
【０００４】
タイミング発生回路２は、固体撮像装置を駆動するためのタイミングパルスを発生する。画素領域４は、光を信号電荷に変換する画素セル１３を含み、撮像部として機能する。負荷トランジスタ群３は、信号電荷をアナログ信号として検出するための検出用アンプ回路の一部を構成する。垂直シフトレジスタ５は、画素セル１３を水平１ライン毎に順次選択する選択手段として機能する。基準電圧発生器６は、ＡＤ変換に用いられる基準電圧ＶREFを発生する。基準電圧発生器６は、コントロール回路１０により制御される。ＡＤ変換器７はコラム型のＡＤ変換器である。コラム型のＡＤ変換器は、たとえば特開平０９−２４７４９４号「信号導出回路及び撮像装置」に開示されている。水平シフトレジスタ９は、ＡＤ変換されたデジタル信号を、垂直信号線（１８-1〜１８-n）１ライン毎に順次選択し、バッファ８に転送する。バッファ８は、転送されたデジタル信号を低インピーダンスで、半導体チップ１の外部に出力する。
【０００５】
図９は、従来の固体撮像装置を、より詳細に示す構成図である。
【０００６】
図９に示すように、画素セル１３は、リードトランジスタ１４、ドライバトランジスタ１５、アドレストランジスタ１６、リセットトランジスタ１７、およびフォトダイオード２０から構成されている。フォトダイオード２０は、入射された光を光電変換して信号電荷として蓄積する。アドレストランジスタ１６は、垂直シフトレジスタ５からの選択信号に応答して画素セル１３を活性状態とする。リセットトランジスタ１７は、垂直シフトレジスタ５からのリセット信号に応答して検出ノード１９をリセットする。リードトランジスタ１４は、検出ノード１９がリセットされた後、垂直シフトレジスタ５からのリード信号に応答してフォトダイオード２０に蓄積された信号電荷が検出ノード１９に読み出される。検出ノード１９の電圧は、読み出された信号電荷の量に応じて変化する。この電圧変化は、ソースフォロワのドライバトランジスタ１５を介して、各垂直信号線１８-1〜１８-nそれぞれにアナログ信号として出力される。各垂直信号線１８-1〜１８-nには、ソースフォロワの負荷トランジスタ３-1〜３-nがそれぞれ接続されている。負荷トランジスタ３-1〜３-nそれぞれのゲートにはＤＣ電圧が印加されている。ＤＣ電圧は電源１１から供給される。各垂直信号線１８-1〜１８-nに出力されたアナログ信号はＡＤ変換器７に入力される。この後、アドレストランジスタ１６を“オフ”することで、各垂直信号線１８-1〜１８-nを画素領域４から切り離し、画素セル１３を非選択状態とする。ＡＤ変換器７は水平１ライン分のアナログ信号を、水平１ライン分のデジタル信号にＡＤ変換し、蓄積する。このような一連の動作が終わった後、水平シフトレジスタ９から、各垂直信号線１８-1〜１８-n毎に順次選択信号を出力させていく。これにより、ＡＤ変換器７に蓄積された水平１ライン分のデジタル信号は、垂直信号線１８-1〜１８-nの１ライン毎に順次バッファ８に読み出され、出力されていく。
【０００７】
上記ＡＤ変換器７をオンチップ化した固体撮像装置では、そのＡＤ変換器７の特性をテストするのに、光を画素領域４に入射して信号電荷を発生させる。このように光電変換して得たアナログ信号をＡＤ変換器７に入力し、ＡＤ変換する。そして、ＡＤ変換されたデジタル信号を評価することで、ＡＤ変換器７の特性を測定していた。
【０００８】
【発明が解決しようとする課題】
しかし、上記テスト方法では、アナログ信号を光電変換して得るため、その電圧値を精度良く知ることができない。このため、ＡＤ変換されたデジタル信号の値が正しいか否かを精度良く判定することが難しい。即ち、ＡＤ変換器７の特性を精度良く測定することが困難である。
【０００９】
また、入力されるアナログ信号の最小値から最大値までの間、ＡＤ変換器７の変換精度が問題ないか否かを確認するためには、入射させる光の強度を変化させなければならない。しかし、このような方法では、変化させた光が安定するまで、待ち時間が発生し、テスト時間が長くなってしまう。
【００１０】
この発明は、上記事情に鑑みてなされたもので、その目的は、ＡＤ変換器の特性を精度良く測定でき、かつテスト時間を短縮できる固体撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明では、半導体基板上に光電変換素子を含む複数の画素セルをアレイ状に配置してなる画素領域と、前記画素領域手段の各画素セルを選択する選択手段と、前記選択手段により選択された画素セルの信号が読み出される複数の垂直信号線と、前記垂直信号線に読み出された信号をＡＤ変換するＡＤ変換手段と、前記ＡＤ変換手段をテストするためのテスト信号を、前記画素領域外から前記垂直信号線を通して前記ＡＤ変換手段に入力するテスト手段とを具備することを特徴としている。
【００１２】
上記構成を有する固体撮像装置によれば、ＡＤ変換手段をテストするためのテスト信号を、画素領域外から垂直信号線を通してＡＤ変換手段に入力する。即ち、画素領域に光を入射しなくてもテスト信号を垂直信号線に入力でき、画素領域に光を入射せずにＡＤ変換手段をテストすることができる。これにより、光電変換して得た信号をテスト信号に用いずに済み、垂直信号線に入力されたテスト信号の電圧値と、このテスト信号をＡＤ変換して得たデジタル信号の値とを精度良く対応づけることができる。よって、画素領域に光を入射する場合に比べて、ＡＤ変換手段の特性を精度良く測定することが可能となる。
【００１３】
また、入力される信号の最小値から最大値までの間、ＡＤ変換器の変換精度が問題ないか否かを確認する場合、テスト信号の電圧を変化させれば良い。よって、光の強度を変化させる場合に比べて、たとえば光が安定するまでの待ち時間を省略できる分、テスト時間を短くすることが可能となる。
【００１４】
【発明の実施の形態】
以下、この発明の実施形態を、図面を参照して説明する。
【００１５】
［第１の実施形態］
図１は、この発明の第１の実施形態に係る固体撮像装置の構成を示す構成図である。
【００１６】
図１に示すように、第１の実施形態に係る固体撮像装置は、タイミング発生回路２、負荷トランジスタ群３、画素領域４、垂直シフトレジスタ５、基準電圧発生器（ＶＲＥＦ）６、ＡＤ変換器(ＡＤＣ)７、バッファ(ＢＵＦ)８、水平シフトレジスタ９、コントロール回路(ＣＯＮＴ)１０、およびテスト信号入力回路２２から構成される。これらの回路はそれぞれ半導体チップ１上に形成されている。
【００１７】
タイミング発生回路２は、固体撮像装置を駆動するためのタイミングパルスを発生する。画素領域４は、光を信号電荷に光電変換する画素セル１３を含み、撮像部として機能する。画素セル１３は、画素領域４にアレイ状に配置されている。負荷トランジスタ群３は、信号電荷をアナログ信号として検出するための検出用アンプ回路の一部を構成する。垂直シフトレジスタ５は、画素セル１３を、水平１ライン毎に順次選択する選択手段として機能する。基準電圧発生器６は、ＡＤ変換の基準となる基準電圧ＶREFを発生し、コントロール回路１０により制御される。ＡＤ変換器７は、画素セル１３から出力されたアナログ信号を垂直信号線（１８-1〜１８-n）１ライン毎に、基準電圧ＶREFと比較してデジタル信号にＡＤ変換する。ＡＤ変換器７の一例はコラム型のＡＤ変換器である。コラム型のＡＤ変換器としては、たとえば特開平０９−２４７４９４号に開示されたものを使用することができる。ＡＤ変換器７は、１水平期間中、ＡＤ変換したデジタル信号を蓄積する。水平シフトレジスタ９は、ＡＤ変換されたデジタル信号を垂直信号線（１８-1〜１８-n）１ライン毎に順次選択し、バッファ８に転送する。バッファ８は、転送されたデジタル信号を低インピーダンスで、たとえば半導体チップ１の外部に出力する。
【００１８】
テスト信号入力回路２２は、ＡＤ変換器７をテストするためのテスト信号ＶTESTを、垂直信号線１８-1〜１８-nに入力する。これにより、テスト信号ＶTESTは、垂直信号線１８-1〜１８-nを通してＡＤ変換器７に入力される。第１の実施形態においては、テスト信号入力回路２２はコントロール回路１０により制御される。このため、第１の実施形態に係る固体撮像装置のコントロール回路１０には、基準電圧発生器６を制御する機能の他、少なくともテスト期間中、負荷トランジスタ群３を“オフ”させて垂直信号線１８-1〜１８-nを高インピーダンスとする機能、およびテスト信号入力回路２２を制御する機能がそれぞれ付加されている。たとえば第１の実施形態では、コントロール回路１０はコントロールパルスＰHIZを出力し、負荷トランジスタ群３を“オフ”させるとともに、コントロールパルスＰTEST1を出力し、テスト信号入力回路２２を制御し、テスト信号ＶTESTを垂直信号線１８-1〜１８-nに入力する。
【００１９】
図２は、この発明の第１の実施形態に係る固体撮像装置の一回路例を示す回路図である。
【００２０】
図２に示すように、画素セル１３は、リードトランジスタ１４、ドライバトランジスタ１５、アドレストランジスタ１６、リセットトランジスタ１７、およびフォトダイオード２０から構成されている。フォトダイオード２０は、入射された光を光電変換して信号電荷として蓄積する。アドレストランジスタ１６は、垂直シフトレジスタ５からの選択信号に応答して画素セル１３を活性状態とする。リセットトランジスタ１７は、垂直シフトレジスタ５からのリセット信号に応答して検出ノード１９をリセットする。リードトランジスタ１４は、検出ノード１９がリセットされた後、垂直シフトレジスタ５からのリード信号に応答してフォトダイオード２０に蓄積された信号電荷が検出ノード１９に読み出される。検出ノード１９の電圧は、読み出された信号電荷の量に応じて変化する。この電圧変化は、ソースフォロワのドライバトランジスタ１５を介して、各垂直信号線１８-1〜１８-nそれぞれにアナログ信号として出力される。各垂直信号線１８-1〜１８-nには、ソースフォロワの負荷トランジスタ３-1〜３-nがそれぞれ接続されている。負荷トランジスタ３-1〜３-nそれぞれのゲートには、コントロールパルスＰHIZが印加される。各垂直信号線１８-1〜１８-nに出力されたアナログ信号はＡＤ変換器７に入力される。この後、アドレストランジスタ１６を“オフ”することで、各垂直信号線１８-1〜１８-nを画素領域４から切り離し、画素セル１３を非選択状態とする。ＡＤ変換器７は水平１ライン分のアナログ信号を、水平１ライン分のデジタル信号にＡＤ変換し、蓄積する。このような一連の動作が終わった後、水平シフトレジスタ９から、各垂直信号線１８-1〜１８-n毎に順次選択信号を出力させていく。これにより、ＡＤ変換器７に蓄積された水平１ライン分のデジタル信号は、垂直信号線１８-1〜１８-nの１ライン毎に順次バッファ８に読み出され、出力されていく。
【００２１】
ＡＤ変換器７をテストする場合、コントロール回路１０からのコントロールパルスＰHIZにより負荷トランジスタ３-1〜３-nをそれぞれ“オフ”させる。なお、リードトランジスタ１４、アドレストランジスタ１６はそれぞれ“オフ”されており、垂直信号線１８-1〜１８-nはそれぞれ、高インピーダンスとなる。また、この一回路例においては、半導体チップ１内にテスト信号発生回路１２を備えている。テスト信号発生回路１２は、コントロール回路１０からの制御信号に基づき、テスト信号ＶTESTを出力する。テスト信号ＶTESTは、入力用トランジスタ２２-1〜２２-nに入力される。入力用トランジスタ２２-1〜２２-nはそれぞれ、コントロール回路１０からのコントロールパルスＰTEST1により制御され、テスト信号ＶTESTを垂直信号線１８-1〜１８-nに入力するとき、“オン”される。これにより、テスト信号ＶTESTは、垂直信号線１８-1〜１８-nを通してＡＤ変換器７に入力される。ＡＤ変換器７は、入力されたテスト信号ＶTESTを基準電圧ＶREFと比較し、デジタル信号にＡＤ変換する。この後、変換されたデジタル信号をバッファ８を介して、たとえば半導体チップ１の外部に出力し、出力されたデジタル信号を評価することで、ＡＤ変換器７の特性を測定する。このようにして、ＡＤ変換器７をテストする。
【００２２】
上記第１の実施形態に係る固体撮像装置であると、テスト信号ＶTESTを、垂直信号線１８-1〜１８-nに入力するテスト信号入力回路２２を有する。これにより、画素領域４に光を当てなくても、テスト信号ＶTESTを垂直信号線１８-1〜１８-nに印加でき、ＡＤ変換器７をテストすることができる。
【００２３】
さらに上記テスト信号ＶTESTの電圧値は、回路により電気的に設定できる。このため、テスト信号ＶTESTの電圧値の設定精度は、テスト信号を光電変換して得る場合に比べて、より向上する。よって、ＡＤ変換器７の特性を、より高い精度で測定することができる。
【００２４】
また、ＡＤ変換器７の変換精度が、入力される信号の最小値から最大値までの間、問題ないか否かを確認する場合には、テスト信号ＶTESTの電圧値を変化させれば良い。よって、画素領域４に光を当てる場合に比べて、たとえば光が安定するまでの待ち時間が無い分、ＡＤ変換器７の変換精度を、より短い時間で確認することができる。
【００２５】
なお、第１の実施形態において、入力用トランジスタ２２-1〜２２-nを“オン”させるタイミングの一例は、ＡＤ変換器７の信号取り込みタイミングに同期させることである。このためには、たとえば入力用トランジスタ２２-1〜２２-nを、画素セル１３からアナログ信号を垂直信号線１８-1〜１８-nに読み出す期間（水平ブランキング期間）に、リードトランジスタ１４を“オン”させるタイミングと同様なタイミングで“オン”させれば良い。
【００２６】
あるいはＡＤ変換器７をテストしている間、入力用トランジスタ２２-1〜２２-nを“オン”させておき、テスト信号発生回路１２からテスト信号ＶTESTを出力するタイミングを、ＡＤ変換器７の信号取り込みタイミングに同期させるようにしても良い。この場合には、テスト信号ＶTESTを、リードトランジスタ１４を“オン”させるタイミングと同様なタイミングで、テスト信号発生回路１２から出力させれば良い。
【００２７】
［第２の実施形態］
第１の実施形態では、テスト信号ＶTESTを半導体チップ１内のテスト信号発生回路１２から出力して、垂直信号線１８-1〜１８-nに入力するようにしたが、テスト信号ＶTESTは、半導体チップ１の外部から、垂直信号線１８-1〜１８-nに入力するようにしても良い。このような装置の一例を、以下、第２の実施形態として説明する。
【００２８】
図３は、この発明の第２の実施形態に係る固体撮像装置の一回路例を示す回路図である。なお、図３は、第２の実施形態に係る装置の主要部のみを示している。
【００２９】
図３に示すように、半導体チップ１にはテスト信号ＶTESTを受けるテストパッド２５が設けられている。テスト信号ＶTESTはＩＣテスタ２６から出力されてテストパッド２５に入力される。入力されたテスト信号ＶTESTはスイッチ２４を介して半導体チップ１に取り込まれる。スイッチ２４の一例はトランジスタである。スイッチ２４は、コントロール回路１０からのコントロールパルスＰTEST2により制御され、テスト信号ＶTESTを入力用トランジスタ２２-1〜２２-nに入力するとき“オン”される。これにより、スイッチ２４が“オン”することによって、テスト信号ＶTESTは入力用トランジスタ２２-1〜２２-nに入力される。この後、第１の実施形態と同様に、ＡＤ変換器７をテストする。
【００３０】
このような第２の実施形態に係る装置においても、第１の実施形態に係る装置と、同様の効果を得ることができる。
【００３１】
なお、コントロールパルスＰTEST2は、コントロールパルスＰTEST1と同じパルスであっても良く、また、ＡＤ変換器７の信号取り込みタイミングに同期してスイッチ２４を“オン”させるようなパルスであっても良い。
【００３２】
［第３の実施形態］
図４は、この発明の第３の実施形態に係る固体撮像装置の一回路例を示す回路図である。
【００３３】
図４に示すように、第３の実施形態に係る装置は、互いに直列に接続された抵抗２３-1〜２３-n+1からなる抵抗列２３を、さらに具備する。抵抗列２３の一端にはテスト信号ＶTESTが入力され、その他端は接地されている。図４に示す一回路例では、テスト信号ＶTESTは、スイッチ２４を介して抵抗列２３の一端に供給される。垂直信号線１８-1〜１８-nはそれぞれ、抵抗２３-1〜２３-n+1どうしの相互接続点に順次接続されている。
【００３４】
第３の実施形態において、ＡＤ変換器７をテストする場合、たとえばコントロールパルスＰHIZにより負荷トランジスタ３-1〜３-nをそれぞれ“オフ”させる一方、コントロールパルスＰTEST1により入力用トランジスタ２２-1〜２２-nをそれぞれ“オン”させる。次いで、コントロールパルスＰTEST2により、スイッチ２４を、たとえばＡＤ変換器７の信号取り込みタイミングに同期して“オン”させる。これにより、テスト信号ＶTESTは、抵抗列２３を介して垂直信号線１８-1〜１８-nそれぞれに入力される。この後、第１、第２の実施形態と同様に、ＡＤ変換器７をテストする。
【００３５】
このような第３の実施形態に係る固体撮像装置であると、互いに直列に接続された抵抗２３-1〜２３-n+1からなる抵抗列２３を有するので、テスト信号ＶTESTを、垂直信号線１８-1〜１８-n毎に互いに異なる電圧値ＶDIVとして印加することができる。これを図５に示す。
【００３６】
図５に示すように、垂直信号線１８-1〜１８-nの電圧値ＶDIVは、抵抗列２３により、垂直信号線１８-1から垂直信号線１８-nに向けて順次高くなる。また、図６に垂直信号線１８-1、１８-k、および１８-nに入力された電圧値ＶDIVと基準電圧VREFとの関係を示す。
【００３７】
図６に示すように、水平同期信号により規定される１水平期間中、垂直信号線１８-1〜１８-nそれぞれに入力された電圧値ＶDIVは変化しない。しかし、垂直信号線１８-1の電圧値は破線１８-1に示すように最小値となり、垂直信号線１８-nの電圧値は破線１８-nに示すように最大値となる。また、垂直信号線１８-1と垂直信号線１８-nとの中間に存在する垂直信号線１８-kの電圧値は実線１８-kに示すように最小値と最大値との中間値となる。なお、同図に示すように、基準電圧ＶREFの一例は、時間の経過とともに電圧が直線状に上昇するランプ波である。
【００３８】
このように第３の実施形態では、ＡＤ変換器７に入力される信号の最小値から最大値までを、一度に入力することができる。よって、ＡＤ変換器７の変換精度を、テスト信号ＶTESTの電圧値を変化させて確認する場合に比べ、さらに短い時間で確認することができる。
【００３９】
なお、第３の実施形態において、テスト信号ＶTESTは、第１の実施形態のようにテスト信号発生回路１２から出力する、あるいは第２の実施形態のようにＩＣテスタ２６から出力する、のどちらでも良い。
【００４０】
［第４の実施形態］
第４の実施形態は、第３の実施形態に準ずるものであり、抵抗列２３の一端、他端のそれぞれに、テスト信号ＶTEST1、ＶTEST2を入力するようにしたものである。
【００４１】
図７は、この発明の第４の実施形態に係る固体撮像装置の一回路例を示す回路図である。なお、図７は、第４の実施形態に係る装置の主要部のみを示している。
【００４２】
図７に示すように、抵抗列２３の一端はスイッチ２４-1を介してテストパッド２５-1に接続され、その他端はスイッチ２４-2を介してテストパッド２５-2に接続されている。テストパッド２５-1にはテスト信号ＶTEST1が入力され、テストパッド２５-2にはテスト信号ＶTEST2が入力される。テスト信号ＶTEST1、ＶTEST2はそれぞれ、同図に示すようにＩＣテスタ２６から出力されるようにしても良いし、テスト信号発生回路１２から出力されるようにしても良い。スイッチ２４-1、２４-2はそれぞれコントロールパルスＰTEST2により制御され、テスト信号ＶTEST1、ＶTEST2を抵抗列２３に入力するとき、それぞれ“オン”される。
【００４３】
また、この一回路例では、抵抗列２３の一端、他端がそれぞれ、スイッチ２７-1、２７-2を介して接地電位に、さらに接続されている。スイッチ２７-1、２７-2の一例は、スイッチ２４-1、２４-2と同様にトランジスタであり、コントロールパルスＰTEST2の反転パルスbＰTEST2により制御される。これにより、スイッチ２４-1、２４-2が“オフ”しているとき、抵抗列２３の両端をそれぞれ接地する。
【００４４】
このような第４の実施形態によれば、第３の実施形態と同様に、ＡＤ変換器７の変換精度を、短い時間で確認できる、という効果が得られる。
【００４５】
さらにテスト信号ＶTEST1、ＶTEST2をそれぞれ、抵抗列２３の両端に入力するようにしたので、テスト信号ＶTEST1、ＶTEST2の電圧を適宜変化させることで、たとえば垂直信号線１８-1の電圧値を最小値、垂直信号線１８-nの電圧値を最大値としたり、反対に垂直信号線１８-1の電圧値を最大値、垂直信号線１８-nの電圧値を最小値とすることができる。このようにＡＤ変換器７に入力する電圧パターンを増やすことができ、ＡＤ変換器７のテストに自由度を持たせることができる。
【００４６】
以上、この発明を第１〜第４の実施形態により説明したが、この発明は第１〜第４の実施形態に限られるものではなく、その主旨を逸脱しない範囲で様々に変形することができる。
【００４７】
たとえば画素セル１３はアンプ内蔵型の画素セルとしたが、画素セル１３は光を電気的な信号に変換するものであれば、如何なるものでも良い。
【００４８】
また、ＡＤ変換器７はコラム型のＡＤ変換器としたが、ＡＤ変換器７はアナログ信号をデジタル信号に変換するものであれば、如何なるものでも良い。
【００４９】
【発明の効果】
以上説明したように、この発明によれば、ＡＤ変換器の特性を精度良く測定でき、かつテスト時間を短縮できる固体撮像装置を提供できる。
【図面の簡単な説明】
【図１】図１は第１の実施形態に係る固体撮像装置の構成を示す構成図。
【図２】図２は第１の実施形態に係る固体撮像装置の一回路例を示す回路図。
【図３】図３は第２の実施形態に係る固体撮像装置の一回路例を示す回路図。
【図４】図４は第３の実施形態に係る固体撮像装置の一回路例を示す回路図。
【図５】図５は第３の実施形態に係る固体撮像装置における垂直信号線の電圧分布を示す図。
【図６】図６は第３の実施形態に係る固体撮像装置における垂直信号線の電圧変化を示す図。
【図７】図７は第４の実施形態に係る固体撮像装置の一回路例を示す回路図。
【図８】図８は従来の固体撮像装置の構成を示す構成図。
【図９】図９は従来の固体撮像装置の回路を示す回路図。
【符号の説明】
１…半導体チップ、
２…タイミング発生回路、
３…負荷トランジスタ群、
４…画素領域、
５…垂直シフトレジスタ、
６…基準電圧発生回路、
７…ＡＤ変換器、
８…バッファ、
９…水平シフトレジスタ、
１０…コントロール回路、
１２…テスト信号発生回路、
２２…テスト信号入力回路、
２２-1〜２２-n…トランジスタ、
２３…抵抗列、
２３-1〜２３-n+1…抵抗、
２４、２４-1、２４-2…スイッチ、
２５、２５-1、２５-2…テストパッド、
２６…ＩＣテスタ、
２７-1、２７-2…スイッチ。
Claims (4)
- 半導体基板上に光電変換素子を含む複数の画素セルをアレイ状に配置してなる画素領域と、
前記画素領域手段の各画素セルを選択する選択手段と、
前記選択手段により選択された画素セルの信号が読み出される複数の垂直信号線と、
前記垂直信号線に読み出された信号をＡＤ変換するＡＤ変換手段と、
前記ＡＤ変換手段をテストするためのテスト信号を、前記画素領域外から前記垂直信号線を通して前記ＡＤ変換手段に入力するテスト手段と
を具備することを特徴とする固体撮像装置。 - 前記テスト手段は、
前記テスト信号を前記垂直信号線に入力するテスト信号入力手段と、
前記テスト信号を前記テスト信号入力手段を介して前記垂直信号線に入力するコントロールパルスを発生するコントロールパルス発生手段と
を含むことを特徴とする請求項１に記載の固体撮像装置。 - 前記テスト手段は、
前記テスト信号を前記垂直信号線毎に異なる電圧として印加する電圧印加手段を含むことを特徴とする請求項１および請求項２いずれかに記載の固体撮像装置。 - 前記電圧印加手段は、互いに直列に接続された複数の抵抗を含むことを特徴とする請求項３に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13415799A JP3730442B2 (ja) | 1999-05-14 | 1999-05-14 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13415799A JP3730442B2 (ja) | 1999-05-14 | 1999-05-14 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000324404A JP2000324404A (ja) | 2000-11-24 |
| JP3730442B2 true JP3730442B2 (ja) | 2006-01-05 |
Family
ID=15121806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13415799A Expired - Fee Related JP3730442B2 (ja) | 1999-05-14 | 1999-05-14 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3730442B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10186537B2 (en) | 2016-03-07 | 2019-01-22 | Ricoh Company Ltd. | Pixel unit and imaging device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1252987C (zh) * | 2001-08-17 | 2006-04-19 | 微米技术有限公司 | 用于提高固态成像仪的读取速度的装置和方法 |
| JP2009278236A (ja) | 2008-05-13 | 2009-11-26 | Panasonic Corp | 固体撮像装置 |
| US8921855B2 (en) | 2011-03-09 | 2014-12-30 | Canon Kabushiki Kaisha | Test circuit for testing signal receiving unit, image pickup apparatus, method of testing signal receiving unit, and method of testing image pickup apparatus |
| JP6733245B2 (ja) | 2016-03-18 | 2020-07-29 | 株式会社リコー | 固体撮像素子及び撮像装置 |
| CN110036630B (zh) * | 2016-12-08 | 2021-08-20 | 新唐科技日本株式会社 | 固体摄像装置以及摄像装置、输送设备的反射镜 |
-
1999
- 1999-05-14 JP JP13415799A patent/JP3730442B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10186537B2 (en) | 2016-03-07 | 2019-01-22 | Ricoh Company Ltd. | Pixel unit and imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000324404A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6797933B1 (en) | On-chip design-for-testing structure for CMOS APS (active pixel sensor) image sensor | |
| KR100718404B1 (ko) | 능동 픽셀 센서 | |
| KR100737916B1 (ko) | 이미지 센서 그리고 그것을 위한 테스트 시스템 및 테스트방법 | |
| US20030001080A1 (en) | Time domain sensing technique and system architecture for image sensor | |
| KR100674966B1 (ko) | 동작중에도 아날로그 디지털 변환기의 특성을 검사할 수있는 이미지 촬상용 반도체 장치 | |
| US20050268960A1 (en) | Photoelectric conversion device | |
| JP2009278236A (ja) | 固体撮像装置 | |
| US9172951B2 (en) | Test circuit for testing signal receiving unit, image pickup apparatus, method of testing signal receiving unit, and method of testing image pickup apparatus | |
| KR20060125604A (ko) | 고체 촬상 장치, 고체 촬상 장치에서의 아날로그-디지털변환 방법 및 촬상 장치 | |
| US5467128A (en) | High speed imager test station | |
| EP1677522A1 (en) | Photo detecting apparatus | |
| JP3730442B2 (ja) | 固体撮像装置 | |
| JP2004356724A (ja) | イメージセンサー | |
| US6188057B1 (en) | Method and apparatus for testing photo-receiver arrays and associated read channels | |
| US6388245B1 (en) | Built-in self test signals for column output circuits in X-Y addressable image sensor | |
| JP4489850B2 (ja) | 固体撮像装置 | |
| JP7147468B2 (ja) | 赤外線検出器の読み出し回路及びその検査方法 | |
| US7541798B2 (en) | Semiconductor test apparatus and performance board | |
| JP4262020B2 (ja) | 光検出装置 | |
| JP2000243803A (ja) | Ｃｃｄ試験装置システム | |
| KR100737915B1 (ko) | 이미지 센서 그리고 그것을 위한 테스트 시스템 및 테스트방법 | |
| TW200803483A (en) | Image sensor | |
| US6545776B1 (en) | Image sensor IC, facsimile apparatus and image scanner apparatus using the image sensor ICS | |
| JP2770795B2 (ja) | 多素子センサの校正方法及びその装置 | |
| JPH11101845A (ja) | Ｃｃｄ試験装置用タイミング校正治具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051006 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |