JP2000243803A - Ｃｃｄ試験装置システム - Google Patents
Ｃｃｄ試験装置システムInfo
- Publication number
- JP2000243803A JP2000243803A JP11044148A JP4414899A JP2000243803A JP 2000243803 A JP2000243803 A JP 2000243803A JP 11044148 A JP11044148 A JP 11044148A JP 4414899 A JP4414899 A JP 4414899A JP 2000243803 A JP2000243803 A JP 2000243803A
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- dut
- pair
- main body
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 テストヘッドに搭載したＤＵＴ５の出力アナ
ログ信号をＣＣＤ試験装置本体２０のＳ／Ｈ回路２７に
低ノイズで伝送するＣＣＤ試験装置システム。 【解決手段】 ＣＣＤを搭載したテストヘッドのＤＵＴ
ボードにてＣＣＤの出力端子から転送される蓄積電荷の
アナログ信号を直列的に取り出し、ＣＣＤ試験装置本体
のサンプル・ホールド回路へ伝送し、電荷量をデジタル
的に計測し試験するＣＣＤ試験装置システムであって、
テストヘッドに搭載されたＣＣＤの出力端子と接地端子
の電位を対として取り出す１対のバッファアンプを備え
たＤＵＴボードと、この１対のバッファアンプの出力電
位をＤＵＴボードからＣＣＤ試験装置本体に伝送する１
対のシールド線と、この１対のシールド線の出力を受信
するＣＣＤ試験装置本体の差動増幅器と、を具備するＣ
ＣＤ試験装置システム。
ログ信号をＣＣＤ試験装置本体２０のＳ／Ｈ回路２７に
低ノイズで伝送するＣＣＤ試験装置システム。 【解決手段】 ＣＣＤを搭載したテストヘッドのＤＵＴ
ボードにてＣＣＤの出力端子から転送される蓄積電荷の
アナログ信号を直列的に取り出し、ＣＣＤ試験装置本体
のサンプル・ホールド回路へ伝送し、電荷量をデジタル
的に計測し試験するＣＣＤ試験装置システムであって、
テストヘッドに搭載されたＣＣＤの出力端子と接地端子
の電位を対として取り出す１対のバッファアンプを備え
たＤＵＴボードと、この１対のバッファアンプの出力電
位をＤＵＴボードからＣＣＤ試験装置本体に伝送する１
対のシールド線と、この１対のシールド線の出力を受信
するＣＣＤ試験装置本体の差動増幅器と、を具備するＣ
ＣＤ試験装置システム。
Description
【０００１】
【発明の属する技術分野】この発明は、ＣＣＤ(Charge
Coupled Device)を試験する試験装置システムにおい
て、テストヘッドに搭載された被試験デバイス（以下、
「ＤＵＴ： DeviceUnder Test」という）であるＣＣＤ
の出力端子から、ＣＣＤ試験装置本体のサンプル・ホー
ルド回路にアナログ信号を伝送する際に、低ノイズで伝
送させるＣＣＤ試験装置システムに関する。
Coupled Device)を試験する試験装置システムにおい
て、テストヘッドに搭載された被試験デバイス（以下、
「ＤＵＴ： DeviceUnder Test」という）であるＣＣＤ
の出力端子から、ＣＣＤ試験装置本体のサンプル・ホー
ルド回路にアナログ信号を伝送する際に、低ノイズで伝
送させるＣＣＤ試験装置システムに関する。
【０００２】
【従来の技術】始めに、ＣＣＤについて若干説明する。
ＣＣＤは電荷を転送できる素子として使用され、特に、
固体撮像デバイスとしてＣＣＤイメージセンサが広く使
われている。一次元のＣＣＤラインセンサや二次元のＣ
ＣＤエリアイメージセンサがあり、コピー装置やカメラ
等に幅広く用いられている。これらを含めて、この明細
書では、「ＣＣＤ」ということにする。
ＣＣＤは電荷を転送できる素子として使用され、特に、
固体撮像デバイスとしてＣＣＤイメージセンサが広く使
われている。一次元のＣＣＤラインセンサや二次元のＣ
ＣＤエリアイメージセンサがあり、コピー装置やカメラ
等に幅広く用いられている。これらを含めて、この明細
書では、「ＣＣＤ」ということにする。
【０００３】図６にＤＵＴの一つであるＣＣＤエリアイ
メージセンサ５の一例の素子構成図を示す。多数のフォ
トダイオード４５を二次元に配置した感光部と複数の垂
直ＣＣＤ転送路４０と１本の水平ＣＣＤ転送路４１と出
力部４２との組み合わせから構成されている。このＣＣ
Ｄエリアイメージセンサ５は、チップ上に照射された二
次元の光の像を、時系列の電圧信号に変換してアナログ
信号を出力端子４７から出力する。
メージセンサ５の一例の素子構成図を示す。多数のフォ
トダイオード４５を二次元に配置した感光部と複数の垂
直ＣＣＤ転送路４０と１本の水平ＣＣＤ転送路４１と出
力部４２との組み合わせから構成されている。このＣＣ
Ｄエリアイメージセンサ５は、チップ上に照射された二
次元の光の像を、時系列の電圧信号に変換してアナログ
信号を出力端子４７から出力する。
【０００４】ところで、フォトダイオード４５からの電
荷を転送する垂直ＣＣＤ転送路４０や水平ＣＣＤ転送路
４１では、外部からのクロックパルスで転送動作を行
う。例えば、垂直ＣＣＤ転送路４０では双方向転送が可
能な４相のＣＣＤシフトレジスタを用い、水平ＣＣＤ転
送路４１には駆動の容易な２相のＣＣＤシフトレジスタ
が用いたりする。更に３相のＣＣＤシフトレジスタもあ
る。
荷を転送する垂直ＣＣＤ転送路４０や水平ＣＣＤ転送路
４１では、外部からのクロックパルスで転送動作を行
う。例えば、垂直ＣＣＤ転送路４０では双方向転送が可
能な４相のＣＣＤシフトレジスタを用い、水平ＣＣＤ転
送路４１には駆動の容易な２相のＣＣＤシフトレジスタ
が用いたりする。更に３相のＣＣＤシフトレジスタもあ
る。
【０００５】図７に、２相駆動の構造図及び動作原理図
を示す。図７（Ａ）は２相のクロックパルスφ１とφ２
を印加する転送電極の構造図と、タイミングｔ１、ｔ２
及びｔ３時の電位分布図である。図７（Ｂ）は、２相の
クロックパルスφ１とφ２のパルス波形図と、ｔ１、ｔ
２及びｔ３のタイミングの位置図である。クロックパル
スφ１とφ２との波形は全くの対称波形である。
を示す。図７（Ａ）は２相のクロックパルスφ１とφ２
を印加する転送電極の構造図と、タイミングｔ１、ｔ２
及びｔ３時の電位分布図である。図７（Ｂ）は、２相の
クロックパルスφ１とφ２のパルス波形図と、ｔ１、ｔ
２及びｔ３のタイミングの位置図である。クロックパル
スφ１とφ２との波形は全くの対称波形である。
【０００６】図８に３相駆動の動作原理図を示す。図８
（Ａ）は３相のクロックパルスφ１とφ２及びφ３を印
加する転送電極の構成図と、タイミングｔ１、ｔ２、ｔ
３及びｔ４時の電位分布図である。図８（Ｂ）は３相の
クロックパルスφ１とφ２及びφ３のパルス波形図とｔ
１、ｔ２、ｔ３及びｔ４のタイミングの位置図である。
動作説明は省略する。
（Ａ）は３相のクロックパルスφ１とφ２及びφ３を印
加する転送電極の構成図と、タイミングｔ１、ｔ２、ｔ
３及びｔ４時の電位分布図である。図８（Ｂ）は３相の
クロックパルスφ１とφ２及びφ３のパルス波形図とｔ
１、ｔ２、ｔ３及びｔ４のタイミングの位置図である。
動作説明は省略する。
【０００７】図２に、本発明が実施される、これらのＤ
ＵＴ５を検査するＣＣＤ試験装置システムの構成例のブ
ロック図を示す。大別すると、ＣＣＤ試験装置本体２０
とＤＵＴボード３４を搭載しているテストヘッドから成
る。ＣＣＤ試験装置本体２０のタイミング発生器（以
下、「ＴＧ」という）２１は装置システム全体のテスト
周期信号やテストタイミングを取るためにタイミングパ
ルス信号を発生し、パターン発生器２２や波形整形器２
４等に与えテストのタイミングを取る。パターン発生器
（以下、「ＰＧ」という）２２はタイミングパルス信号
を受け、ＤＵＴ５に与える各相のシフト用クロック等や
サンプル・ホールド回路（以下、「Ｓ／Ｈ回路」とい
う）２７に与えるサンプルホールド・クロック等のパタ
ーン信号を生成する。
ＵＴ５を検査するＣＣＤ試験装置システムの構成例のブ
ロック図を示す。大別すると、ＣＣＤ試験装置本体２０
とＤＵＴボード３４を搭載しているテストヘッドから成
る。ＣＣＤ試験装置本体２０のタイミング発生器（以
下、「ＴＧ」という）２１は装置システム全体のテスト
周期信号やテストタイミングを取るためにタイミングパ
ルス信号を発生し、パターン発生器２２や波形整形器２
４等に与えテストのタイミングを取る。パターン発生器
（以下、「ＰＧ」という）２２はタイミングパルス信号
を受け、ＤＵＴ５に与える各相のシフト用クロック等や
サンプル・ホールド回路（以下、「Ｓ／Ｈ回路」とい
う）２７に与えるサンプルホールド・クロック等のパタ
ーン信号を生成する。
【０００８】ＰＧ２２からの複数の出力パターン信号
は、それぞれの可変遅延器２３を経て波形整形器２４及
びＳ／Ｈ回路２７に与えられる。波形整形器２４ではＰ
Ｇ２２からのパターン信号をテスト信号波形に整形され
る。このテスト信号波形は、駆動回路２５を経てテスト
ヘッドのＤＵＴボード３４に与えられる。テストヘッド
はＣＣＤ試験装置システムの一部分であって、ＤＵＴ５
と接続して測定を行う部分である。
は、それぞれの可変遅延器２３を経て波形整形器２４及
びＳ／Ｈ回路２７に与えられる。波形整形器２４ではＰ
Ｇ２２からのパターン信号をテスト信号波形に整形され
る。このテスト信号波形は、駆動回路２５を経てテスト
ヘッドのＤＵＴボード３４に与えられる。テストヘッド
はＣＣＤ試験装置システムの一部分であって、ＤＵＴ５
と接続して測定を行う部分である。
【０００９】図３に、ＤＵＴ５をウェハ段階での検査す
るテストヘッドの構成例の概略図を示す。このテストヘ
ッドは主に、ＤＵＴボード３４と、プローブカード３５
と、両者を電気的に接続するためのポゴピン５３群と、
ウェハ５１を搭載するウェハ台５２とから成る。プロー
ブカード３５はウェハ５１のＤＵＴ５に電気的に接触す
るプローブ３６が多数配列された治具であり、試験時に
はプローブ３６がＤＵＴ５の所定の位置に接触し、ＤＵ
Ｔボード３４からＤＵＴ５にテスト信号や電源電圧を与
え、その応答信号を受け取ることができる。パッケージ
されたＤＵＴ５の製品検査では、ＤＵＴボード３４にＤ
ＵＴソケットを取り付けてＤＵＴ５に接続できるＤＵＴ
ボードに取り替える。
るテストヘッドの構成例の概略図を示す。このテストヘ
ッドは主に、ＤＵＴボード３４と、プローブカード３５
と、両者を電気的に接続するためのポゴピン５３群と、
ウェハ５１を搭載するウェハ台５２とから成る。プロー
ブカード３５はウェハ５１のＤＵＴ５に電気的に接触す
るプローブ３６が多数配列された治具であり、試験時に
はプローブ３６がＤＵＴ５の所定の位置に接触し、ＤＵ
Ｔボード３４からＤＵＴ５にテスト信号や電源電圧を与
え、その応答信号を受け取ることができる。パッケージ
されたＤＵＴ５の製品検査では、ＤＵＴボード３４にＤ
ＵＴソケットを取り付けてＤＵＴ５に接続できるＤＵＴ
ボードに取り替える。
【００１０】図４に示すように、ＤＵＴ５の出力アナロ
グ電気信号は、プローブカード３５内のエミッタフォロ
ア７で電流増幅した後に、ＤＵＴボード３４のバッファ
アンプ３７を経て、ノイズを除去するためにシールド線
３８を通して、ＣＣＤ試験装置本体２０に伝送されてい
る。ＣＣＤ試験装置本体２０では、先ずバッファアンプ
２６で受信し、図２に示すＳ／Ｈ回路２７に与えられ
る。Ｓ／Ｈ回路２７ではＰＧ２２からのサンプリングホ
ールド・クロック時にバッファアンプ２６からのアナロ
グ電気信号をサンプル・ホールドする。
グ電気信号は、プローブカード３５内のエミッタフォロ
ア７で電流増幅した後に、ＤＵＴボード３４のバッファ
アンプ３７を経て、ノイズを除去するためにシールド線
３８を通して、ＣＣＤ試験装置本体２０に伝送されてい
る。ＣＣＤ試験装置本体２０では、先ずバッファアンプ
２６で受信し、図２に示すＳ／Ｈ回路２７に与えられ
る。Ｓ／Ｈ回路２７ではＰＧ２２からのサンプリングホ
ールド・クロック時にバッファアンプ２６からのアナロ
グ電気信号をサンプル・ホールドする。
【００１１】サンプル・ホールドされたアナログ電気信
号は、ゲインアンプ２９で必要に応じたアナログ信号に
増幅し、アナログ・デジタル変換器（以下、「ＡＤ変換
器」という）３０に与えてＡＤ変換し、デジタル電気信
号を画像処理装置３１に与える。画像処理装置３１は、
加減算や乗除算を行って単純平均値や加重平均値などを
求め、ＤＵＴ５の良否判定を行っている。図示していな
いが画像処理装置３１には、例えばＣＲＴなどの画像表
示器を設け必要な信号の表示を行っている。
号は、ゲインアンプ２９で必要に応じたアナログ信号に
増幅し、アナログ・デジタル変換器（以下、「ＡＤ変換
器」という）３０に与えてＡＤ変換し、デジタル電気信
号を画像処理装置３１に与える。画像処理装置３１は、
加減算や乗除算を行って単純平均値や加重平均値などを
求め、ＤＵＴ５の良否判定を行っている。図示していな
いが画像処理装置３１には、例えばＣＲＴなどの画像表
示器を設け必要な信号の表示を行っている。
【００１２】図５にＣＣＤ５の出力波形の一例の波形図
を示す。ＣＣＤ内部で転送された蓄積電荷は直列的（シ
リーズ）に出力されている。出力波形は、０Ｖを中心に
正負の波形になっているが、負のａ波形が蓄積電荷のア
ナログ信号であり試験された出力信号である。正のｂ波
形はＣＣＤの各セルのリセット信号の波形が混在された
ものである。従って、Ｓ／Ｈ回路２７では、ａ波形の最
大値近辺での電位をサンプリングホールド・クロック時
にホールドする。このアナログ伝送波形には、ノイズ
（雑音）が混入し易い。
を示す。ＣＣＤ内部で転送された蓄積電荷は直列的（シ
リーズ）に出力されている。出力波形は、０Ｖを中心に
正負の波形になっているが、負のａ波形が蓄積電荷のア
ナログ信号であり試験された出力信号である。正のｂ波
形はＣＣＤの各セルのリセット信号の波形が混在された
ものである。従って、Ｓ／Ｈ回路２７では、ａ波形の最
大値近辺での電位をサンプリングホールド・クロック時
にホールドする。このアナログ伝送波形には、ノイズ
（雑音）が混入し易い。
【００１３】
【発明が解決しようとする課題】ＣＣＤ試験装置本体２
０のＳ／Ｈ回路２７で受信するアナログ信号は、ノイズ
の混在しない真の伝送された信号であることが望まし
い。しかしながら、ＤＵＴ５が存在するＤＵＴボード３
４の出力端子から３メートル（ｍ）前後のシールド線３
８でもってＣＣＤ試験装置本体２０にアナログ信号を伝
送するのであるから、ノイズが混入してくるのはやむを
得ない。ノイズのうち、静電結合によるノイズはシール
ド線３８を用いているので問題ないが、誘導によるノー
マルモード・ノイズ（ Normal Mode Noise）とコモンモ
ード・ノイズ（ Common Mode Noise）、特にコモンモー
ド・ノイズを除去するのが困難である。
０のＳ／Ｈ回路２７で受信するアナログ信号は、ノイズ
の混在しない真の伝送された信号であることが望まし
い。しかしながら、ＤＵＴ５が存在するＤＵＴボード３
４の出力端子から３メートル（ｍ）前後のシールド線３
８でもってＣＣＤ試験装置本体２０にアナログ信号を伝
送するのであるから、ノイズが混入してくるのはやむを
得ない。ノイズのうち、静電結合によるノイズはシール
ド線３８を用いているので問題ないが、誘導によるノー
マルモード・ノイズ（ Normal Mode Noise）とコモンモ
ード・ノイズ（ Common Mode Noise）、特にコモンモー
ド・ノイズを除去するのが困難である。
【００１４】この発明の目的は、ＣＣＤ試験装置システ
ムにおいて、テストヘッドのＤＵＴ５からＣＣＤ試験装
置本体２０のＳ／Ｈ回路２７にアナログ信号を伝送する
際に、低ノイズで伝送させるシステムを提供するもので
ある。
ムにおいて、テストヘッドのＤＵＴ５からＣＣＤ試験装
置本体２０のＳ／Ｈ回路２７にアナログ信号を伝送する
際に、低ノイズで伝送させるシステムを提供するもので
ある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、この発明では、テストヘッドに搭載されたＤＵＴで
あるＣＣＤの出力端子（ＯＵＴ）と接地端子（ＧＮＤ）
とから１対（２本）の伝送線でＣＣＤ試験装置本体にア
ナログ信号を伝送する。ウェハでの検査ではプローブカ
ードでＤＵＴの出力端子と接地端子とからの電位をそれ
ぞれエミッタフォロアで電流増幅し、ＤＵＴボードのバ
ッファアンプを介して出力端子へ伝送する。ＤＵＴの接
地端子では、勿論、別途でグランドに接地している。パ
ッケージされた製品の検査でも、ＤＵＴボードにおいて
同様にして行う。
に、この発明では、テストヘッドに搭載されたＤＵＴで
あるＣＣＤの出力端子（ＯＵＴ）と接地端子（ＧＮＤ）
とから１対（２本）の伝送線でＣＣＤ試験装置本体にア
ナログ信号を伝送する。ウェハでの検査ではプローブカ
ードでＤＵＴの出力端子と接地端子とからの電位をそれ
ぞれエミッタフォロアで電流増幅し、ＤＵＴボードのバ
ッファアンプを介して出力端子へ伝送する。ＤＵＴの接
地端子では、勿論、別途でグランドに接地している。パ
ッケージされた製品の検査でも、ＤＵＴボードにおいて
同様にして行う。
【００１６】ＤＵＴボードの出力端子からは１対のシー
ルド線でＣＣＤ試験装置本体に伝送する。ＣＣＤ試験装
置本体では、先ず差動増幅器でもってこの１対の伝送信
号を受信する。例えば、差動増幅器の正相入力端子には
ＤＵＴの出力端子のアナログ信号を、逆相入力端子には
ＤＵＴの接地端子の電位をそれぞれ入力する。従って伝
送された接地電位はＤＵＴの接地端子での１点接地とな
っている。この差動増幅器の出力信号がＳ／Ｈ回路に与
えられる。
ルド線でＣＣＤ試験装置本体に伝送する。ＣＣＤ試験装
置本体では、先ず差動増幅器でもってこの１対の伝送信
号を受信する。例えば、差動増幅器の正相入力端子には
ＤＵＴの出力端子のアナログ信号を、逆相入力端子には
ＤＵＴの接地端子の電位をそれぞれ入力する。従って伝
送された接地電位はＤＵＴの接地端子での１点接地とな
っている。この差動増幅器の出力信号がＳ／Ｈ回路に与
えられる。
【００１７】この発明の構成は次による。被試験デバ
イスであるＣＣＤを搭載したテストヘッドのＤＵＴボー
ドにてＣＣＤの出力端子から転送される蓄積電荷のアナ
ログ信号を直列的に取り出し、ＣＣＤ試験装置本体のサ
ンプル・ホールド回路へ伝送し、電荷量をデジタル的に
計測し試験するＣＣＤ試験装置システムにおいて、テ
ストヘッドに搭載されたＣＣＤの出力端子と接地端子の
電位を対として取り出す１対のバッファアンプを備えた
ＤＵＴボードと、この１対のバッファアンプの出力電
位をＤＵＴボードからＣＣＤ試験装置本体に伝送する１
対のシールド線と、この１対のシールド線の出力を受
信するＣＣＤ試験装置本体の差動増幅器と、を具備して
いるＣＣＤ試験装置システムである。
イスであるＣＣＤを搭載したテストヘッドのＤＵＴボー
ドにてＣＣＤの出力端子から転送される蓄積電荷のアナ
ログ信号を直列的に取り出し、ＣＣＤ試験装置本体のサ
ンプル・ホールド回路へ伝送し、電荷量をデジタル的に
計測し試験するＣＣＤ試験装置システムにおいて、テ
ストヘッドに搭載されたＣＣＤの出力端子と接地端子の
電位を対として取り出す１対のバッファアンプを備えた
ＤＵＴボードと、この１対のバッファアンプの出力電
位をＤＵＴボードからＣＣＤ試験装置本体に伝送する１
対のシールド線と、この１対のシールド線の出力を受
信するＣＣＤ試験装置本体の差動増幅器と、を具備して
いるＣＣＤ試験装置システムである。
【００１８】
【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図１に本発明の一実施例の
構成図を示す。図１の実施例は、図３と同様にウェハ段
階でのＤＵＴ５を検査する構成例である。テストヘッド
のＤＵＴボード３４は、ポゴピン５３を経てプローブカ
ード３５と導通し、プローブカード３５はプローブ３６
によりウェハ５１に多数内在するＤＵＴ５の所定の位置
と接触している。
き図面を参照して説明する。図１に本発明の一実施例の
構成図を示す。図１の実施例は、図３と同様にウェハ段
階でのＤＵＴ５を検査する構成例である。テストヘッド
のＤＵＴボード３４は、ポゴピン５３を経てプローブカ
ード３５と導通し、プローブカード３５はプローブ３６
によりウェハ５１に多数内在するＤＵＴ５の所定の位置
と接触している。
【００１９】試験において、ＤＵＴ５の出力信号はプロ
ーブカード３５のエミッタフォロア１０で電流増幅し、
ＤＵＴボード３４のバッファアンプ１２を経てＤＵＴボ
ード３４の出力端子に伝送される。同様に、ＤＵＴ５の
接地端子の電位はＤＵＴボード３４のバッファアンプ１
３を経てＤＵＴボード３４の出力端子に伝送される。一
方、ＤＵＴ５の接地端子はグランドにも接地される。
ーブカード３５のエミッタフォロア１０で電流増幅し、
ＤＵＴボード３４のバッファアンプ１２を経てＤＵＴボ
ード３４の出力端子に伝送される。同様に、ＤＵＴ５の
接地端子の電位はＤＵＴボード３４のバッファアンプ１
３を経てＤＵＴボード３４の出力端子に伝送される。一
方、ＤＵＴ５の接地端子はグランドにも接地される。
【００２０】ＤＵＴボード３４の出力端子に伝送された
それぞれの信号は、１対のシールド線１４と１５によっ
てＣＣＤ試験装置本体２０に伝送される。シールド線の
長さは一般的に３ｍ前後である。より長くても短くても
よい。ＣＣＤ試験装置本体２０では、この１対の信号を
差動増幅器１６で受信する。この場合、差動増幅器１６
の正相入力端子にはＤＵＴ５の出力端子の出力信号を、
差動増幅器１６の逆相入力端子にはＤＵＴ５の接地端子
の電位を入力させるのが適切である。接地電位はＤＵＴ
５の接地端子でのみ接地し、いわゆる１点接地とする。
それぞれの信号は、１対のシールド線１４と１５によっ
てＣＣＤ試験装置本体２０に伝送される。シールド線の
長さは一般的に３ｍ前後である。より長くても短くても
よい。ＣＣＤ試験装置本体２０では、この１対の信号を
差動増幅器１６で受信する。この場合、差動増幅器１６
の正相入力端子にはＤＵＴ５の出力端子の出力信号を、
差動増幅器１６の逆相入力端子にはＤＵＴ５の接地端子
の電位を入力させるのが適切である。接地電位はＤＵＴ
５の接地端子でのみ接地し、いわゆる１点接地とする。
【００２１】Ｓ／Ｈ回路２７は、この差動増幅器１６の
出力信号を入力信号とすし、サンプリングホールド・ク
ロック時に伝送されたアナログ信号値をホールドする。
このようにして、ＤＵＴ５の出力信号と接地電位を対に
してアナログ信号をシールド線１４および１５を介して
ＣＣＤ試験装置本体２０に伝送し、差動増幅器１６で受
けてＳ／Ｈ回路２７に伝送する。
出力信号を入力信号とすし、サンプリングホールド・ク
ロック時に伝送されたアナログ信号値をホールドする。
このようにして、ＤＵＴ５の出力信号と接地電位を対に
してアナログ信号をシールド線１４および１５を介して
ＣＣＤ試験装置本体２０に伝送し、差動増幅器１６で受
けてＳ／Ｈ回路２７に伝送する。
【００２２】
【発明の効果】以上詳細に説明したように、この発明は
ＣＣＤ試験装置システムにおいて、テストヘッドに搭載
したＤＵＴ５の出力アナログ信号と接地電位とを対と
し、１対のバッファアンプ１２及び１３を介してテスト
ヘッドのＤＵＴボード３４から１対のシールド線１４及
び１５でもってＣＣＤ試験装置本体２０に伝送してい
る。ＣＣＤ試験装置本体２０では、先ず差動増幅器１６
でもってＤＵＴ５の出力アナログ信号と接地電位を正確
に受信している。しかも接地電位は１点接地である。
ＣＣＤ試験装置システムにおいて、テストヘッドに搭載
したＤＵＴ５の出力アナログ信号と接地電位とを対と
し、１対のバッファアンプ１２及び１３を介してテスト
ヘッドのＤＵＴボード３４から１対のシールド線１４及
び１５でもってＣＣＤ試験装置本体２０に伝送してい
る。ＣＣＤ試験装置本体２０では、先ず差動増幅器１６
でもってＤＵＴ５の出力アナログ信号と接地電位を正確
に受信している。しかも接地電位は１点接地である。
【００２３】従って、このＣＣＤ試験装置システムのア
ナログ信号の伝送には静電結合のノイズはほとんど無
く、誘導によるノーマルモード・ノイズ及びコモンモー
ド・ノイズも非常に少なくなった。つまり、より低ノイ
ズのアナログ信号の伝送ができるようになった。この発
明は、実用に供してその技術的効果は大きい。
ナログ信号の伝送には静電結合のノイズはほとんど無
く、誘導によるノーマルモード・ノイズ及びコモンモー
ド・ノイズも非常に少なくなった。つまり、より低ノイ
ズのアナログ信号の伝送ができるようになった。この発
明は、実用に供してその技術的効果は大きい。
【図１】本発明の一実施例の構成図である。
【図２】本発明を実施するＣＣＤ試験装置システムの構
成例のブロック図である。
成例のブロック図である。
【図３】本発明を実施するＤＵＴボード、プローブカー
ドなどを搭載しているテストヘッドの一例の概略図であ
る。
ドなどを搭載しているテストヘッドの一例の概略図であ
る。
【図４】従来用いていたＣＣＤ出力信号の伝送方式の構
成例の概略図である。
成例の概略図である。
【図５】ＣＣＤ出力波形の一例の波形図である。
【図６】ＤＵＴであるＣＣＤエリアイメージセンサの一
例の素子構成図である。
例の素子構成図である。
【図７】ＣＣＤの２相駆動原理図である。
【図８】ＣＣＤの３相駆動原理図である。
５ 被測定デバイス（ＤＵＴ） ７、１０、１１ エミッタフォロア １２、１３ バッファアンプ １４、１５ シールド線 １６ 差動増幅器 ２０ ＣＣＤ試験装置本体 ２１ タイミング発生器（ＴＧ） ２２ パターン発生器（ＰＧ） ２３ 可変遅延器 ２４ 波形整形器（ＦＴ） ２５ 駆動回路 ２６、２８ バッファアンプ ２７ サンプル・ホールド回路（Ｓ／Ｈ回路） ２９ ゲインアンプ ３０ アナログ・デジタル変換器 ３１ 画像処理装置 ３４ ＤＵＴボード ３５ プローブカード ３６ プローブ ３７ バッファアンプ ３８ シールド線 ４０ 垂直ＣＣＤ転送路 ４１ 水平ＣＣＤ転送路 ４２ 出力部 ４５ フォトダイオード ４７ 出力端子 ５１ ウェハ ５２ ウェハ搭載台 ５３ ポゴピン ５４ 金パット
Claims (1)
- 【請求項１】 被試験デバイスであるＣＣＤを搭載した
テストヘッドのＤＵＴボードにてＣＣＤの出力端子から
転送される蓄積電荷のアナログ信号を直列的に取り出
し、ＣＣＤ試験装置本体のサンプル・ホールド回路へ伝
送し、電荷量をデジタル的に計測し試験するＣＣＤ試験
装置システムにおいて、 テストヘッドに搭載されたＣＣＤの出力端子とＣＣＤの
接地端子との電位を対として取り出す１対のバッファア
ンプを備えたＤＵＴボードと、 上記１対のバッファアンプの出力電位をＤＵＴボードか
らＣＣＤ試験装置本体に伝送する１対のシールド線と、 上記１対のシールド線の出力を受信するＣＣＤ試験装置
本体の差動増幅器と、 を具備することを特徴とするＣＣＤ試験装置システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04414899A JP3814437B2 (ja) | 1999-02-23 | 1999-02-23 | Ｃｃｄ試験装置システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04414899A JP3814437B2 (ja) | 1999-02-23 | 1999-02-23 | Ｃｃｄ試験装置システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243803A true JP2000243803A (ja) | 2000-09-08 |
| JP3814437B2 JP3814437B2 (ja) | 2006-08-30 |
Family
ID=12683559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04414899A Expired - Fee Related JP3814437B2 (ja) | 1999-02-23 | 1999-02-23 | Ｃｃｄ試験装置システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3814437B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007132892A (ja) * | 2005-11-14 | 2007-05-31 | Advantest Corp | 半導体試験装置及びパフォーマンスボード |
| CN100378942C (zh) * | 2003-12-26 | 2008-04-02 | 富士通株式会社 | 摄像元件测试方法及装置 |
| KR101001027B1 (ko) | 2007-10-16 | 2010-12-14 | 가부시키가이샤 어드밴티스트 | 시험장치 |
| CN110018680A (zh) * | 2019-04-19 | 2019-07-16 | 安徽像元光测科技有限公司 | 一种用于ccd控制器的测试装置及其测试方法 |
| CN110044914A (zh) * | 2018-01-16 | 2019-07-23 | 京元电子股份有限公司 | 半导体元件影像测试装置 |
| CN112788327A (zh) * | 2019-11-08 | 2021-05-11 | 京元电子股份有限公司 | 影像测试系统及其测试组件 |
| KR20210054964A (ko) * | 2019-11-05 | 2021-05-14 | 킹 유안 일렉트로닉스 코포레이션 리미티드 | 이미지 테스트 시스템 및 이의 테스트 어셈블리 |
| JP2022078970A (ja) * | 2020-11-13 | 2022-05-25 | 京元電子股▲ふん▼有限公司 | 画像検査システム、検査アセンブリ、及び画像取込カード |
-
1999
- 1999-02-23 JP JP04414899A patent/JP3814437B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100378942C (zh) * | 2003-12-26 | 2008-04-02 | 富士通株式会社 | 摄像元件测试方法及装置 |
| JP2007132892A (ja) * | 2005-11-14 | 2007-05-31 | Advantest Corp | 半導体試験装置及びパフォーマンスボード |
| KR101001027B1 (ko) | 2007-10-16 | 2010-12-14 | 가부시키가이샤 어드밴티스트 | 시험장치 |
| CN110044914A (zh) * | 2018-01-16 | 2019-07-23 | 京元电子股份有限公司 | 半导体元件影像测试装置 |
| CN110018680A (zh) * | 2019-04-19 | 2019-07-16 | 安徽像元光测科技有限公司 | 一种用于ccd控制器的测试装置及其测试方法 |
| CN110018680B (zh) * | 2019-04-19 | 2021-09-21 | 安徽像元光测科技有限公司 | 一种用于ccd控制器的测试装置及其测试方法 |
| KR20210054964A (ko) * | 2019-11-05 | 2021-05-14 | 킹 유안 일렉트로닉스 코포레이션 리미티드 | 이미지 테스트 시스템 및 이의 테스트 어셈블리 |
| JP2021077857A (ja) * | 2019-11-05 | 2021-05-20 | 京元電子股▲ふん▼有限公司 | 画像検査システム及び検査アセンブリ |
| JP7026736B2 (ja) | 2019-11-05 | 2022-02-28 | 京元電子股▲ふん▼有限公司 | 画像検査システム及び検査アセンブリ |
| US11300611B2 (en) * | 2019-11-05 | 2022-04-12 | King Yuan Electronics Co, Ltd. | Image test system and test assembly thereof |
| KR102421319B1 (ko) * | 2019-11-05 | 2022-07-15 | 킹 유안 일렉트로닉스 코포레이션 리미티드 | 이미지 테스트 시스템 및 이의 테스트 어셈블리 |
| CN112788327A (zh) * | 2019-11-08 | 2021-05-11 | 京元电子股份有限公司 | 影像测试系统及其测试组件 |
| CN112788327B (zh) * | 2019-11-08 | 2024-03-08 | 京元电子股份有限公司 | 影像测试系统及其测试组件 |
| JP2022078970A (ja) * | 2020-11-13 | 2022-05-25 | 京元電子股▲ふん▼有限公司 | 画像検査システム、検査アセンブリ、及び画像取込カード |
| JP7312807B2 (ja) | 2020-11-13 | 2023-07-21 | 京元電子股▲ふん▼有限公司 | 画像検査システム、検査アセンブリ、及び画像取込カード |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3814437B2 (ja) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7994803B2 (en) | Calibration substrate | |
| US7702982B2 (en) | Electronic device testing system and method | |
| JP2015513813A (ja) | 高速画像化のための一体化されたマルチチャネルアナログフロントエンド及びデジタイザ | |
| CN104303495A (zh) | 摄像装置、内窥镜系统以及噪声去除方法 | |
| JP3814437B2 (ja) | Ｃｃｄ試験装置システム | |
| US20080042666A1 (en) | Multiple probe acquisition system | |
| CN109459719A (zh) | 一种宽带示波器探头上升时间的校准方法及装置 | |
| KR20230024466A (ko) | 이미지 센서를 테스트하기 인터페이스 보드, 그것을 갖는 테스트 시스템, 및 그것의 동작 방법 | |
| EP1152599A2 (en) | Built-in self test signals for column output circuits in X-Y addressable image sensor | |
| Sunter et al. | A general purpose 1149.4 IC with HF analog test capabilities | |
| US7541798B2 (en) | Semiconductor test apparatus and performance board | |
| US11154261B2 (en) | Radiation image capturing apparatus and radiation image capturing system | |
| JP3730442B2 (ja) | 固体撮像装置 | |
| US6657446B1 (en) | Picosecond imaging circuit analysis probe and system | |
| CN201141902Y (zh) | 电子元件的检测系统 | |
| JP2002048836A (ja) | 電力ケーブルの部分放電検出法 | |
| JP4564702B2 (ja) | 撮像装置および撮像システム | |
| JPH11101845A (ja) | Ｃｃｄ試験装置用タイミング校正治具 | |
| JP2001141767A (ja) | ジッタ測定回路とそれを用いたｉｃテスタ | |
| Rota et al. | An ultrafast linear array detector for single-shot electro-optical bunch profile measurements | |
| Thomas et al. | HX2: A 16-channel charge amplifier IC for the read-out of X-ray detectors | |
| JP2009156580A (ja) | 入力容量測定回路 | |
| CN115150570B (zh) | 基于数字电路的双采样信号处理电路及显示面板检测设备 | |
| JP2807038B2 (ja) | イメージセンサ用テスタ | |
| CN101738537B (zh) | 一种高灵敏度数字纳伏表及其实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |