CN112788327B - 影像测试系统及其测试组件 - Google Patents

Abstract

本公开提供一种影像测试系统，包括：测试组件及影像撷取卡。测试组件用于取得待测物的测试信号，并包括第一传输接口、第二传输接口及接口转换电路。接口转换电路连接第一传输接口，并转换测试信号的信号传输形式；第二传输接口，连接接口转换电路；影像撷取卡连接第二信号传输，并从测试信号中取得影像数据。

Description

影像测试系统及其测试组件

技术领域

本公开关于一种测试系统及其测试组件，特别是一种影像测试系统及其测试组件。

背景技术

半导体装置测试装置所搭配的影像撷取卡通常具有逻辑处理单元，可对取像组件(例如照相机)所取得的影像信号进行预先译码，之后再将译码后的影像信号传输至后端的图像处理装置进行处理，也因此影像测试是目前半导体装置测试项目中很重要的一环。为了因应超高画质的需求，影像信号在传输时已逐渐以C型物理层(以下简称C-PHY)信号形式进行传输，并取代原先的D型物理层(以下简称D-PHY)信号形式。目前D-PHY信号是采用差动的方式进行传输，并且具备时脉数据以供测试系统进行影像数据的时序校正；相较之下，C-PHY信号不采用差动的方式进行传输，也因此C-PHY信号仅适用较短的信号传输路径(相较D-PHY信号而言)。此外，C-PHY信号也不具备用于校正的时脉信息。

在现有的影像测试系统架构下，影像撷取卡会通过测试组件(例如针测机)处取得C-PHY信号，再通过数据转换单元将C-PHY信号转换为影像撷取卡中的逻辑处理单元能够读取的信号型式。然而在机板布线(layout)限制下，有时针测机与数据转换单元之间会具备较长的信号传输路径，如此C-PHY信号将会因路径过长而产生较多损耗，并且经常会因为信号时序偏移而产生抖动(Jitter)的问题，进而影响测试系统的精准度。

有鉴于此，本公开提供一种改良的影像测试系统及其测试组件，来解决上述的问题。

公开内容

本公开的一目的是提供一种影像测试系统，包含：测试组件以及影像撷取卡。测试组件用于取得待测物的测试信号，并包含第一传输接口、第二传输接口及接口转换电路。第一传输接口用于接收测试信号；接口转换电路用于连接该第一传输接口，并转换测试信号的信号传输形式；第二传输接口连接接口转换电路，其中第一传输接口与第二传输接口对应不同的信号传输形式；以及影像撷取卡用于连接第二信号传输接口，以从测试信号中撷取出影像数据。

在影像测试系统的一实施例中，第一传输接口为移动产业处理器接口(MIPI)的C型物理层(C-PHY)接口，并包含三线式(3-wires)串行信号通道。

在影像测试系统的一实施例中，第二传输接口为高速逻辑接口，并包含3对高速逻辑信号通道。进一步地，第二传输接口的类型包含低电压差分信号接口(LVDS)、电流模式逻辑接口(CML)、正射极耦合逻辑接口(PECL)或负射极耦合逻辑接口(NECL)。

在影像测试系统的一实施例中，测试组件为探针卡，且包含探针卡子板，其中接口转换电路设置于探针卡子板上。进一步地，影像撷取卡可整合至探针卡子板上。又进一步地，探针卡可包含探针，其中探针与探针卡子板之间的信号传输路径可不大于10公分。

在影像测试系统的一实施例中，影像撷取卡还包含逻辑处理单元，且逻辑处理单元包含模糊控制器，用以对影像数据进行时脉数据恢复程序。进一步地，逻辑处理单元可包含存储单元，用以储存模糊控制查找表，其中模糊控制器是根据模糊控制查找表来进行时脉数据恢复程序。进一步地，模糊控制查找表包含前次时脉偏移信息、目前时脉偏移信息及恢复信息，其中恢复信息对应前次时脉偏移信息及目前时脉偏移信息。

本公开的另一目的是提供一种设置于影像测试系统的测试组件，用于取得待测物的测试信号。测试组件包含：第一传输接口、接口转换电路及第二传输接口。第一传输接口用于接收该测试信号；接口转换电路，用于连接第一传输接口，并转换测试信号的信号传输形式；以及第二传输接口用于连接接口转换电路，其中该第一传输接口与该第二传输接口对应不同的信号传输形式。

在测试组件的一实施例中，第一传输接口为移动产业处理器接口的C型物理层接口，并包含三线式串行信号通道。

在测试组件的一实施例中，第二传输接口为高速逻辑接口，并包含3对高速逻辑信号通道，其中第二传输接口的类型包含低电压差分信号接口(LVDS)、电流模式逻辑接口(CML)、正射极耦合逻辑接口(PECL)或负射极耦合逻辑接口(NECL)。

在测试组件的一实施例中，其可为探针卡，并含探针卡子板，其中接口转换电路设置于探针卡子板上。进一步地，影像测试系统还包含影像撷取卡，用于连接第二信号传输接口，以从测试信号中撷取出影像数据，其中影像撷取卡可整合至探针卡子板上。进一步地，探针卡包含探针，且探针与探针卡子板之间的信号传输路径不大于10公分。

在测试组件的一实施例中，影像测试系统还包含影像撷取卡，用于连接第二信号传输接口，以从该测试信号中撷取出影像数据，其中影像撷取卡还包含逻辑处理单元，且逻辑处理单元包含模糊控制器，用以对影像数据进行时脉数据恢复程序。进一步地，逻辑处理单元包含存储单元，用以储存模糊控制查找表，且模糊控制器是根据模糊控制查找表来进行时脉数据恢复程序。更进一步地，模糊控制查找表可包含前次时脉偏移信息、目前时脉偏移信息及恢复信息，其中恢复信息对应前次时脉偏移信息及目前时脉偏移信息。

附图说明

图1是本公开一实施例的影像测试系统的基本架构示意图；

图2是本公开第一实施例的测试组件与影像撷取卡的细部架构示意图；

图3是本公开第二实施例的测试组件与影像撷取卡的细部架构示意图；

图4是本公开的一实施例的模糊控制查找表的示意图；

图5是本公开第一实施例的测试组件与影像撷取卡的配置示意图；

图6是本公开第二实施例的测试组件与影像撷取卡的配置示意图；

图7是本公开第三实施例的测试组件与影像撷取卡的配置示意图；

图8是本公开第四实施例的测试组件与影像撷取卡的配置示意图。

【附图中主要元件符号说明】

1 影像测试装置

2 测试头

3 测试组件

4 影像撷取卡

7 待测物

9 处理元件

32 探针卡

33 探针

35 探针卡子板

6a 光源供应装置

34 第一传输接口

36 接口转换电路

38 第二传输接口

42 数据转换单元

44 逻辑处理单元

46 传输单元

48 存储单元

442 时脉数据恢复单元

444 模糊控制单元

50 模糊控制查找表

51 前次时脉偏移信息

52 目前时脉偏移信息

53 恢复信息

60 第一桥接板

61 第二桥接板

62 第三桥接板

70、71 接线

S0 测试信号

g1、g2 路径距离

S4 第二测试信号

S1、S2、S3 C-PHY子信号

S11、S12、S21、S22、S31、S32 差动子信号

L1 第一传输路径

L2 第二传输路径

具体实施方式

以下将通过多个实施例说明本公开的影像测试系统与影像撷取卡的实施形式及运作原理。本领域技术人员，通过上述实施例可理解本公开的特征及功效，而可基于本公开的精神，进行组合、修饰、置换或转用。

本文所指的“连接”一词包括直接连接或间接连接等形式，且并非限定。本文中关于”当...”、”...时”的一词表示”当下、之前或之后”，且并非限定。

本文中所使用的序数例如“第一”、“第二”等的用词，是用于修饰请求组件，其本身并不意含及代表该请求组件有任何之前的序数，也不代表某一请求组件与另一请求组件的顺序、或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一请求组件得以和另一具有相同命名的请求组件能作出清楚区分。

图1是本公开一实施例的影像测试系统1的基本架构示意图。如图1所示，影像测试系统1包含一测试头2、一测试组件3及一影像撷取卡4，其中测试组件3可用以与一待测物7接触，其中待测物7可以是晶圆或其它需要进行电性测试的半导体组件。测试头2可提供电性测试的测试程序至测试组件3。测试组件3可用于取得来自待测物7的一测试信号S0。影像撷取卡4可用于自该待测信号S0中撷取出一影像数据，举例来说，假如待测对象7可为影像传感器(Image Sensor)，则影像撷取卡4可自测试信号S0中，取得待测对象7所拍摄的影像数据，并将影像数据转换为后端的一图像处理元件9(例如外部的计算机)所适用的数据格式，又假如待测对象7为显示器的处理芯片，则影像撷取卡4也可自测试信号S0中取得显示器正播放的影像数据，并将影像数据转换为后端的图像处理元件9(例如计算机的处理器)所适用的资料格式；上述范例仅是举例而非限定。

在一实施例中，测试头2可插设各种提供必要测试程序的适配卡，例如电子集成卡(PE card)、装置电源供应卡(DPS card)、序列测试卡(SEQ card)等，且不限于此。测试组件3可为一针测机，并可包含一探针卡32，又或者测试组件3也可为探针卡32本身，且不限于此。探针卡32上可设置有多个探针33，探针33可接触待测物7的引脚(pin)，从而测试头2可对待测物7进行电性测试。此外，影像测试系统1也可包含一光源供应装置6a。光源供应装置6a可为管径式光源供应装置且设置于测试头2上，但不限于此。在一实施例中，光源供应装置6a是将光源聚焦至待测物7(例如晶圆中设有多个影像传感器的集成电路)上，用以测试待测物7的影像传感器的实际接收范围，以进行全面性的影像检测，而探针卡32可取得来自待测物的影像传感器的一测试信号，其中该测试信号为C-PHY信号。此外，在一实施例中，影像撷取卡4可为移动产业处理器接口(MIPI)的影像撷取卡，并通过一第一桥接板60而连接于探针卡32，但并非限定。

本公开的特色之一在于测试组件3的改良。较佳地，测试组件3可还包含一第一传输接口34、一接口转换电路36及一第二传输接口38。第一传输接口34可接收探针32所取得的测试信号S0，接口转换电路36可连接第一传输接口34，第二传输接口38可连接接口转换电路36，并且信号撷取卡可连接第二传输接口38，并从第二传输接口38取得测试信号。其中，第一传输接口34与第二传输接口38对应不同的信号传输形式，而接口转换电路36可用于转换测试信号的信号传输形式。

图2是本公开第一实施例的测试组件3与影像撷取卡4的细部架构示意图。如图2所示，第一传输接口34可取得测试信号S0，并将测试信号S0传输至接口转换电路36，其中测试信号S0是以一第一信号传输形式进行传输。接口转换电路36可将测试信号S0由第一信号传输形式转换为一第二信号传输形式，并将测试信号S0传输至第二传输接口38；换言之，接口传输电路36可将测试信号S0的信号传输形式由对应第一传输接口34转换为对应第二传输接口38。第二传输接口38可将第二信号传输形式的测试信号S0传送至影像撷取卡4。影像撷取卡4可包含一数据转换单元42、一逻辑处理单元44及一传输单元46，其中数据转换单元42可将第二信号传输形式的测试信号S0转换为逻辑处理单元44能够读取的数据格式，逻辑处理单元44可从测试信号S0中取得影像数据，影像数据可通过传输单元46而传送至后端的图像处理元件9(例如外部的计算机)。在一实施例中，传输单元46可例如是光纤接口，但不限于此。

需注意的是，在一实施例中，第一传输接口34可为一移动产业处理器接口的C型物理层接口(MIPI C-PHY interface)，并包含一三线式(3-wires)串行信号通道。更详细地说明，当测试信号S0以第一信号传输形式进行传输时，测试信号S0可被分成3个C-PHY子信号S1、S2、S3，并各自通过三线式串行信号通道中的其中一个信号通道进行传输。

在一实施例中，第二传输接口38可为一高速逻辑接口，并包含一对高速逻辑信号通道，其中每对高速逻辑信号通道可视为差动逻辑信号通道。更详细地说明，当测试信号S0通过接口转换电路36自第一信号传输形式转换成第二信号传输形式时，C-PHY子信号S1将被分成一对差动子信号S11、S12，C-PHY子信号S2将被分成一对差动子信号S21、S22，而C-PHY子信号S3将被分成一对差动子信号S31、S32，并各自通过其中一对高速逻辑信号通道进行传输。在一实施例中，第二传输接口38的类型包含低电压差分信号接口(low voltagedifferential signaling，LVDS)、电流模式逻辑接口(current mode logic，CML)、正射极耦合逻辑接口(positive emitter coupled logic，PECL)或负射极耦合逻辑接口(negativeemitter coupled logic，NECL)，且不限于此。

在一实施例中，测试组件3可为探针卡32，而探针卡可包含一探针卡子板35，其中接口转换电路36可设置于探针卡子板35上，但并非限定。设置探针卡子板35的优点之一在于，可使得测试组件3上各组件的配置方式更加弹性。

在一实施例中，待测物7至接口转换电路36之间具有一第一信号传输路径L1，其中第一信号传输路径L1可不大于10公分，且不限于此。在一实施例中，接口转换电路36至逻辑处理单元44之间具有一第二信号传输路径L2，其中第二信号传输路径L2可不大于20公分。本公开不限于此。从而，可减少信号传输时的损耗。

据此，由于测试信号S0通过接口转换电路36转换后可通过差动信号的方式进行传输，因此本公开的测试系统1可适用于较长的信号传输路径。换言之，本公开的测试系统1可适用于C-PHY信号的电性测试，也可适应各种机板布线情况，并降低信号在传输时的损耗。

本公开的影像撷取卡4也可具备不同的结构。图3是本公开第二实施例的测试组件3与影像撷取卡4的细部架构示意图。如图3所示，本实施例的影像撷取卡4可包含数据转换单元42、逻辑处理单元44、传输单元46及一存储单元48，其中逻辑处理单元44可包含一时脉数据恢复(clock data recovering，CDR)单元442。此外，本实施例中的测试组件3可适用图2实施例的说明，故不再详述。

在一实施例中，当影像撷取卡4取得来自第二传输接口38的测试信号(多对高速逻辑信号S11与S12、S21与S22以及S31与S32)时，数据转换单元42可将这些信号整合并转换为逻辑处理单元44所能读取的一信号(以下称之为第二测试信号S4)。逻辑处理单元44中的时脉数据恢复单元442可对第二测试信号S4进行一时脉数据恢复程序，以恢复第二测试信号S4在传输过程中所发生的延迟或超前(时序偏移)，进而使第二测试信号S4的时序与影像测试系统1的系统时序一致，但并非限定。

在一实施例中，时脉数据恢复单元442可设定第二测试信号S4的一数据采集点，并利用数据采集点作为时序校正的依据。举例来说，第二测试信号S4可呈现为眼图(EyeDiagram)形式，而时脉数据恢复单元442可例如将眼图的中心点作为资料采集点，并将数据采集点的时序位置与系统时序的正确时序位置进行比较，从而判断第二测试信号S4的时序的是否产生偏移，但并非限定。

在一实施例中，时脉数据恢复单元442可包含一模糊控制单元444，又或者时脉数据恢复单元442本身可为模糊控制单元444。模糊控制单元444可根据第二测试信号S4在前一时间点及目前时间点的一偏移趋势来进行时脉数据恢复程序。在一实施例中，存储单元48可预先储存一模糊控制查找表50，其中模糊控制查找表50可包含多种偏移趋势所对应的恢复方式，因此当模糊控制单元444取得第二测试信号S4的偏移趋势时，即可根据模糊控制查找表50产生相对应的恢复方式。

图4是本公开的一实施例的模糊控制查找表50的示意图，并请同时参考图1至图3。如图4所示，模糊控制查找表50可包含多个前次时脉偏移信息51、多个目前时脉偏移信息52及多个恢复信息53，其中每个恢复信息53可对应一个前次时脉偏移信息51及一个目前时脉偏移信息52。

举例来说，当第二测试信号S4的前次时脉偏移信息51为N2(例如第二测试信号S4的时序比系统时序延迟2个时间单位)，而第二测试信号S4的目前时脉偏移信息52为P2(例如第二测试信号S4的时序比系统时序超前2个时间单位)，则此时恢复信息53即为Z(例如不进行恢复)，此时模糊控制单元444即不会对第二测试信号S4做任何调整。又举例来说，当第二测试信号S4的前次时脉偏移信息51为N1(例如第二测试信号S4的时序比系统时序延迟1个时间单位)，而第二测试信号S4的目前时脉偏移信息52为P2(例如第二测试信号S4的时序比系统时序超前2个时间单位)，则此时恢复信息53即为P2(例如使第二测试信号S2的时序提前2个时间单位)，此时模糊控制单元444即会依照恢复信息53对第二测试信号S2的时序进行调整。从而，时脉数据恢复单元442可完成时脉数据恢复程序。

此外，在另一实施例中，时脉数据恢复单元442也可通过机器学习(machinelearning)的方式，藉由输入大量的训练数据来产生各种偏移情况的最佳恢复方式，但并非限定。在本实施例中，时脉数据恢复单元442可为各种类型的类神经网络模型，例如卷积神经网络、随机森林、深度学习神经网络等，且不限于此。

请再次参考图3。在一实施例中，数据转换单元42、逻辑处理单元44及存储单元48可通过电路、芯片等形式来实现其功能，需注意的是，本公开并没有限定数据转换单元42、逻辑处理单元44及存储单元48的电路结构，只要能实现本文中记载的功能，即属于本公开所涵盖的范围。此外，在一实施例中，逻辑处理单元44可例如是电场可程序化逻辑门阵列(fieldprogrammable gate array，FPGA)芯片、定制化调节芯片(例如特殊应用集成电路(application specific integrated circuit，ASIC)芯片)、图形处理器芯片(graphicsprocessing unit，GPU)等，且不限于此。另外，在一实施例中，时脉数据恢复单元442、模糊控制单元444可以是芯片中的子电路，或者也可由计算机程序产品的方式来实现，且不限于此。

本公开的测试组件3与影像撷取卡4之间可具备多种配置方式，接着将针对此部分进行说明。图5是本公开第一实施例的测试组件3与影像撷取卡4的配置示意图，并请同时参考图1至图4。如图5所示，本实施例的接口转换电路36是设置于探针卡子板35上，而探针卡子板35设置于探针卡32上。此外，探针卡32上还设置有第一桥接板60，其中第一桥接板60的一端设置于探针卡32上，另一端通过一接线70连接至测试头2，从而达成探针卡32与测试头2之间的电性连接。影像撷取卡4可设置于第一桥接板60上。因此，当探针33取得来自待测物7的信号(例如测试信号S0)后，信号可经由探针卡32传送至接口转换电路36以进行转换，而转换后的信号可经由探针卡32传送至第一桥接板60上的影像撷取卡4。

在一实施例中，探针卡子板35是可拆卸地插设于探针卡32上，因此探针卡子板35可供置换，例如当探针卡子板35损坏时，可轻易地更换。在一实施例中，影像撷取卡4是可拆卸地插设于第一桥接板60上，因此影像撷取卡4也可供置换。本公开不限于此。

图6是本公开第二实施例的测试组件3与影像撷取卡4的配置示意图，并请同时参考图1至图5。如图6所示，本实施例的接口转换电路36与影像撷取卡4是同时整合于第一桥接板60上，其中第一桥接板60可做为探针卡子板35来使用。第一桥接板60的一端可设置于探针卡32上，其另一端可通过一接线70而连接于测试头2。在本实施例中，当探针33取得来自待测物7的信号后，信号可经由探针卡32传送至第一桥接板60上的接口转换电路36以进行转换，而转换后的信号可直接由第一桥接板60传送至影像撷取卡4。

此外，请同时参考图5及图6，在图6实施例中，由于接口转换电路36与影像撷取卡4是同时整合于第一桥接板60，因此可减少机板的数量，并且第一桥接板60可更加靠近探针33，使得影像撷取卡4与探针33之间的距离更短，也即信号传输路径可更短。更详细地，图5实施例中的探针33与第一桥接板60之间可具有一路径距离g1，图6实施例中的探针33与第一桥接板60之间可具有一路径距离g2，其中路径距离g1可大于路径距离g2。此外，在一实施例中，路径距离g2可小于或等于10公分。本公开不限于此。

图7是本公开第三实施例的测试组件3与影像撷取卡4的配置示意图，并请同时参考图1至图6。如图7所示，本实施例的影像撷取卡4是设置于第一桥接板60上，接口转换电路36是设置于一第二桥接板61上，其中第二桥接板61可做为探针卡子板35来使用。第一桥接板60与第二桥接板61可通过一第三桥接板62而相连，因此第一桥接板60与第二桥接板61可直接通过第三桥接板62来传输信号。

在一实施例中，第一桥接板60或第二桥接板61可通过接线70而连接于测试头2，从而达成探针卡32与测试头2之间的电性连接。在一实施例中，接口转换电路36可焊接于第二桥接板61上或可拆卸地插设于第二桥接板61上。本公开不限于此。

图8是本公开第四实施例的测试组件3与影像撷取卡4的配置示意图，并请同时参考图1至图7。如图8所示，本实施例的影像撷取卡4是设置于第一桥接板60上，接口转换电路36是设置于一第二桥接板61上，其中第二桥接板61可做为探针卡子板35来使用。第一桥接板60与第二桥接板61可通过一接线71而相连，因此第一桥接板60与第二桥接板61可直接通过接线71来传输信号。

在一实施例中，第一桥接板60或第二桥接板61也可通过接线70而连接于测试头2，从而达成探针卡32与测试头2之间的电性连接。此外，接口转换电路36可焊接于第二桥接板61上或可拆卸地插设于第二桥接板61上。本公开不限于此。

上述配置方式仅是举例，本公开的测试组件3与影像撷取卡4之间仍具备更多配置方式。

从而，本公开提供了改良的影像测试系统，通过在测试组件中设置接口转换电路，可降低C-PHY信号在传输至影像撷取卡时所发生的信号损耗。此外，通过在影像撷取卡中设置模糊控制器，可有效地恢复C-PHY信号的时序偏移，进而解决信号抖动的问题，并使得C-PHY信号的测试更加准确。

上述实施例仅是为了方便说明而举例而已，本公开所主张的权利保护范围自应以权利要求书所述为准，而非仅限于上述实施例。

Claims (16)

1.一种影像测试系统，包含：

一影像撷取卡；以及

一测试组件，用于取得一待测物的一测试信号，且该测试组件包含：

一第一传输接口，用于接收该测试信号，其中该第一传输接口为一移动产业处理器接口的C型物理层接口，并包含一三线式串行信号通道；

一接口转换电路，用于连接该第一传输接口，并转换该测试信号的信号传输形式；以及

一第二传输接口，连接该接口转换电路，其中该第一传输接口与该第二传输接口对应不同的信号传输形式，其中该第二传输接口为一高速逻辑接口，并包含三对高速逻辑信号通道；

其中，该影像撷取卡用于连接该第二传输接口，以从该测试信号中撷取出一影像数据。

2.根据权利要求1所述的影像测试系统，其中该第二传输接口的类型包含低电压差分信号接口、电流模式逻辑接口、正射极耦合逻辑接口或负射极耦合逻辑接口。

3.根据权利要求1所述的影像测试系统，其中该测试组件为一探针卡，且其包含一探针卡子板，其中该接口转换电路设置于该探针卡子板上。

4.根据权利要求3所述的影像测试系统，其中该影像撷取卡整合至该探针卡子板上。

5.根据权利要求4所述的影像测试系统，其中该探针卡包含多个探针，且这些探针与该探针卡子板之间的一信号传输路径不大于10公分。

6.根据权利要求1所述的影像测试系统，其中该影像撷取卡还包含一逻辑处理单元，且该逻辑处理单元包含一模糊控制器，用以对该影像数据进行一时脉数据恢复程序。

7.根据权利要求6所述的影像测试系统，其中该逻辑处理单元还包含一存储单元，用以储存一模糊控制查找表，且该模糊控制器是根据该模糊控制查找表来进行该时脉数据恢复程序。

8.根据权利要求7所述的影像测试系统，其中该模糊控制查找表包含多个前次时脉偏移信息、多个目前时脉偏移信息及多个恢复信息，其中每个恢复信息对应一前次时脉偏移信息及一目前时脉偏移信息。

9.一种测试组件，设置于一影像测试系统，用于取得一待测物的一测试信号，其中该测试组件包含：

一第一传输接口，用于接收该测试信号，其中该第一传输接口为一移动产业处理器接口的C型物理层接口，并包含一三线式串行信号通道；

一接口转换电路，用于连接该第一传输接口，并转换该测试信号的信号传输形式；以及

一第二传输接口，用于连接该接口转换电路，其中该第一传输接口与该第二传输接口对应不同的信号传输形式，其中该第二传输接口为一高速逻辑接口，并包含三对高速逻辑信号通道。

10.根据权利要求9所述的测试组件，其中该第二传输接口的类型包含低电压差分信号接口、电流模式逻辑接口、正射极耦合逻辑接口或负射极耦合逻辑接口。

11.根据权利要求9所述的测试组件，其为一探针卡，且其包含一探针卡子板，其中该接口转换电路设置于该探针卡子板上。

12.根据权利要求11所述的测试组件，其中该影像测试系统还包含一影像撷取卡，用于连接该第二传输接口，以从该测试信号中撷取出一影像数据，其中该影像撷取卡整合至该探针卡子板上。

13.根据权利要求12所述的测试组件，其包含多个探针，且这些探针与该探针卡子板之间的一信号传输路径不大于10公分。

14.根据权利要求9所述的测试组件，其中该影像测试系统还包含一影像撷取卡，用于连接该第二传输接口，以从该测试信号中撷取出一影像数据，其中该影像撷取卡还包含一逻辑处理单元，且该逻辑处理单元包含一模糊控制器，用以对该影像数据进行一时脉数据恢复程序。

15.根据权利要求14所述的测试组件，其中该逻辑处理单元包含一存储单元，用以储存一模糊控制查找表，且该模糊控制器是根据该模糊控制查找表来进行该时脉数据恢复程序。

16.根据权利要求15所述的测试组件，其中该模糊控制查找表包含多个前次时脉偏移信息、多个目前时脉偏移信息及多个恢复信息，其中每个恢复信息对应一前次时脉偏移信息及一目前时脉偏移信息。