CN111856230B - 影像测试系统及其影像提取卡 - Google Patents

Abstract

本公开提供一种影像测试系统，包含：针测机及影像提取卡。针测机包含用以放置待测对象的载台；影像提取卡用以取得包含频率信号及数据信号的影像数据，并包含数据转换单元、频率转换单元、逻辑处理单元及第一延迟单元。其中，第一延迟单元用以调整频率信号的时序，使频率信号的时序与数据信号的时序相对应。

Description

影像测试系统及其影像提取卡

技术领域

本公开关于一种测试系统及其适配卡，特别是一种影像测试系统及其影像提取卡。

背景技术

现有的半导体装置测试装置所搭配的影像提取卡通常具有逻辑处理单元，可对影像数据进行预先译码，之后再将译码后的影像数据传输至后端的图像处理装置进行处理。在一些影像传输协议的规范下，影像数据的频率信号与数据信号经常需通过不同信号走线来进行传输，而在不同测试装置的不同配线方式下，信号走线的长度可能不一致，此时就有可能使得影像提取卡所接收到的频率信号与数据信号无法相对应，因而造成译码时信号完整性不足的问题。

此外，目前市面的影像提取卡的逻辑处理单元具有工作频率上的限制，也因此输入至影像提取卡的影像数据的工作频率也不能太高，如此也造成使用上的不方便及局限。

公开内容

有鉴于此，本公开提供一种改良的影像测试系统及其影像提取卡，来解决上述的问题。

本公开的一目的是提供一种影像测试系统，包含：针测机以及影像提取卡。针测机包含载台，用于放置待测对象；影像提取卡用以取得待测对象的影像数据，其中影像数据报含第一频率信号及至少一数据信号，且影像提取卡包含数据转换单元、频率转换单元、逻辑处理单元及第一延迟单元。数据转换单元用以取得数据信号；频率转换单元用以取得第一频率信号；逻辑处理单元与数据转换单元及频率转换单元连接，以对影像数据进行处理；第一延迟单元用以调整第一频率信号的时序位置，使第一频率信号形成第二频率信号，其中第二频率信号的时序位置与数据信号的时序位置相对应。

在影像测试系统的一实施例中，影像提取卡还可包含除频单元，用以对第二频率信号进行降频处理，以使第二频率信号形成一第三频率信号。进一步地，除频单元可整合于逻辑处理单元之中。

进一步地，逻辑处理单元可以是一现场可编程门阵列(field programmable gatearray，FPGA)芯片，且逻辑处理单元的系统频率是采用第三频率信号。

在影像测试系统的一实施例中，影像提取卡还可包含第二延迟单元，设置于数据转换单元及逻辑处理单元之间，用以调整数据信号的时序位置。

在影像测试系统的一实施例中，逻辑处理单元还可储存时序校正信息，且第一延迟单元是根据时序校正信息对第一频率信号的时序位置进行调整。

在影像测试系统的一实施例中，测试系统还包含第一调节芯片及第二调节芯片，第一调节芯片用以将影像数据的数据信号传输至数据转换单元，第二调节芯片用以将影像数据的第一频率信号传输至频率转换单元。进一步地，第一调节芯片及第二调节芯片可设置于影像提取卡之中。

在影像测试系统的一实施例中，测试系统还包含定制化调节芯片，用以将影像数据的数据信号传输至数据转换单元，并将影像数据的第一频率信号传输至频率转换单元。进一步地，定制化调节芯片可设置于影像提取卡之中。

本公开的另一目的是提供一种影像提取卡，用于影像测试系统，包含：数据转换单元、频率转换单元、逻辑处理单元及第一延迟单元。数据转换单元用以接收待测对象的影像数据的至少一数据信号；频率转换单元用以接收影像数据的第一频率信号；逻辑处理单元与数据转换单元及频率转换单元连接，以对影像数据进行处理；第一延迟单元用以调整第一频率信号的时序位置，使第一频率信号形成第二频率信号，其中第二频率信号的时序位置与数据信号的时序位置相对应。

在影像提取卡的一实施例中，其还包含除频单元，用以对第二频率信号进行降频处理，以使第二频率信号形成第三频率信号。进一步地，除频单元可整合于逻辑处理单元之中。

进一步地，逻辑处理单元可以是一现场可编程门阵列芯片，且逻辑处理单元的系统频率是采用第三频率信号。

在影像提取卡的一实施例中，其还可包含第二延迟单元，设置于数据转换单元及逻辑处理单元之间，用以调整数据信号的时序位置。

在影像提取卡的一实施例中，逻辑处理单元还可储存时序校正信息，且第一延迟单元是根据时序校正信息对第一频率信号的时序位置进行调整。

在影像提取卡的一实施例中，其还可包含第一调节芯片及第二调节芯片，第一调节芯片用以将影像数据的数据信号传输至数据转换单元，第二调节芯片用以将影像数据的第一频率信号传输至频率转换单元。

在影像提取卡的一实施例中，其还可包含定制化调节芯片，用以将影像数据的数据信号传输至数据转换单元，并将影像数据的第一频率信号传输至频率转换单元。且进一步地，定制化调节芯片可设置于影像提取卡之中。

附图说明

图1是本公开一实施例的影像测试系统与影像提取卡的基本架构示意图；

图2是本公开一实施例的影像测试系统的细部结构示意图；

图3(A)是本公开第一实施例的影像提取卡的结构示意图；

图3(B)是本公开第一实施例的信号时序图；

图3(C)是本公开第一实施例的影像提取卡的改良结构示意图；

图4(A)是本公开第二实施例的影像提取卡的结构示意图；

图4(B)是本公开第二实施例的信号时序图；

图4(C)是本公开第二实施例的影像提取卡的改良结构示意图。

图5是本公开一实施例的影像提取卡的应用示意图；

图6是本公开另一实施例的影像提取卡的应用示意图；

图7是本公开又一实施例的影像提取卡的应用示意图；

图8是本公开又一实施例的影像提取卡的应用示意图。

【附图中本公开实施例主要元件符号说明】

1 影像测试装置 7 待测物件

2 测试头 8 光纤缆线或无线传输

21 测试载板 9 图像处理单元

221～228 测试卡 40 频率转换单元

3 针测机 42 第一延迟单元

31 测试接口板 43 数据转换单元

32 探针卡 44 除频单元

33 探针 45 逻辑处理单元

34 载台 451 系统频率

4 影像提取卡 452 信号译码器

Data、

41 转接板 Data1～4、 数据信号

Data1’～4’

411 第一端部 Clk 第一频率信号

412 第二端部 Clk2 第二频率信号

5 弹簧插针塔 Clk3 第三频率信号

6a 光源供应装置 92 第一调节芯片

61a 光源控制器 94 第二调节芯片

62a 空心管径 96 第三调节芯片

46 第二延迟单元 47 储存单元

具体实施方式

以下将通过多个实施例说明本公开的影像测试系统与影像提取卡的实施形式及运作原理。本领域技术人员，通过上述实施例可理解本公开的特征及功效，而且可基于本公开的精神，进行组合、修饰、置换或转用。

本文所指的“连接”一词是包括直接连接或间接连接等形式，且并非限定。本文中关于”当…”、”…时”的一词是表示”当下、之前或之后”，且并非限定。

本文中所使用的序数例如“第一”、“第二”等的用词，是用于修饰请求组件，其本身并不意含及代表该请求组件有任何之前的序数，也不代表某一请求组件与另一请求组件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求组件得以和另一具有相同命名的请求组件能作出清楚区分。

图1是本公开一实施例的影像测量系统1及影像提取卡4的基本架构示意图。如图1所示，影像测量系统1包含一针测机3及一影像提取卡4。针测机3可用以与一待测对象7接触，其中待测对象7可以是晶圆或其它需要进行电性测试的对象。影像提取卡4可用以取得来自待测对象7的影像数据，举例来说，假如待测对象7为镜头装置，则影像提取卡4可取得待测对象7所拍摄的影像数据，并将影像数据转换为后端的一图像处理组件9(例如外部的计算机)所适用的数据格式，又假如待测对象7为显示器的处理芯片，则影像提取卡4可取得显示器正播放的影像数据，并将影像数据转换为后端的图像处理组件9(例如计算机的处理器)所适用的资料格式；换句话说，影像提取卡4可视为待测对象7的影像数据与一图像处理组件9之间的媒介，用以转换影像数据的数据格式，并将其传送至图像处理单元9进行处理，上述范例仅是举例而非限定。在一实施例中，影像提取卡4与图像处理单元9之间可通过光纤缆线或无线传输8的方式进行数据传输，但并非限定。本公开的特色之一在于，影像提取卡4包含一第一延迟单元42，用以调整影像数据的频率信号。

为使本公开的影像测量系统1更加清楚，以下以一实施例进行说明，须注意此实施例并非限定。图2是本公开一实施例的影像测试系统的细部结构示意图。如图2所示，影像测量系统1可包含一测试头2、一针测机3、多个影像提取卡4及多个转接板41。

测试头2可包含一测试载板21及多个可插设于测试载板21的测试卡221～228，其中测试卡221～228可以是各种提供必要测试程序的适配卡，例如电子集成卡(PE card)、装置电源供应卡(DPS card)、序列测试卡(SEQ card)等，且不限于此。针测机3可包含一测试接口板31、连接测试接口板31的探针卡32及一载台34。探针卡32上可设置有多个探针33，载台34上可放置待测对象7(例如晶圆)。探针33可接触待测对象7的引脚(pin)，从而测试头2可对待测对象7进行电性测试。此外，影像测试装置1也组设有一光源供应装置6a。光源供应装置6a可为管径式光源供应装置且设置于测试头2上。在一实施例中，光源供应装置6a是以一光源控制器61a控制启动时机，并通过一长柱状的空心管径62a，将光源聚焦至待测对象7(例如晶圆)上，用以测试待测对象7内的影像传感器的实际接收范围，以进行全面性的影像检测。

在一实施例中，多个转接板41围绕着测试载板21进行设置，且每一转接板41可插设多张影像提取卡4，建构出序列式的转接架构。如图所示，每一转接板41可包括一第一端部411及一第二端部412，第一端部411是直接插设于测试载板21上，第二端部412是直接插设于测试接口板31上。需注意的是，影像提取卡4也可以别种方法进行装设，本公开没有限定；由于此部分并非本公开的重点，在此不进行详述。

在一实施例中，影像提取卡4可选用移动产业处理器接口(Mobile IndustryProcessor Interface,MIPI)的传输适配卡，其具有高性能表现、低功耗、低电磁干扰的特性，可提供大量影像数据的处理能力及传输效率。

本公开的特色之一在于影像提取卡4的改良。图3(A)是本公开第一实施例的影像提取卡4的细部结构示意图。如图3(A)所示，影像提取卡4可包含一频率转换单元40、一第一延迟单元42、一数据转换单元43、一除频单元44及一逻辑处理单元45。其中，频率转换单元40用以取得影像数据的一第一频率信号Clk，并可将第一频率信号Clk的数据格式转换为逻辑处理单元45适用的数据格式。数据转换单元43用以取得影像数据的至少一数据信号Data，并可将至少一数据信号Data转换为逻辑处理单元45适用的数据格式。频率转换单元40与第一延迟单元42连接，其中第一延迟单元42用以调整第一频率信号Clk的时序位置，使第一频率信号Clk形成一第二频率信号Clk2，其中第二频率信号Clk2的时序位置与至少一数据信号Data的时序位置相对应；此处“调整时序位置”意指使信号在时间轴或频率轴上产生位移。除频单元44与第一延迟单元42相连接，以对第二频率信号Clk2进行降频处理，使得第二频率信号Clk2形成一第三频率信号Clk3，其中第三频率信号Clk3的频率不大于逻辑处理单元45所能负荷的工作频率最大值。在一实施例中，数据转换单元43可与逻辑处理单元45连接，以将至少一数据信号Data传送至逻辑处理单元45。在一实施例中，逻辑处理单元45还包含一系统频率451及一信号译码器452，其中信号译码器452可根据系统频率451的频率对接收到的至少一数据信号Data进行译码，以将至少一数据信号Data转换为图像处理单元9所适用的数据格式；换句话说，信号译码器452是以系统频率451作为工作频率。

在一实施例中，频率转换单元40、第一延迟单元42、数据转换单元43及除频单元44可通过电路、芯片等形式来实现其功能，需注意的是，本公开并没有限定频率转换单元40、第一延迟单元42、数据转换单元43及除频单元44的电路结构，只要能实现本文中记载的功能，即属于本公开所涵盖的范围。在一实施例中，逻辑处理单元45可以是现场可编程门阵列(field programmable gate array，FPGA)芯片，影像数据可采用MIPI D-PHY协议的数据格式，影像提取卡4可为MIPI影像提取卡，为方便说明，以下均以此为举例，但本公开不限于此。

需注意的是，在MIPI D-PHY协议的架构下，影像数据通常会被分为一个频率信号(例如第一频率信号Clk)及四个数据信号Data(需注意的是，当使用不同的协议时，影像数据可能有不同数量的数据信号)，并通过不同的信号走线路径被传送至影像提取卡4，也因此数据转换单元43通常会接收到四个数据信号。然而，由于每个测试系统1中的布线(layout)方式不一定相同，其信号走线路径长短也不一定相同，因此影像提取卡4所接收到的第一频率信号Clk及该等数据信号Data的时序可能不一致，如此将导致逻辑处理单元45在进行信号译码时发生问题。本公开的第一延迟单元42可解决此问题，第一延迟单元42可调整频率信号Clk的时序位置，使频率信号Clk与该等数据信号Data的时序位置相对应；需注意的是，在本实施例中，“频率信号Clk与该等数据信号Data的时序相对应”可定义为频率信号Clk的高电位期间与每个数据信号Data的高电位期间大致重迭或完全重迭。

图3(B)是图3(A)的第一实施例的信号时序图，其中图3(B)的左半部是第一频率信号Clk及多个数据信号Data1～Data4的信号时序，右半部是表示经由第一延迟单元42调整时序位置后的频率信号(第二频率信号Clk2)及多个数据信号Data1～Data4的信号时序。如图3(B)左半部所示，在未调整时序位置时，虽第一频率信号Clk与部分数据信号Data1及Data4的时序位置可完全或大致对应(也即两者的高电位期间实质上可完全重迭)，但第一频率信号Clk与其余数据信号Data2及Data3的时序位置并无法相对应(也即频率信号Clk的高电位期间与数据信号Data2及Data3的高电位期间的重迭期间过少，如此可能会使得信号完整性受影响，进而导致逻辑处理单元45在进行信号译码时产生问题，例如信号扭曲(skew)等问题。又如图3(B)右半部所示，在通过第一延迟单元42调整频率信号Clk的时序之后，频率信号Clk的高电位期间与所有数据信号Data1～Data4的高电位期间均大致重迭或完整重迭，也因此逻辑处理单元45在进行信号译码时仍可维持一定程度的信号完整性。从而，信号扭曲等问题将可被解决。

此外，本公开的另一特色是具备了除频单元44，且逻辑处理单元45的系统频率451是采用降频处理后的频率信号(第三频率信号Clk3)。从而，即便影像提取卡4所取得的影像数据的频率高于逻辑处理单元45所能负荷的工作频率，除频单元44依旧可以将影像数据的频率降频至所能负荷的工作频率。从而，本公开的影像提取卡4可适用目前各种MIPI D-PHY规范的工作频率，例如1.5Gbps、2.5Gbps、4.5Gbps等，相较之下，现今市面上的影像提取卡均仅能适用1.5Gbps的频率规格。

另外，第一实施例也可具备不同的改良。图3(C)是本公开第一实施例的影像提取卡4的改良结构示意图。如图3(C)所示，除频单元44是整合于逻辑处理单元45之中，也即逻辑处理单元45本身可内建除频单元44的功能。在一实施例中，逻辑处理单元45中的除频单元44可以是一计算机程序产品，使逻辑处理单元45执行信号降频的处理，但并非限定。在此改良结构下，通过第一延迟单元42调整时序位置后的第二频率信号Clk2是直接输入至逻辑处理单元45，并在逻辑处理单元45之中进行降频处理而形成第三频率信号Clk3，其中第三频率信号Clk3可做为逻辑处理单元45的系统频率451。本公开也可具备不同的实施形式。图4(A)是本公开第二实施例的影像提取卡4的细部结构示意图。如图4(A)所示，影像提取卡4可包含一频率转换单元40、一第一延迟单元42、一数据转换单元43、一除频单元44、一逻辑处理单元45及一第二延迟单元46，其中频率转换单元40、第一延迟单元42、数据转换单元43、除频单元44及逻辑处理单元45可适用第一实施例的内容，因此不再详述。第二延迟单元46与数据转换单元43连接，用以调整数据转换单元43所取得的数据信号Data的时序位置，换句话说，相较于第一实施例仅有频率信号Clk会进行时序位置的调整，第二实施例中的频率信号Clk及数据信号Data均会进行时序位置的调整。此外，在一实施例中，第二延迟单元46可通过电路、芯片等形式来实现其功能。

图4(B)是图4(A)的第二实施例的信号时序图，其中图4(B)的左半部是第一频率信号Clk及多个数据信号Data1～Data4的信号时序，右半部是表示经由第一延迟单元42调整后的频率信号(第二频率信号Clk2)及经由第二延迟单元46调整后的数据信号Data1’～Data4’的信号时序。如图4(B)左半部所示，虽第一频率信号Clk与部分数据信号Data1及Data4的时序位置可完全或大致对应，但第一频率信号Clk与其余数据信号Data2及Data3的时序位置并无法相对应，如此可能导致逻辑处理单元45在进行信号译码时发生问题。又如图4(B)右半部所示，在通过第一延迟单元42调整第一频率信号Clk的时序位置以及通过第二延迟单元46调整数据信号Data1～Data4的时序位置之后，第二频率信号Clk2的高电位期间与所有数据信号Data1’～Data4’的高电位期间完全或大致对应。从而，信号扭曲等问题将可被解决。

如图4(B)所示，由于具备第二延迟单元46，数据信号Data1～Data4的时序位置也可被调整，因此第二频率信号Clk2与数据信号Data1’～Data4’的时序位置可精准地相对应，进而提升信号译码时的信号完整性。

请再次参考图4(A)及4(B)。第一延迟单元42及第二延迟单元46可通过各种可实现的方法使得频率信号Clk及数据信号Data1～Data4的时序位置一致。举例来说，影像提取卡4可还包含一储存单元47，用以储存一频率校正数据，而第一延迟单元42及第二延迟单元46可根据频率校正数据来调整频率信号Clk及数据信号Data1～Data4的时序位置。在一实施例中，储存单元47可预先储存一测试用影像数据(例如一测试图片)，并且在接收实际的影像数据之前，影像数据源可通过该等信号走线传送该测试图片至影像提取卡4，而影像提取卡4可将接收到的测试图片与储存单元47中所储存的测试图片进行比较，进而产生时序校正信息。在一实施例中，第一实施例中的第一延迟单元42也可通过上述方法来取得时序校正信息，并根据时序校正信息调整频率信号Clk的时序位置。需注意的是，本公开也可通过其它方式进行时序位置的校正。

另外，第二实施例也可具备不同的改良。图4(C)是本公开第二实施例的影像提取卡4的改良结构示意图。如图4(C)所示，除频单元44是整合于逻辑处理单元45之中，也即逻辑处理单元45本身可内建除频单元44的功能。在一实施例中，逻辑处理单元45中的除频单元44可以是一计算机程序产品，使逻辑处理单元45执行信号降频的处理，但并非限定。在此改良结构下，通过第一延迟单元42调整时序位置后的第二频率信号Clk2是直接输入至逻辑处理单元45，并在逻辑处理单元45之中进行降频处理而形成第三频率信号Clk3，其中第三频率信号Clk3可做为逻辑处理单元45的系统频率451。

此外，通过上述第一实施例及第二实施例的架构(也即第一延迟单元42进行频率信号Clk的时序调整以及除频单元44对第二频率信号Clk2进行降频处理)，影像数据与影像提取卡4之间可搭配任意传输接口。图5及图6分别是本公开不同实施例的影像提取卡的应用示意图，需注意的是，虽图5及图6是搭配图3(A)的影像提取卡4来举例，但实际上图5及图6也可搭配图3(C)、图4(A)或图4(C)的影像提取卡4来实施，且并非限制。如图5所示，影像数据与影像提取卡4之间可搭配信号调节芯片来进行数据传输，其中影像数据的数据信号Data可搭配的一第一调节芯片92而传输至数据转换单元43，而影像数据的频率信号Clk可搭配第二调节芯片94而传输至频率转换单元40，但并非限定。在一实施例中，第一调节芯片92及第二调节芯片94可例如是缓冲器集成电路芯片(buffer IC)，用以对信号进行缓冲或放大的调节，进而达成信号延迟或增加信号强度的效果。在一实施例中，第一调节芯片92及第二调节芯片94也可例如是收发器芯片(transceiver chip)，用以保持或缓冲信号。在一实施例中，第一调节芯片92及第二调节芯片94也可以是其它各种调节芯片。此外，第一调节芯片92及第二调节芯片94彼此可为不同的芯片。又如图6所示，影像数据与影像提取卡4之间也可搭配第三调节芯片96来进行数据传输，其中数据信号Data及频率信号Clk可搭配相同的第三调节芯片96而各自传输至数据转换单元43及频率转换单元40，但并非限定。在一实施例中，第三调节芯片96可为一定制化调节芯片，例如是特殊应用集成电路(application specific integrated circuit，ASIC)芯片，用以依照产品需求不同而对信号进行定制化的处理；但第三调节芯片96也可为其它各种调节芯片。根据图5及图6的实施例可知，不论输入的信号采用何种传输协议，第一延迟单元42及除频单元44均可对信号进行调整，使其得以适用于逻辑处理单元45。从而，本公开的影像提取卡4具备广泛的适应性，可适用各种传输协议的信号。

此外，图5的结构也可调整。图7是本公开又一实施例的影像提取卡4的应用示意图，其是由图5的结构改变而成。图7实施例与图5实施例相似，两者差异在于，图7实施例中的第一调节芯片92及第二调节芯片94是设置于影像提取卡4之中。因此，当MIPI信号传送至影像提取卡4后，第一调节芯片92再对MIPI信号的数据部分进行调节，并将调节后的数据信号传送至数据转换单元43；此外，当MIPI信号传送至影像提取卡4后，第二调节芯片94再对MIPI信号的频率部分进行调节，并将调节后的频率信号传送至频率转换单元40。

另外，图6的结构也可调整。图8是本公开又一实施例的影像提取卡4的应用示意图，其是由图6的结构改变而成。图8实施例与图6实施例相似，两者差异在于，图8实施例中的第三调节芯片96是设置于影像提取卡4之中。因此，当MIPI信号传送至影像提取卡4后，第三调节芯片96再对MIPI信号的数据部分及频率部分进行调节，并将调节后的数据信号传送至数据转换单元43以及将调节后的频率信号传送至频率转换单元40。

从而，本公开的影像提取卡可解决因为信号走线路径长度不一所造成的信号扭曲等问题，并可以适用各种工作频率的影像信号，可大幅解决现有技术的缺失。

上述实施例仅是为了方便说明而举例而已，本公开所主张的权利范围自应以权利要求书所述为准，而非仅限于上述实施例。

Claims (18)

1.一种影像测试系统，包含：

一针测机，包含一载台，用以放置一待测对象；以及

一影像提取卡，用以取得该待测对象的一影像数据，其中该影像数据报含一第一频率信号及至少一数据信号，且该影像提取卡包含：

一数据转换单元，用以取得该数据信号；

一频率转换单元，用以取得该第一频率信号；

一逻辑处理单元，与该数据转换单元及该频率转换单元连接，以对该影像数据进行处理；以及

一第一延迟单元，用以调整该第一频率信号的时序位置，使该第一频率信号形成一第二频率信号，其中该第二频率信号的时序位置与该数据信号的时序位置相对应，其中调整该第一频率信号的时序位置意指使该第一频率信号在时间轴或频率轴上产生位移，且该第二频率信号的时序位置与该数据信号的时序位置相对应意指该第二频率信号的高电位期间与该数据信号的高电位期间重迭。

2.根据权利要求1所述的测试系统，其中该影像提取卡还包含一除频单元，用以对该第二频率信号进行降频处理，以使该第二频率信号形成一第三频率信号。

3.根据权利要求2所述的测试系统，其中该逻辑处理单元是一现场可编程门阵列芯片，且该逻辑处理单元的一系统频率是采用该第三频率信号。

4.根据权利要求1所述的测试系统，其中该影像提取卡还包含一第二延迟单元，设置于该数据转换单元及该逻辑处理单元之间，用以调整该数据信号的时序位置。

5.根据权利要求1所述的测试系统，其中该逻辑处理单元还用以储存一时序校正信息，且该第一延迟单元是根据该时序校正信息对该第一频率信号的时序位置进行调整。

6.根据权利要求1所述的测试系统，其中还包含一第一调节芯片及一第二调节芯片，该第一调节芯片用以将该影像数据的该数据信号传输至该数据转换单元，该第二调节芯片用以将该影像数据的该第一频率信号传输至该频率转换单元。

7.根据权利要求6所述的测试系统，其中该第一调节芯片及该第二调节芯片是设置于该影像提取卡之中。

8.根据权利要求1所述的测试系统，其中还包含一定制化调节芯片，用以将该影像数据的该数据信号传输至该数据转换单元，并将该影像数据的该第一频率信号传输至该频率转换单元。

9.根据权利要求8所述的测试系统，其中该定制化调节芯片是设置于该影像提取卡之中。

10.根据权利要求1所述的测试系统，其中该影像提取卡还包含一除频单元，用以对该第二频率信号进行降频处理，以使该第二频率信号形成一第三频率信号，且该除频单元是整合于该逻辑处理单元之中。

11.一种影像提取卡，用于一影像测试系统，并包含：

一数据转换单元，用以取得一待测对象的一影像数据的至少一数据信号；

一频率转换单元，用以取得该影像数据的一第一频率信号；

一逻辑处理单元，与该数据转换单元及该频率转换单元连接，以对该影像数据进行处理；以及

一第一延迟单元，用以调整该第一频率信号的时序位置，使该第一频率信号形成一第二频率信号，其中该第二频率信号的时序位置与该数据信号的时序位置相对应，其中调整该第一频率信号的时序位置意指使该第一频率信号在时间轴或频率轴上产生位移，且该第二频率信号的时序位置与该数据信号的时序位置相对应意指该第二频率信号的高电位期间与该数据信号的高电位期间重迭。

12.根据权利要求11所述的影像提取卡，其中还包含一除频单元，用以对该第二频率信号进行降频处理，以使该第二频率信号形成一第三频率信号。

13.根据权利要求12所述的影像提取卡，其中该逻辑处理单元是一现场可编程门阵列芯片，且该逻辑处理单元的一系统频率是采用该第三频率信号。

14.根据权利要求11所述的影像提取卡，其中还包含一第二延迟单元，设置该数据转换单元及该逻辑处理单元之间，以调整该数据信号的时序位置。

15.根据权利要求11所述的影像提取卡，其中该逻辑处理单元还用以储存一时序校正信息，且该第一延迟单元是根据该时序校正信息对该第一频率信号的时序位置进行调整。

16.根据权利要求11所述的影像提取卡，其中还包含一第一调节芯片及一第二调节芯片，该第一调节芯片用以将该影像数据的该数据信号传输至该数据转换单元，该第二调节芯片用以将该影像数据的该第一频率信号传输至该频率转换单元。

17.根据权利要求11所述的影像提取卡，其中还包含一定制化调节芯片，用以将该影像数据的该数据信号传输至该数据转换单元，并将该影像数据的该第一频率信号传输至该频率转换单元。

18.根据权利要求11所述的测试系统，其中还包含一除频单元，用以对该第二频率信号进行降频处理，以使该第二频率信号形成一第三频率信号，且该除频单元是整合于该逻辑处理单元之中。

Images