JP2004020408A - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP2004020408A JP2004020408A JP2002176599A JP2002176599A JP2004020408A JP 2004020408 A JP2004020408 A JP 2004020408A JP 2002176599 A JP2002176599 A JP 2002176599A JP 2002176599 A JP2002176599 A JP 2002176599A JP 2004020408 A JP2004020408 A JP 2004020408A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- driver
- voltage source
- variable
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【課題】試験効率を向上させることができる半導体試験装置を提供すること。
【解決手段】ドライバＤＲ１に対応するように、電圧源１００、１０２、可変遅延回路１０４、リレースイッチ１１０、可変抵抗器１１２、可変電圧源１１４が設けられている。ドライバＤＲ１は、入力信号がハイレベルのときに電圧レベルをＶＩＬに、ローレベルのときに電圧レベルをＶＩＨに設定した信号を出力する。リレースイッチ１１０は、可変抵抗器１１２および可変電圧源１１４とドライバＤＲ１の出力端との接続を断続する。可変抵抗器１１２は、複数の抵抗値のいずれかが選択的に設定可能であり、ドライバＤＲ１の出力信号の振幅を調整する。可変電圧源１１４は、複数の電圧のいずれかを選択的に発生可能であり、ドライバＤＲ１の出力端の電圧レベルのシフト量を調整する。
【選択図】 図２
【解決手段】ドライバＤＲ１に対応するように、電圧源１００、１０２、可変遅延回路１０４、リレースイッチ１１０、可変抵抗器１１２、可変電圧源１１４が設けられている。ドライバＤＲ１は、入力信号がハイレベルのときに電圧レベルをＶＩＬに、ローレベルのときに電圧レベルをＶＩＨに設定した信号を出力する。リレースイッチ１１０は、可変抵抗器１１２および可変電圧源１１４とドライバＤＲ１の出力端との接続を断続する。可変抵抗器１１２は、複数の抵抗値のいずれかが選択的に設定可能であり、ドライバＤＲ１の出力信号の振幅を調整する。可変電圧源１１４は、複数の電圧のいずれかを選択的に発生可能であり、ドライバＤＲ１の出力端の電圧レベルのシフト量を調整する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、被測定デバイスに向けて信号を出力するドライバを有する半導体試験装置に関する。
【０００２】
【従来の技術】
半導体試験装置のピンエレクトロニクスには、被測定デバイスに信号を印加するドライバや、この信号に対応して被測定デバイスから出力される信号の論理を判定するコンパレータが含まれている。ドライバは、入力されるクロック信号に同期した信号の出力動作を行う。また、コンパレータは、入力されるストローブ信号に同期した判定動作を行う。
【０００３】
ところで、半導体試験装置の初期状態においては、被測定デバイスの各入出力ピン毎の信号経路の時間長にばらつきがあるため、ドライバから信号を出力するタイミングやコンパレータによる判定タイミングが期待するタイミングからずれてしまう。このため、被測定デバイスに対して各種の試験を実施する前に、タイミング・キャリブレーションが行われる。
【０００４】
図１７は、半導体試験装置のタイミング・キャリブレーションを行う従来構成を示す図である。図１７において、半導体試験装置本体９０は、パフォーマンスボード９２に備わった専用のケーブル９３を介してソケットボード９４に接続されている。例えば、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）タイプのパッケージを有する被測定デバイスに対して各種の試験を行う場合には、表面に多数のポゴピンが設けられたソケットボード９４が用いられる。テストボード９６は、ソケットボート９４の表面に設けられたこれらのポゴピンに、基準ドライバ／コンパレータ（ＤＲ／ＣＰ）部９８から引き出されたプローブ９９を接触させる作業を容易にするために用いられており、表面と裏面のそれぞれに設けられたパッドが内部で電気的に接続された構造を有している。
【０００５】
図１８は、図１７に示した従来構成の電気的な配置図である。半導体試験装置本体９０には、複数組のドライバとコンパレータとが備わっており、各組のドライバとコンパレータがパフォーマンスボード（ＰＢ）９２およびソケットボード（ＳＢ）９４を介して共通のデバイス・ソケット端に接続されている。なお、図１８ではテストボード９６が省略されている。
【０００６】
図１９、図２０、図２１は、従来のタイミング・キャリブレーションの概要を示す図である。図１９に示すように、半導体試験装置の初期状態においては、ｎ個のドライバＤＲ１〜ＤＲｎとｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれに入力されるクロック信号ＣＬＫ１〜ＣＬＫｎとストローブ信号ＳＴＢ１〜ＳＴＢｎの位相がずれている。
【０００７】
まず、基準ドライバ／コンパレータ部９８のプローブ９９をテストボード９６を介していずれかのデバイス・ソケット端に接続し、基準ドライバ信号（基準ＤＲ）の立ち上がりタイミングにストローブ信号ＳＴＢ１の位相（コンパレータＣＰ１による比較動作のタイミング）を一致させる（図２０）。次に、この基準ドライバの出力信号の立ち上がりタイミングに基準コンパレータ信号（基準ＣＰ）の位相を一致させた後に、この基準コンパレータ信号の出力タイミング（基準コンパレータによる比較動作のタイミング）にドライバＤＲ１から出力される信号の立ち上がりタイミングが一致するように、ドライバＤＲ１に入力されるクロック信号ＣＬＫ１の位相を合わせる（図２１）。このようなタイミング・キャリブレーション作業が各デバイス・ソケット端毎に行われる。
【０００８】
【発明が解決しようとする課題】
上述したタイミング・キャリブレーションによって、各ドライバから出力される信号の立ち上がりタイミングを調整することができるが、この調整はドライバ出力振幅の５０％に対応する電圧に各ドライバの出力信号の電圧が達する時点が一致するように行われる。すなわち、各ドライバの出力振幅の５０％に対応する電圧にドライバの出力信号の電圧が達したときに各出力信号が立ち上がったものと判断しており、この時点を基準コンパレータによって検出することにより、各出力信号の立ち上がりタイミングを調整することが可能になる。
【０００９】
ところで、ドライバの出力振幅は、被測定デバイスに入出力される信号の電圧に合わせて設定されており、試験プログラムによってドライバの出力振幅を変えた場合には、出力振幅の５０％に対応する電圧がその都度変更になるため信号の立ち上がり時間が変わってしまい、物理的な配線等に変更がない場合であっても、その都度タイミング・キャリブレーションが必要になって、試験効率が低下するという問題があった。
【００１０】
例えば、図２２（Ａ）に示すように、ドライバの出力振幅をＶａ、ドライバから出力される信号がローレベルからハイレベルに立ち上がる時間をＴａとすると、このクロック信号がドライバの出力振幅Ｖａの５０％の電圧Ｖａ／２に達する時間ＴｘはＴａ／２となる。また、図２２（Ｂ）に示すように、同じドライバの出力振幅をＶｂ（＜Ｖａ）に変更した場合に、このドライバから出力されるクロック信号がローレベルからハイレベルに立ち上がる時間をＴｂ（＝Ｔａ×Ｖｂ／Ｖａ）とすると、このクロック信号がドライバの出力振幅Ｖｂの５０％の電圧Ｖｂ／２に達する時間ＴｙはＴｂ／２（＝（Ｔａ／２）×（Ｖｂ／Ｖａ））となって、大きい出力振幅Ｖａに対応する時間Ｔｘ（＝Ｔａ／２）よりも短くなる。したがって、ドライバの出力振幅を変更した場合にもタイミング・キャリブレーションを再度実施して、各ドライバから出力される信号の立ち上がりタイミングを調整する必要がある。
【００１１】
本発明は、このような点に鑑みて創作されたものであり、その目的は、試験効率を向上させることができる半導体試験装置を提供することにある。
【００１２】
【課題を解決するための手段】
上述した課題を解決するために、本発明の半導体試験装置は、被測定デバイスの各ピンに信号を入力するドライバと、ドライバの出力端に接続されたスイッチと、スイッチを介してドライバの出力端に接続された抵抗器および電圧源とを備えている。ドライバの出力端に対する抵抗器および電圧源の接続を断続することにより、所定の内部抵抗を有するドライバの出力端に現れる電圧レベルを、出力信号の立ち上がり時間（あるいは立ち下がり時間）を変更することなく可変することが可能になる。特に、ドライバの出力振幅等を変更した場合であっても出力信号の立ち上がり時間等を一定に維持することができることから、ドライバの出力振幅等を変更した際にタイミング・キャリブレーションを行う必要がなくなるため、被測定デバイスに対して行われる各種試験を中断せずに試験効率を向上させることができる。
【００１３】
また、上述した抵抗器の抵抗値を切り替えることにより、ドライバの出力端に現れる電圧の振幅を可変することが望ましい。これにより、ドライバから被測定デバイスに入力される信号の振幅を、抵抗器の抵抗値に応じて任意に変更することができる。
【００１４】
また、上述した抵抗器は、複数の抵抗値が選択可能な可変抵抗器であることが望ましい。これにより、抵抗値の切り替えが容易となる。特に、上述した可変抵抗器は、固定の抵抗値を有する複数の抵抗器と、これら複数の抵抗器の中のいずれかを選択する抵抗値選択用スイッチとを有することが望ましい。これにより、抵抗値選択用スイッチの接続状態を変更するだけで、所望の抵抗値を確実に設定することができる。
【００１５】
また、上述した電圧源によって発生する電圧を切り替えることにより、ドライバの出力端に現れる電圧をシフトさせることが望ましい。これにより、ドライバから被測定デバイスに入力される信号の電圧レベル、例えば信号がローレベルのときの電圧値やハイレベルのときの電圧値を、電圧源の電圧に応じて任意に変更することができる。
【００１６】
また、上述した電圧源は、複数の電圧値が選択可能な可変電圧源であることが望ましい。これにより、電圧の切り替えが容易となる。特に、上述した可変電圧源は、一定の電圧を発生する複数の電圧源と、これら複数の電圧源の中のいずれかを選択する電圧源選択用スイッチとを有することが望ましい。これにより、電圧源選択用スイッチの接続状態を変更するだけで、所望の電圧を確実に発生することができる。
【００１７】
また、上述した被測定デバイスの各ピンに入力する信号の電圧レベルが異なる複数の試験条件が含まれる試験プログラムを実行するプログラム実行手段をさらに備え、プログラム実行手段によって、複数の試験条件のそれぞれに応じて、スイッチの断続状態、抵抗器の抵抗値および電圧源の電圧値を設定することが望ましい。これにより、試験プログラムを実行して被測定デバイスに対する各種の試験を実施する際に、自動的に被測定デバイスに入力する信号の振幅等を切り替えることが可能になり、被測定デバイスに対する一連の試験を実施する際の試験効率の向上が可能になる。
【００１８】
【発明の実施の形態】
以下、本発明を提供した一実施形態の半導体試験装置について詳細に説明する。
図１は、一実施形態の半導体試験装置の全体構成を示す図である。この半導体試験装置は、ＤＵＴ（被測定デバイス）２００に対して所定の試験を実施するために、半導体試験装置本体１０およびワークステーション４０を含んで構成されている。
【００１９】
ワークステーション４０は、機能試験等の一連の試験動作やタイミング・キャリブレーション動作の全体を制御するとともに、ユーザとの間のインタフェースを実現する。
半導体試験装置本体１０は、ワークステーション４０から転送されてくる所定の試験プログラムを実行することによりＤＵＴ２００に対する各種の試験を行う。また、半導体試験装置本体１０は、ワークステーション４０から転送されてくる専用プログラムを実行することにより、タイミング・キャリブレーションを実施する。このために、半導体試験装置本体１０は、テスタ制御部１２、タイミング発生器１４、パターン発生器１６、データセレクタ１８、フォーマット制御部２０、ピンエレクトロニクス２２を備えている。
【００２０】
テスタ制御部１２は、タイミング発生器１４等の各構成部とバスを介して接続されており、ワークステーション４０から転送された試験プログラムを実行することにより、各構成部に対して各種の試験動作やキャリブレーション動作に必要な制御を行うプログラム実行手段である。
【００２１】
タイミング発生器１４は、試験動作の基本周期を設定するとともに、この設定した基本周期内に含まれる各種のタイミングエッジを生成する。パターン発生器１６は、被測定デバイスの各ピンに入力するパターンデータを発生する。データセレクタ１８は、パターン発生器１６から出力される各種のパターンデータと、これを入力する被測定デバイスの各ピンとを対応させる。フォーマット制御部２０は、パターン発生器１６によって発生してデータセレクタ１８によって選択されたパターンデータと、タイミング発生器１４によって生成されたタイミングエッジとに基づいて、被測定デバイスに対する波形制御を行う。
【００２２】
ピンエレクトロニクス２２は、被測定デバイスとの間で物理的なインタフェースをとるためのものであり、フォーマット制御部２０の波形制御によって生成されるクロック信号ＣＬＫやストローブ信号ＳＴＢに基づいて、実際に被測定デバイスとの間で入出力される信号を生成する。このために、ピンエレクトロニクス２２は、ｎ個のドライバＤＲ１〜ＤＲｎと、ｎ個のコンパレータＣＰ１〜ＣＰｎとを含んで構成されている。
【００２３】
ドライバＤＲ１は、フォーマット制御部２０から出力されるクロック信号ＣＬＫ１に同期した信号の生成動作を行っており、クロック信号ＣＬＫ１が立ち上がったとき出力信号をローレベルからハイレベルに変化させる。同様に、ドライバＤＲ２〜ＤＲｎは、入力されるクロック信号ＣＬＫ２〜ＣＬＫｎのそれぞれに同期した信号の生成動作を行っており、対応するクロック信号が立ち上がったときに出力信号をローレベルからハイレベルに変化させる。
【００２４】
コンパレータＣＰ１は、フォーマット制御部２０から出力されるストローブ信号ＳＴＢ１に同期した比較動作を行っており、ストローブ信号ＳＴＢ１が入力された時点においてＤＵＴ２００の対応ピンから入力される信号の論理を判定する。同様に、コンパレータＣＰ２〜ＣＰｎは、入力されるストローブ信号ＳＴＢ２〜ＳＴＢｎのそれぞれに同期した比較動作を行っており、対応するストローブ信号が入力された時点においてＤＵＴ２００の対応ピンから入力される信号の論理を判定する。
【００２５】
また、半導体試験装置本体１０にはパフォーマンスボード３０が搭載されており、このパフォーマンスボード３０を介して上述したピンエレクトロニクス２２が所定個数のＤＵＴ２００の各ピンに接続されている。
図２は、ピンエレクトロニクス２２内の部分的な構成を示す図である。なお、図２ではドライバＤＲ１に着目してその周辺の詳細構成が示されているが、他のドライバＤＲ２等についても同様であり、詳細な説明は省略する。
【００２６】
図２に示すように、ピンエレクトロニクス２２は、ドライバＤＲ１に対応するように、電圧源１００、１０２、可変遅延回路１０４、リレースイッチ１１０、可変抵抗器１１２、可変電圧源１１４を備えている。
一方の電圧源１００は、高電位側の電圧ＶＩＨを発生する。他方の電圧源１０２は、低電位側の電圧ＶＩＬを発生する。これらの電圧源１００、１０２が接続されたドライバＤＲ１は、入力信号がハイレベルのときに電圧レベルをＶＩＬに、反対にローレベルのときに電圧レベルをＶＩＨにそれぞれ設定した信号を生成して出力する。なお、このドライバＤＲ１において、出力端側から見た内部抵抗をＲとする。
【００２７】
可変遅延回路１０４は、ドライバＤＲ１の前段に設けられており、ドライバＤＲ１の入力信号の遅延量を設定する。この遅延量は、タイミング・キャリブレーションによって決定される。
リレースイッチ１１０は、可変抵抗器１１２および可変電圧源１１４とドライバＤＲ１の出力端との接続を断続するスイッチであり、試験プログラムを実行したテスタ制御部１２によって適宜断続状態が設定される。
【００２８】
可変抵抗器１１２は、複数の抵抗値のいずれかが選択的に設定可能であり、ドライバＤＲ１の出力信号の振幅を調整するために用いられる。
図３は、可変抵抗器１１２の詳細な構成を示す図である。図３に示すように、可変抵抗器１１２は、抵抗回路部１１２ａと抵抗値選択用リレー回路部１１２ｂとを備えている。抵抗回路部１１２ａは、抵抗値が固定であって互いに異なる抵抗値を有する複数の抵抗器を有している。これら複数の抵抗器は、それぞれの一方端が共通に接続され、他方の接続端が別々に抵抗値選択用リレー回路部１１２ｂに接続されている。また、抵抗値選択用リレー回路部１１２ｂは、抵抗回路部１１２ａに含まれる一の抵抗器を選択的にドライバＤＲ１の出力端に接続するために用いられる抵抗値選択用スイッチであり、各抵抗器に直列に多段接続された複数のリレースイッチを有している。これらのリレースイッチの接続状態を切り替えることにより、任意に抵抗回路部１１２ａ内の一の抵抗器を選択することが可能になる。
【００２９】
可変電圧源１１４は、複数の電圧のいずれかを選択的に発生可能であり、ドライバＤＲ１の出力端の電圧レベルのシフト量を調整するために用いられる。
図４は、可変電圧源１１４の詳細な構成を示す図である。図４に示すように、可変電圧源１１４は、固定電圧源１１４ａと電圧源選択用リレー回路部１１４ｂとを備えている。固定電圧源１１４ａは、発生電圧が一定であって互いに異なる複数の電圧源を有している。これらの電圧源は、それぞれの一方端が共通に接続され、さらにこの接続点が接地されている。また、電圧源選択用リレー回路部１１４ｂは、固定電圧源１１４ａに含まれる一の電圧源を選択的にドライバＤＲ１の出力端に接続するために用いられる電圧源選択用スイッチであり、各電圧源に直列に多段接続された複数のリレースイッチを有している。これらのリレースイッチの接続状態を切り替えることにより、任意に固定電圧源１１４ａ内の一の電圧源を選択することが可能になる。
【００３０】
上述したように、本実施形態の半導体試験装置では、ピンエレクトロニクス２２内のドライバＤＲ１の出力端にリレースイッチ１１０、可変抵抗器１１２、可変電圧源１１４が接続されており、可変抵抗器１１２の抵抗値Ｒｘと可変電圧源１１４の電圧ＶＴｘのそれぞれを所定値に設定した状態でリレースイッチ１１０をオン状態に切り替えることにより、ドライバＤＲ１の出力信号の立ち上がり時間を変えずに、出力振幅およびローレベルおよびハイレベルの電圧値を変更することができる。
【００３１】
図５は、出力振幅等が変更されたドライバＤＲ１の出力信号の立ち上がり波形を示す図である。例えば、可変電圧源１１４によって発生する電圧ＶＴｘが一方の電圧源１０２によって発生する電圧ＶＩＬと同じ場合が示されている。
図５（Ａ）は、リレースイッチ１１０がオフ状態の場合に対応するドライバＤＲ１の出力信号の波形であり、ローレベルのときの電圧が一方の電圧源１０２によって発生した電圧ＶＩＬに、ハイレベルのときの電圧が他方の電圧源１００によって発生した電圧ＶＩＨにそれぞれ設定されている。出力信号がローレベルからハイレベルに変化する立ち上がり時間をＴａとすると、出力振幅の５０％に対応する電圧に達する時間ＴｘはＴａ／２となる。
【００３２】
図５（Ｂ）は、リレースイッチ１１０がオン状態の場合に対応するドライバＤＲ１の出力信号の波形である。電圧源１０２と可変電圧源１１４はともに電圧ＶＩＬを発生するため、ドライバＤＲ１の出力信号がローレベルのときにその電圧はＶＩＬとなる。一方、ドライバＤＲ１の出力信号がハイレベルのときには、電圧ＶＩＨを発生する電圧源１００と電圧ＶＩＬを発生する可変電圧源１１４との間に、ドライバＤＲ１の内部抵抗（抵抗値Ｒ）と可変抵抗器（抵抗値Ｒｘ）との直列回路が接続されたことになるため、これらの抵抗の接続点に現れる電圧ＶＩＨ’（＝（ＶＩＨ−ＶＩＬ）×Ｒｘ／（Ｒ＋Ｒｘ））がドライバＤＲ１の出力信号の電圧となる。
【００３３】
なお、ドライバＤＲ１自体は常に同じ出力信号を生成するように動作するため、出力信号がローレベルからハイレベルに変化する立ち上がり時間は上述したＴａと同じであり、出力振幅の５０％に対応する電圧に達する時間Ｔｙも上述した時間Ｔｘと同じであってＴａ／２となる。
【００３４】
このように、本実施形態の半導体試験装置では、可変抵抗器１１２および可変電圧源１１４と各ドライバの出力端との接続状態をリレースイッチ１１０を用いて切り替えることにより、各ドライバの出力信号の立ち上がり時間を変えずに出力振幅やローレベルおよびハイレベルのそれぞれの電圧値を変更することが可能になる。これにより、出力振幅の５０％に対応する電圧に達した時点を基準にタイミング・キャリブレーションを行う場合であっても出力振幅を変更する毎にタイミング・キャリブレーションを行う必要がなく、半導体試験装置の試験効率を向上させることができる。
【００３５】
次に、実際に試験プログラムにしたがってピンエレクトロニクス２２内の各ドライバの出力振幅等を変更する場合の具体例について説明する。
図６は、試験プログラムの具体例を示す図である。図６に示すように、この試験プログラムには、ドライバの出力振幅等が異なる５つのテスト１〜５が含まれており、この試験プログラムを実施することにより、これらのテスト１〜５に対応した試験条件の設定が行われて試験が実施される。なお、図２に示したピンエレクトロニクス２２の構成において、高電位側の電圧源１００の電圧ＶＩＨが２Ｖに、低電位側の電圧１０２の電圧ＶＩＬが０Ｖに設定されているものとする。また、出力端側から見たドライバＤＲ１等の内部抵抗Ｒを５０Ωとする。
【００３６】
図７は、図６に示した試験プログラムに含まれるテスト１に対応する設定内容を示す図である。また、図８は、図７に示す設定内容に対応するドライバＤＲ１の出力信号の立ち上がり波形（Ａ）を示す図である。
テスト１では、ドライバの出力振幅が２Ｖに、ドライバの出力信号のハイレベルが２Ｖに、ローレベルが０Ｖにそれぞれ設定されている。このような設定を実現するためには、リレースイッチ１１０をオフ状態に設定して、ドライバＤＲ１の出力端から可変抵抗器１１２と可変電圧源１１４とを切り離した状態にする。これにより、ドライバＤＲ１の出力信号のハイレベルの電圧は、電圧源１００によって発生した電圧ＶＩＨ（＝２Ｖ）になり、ローレベルの電圧は、電圧源１０２によって発生した電圧ＶＩＬ（＝０Ｖ）となる。したがって、このときの出力振幅は２Ｖ（＝ＶＩＨ−ＶＩＬ）となる、また、ローレベルからハイレベルに変化するまでの立ち上がり時間はＴａとなる。
【００３７】
図９は、図６に示した試験プログラムに含まれるテスト２に対応する設定内容を示す図である。また、図１０は、図９に示す設定内容に対応するドライバＤＲ１の出力信号の立ち上がり波形（Ｂ）を示す図である。
テスト２では、ドライバの出力振幅が１Ｖに、ドライバの出力信号のハイレベルが１Ｖに、ローレベルが０Ｖにそれぞれ設定されている。このような設定を実現するためには、リレースイッチ１１０をオン状態に設定して、ドライバＤＲ１の出力端に可変抵抗器１１２と可変電圧源１１４とを接続した状態にする。また、可変抵抗器１１２の抵抗値Ｒｘを５０Ωに、可変電圧源１１４の電圧ＶＴｘを０Ｖに設定する。
【００３８】
なお、可変抵抗器１１２の設定は、抵抗回路部１１２ａに抵抗値が５０Ωの抵抗器を含ませておくとともに、抵抗値選択用リレー回路部１１２ｂによってこの抵抗器を選択するようにすればよい。同様に、可変電圧源１１４の設定は、固定電圧源１１４ａに発生電圧が１Ｖの電圧源を含ませておくとともに、電圧源選択用リレー回路部１１４ｂによってこの電圧源を選択するようにすればよい。テスト２以外に各テストにおいて異なる設定を行う場合も同様であり、他のテストにおける詳細な設定方法については説明を省略する。
【００３９】
これにより、ドライバＤＲ１の出力信号のハイレベルの電圧は、電圧源１００によって発生した電圧ＶＩＨ（＝２Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝０Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝５０Ω）とを用いて分圧した電圧（＝１Ｖ）とになり、ローレベルの電圧は、電圧源１０２によって発生した電圧ＶＩＬ（＝０Ｖ）となる。したがって、このときの出力振幅は１Ｖとなる。また、ローレベルからハイレベルに変化するまでの立ち上がり時間Ｔｂは、ドライバＤＲ１等の出力振幅が２Ｖの場合の立ち上がり時間Ｔａと同じになる。
【００４０】
図１１は、図６に示した試験プログラムに含まれるテスト３に対応する設定内容を示す図である。また、図１２は、図１１に示す設定内容に対応するドライバＤＲ１の出力信号の立ち上がり波形（Ｃ）を示す図である。
テスト３では、ドライバの出力振幅が１Ｖに、ドライバの出力信号のハイレベルが２Ｖに、ローレベルが１Ｖにそれぞれ設定されている。このような設定を実現するためには、リレースイッチ１１０をオン状態に設定して、ドライバＤＲ１の出力端に可変抵抗器１１２と可変電圧源１１４とを接続した状態にする。また、可変抵抗器１１２の抵抗値Ｒｘを５０Ωに、可変電圧源１１４の電圧ＶＴｘを２Ｖに設定する。
【００４１】
これにより、ドライバＤＲ１の出力信号のハイレベルの電圧は、電圧源１００によって発生した電圧ＶＩＨ（＝２Ｖ）となり、ローレベルの電圧は、電圧源１０２によって発生した電圧ＶＩＬ（＝０Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝２Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝５０Ω）とを用いて分圧した電圧（＝１Ｖ）とになる。したがって、このときの出力振幅は１Ｖとなる。また、ローレベルからハイレベルに変化するまでの立ち上がり時間Ｔｃは、ドライバＤＲ１等の出力振幅が２Ｖの場合の立ち上がり時間Ｔａと同じになる。
【００４２】
図１３は、図６に示した試験プログラムに含まれるテスト４に対応する設定内容を示す図である。また、図１４は、図１３に示す設定内容に対応するドライバＤＲ１の出力信号の立ち上がり波形（Ｄ）を示す図である。
テスト４では、ドライバの出力振幅が１Ｖに、ドライバの出力信号のハイレベルが１．５Ｖに、ローレベルが０．５Ｖにそれぞれ設定されている。このような設定を実現するためには、リレースイッチ１１０をオン状態に設定して、ドライバＤＲ１の出力端に可変抵抗器１１２と可変電圧源１１４とを接続した状態にする。また、可変抵抗器１１２の抵抗値Ｒｘを５０Ωに、可変電圧源１１４の電圧ＶＴｘを１Ｖに設定する。
【００４３】
これにより、ドライバＤＲ１の出力信号のハイレベルの電圧は、電圧源１００によって発生した電圧ＶＩＨ（＝２Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝１Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝５０Ω）とを用いて分圧した電圧（＝１．５Ｖ）とになり、ローレベルの電圧は、電圧源１０２によって発生した電圧ＶＩＬ（＝０Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝１Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝５０Ω）とを用いて分圧した電圧（＝０．５Ｖ）とになる。したがって、このときの出力振幅は１Ｖとなる。また、ローレベルからハイレベルに変化するまでの立ち上がり時間Ｔｄは、ドライバＤＲ１等の出力振幅が２Ｖの場合の立ち上がり時間Ｔａと同じになる。
【００４４】
図１５は、図６に示した試験プログラムに含まれるテスト５に対応する設定内容を示す図である。また、図１６は、図１５に示す設定内容に対応するドライバＤＲ１の出力信号の立ち上がり波形（Ｅ）を示す図である。
テスト５では、ドライバの出力振幅が０．５Ｖに、ドライバの出力信号のハイレベルが１．２５Ｖに、ローレベルが０．７５Ｖにそれぞれ設定されている。このような設定を実現するためには、リレースイッチ１１０をオン状態に設定して、ドライバＤＲ１の出力端に可変抵抗器１１２と可変電圧源１１４とを接続した状態にする。また、可変抵抗器１１２の抵抗値Ｒｘを１６．７Ωに、可変電圧源１１４の電圧ＶＴｘを１Ｖに設定する。
【００４５】
これにより、ドライバＤＲ１の出力信号のハイレベルの電圧は、電圧源１００によって発生した電圧ＶＩＨ（＝２Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝１Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝１６．７Ω）とを用いて分圧した電圧（＝１．２５Ｖ）とになり、ローレベルの電圧は、電圧源１０２によって発生した電圧ＶＩＬ（＝０Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝１Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝１６．７Ω）とを用いて分圧した電圧（＝０．７５Ｖ）とになる。したがって、このときの出力振幅は０．５Ｖとなる。また、ローレベルからハイレベルに変化するまでの立ち上がり時間Ｔｅは、ドライバＤＲ１等の出力振幅が２Ｖの場合の立ち上がり時間Ｔａと同じになる。
【００４６】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施形態では、ピンエレクトロニクス２２内に各ドライバに対応するリレースイッチ１１０、可変抵抗器１１２、可変電圧源１１４を設けるようにしたが、一部あるいは全部をピンエレクトロニクス２２の外部あるいは半導体試験装置本体１０の外部（例えばパフォーマンスボード３０内）に設けるようにしてもよい。
【００４７】
また、上述した実施形態では、抵抗値が変更可能な可変抵抗器１１２と電圧が変更可能な可変電圧源１１４を用いたが、可変抵抗器１１２を抵抗値が固定の抵抗器に置き換えたり、可変電圧源１１４を電圧が一定の定電圧源に置き換えるようにしてもよい。
【００４８】
また、上述した実施形態では、図４に詳細構成を示したように、固定電圧源１１４ａに備わった複数の電圧源のいずれかを電圧源選択用リレー回路部１１４ｂによって選択的に切り替えることにより複数の電圧のいずれかを選択的に発生可能な可変電圧源１１４を用いたが、この可変電圧源１１４の代わりに任意の電圧が発生可能なプログラマブル電圧源を用いて、テスタ制御部１２等の設定指示によってこのプログラマブル電圧源の発生電圧を適宜切り替えるようにしてもよい。
【００４９】
また、上述した実施形態では、ドライバＤＲ１等の出力信号が立ち上がる際の立ち上がり時間や出力振幅等に着目したが、出力信号が立ち下がる際の立ち下がり時間や出力振幅等についても同様である。
【００５０】
【発明の効果】
上述したように、この発明によれば、ドライバの出力端に対する抵抗器および電圧源の接続を断続することにより、所定の内部抵抗を有するドライバの出力端に現れる電圧レベルを、出力信号の立ち上がり時間（あるいは立ち下がり時間）を変更することなく可変することが可能になる。特に、ドライバの出力振幅等を変更した場合であっても出力信号の立ち上がり時間等を一定に維持することができることから、ドライバの出力振幅等を変更した際にタイミング・キャリブレーションを行う必要がなくなるため、被測定デバイスに対して行われる各種試験を中断せずに試験効率を向上させることができる。
【図面の簡単な説明】
【図１】一実施形態の半導体試験装置の全体構成を示す図である。
【図２】ピンエレクトロニクス内の部分的な構成を示す図である。
【図３】可変抵抗器の詳細な構成を示す図である。
【図４】可変電圧源の詳細な構成を示す図である。
【図５】出力振幅等が変更されたドライバの出力信号の立ち上がり波形を示す図である。
【図６】試験プログラムの具体例を示す図である。
【図７】図６に示した試験プログラムに含まれるテスト１に対応する設定内容を示す図である。
【図８】図７に示す設定内容に対応するドライバの出力信号の立ち上がり波形を示す図である。
【図９】図６に示した試験プログラムに含まれるテスト２に対応する設定内容を示す図である。
【図１０】図９に示す設定内容に対応するドライバの出力信号の立ち上がり波形を示す図である。
【図１１】図６に示した試験プログラムに含まれるテスト３に対応する設定内容を示す図である。
【図１２】図１１に示す設定内容に対応するドライバの出力信号の立ち上がり波形を示す図である。
【図１３】図６に示した試験プログラムに含まれるテスト４に対応する設定内容を示す図である。
【図１４】図１３に示す設定内容に対応するドライバの出力信号の立ち上がり波形を示す図である。
【図１５】図６に示した試験プログラムに含まれるテスト５に対応する設定内容を示す図である。
【図１６】図１５に示す設定内容に対応するドライバの出力信号の立ち上がり波形を示す図である。
【図１７】半導体試験装置のタイミング・キャリブレーションを行う従来構成を示す図である。
【図１８】図１７に示した従来構成の電気的な配置図である。
【図１９】従来のタイミング・キャリブレーションの概要を示す図である。
【図２０】従来のタイミング・キャリブレーションの概要を示す図である。
【図２１】従来のタイミング・キャリブレーションの概要を示す図である。
【図２２】従来の半導体試験装置に含まれるドライバの出力信号の立ち上がり波形を示す図である。
【符号の説明】
１０ 半導体試験装置本体
１２ テスタ制御部
１４ タイミング発生器
１６ パターン発生器
１８ データセレクタ
２０ フォーマット制御部
２２ ピンエレクトロニクス
３０ パフォーマンスボード（ＰＢ）
１００、１０２ 電圧源
１０４ 可変遅延回路
１１０ リレースイッチ
１１２ 可変抵抗器
１１２ａ 抵抗回路部
１１２ｂ 抵抗値選択用リレー回路部
１１４ 可変電圧源
１１４ａ 固定電圧源
１１４ｂ 電圧源選択用リレー回路部
【発明の属する技術分野】
本発明は、被測定デバイスに向けて信号を出力するドライバを有する半導体試験装置に関する。
【０００２】
【従来の技術】
半導体試験装置のピンエレクトロニクスには、被測定デバイスに信号を印加するドライバや、この信号に対応して被測定デバイスから出力される信号の論理を判定するコンパレータが含まれている。ドライバは、入力されるクロック信号に同期した信号の出力動作を行う。また、コンパレータは、入力されるストローブ信号に同期した判定動作を行う。
【０００３】
ところで、半導体試験装置の初期状態においては、被測定デバイスの各入出力ピン毎の信号経路の時間長にばらつきがあるため、ドライバから信号を出力するタイミングやコンパレータによる判定タイミングが期待するタイミングからずれてしまう。このため、被測定デバイスに対して各種の試験を実施する前に、タイミング・キャリブレーションが行われる。
【０００４】
図１７は、半導体試験装置のタイミング・キャリブレーションを行う従来構成を示す図である。図１７において、半導体試験装置本体９０は、パフォーマンスボード９２に備わった専用のケーブル９３を介してソケットボード９４に接続されている。例えば、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ ）タイプのパッケージを有する被測定デバイスに対して各種の試験を行う場合には、表面に多数のポゴピンが設けられたソケットボード９４が用いられる。テストボード９６は、ソケットボート９４の表面に設けられたこれらのポゴピンに、基準ドライバ／コンパレータ（ＤＲ／ＣＰ）部９８から引き出されたプローブ９９を接触させる作業を容易にするために用いられており、表面と裏面のそれぞれに設けられたパッドが内部で電気的に接続された構造を有している。
【０００５】
図１８は、図１７に示した従来構成の電気的な配置図である。半導体試験装置本体９０には、複数組のドライバとコンパレータとが備わっており、各組のドライバとコンパレータがパフォーマンスボード（ＰＢ）９２およびソケットボード（ＳＢ）９４を介して共通のデバイス・ソケット端に接続されている。なお、図１８ではテストボード９６が省略されている。
【０００６】
図１９、図２０、図２１は、従来のタイミング・キャリブレーションの概要を示す図である。図１９に示すように、半導体試験装置の初期状態においては、ｎ個のドライバＤＲ１〜ＤＲｎとｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれに入力されるクロック信号ＣＬＫ１〜ＣＬＫｎとストローブ信号ＳＴＢ１〜ＳＴＢｎの位相がずれている。
【０００７】
まず、基準ドライバ／コンパレータ部９８のプローブ９９をテストボード９６を介していずれかのデバイス・ソケット端に接続し、基準ドライバ信号（基準ＤＲ）の立ち上がりタイミングにストローブ信号ＳＴＢ１の位相（コンパレータＣＰ１による比較動作のタイミング）を一致させる（図２０）。次に、この基準ドライバの出力信号の立ち上がりタイミングに基準コンパレータ信号（基準ＣＰ）の位相を一致させた後に、この基準コンパレータ信号の出力タイミング（基準コンパレータによる比較動作のタイミング）にドライバＤＲ１から出力される信号の立ち上がりタイミングが一致するように、ドライバＤＲ１に入力されるクロック信号ＣＬＫ１の位相を合わせる（図２１）。このようなタイミング・キャリブレーション作業が各デバイス・ソケット端毎に行われる。
【０００８】
【発明が解決しようとする課題】
上述したタイミング・キャリブレーションによって、各ドライバから出力される信号の立ち上がりタイミングを調整することができるが、この調整はドライバ出力振幅の５０％に対応する電圧に各ドライバの出力信号の電圧が達する時点が一致するように行われる。すなわち、各ドライバの出力振幅の５０％に対応する電圧にドライバの出力信号の電圧が達したときに各出力信号が立ち上がったものと判断しており、この時点を基準コンパレータによって検出することにより、各出力信号の立ち上がりタイミングを調整することが可能になる。
【０００９】
ところで、ドライバの出力振幅は、被測定デバイスに入出力される信号の電圧に合わせて設定されており、試験プログラムによってドライバの出力振幅を変えた場合には、出力振幅の５０％に対応する電圧がその都度変更になるため信号の立ち上がり時間が変わってしまい、物理的な配線等に変更がない場合であっても、その都度タイミング・キャリブレーションが必要になって、試験効率が低下するという問題があった。
【００１０】
例えば、図２２（Ａ）に示すように、ドライバの出力振幅をＶａ、ドライバから出力される信号がローレベルからハイレベルに立ち上がる時間をＴａとすると、このクロック信号がドライバの出力振幅Ｖａの５０％の電圧Ｖａ／２に達する時間ＴｘはＴａ／２となる。また、図２２（Ｂ）に示すように、同じドライバの出力振幅をＶｂ（＜Ｖａ）に変更した場合に、このドライバから出力されるクロック信号がローレベルからハイレベルに立ち上がる時間をＴｂ（＝Ｔａ×Ｖｂ／Ｖａ）とすると、このクロック信号がドライバの出力振幅Ｖｂの５０％の電圧Ｖｂ／２に達する時間ＴｙはＴｂ／２（＝（Ｔａ／２）×（Ｖｂ／Ｖａ））となって、大きい出力振幅Ｖａに対応する時間Ｔｘ（＝Ｔａ／２）よりも短くなる。したがって、ドライバの出力振幅を変更した場合にもタイミング・キャリブレーションを再度実施して、各ドライバから出力される信号の立ち上がりタイミングを調整する必要がある。
【００１１】
本発明は、このような点に鑑みて創作されたものであり、その目的は、試験効率を向上させることができる半導体試験装置を提供することにある。
【００１２】
【課題を解決するための手段】
上述した課題を解決するために、本発明の半導体試験装置は、被測定デバイスの各ピンに信号を入力するドライバと、ドライバの出力端に接続されたスイッチと、スイッチを介してドライバの出力端に接続された抵抗器および電圧源とを備えている。ドライバの出力端に対する抵抗器および電圧源の接続を断続することにより、所定の内部抵抗を有するドライバの出力端に現れる電圧レベルを、出力信号の立ち上がり時間（あるいは立ち下がり時間）を変更することなく可変することが可能になる。特に、ドライバの出力振幅等を変更した場合であっても出力信号の立ち上がり時間等を一定に維持することができることから、ドライバの出力振幅等を変更した際にタイミング・キャリブレーションを行う必要がなくなるため、被測定デバイスに対して行われる各種試験を中断せずに試験効率を向上させることができる。
【００１３】
また、上述した抵抗器の抵抗値を切り替えることにより、ドライバの出力端に現れる電圧の振幅を可変することが望ましい。これにより、ドライバから被測定デバイスに入力される信号の振幅を、抵抗器の抵抗値に応じて任意に変更することができる。
【００１４】
また、上述した抵抗器は、複数の抵抗値が選択可能な可変抵抗器であることが望ましい。これにより、抵抗値の切り替えが容易となる。特に、上述した可変抵抗器は、固定の抵抗値を有する複数の抵抗器と、これら複数の抵抗器の中のいずれかを選択する抵抗値選択用スイッチとを有することが望ましい。これにより、抵抗値選択用スイッチの接続状態を変更するだけで、所望の抵抗値を確実に設定することができる。
【００１５】
また、上述した電圧源によって発生する電圧を切り替えることにより、ドライバの出力端に現れる電圧をシフトさせることが望ましい。これにより、ドライバから被測定デバイスに入力される信号の電圧レベル、例えば信号がローレベルのときの電圧値やハイレベルのときの電圧値を、電圧源の電圧に応じて任意に変更することができる。
【００１６】
また、上述した電圧源は、複数の電圧値が選択可能な可変電圧源であることが望ましい。これにより、電圧の切り替えが容易となる。特に、上述した可変電圧源は、一定の電圧を発生する複数の電圧源と、これら複数の電圧源の中のいずれかを選択する電圧源選択用スイッチとを有することが望ましい。これにより、電圧源選択用スイッチの接続状態を変更するだけで、所望の電圧を確実に発生することができる。
【００１７】
また、上述した被測定デバイスの各ピンに入力する信号の電圧レベルが異なる複数の試験条件が含まれる試験プログラムを実行するプログラム実行手段をさらに備え、プログラム実行手段によって、複数の試験条件のそれぞれに応じて、スイッチの断続状態、抵抗器の抵抗値および電圧源の電圧値を設定することが望ましい。これにより、試験プログラムを実行して被測定デバイスに対する各種の試験を実施する際に、自動的に被測定デバイスに入力する信号の振幅等を切り替えることが可能になり、被測定デバイスに対する一連の試験を実施する際の試験効率の向上が可能になる。
【００１８】
【発明の実施の形態】
以下、本発明を提供した一実施形態の半導体試験装置について詳細に説明する。
図１は、一実施形態の半導体試験装置の全体構成を示す図である。この半導体試験装置は、ＤＵＴ（被測定デバイス）２００に対して所定の試験を実施するために、半導体試験装置本体１０およびワークステーション４０を含んで構成されている。
【００１９】
ワークステーション４０は、機能試験等の一連の試験動作やタイミング・キャリブレーション動作の全体を制御するとともに、ユーザとの間のインタフェースを実現する。
半導体試験装置本体１０は、ワークステーション４０から転送されてくる所定の試験プログラムを実行することによりＤＵＴ２００に対する各種の試験を行う。また、半導体試験装置本体１０は、ワークステーション４０から転送されてくる専用プログラムを実行することにより、タイミング・キャリブレーションを実施する。このために、半導体試験装置本体１０は、テスタ制御部１２、タイミング発生器１４、パターン発生器１６、データセレクタ１８、フォーマット制御部２０、ピンエレクトロニクス２２を備えている。
【００２０】
テスタ制御部１２は、タイミング発生器１４等の各構成部とバスを介して接続されており、ワークステーション４０から転送された試験プログラムを実行することにより、各構成部に対して各種の試験動作やキャリブレーション動作に必要な制御を行うプログラム実行手段である。
【００２１】
タイミング発生器１４は、試験動作の基本周期を設定するとともに、この設定した基本周期内に含まれる各種のタイミングエッジを生成する。パターン発生器１６は、被測定デバイスの各ピンに入力するパターンデータを発生する。データセレクタ１８は、パターン発生器１６から出力される各種のパターンデータと、これを入力する被測定デバイスの各ピンとを対応させる。フォーマット制御部２０は、パターン発生器１６によって発生してデータセレクタ１８によって選択されたパターンデータと、タイミング発生器１４によって生成されたタイミングエッジとに基づいて、被測定デバイスに対する波形制御を行う。
【００２２】
ピンエレクトロニクス２２は、被測定デバイスとの間で物理的なインタフェースをとるためのものであり、フォーマット制御部２０の波形制御によって生成されるクロック信号ＣＬＫやストローブ信号ＳＴＢに基づいて、実際に被測定デバイスとの間で入出力される信号を生成する。このために、ピンエレクトロニクス２２は、ｎ個のドライバＤＲ１〜ＤＲｎと、ｎ個のコンパレータＣＰ１〜ＣＰｎとを含んで構成されている。
【００２３】
ドライバＤＲ１は、フォーマット制御部２０から出力されるクロック信号ＣＬＫ１に同期した信号の生成動作を行っており、クロック信号ＣＬＫ１が立ち上がったとき出力信号をローレベルからハイレベルに変化させる。同様に、ドライバＤＲ２〜ＤＲｎは、入力されるクロック信号ＣＬＫ２〜ＣＬＫｎのそれぞれに同期した信号の生成動作を行っており、対応するクロック信号が立ち上がったときに出力信号をローレベルからハイレベルに変化させる。
【００２４】
コンパレータＣＰ１は、フォーマット制御部２０から出力されるストローブ信号ＳＴＢ１に同期した比較動作を行っており、ストローブ信号ＳＴＢ１が入力された時点においてＤＵＴ２００の対応ピンから入力される信号の論理を判定する。同様に、コンパレータＣＰ２〜ＣＰｎは、入力されるストローブ信号ＳＴＢ２〜ＳＴＢｎのそれぞれに同期した比較動作を行っており、対応するストローブ信号が入力された時点においてＤＵＴ２００の対応ピンから入力される信号の論理を判定する。
【００２５】
また、半導体試験装置本体１０にはパフォーマンスボード３０が搭載されており、このパフォーマンスボード３０を介して上述したピンエレクトロニクス２２が所定個数のＤＵＴ２００の各ピンに接続されている。
図２は、ピンエレクトロニクス２２内の部分的な構成を示す図である。なお、図２ではドライバＤＲ１に着目してその周辺の詳細構成が示されているが、他のドライバＤＲ２等についても同様であり、詳細な説明は省略する。
【００２６】
図２に示すように、ピンエレクトロニクス２２は、ドライバＤＲ１に対応するように、電圧源１００、１０２、可変遅延回路１０４、リレースイッチ１１０、可変抵抗器１１２、可変電圧源１１４を備えている。
一方の電圧源１００は、高電位側の電圧ＶＩＨを発生する。他方の電圧源１０２は、低電位側の電圧ＶＩＬを発生する。これらの電圧源１００、１０２が接続されたドライバＤＲ１は、入力信号がハイレベルのときに電圧レベルをＶＩＬに、反対にローレベルのときに電圧レベルをＶＩＨにそれぞれ設定した信号を生成して出力する。なお、このドライバＤＲ１において、出力端側から見た内部抵抗をＲとする。
【００２７】
可変遅延回路１０４は、ドライバＤＲ１の前段に設けられており、ドライバＤＲ１の入力信号の遅延量を設定する。この遅延量は、タイミング・キャリブレーションによって決定される。
リレースイッチ１１０は、可変抵抗器１１２および可変電圧源１１４とドライバＤＲ１の出力端との接続を断続するスイッチであり、試験プログラムを実行したテスタ制御部１２によって適宜断続状態が設定される。
【００２８】
可変抵抗器１１２は、複数の抵抗値のいずれかが選択的に設定可能であり、ドライバＤＲ１の出力信号の振幅を調整するために用いられる。
図３は、可変抵抗器１１２の詳細な構成を示す図である。図３に示すように、可変抵抗器１１２は、抵抗回路部１１２ａと抵抗値選択用リレー回路部１１２ｂとを備えている。抵抗回路部１１２ａは、抵抗値が固定であって互いに異なる抵抗値を有する複数の抵抗器を有している。これら複数の抵抗器は、それぞれの一方端が共通に接続され、他方の接続端が別々に抵抗値選択用リレー回路部１１２ｂに接続されている。また、抵抗値選択用リレー回路部１１２ｂは、抵抗回路部１１２ａに含まれる一の抵抗器を選択的にドライバＤＲ１の出力端に接続するために用いられる抵抗値選択用スイッチであり、各抵抗器に直列に多段接続された複数のリレースイッチを有している。これらのリレースイッチの接続状態を切り替えることにより、任意に抵抗回路部１１２ａ内の一の抵抗器を選択することが可能になる。
【００２９】
可変電圧源１１４は、複数の電圧のいずれかを選択的に発生可能であり、ドライバＤＲ１の出力端の電圧レベルのシフト量を調整するために用いられる。
図４は、可変電圧源１１４の詳細な構成を示す図である。図４に示すように、可変電圧源１１４は、固定電圧源１１４ａと電圧源選択用リレー回路部１１４ｂとを備えている。固定電圧源１１４ａは、発生電圧が一定であって互いに異なる複数の電圧源を有している。これらの電圧源は、それぞれの一方端が共通に接続され、さらにこの接続点が接地されている。また、電圧源選択用リレー回路部１１４ｂは、固定電圧源１１４ａに含まれる一の電圧源を選択的にドライバＤＲ１の出力端に接続するために用いられる電圧源選択用スイッチであり、各電圧源に直列に多段接続された複数のリレースイッチを有している。これらのリレースイッチの接続状態を切り替えることにより、任意に固定電圧源１１４ａ内の一の電圧源を選択することが可能になる。
【００３０】
上述したように、本実施形態の半導体試験装置では、ピンエレクトロニクス２２内のドライバＤＲ１の出力端にリレースイッチ１１０、可変抵抗器１１２、可変電圧源１１４が接続されており、可変抵抗器１１２の抵抗値Ｒｘと可変電圧源１１４の電圧ＶＴｘのそれぞれを所定値に設定した状態でリレースイッチ１１０をオン状態に切り替えることにより、ドライバＤＲ１の出力信号の立ち上がり時間を変えずに、出力振幅およびローレベルおよびハイレベルの電圧値を変更することができる。
【００３１】
図５は、出力振幅等が変更されたドライバＤＲ１の出力信号の立ち上がり波形を示す図である。例えば、可変電圧源１１４によって発生する電圧ＶＴｘが一方の電圧源１０２によって発生する電圧ＶＩＬと同じ場合が示されている。
図５（Ａ）は、リレースイッチ１１０がオフ状態の場合に対応するドライバＤＲ１の出力信号の波形であり、ローレベルのときの電圧が一方の電圧源１０２によって発生した電圧ＶＩＬに、ハイレベルのときの電圧が他方の電圧源１００によって発生した電圧ＶＩＨにそれぞれ設定されている。出力信号がローレベルからハイレベルに変化する立ち上がり時間をＴａとすると、出力振幅の５０％に対応する電圧に達する時間ＴｘはＴａ／２となる。
【００３２】
図５（Ｂ）は、リレースイッチ１１０がオン状態の場合に対応するドライバＤＲ１の出力信号の波形である。電圧源１０２と可変電圧源１１４はともに電圧ＶＩＬを発生するため、ドライバＤＲ１の出力信号がローレベルのときにその電圧はＶＩＬとなる。一方、ドライバＤＲ１の出力信号がハイレベルのときには、電圧ＶＩＨを発生する電圧源１００と電圧ＶＩＬを発生する可変電圧源１１４との間に、ドライバＤＲ１の内部抵抗（抵抗値Ｒ）と可変抵抗器（抵抗値Ｒｘ）との直列回路が接続されたことになるため、これらの抵抗の接続点に現れる電圧ＶＩＨ’（＝（ＶＩＨ−ＶＩＬ）×Ｒｘ／（Ｒ＋Ｒｘ））がドライバＤＲ１の出力信号の電圧となる。
【００３３】
なお、ドライバＤＲ１自体は常に同じ出力信号を生成するように動作するため、出力信号がローレベルからハイレベルに変化する立ち上がり時間は上述したＴａと同じであり、出力振幅の５０％に対応する電圧に達する時間Ｔｙも上述した時間Ｔｘと同じであってＴａ／２となる。
【００３４】
このように、本実施形態の半導体試験装置では、可変抵抗器１１２および可変電圧源１１４と各ドライバの出力端との接続状態をリレースイッチ１１０を用いて切り替えることにより、各ドライバの出力信号の立ち上がり時間を変えずに出力振幅やローレベルおよびハイレベルのそれぞれの電圧値を変更することが可能になる。これにより、出力振幅の５０％に対応する電圧に達した時点を基準にタイミング・キャリブレーションを行う場合であっても出力振幅を変更する毎にタイミング・キャリブレーションを行う必要がなく、半導体試験装置の試験効率を向上させることができる。
【００３５】
次に、実際に試験プログラムにしたがってピンエレクトロニクス２２内の各ドライバの出力振幅等を変更する場合の具体例について説明する。
図６は、試験プログラムの具体例を示す図である。図６に示すように、この試験プログラムには、ドライバの出力振幅等が異なる５つのテスト１〜５が含まれており、この試験プログラムを実施することにより、これらのテスト１〜５に対応した試験条件の設定が行われて試験が実施される。なお、図２に示したピンエレクトロニクス２２の構成において、高電位側の電圧源１００の電圧ＶＩＨが２Ｖに、低電位側の電圧１０２の電圧ＶＩＬが０Ｖに設定されているものとする。また、出力端側から見たドライバＤＲ１等の内部抵抗Ｒを５０Ωとする。
【００３６】
図７は、図６に示した試験プログラムに含まれるテスト１に対応する設定内容を示す図である。また、図８は、図７に示す設定内容に対応するドライバＤＲ１の出力信号の立ち上がり波形（Ａ）を示す図である。
テスト１では、ドライバの出力振幅が２Ｖに、ドライバの出力信号のハイレベルが２Ｖに、ローレベルが０Ｖにそれぞれ設定されている。このような設定を実現するためには、リレースイッチ１１０をオフ状態に設定して、ドライバＤＲ１の出力端から可変抵抗器１１２と可変電圧源１１４とを切り離した状態にする。これにより、ドライバＤＲ１の出力信号のハイレベルの電圧は、電圧源１００によって発生した電圧ＶＩＨ（＝２Ｖ）になり、ローレベルの電圧は、電圧源１０２によって発生した電圧ＶＩＬ（＝０Ｖ）となる。したがって、このときの出力振幅は２Ｖ（＝ＶＩＨ−ＶＩＬ）となる、また、ローレベルからハイレベルに変化するまでの立ち上がり時間はＴａとなる。
【００３７】
図９は、図６に示した試験プログラムに含まれるテスト２に対応する設定内容を示す図である。また、図１０は、図９に示す設定内容に対応するドライバＤＲ１の出力信号の立ち上がり波形（Ｂ）を示す図である。
テスト２では、ドライバの出力振幅が１Ｖに、ドライバの出力信号のハイレベルが１Ｖに、ローレベルが０Ｖにそれぞれ設定されている。このような設定を実現するためには、リレースイッチ１１０をオン状態に設定して、ドライバＤＲ１の出力端に可変抵抗器１１２と可変電圧源１１４とを接続した状態にする。また、可変抵抗器１１２の抵抗値Ｒｘを５０Ωに、可変電圧源１１４の電圧ＶＴｘを０Ｖに設定する。
【００３８】
なお、可変抵抗器１１２の設定は、抵抗回路部１１２ａに抵抗値が５０Ωの抵抗器を含ませておくとともに、抵抗値選択用リレー回路部１１２ｂによってこの抵抗器を選択するようにすればよい。同様に、可変電圧源１１４の設定は、固定電圧源１１４ａに発生電圧が１Ｖの電圧源を含ませておくとともに、電圧源選択用リレー回路部１１４ｂによってこの電圧源を選択するようにすればよい。テスト２以外に各テストにおいて異なる設定を行う場合も同様であり、他のテストにおける詳細な設定方法については説明を省略する。
【００３９】
これにより、ドライバＤＲ１の出力信号のハイレベルの電圧は、電圧源１００によって発生した電圧ＶＩＨ（＝２Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝０Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝５０Ω）とを用いて分圧した電圧（＝１Ｖ）とになり、ローレベルの電圧は、電圧源１０２によって発生した電圧ＶＩＬ（＝０Ｖ）となる。したがって、このときの出力振幅は１Ｖとなる。また、ローレベルからハイレベルに変化するまでの立ち上がり時間Ｔｂは、ドライバＤＲ１等の出力振幅が２Ｖの場合の立ち上がり時間Ｔａと同じになる。
【００４０】
図１１は、図６に示した試験プログラムに含まれるテスト３に対応する設定内容を示す図である。また、図１２は、図１１に示す設定内容に対応するドライバＤＲ１の出力信号の立ち上がり波形（Ｃ）を示す図である。
テスト３では、ドライバの出力振幅が１Ｖに、ドライバの出力信号のハイレベルが２Ｖに、ローレベルが１Ｖにそれぞれ設定されている。このような設定を実現するためには、リレースイッチ１１０をオン状態に設定して、ドライバＤＲ１の出力端に可変抵抗器１１２と可変電圧源１１４とを接続した状態にする。また、可変抵抗器１１２の抵抗値Ｒｘを５０Ωに、可変電圧源１１４の電圧ＶＴｘを２Ｖに設定する。
【００４１】
これにより、ドライバＤＲ１の出力信号のハイレベルの電圧は、電圧源１００によって発生した電圧ＶＩＨ（＝２Ｖ）となり、ローレベルの電圧は、電圧源１０２によって発生した電圧ＶＩＬ（＝０Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝２Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝５０Ω）とを用いて分圧した電圧（＝１Ｖ）とになる。したがって、このときの出力振幅は１Ｖとなる。また、ローレベルからハイレベルに変化するまでの立ち上がり時間Ｔｃは、ドライバＤＲ１等の出力振幅が２Ｖの場合の立ち上がり時間Ｔａと同じになる。
【００４２】
図１３は、図６に示した試験プログラムに含まれるテスト４に対応する設定内容を示す図である。また、図１４は、図１３に示す設定内容に対応するドライバＤＲ１の出力信号の立ち上がり波形（Ｄ）を示す図である。
テスト４では、ドライバの出力振幅が１Ｖに、ドライバの出力信号のハイレベルが１．５Ｖに、ローレベルが０．５Ｖにそれぞれ設定されている。このような設定を実現するためには、リレースイッチ１１０をオン状態に設定して、ドライバＤＲ１の出力端に可変抵抗器１１２と可変電圧源１１４とを接続した状態にする。また、可変抵抗器１１２の抵抗値Ｒｘを５０Ωに、可変電圧源１１４の電圧ＶＴｘを１Ｖに設定する。
【００４３】
これにより、ドライバＤＲ１の出力信号のハイレベルの電圧は、電圧源１００によって発生した電圧ＶＩＨ（＝２Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝１Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝５０Ω）とを用いて分圧した電圧（＝１．５Ｖ）とになり、ローレベルの電圧は、電圧源１０２によって発生した電圧ＶＩＬ（＝０Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝１Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝５０Ω）とを用いて分圧した電圧（＝０．５Ｖ）とになる。したがって、このときの出力振幅は１Ｖとなる。また、ローレベルからハイレベルに変化するまでの立ち上がり時間Ｔｄは、ドライバＤＲ１等の出力振幅が２Ｖの場合の立ち上がり時間Ｔａと同じになる。
【００４４】
図１５は、図６に示した試験プログラムに含まれるテスト５に対応する設定内容を示す図である。また、図１６は、図１５に示す設定内容に対応するドライバＤＲ１の出力信号の立ち上がり波形（Ｅ）を示す図である。
テスト５では、ドライバの出力振幅が０．５Ｖに、ドライバの出力信号のハイレベルが１．２５Ｖに、ローレベルが０．７５Ｖにそれぞれ設定されている。このような設定を実現するためには、リレースイッチ１１０をオン状態に設定して、ドライバＤＲ１の出力端に可変抵抗器１１２と可変電圧源１１４とを接続した状態にする。また、可変抵抗器１１２の抵抗値Ｒｘを１６．７Ωに、可変電圧源１１４の電圧ＶＴｘを１Ｖに設定する。
【００４５】
これにより、ドライバＤＲ１の出力信号のハイレベルの電圧は、電圧源１００によって発生した電圧ＶＩＨ（＝２Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝１Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝１６．７Ω）とを用いて分圧した電圧（＝１．２５Ｖ）とになり、ローレベルの電圧は、電圧源１０２によって発生した電圧ＶＩＬ（＝０Ｖ）と可変電圧源１１４によって発生した電圧ＶＴｘ（＝１Ｖ）をドライバＤＲ１等の内部抵抗Ｒ（＝５０Ω）と可変抵抗器１１２の抵抗Ｒｘ（＝１６．７Ω）とを用いて分圧した電圧（＝０．７５Ｖ）とになる。したがって、このときの出力振幅は０．５Ｖとなる。また、ローレベルからハイレベルに変化するまでの立ち上がり時間Ｔｅは、ドライバＤＲ１等の出力振幅が２Ｖの場合の立ち上がり時間Ｔａと同じになる。
【００４６】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施形態では、ピンエレクトロニクス２２内に各ドライバに対応するリレースイッチ１１０、可変抵抗器１１２、可変電圧源１１４を設けるようにしたが、一部あるいは全部をピンエレクトロニクス２２の外部あるいは半導体試験装置本体１０の外部（例えばパフォーマンスボード３０内）に設けるようにしてもよい。
【００４７】
また、上述した実施形態では、抵抗値が変更可能な可変抵抗器１１２と電圧が変更可能な可変電圧源１１４を用いたが、可変抵抗器１１２を抵抗値が固定の抵抗器に置き換えたり、可変電圧源１１４を電圧が一定の定電圧源に置き換えるようにしてもよい。
【００４８】
また、上述した実施形態では、図４に詳細構成を示したように、固定電圧源１１４ａに備わった複数の電圧源のいずれかを電圧源選択用リレー回路部１１４ｂによって選択的に切り替えることにより複数の電圧のいずれかを選択的に発生可能な可変電圧源１１４を用いたが、この可変電圧源１１４の代わりに任意の電圧が発生可能なプログラマブル電圧源を用いて、テスタ制御部１２等の設定指示によってこのプログラマブル電圧源の発生電圧を適宜切り替えるようにしてもよい。
【００４９】
また、上述した実施形態では、ドライバＤＲ１等の出力信号が立ち上がる際の立ち上がり時間や出力振幅等に着目したが、出力信号が立ち下がる際の立ち下がり時間や出力振幅等についても同様である。
【００５０】
【発明の効果】
上述したように、この発明によれば、ドライバの出力端に対する抵抗器および電圧源の接続を断続することにより、所定の内部抵抗を有するドライバの出力端に現れる電圧レベルを、出力信号の立ち上がり時間（あるいは立ち下がり時間）を変更することなく可変することが可能になる。特に、ドライバの出力振幅等を変更した場合であっても出力信号の立ち上がり時間等を一定に維持することができることから、ドライバの出力振幅等を変更した際にタイミング・キャリブレーションを行う必要がなくなるため、被測定デバイスに対して行われる各種試験を中断せずに試験効率を向上させることができる。
【図面の簡単な説明】
【図１】一実施形態の半導体試験装置の全体構成を示す図である。
【図２】ピンエレクトロニクス内の部分的な構成を示す図である。
【図３】可変抵抗器の詳細な構成を示す図である。
【図４】可変電圧源の詳細な構成を示す図である。
【図５】出力振幅等が変更されたドライバの出力信号の立ち上がり波形を示す図である。
【図６】試験プログラムの具体例を示す図である。
【図７】図６に示した試験プログラムに含まれるテスト１に対応する設定内容を示す図である。
【図８】図７に示す設定内容に対応するドライバの出力信号の立ち上がり波形を示す図である。
【図９】図６に示した試験プログラムに含まれるテスト２に対応する設定内容を示す図である。
【図１０】図９に示す設定内容に対応するドライバの出力信号の立ち上がり波形を示す図である。
【図１１】図６に示した試験プログラムに含まれるテスト３に対応する設定内容を示す図である。
【図１２】図１１に示す設定内容に対応するドライバの出力信号の立ち上がり波形を示す図である。
【図１３】図６に示した試験プログラムに含まれるテスト４に対応する設定内容を示す図である。
【図１４】図１３に示す設定内容に対応するドライバの出力信号の立ち上がり波形を示す図である。
【図１５】図６に示した試験プログラムに含まれるテスト５に対応する設定内容を示す図である。
【図１６】図１５に示す設定内容に対応するドライバの出力信号の立ち上がり波形を示す図である。
【図１７】半導体試験装置のタイミング・キャリブレーションを行う従来構成を示す図である。
【図１８】図１７に示した従来構成の電気的な配置図である。
【図１９】従来のタイミング・キャリブレーションの概要を示す図である。
【図２０】従来のタイミング・キャリブレーションの概要を示す図である。
【図２１】従来のタイミング・キャリブレーションの概要を示す図である。
【図２２】従来の半導体試験装置に含まれるドライバの出力信号の立ち上がり波形を示す図である。
【符号の説明】
１０ 半導体試験装置本体
１２ テスタ制御部
１４ タイミング発生器
１６ パターン発生器
１８ データセレクタ
２０ フォーマット制御部
２２ ピンエレクトロニクス
３０ パフォーマンスボード（ＰＢ）
１００、１０２ 電圧源
１０４ 可変遅延回路
１１０ リレースイッチ
１１２ 可変抵抗器
１１２ａ 抵抗回路部
１１２ｂ 抵抗値選択用リレー回路部
１１４ 可変電圧源
１１４ａ 固定電圧源
１１４ｂ 電圧源選択用リレー回路部
Claims (8)
- 被測定デバイスの各ピンに信号を入力するドライバと、
前記ドライバの出力端に接続されたスイッチと、
前記スイッチを介して前記ドライバの出力端に接続された抵抗器および電圧源と、
を備えることを特徴とする半導体試験装置。 - 請求項１において、
前記抵抗器の抵抗値を切り替えることにより、前記ドライバの出力端に現れる電圧の振幅を可変することを特徴とする半導体試験装置。 - 請求項２において、
前記抵抗器は、複数の抵抗値が選択可能な可変抵抗器であることを特徴とする半導体試験装置。 - 請求項３において、
前記可変抵抗器は、固定の抵抗値を有する複数の抵抗器と、これら複数の抵抗器の中のいずれかを選択する抵抗値選択用スイッチとを有することを特徴とする半導体試験装置。 - 請求項１〜４のいずれかにおいて、
前記電圧源によって発生する電圧を切り替えることにより、前記ドライバの出力端に現れる電圧をシフトさせることを特徴とする半導体試験装置。 - 請求項５において、
前記電圧源は、複数の電圧値が選択可能な可変電圧源であることを特徴とする半導体試験装置。 - 請求項６において、
前記可変電圧源は、一定の電圧を発生する複数の電圧源と、これら複数の電圧源の中のいずれかを選択する電圧源選択用スイッチとを有することを特徴とする半導体試験装置。 - 請求項１〜７のいずれかにおいて、
前記被測定デバイスの各ピンに入力する信号の電圧レベルが異なる複数の試験条件が含まれる試験プログラムを実行するプログラム実行手段をさらに備え、
前記プログラム実行手段によって、前記複数の試験条件のそれぞれに応じて、前記スイッチの断続状態、前記抵抗器の抵抗値および前記電圧源の電圧値を設定することを特徴とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002176599A JP2004020408A (ja) | 2002-06-18 | 2002-06-18 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002176599A JP2004020408A (ja) | 2002-06-18 | 2002-06-18 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004020408A true JP2004020408A (ja) | 2004-01-22 |
Family
ID=31174859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002176599A Pending JP2004020408A (ja) | 2002-06-18 | 2002-06-18 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004020408A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008020885A (ja) * | 2006-07-14 | 2008-01-31 | Samsung Electronics Co Ltd | 画像形成装置及び現像器電圧供給装置 |
| JP2008527346A (ja) * | 2005-01-07 | 2008-07-24 | フォームファクター， インコーポレイテッド | 電子デバイスをテストするためのシステムの動作周波数を増加させるための方法および装置 |
| US7982485B2 (en) | 2006-10-10 | 2011-07-19 | Advantest Corporation | Semiconductor test device capable of modifying an amplitude of an output signal of a driver |
-
2002
- 2002-06-18 JP JP2002176599A patent/JP2004020408A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008527346A (ja) * | 2005-01-07 | 2008-07-24 | フォームファクター， インコーポレイテッド | 電子デバイスをテストするためのシステムの動作周波数を増加させるための方法および装置 |
| JP2008020885A (ja) * | 2006-07-14 | 2008-01-31 | Samsung Electronics Co Ltd | 画像形成装置及び現像器電圧供給装置 |
| US8170439B2 (en) | 2006-07-14 | 2012-05-01 | Samsung Electronics Co., Ltd. | Voltage supplying unit of developing device and image forming apparatus having the same, and a method thereof |
| KR101239974B1 (ko) * | 2006-07-14 | 2013-03-06 | 삼성전자주식회사 | 현상기 전압공급장치 및 이를 이용한 화상형성장치 |
| US7982485B2 (en) | 2006-10-10 | 2011-07-19 | Advantest Corporation | Semiconductor test device capable of modifying an amplitude of an output signal of a driver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100649648B1 (ko) | 자동 테스트 장치용 원격 테스트 모듈 | |
| JPWO2002101404A1 (ja) | 半導体試験装置のキャリブレーション方法 | |
| US20060282735A1 (en) | Fasttest module | |
| JP6738798B2 (ja) | ワンショット回路と自動試験装置 | |
| JP2011172208A (ja) | 出力装置および試験装置 | |
| JP5038137B2 (ja) | 半導体試験装置 | |
| US7847573B2 (en) | Test apparatus and performance board | |
| TWI739154B (zh) | 用於自動測試電子設備電子元件的裝置及其方法 | |
| JP2004020408A (ja) | 半導体試験装置 | |
| EP1666904A1 (en) | Test apparatus and test module | |
| JP2007292471A (ja) | 半導体試験装置 | |
| JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
| JP2004157133A (ja) | 半導体試験装置のキャリブレーション方法 | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| JP2004157129A (ja) | 半導体試験装置のキャリブレーション方法 | |
| JPWO2010044251A1 (ja) | 試験装置 | |
| JP2004257771A (ja) | バーンイン装置 | |
| JP2008275337A (ja) | テスト装置及びテスト方法 | |
| JP2004157131A (ja) | 半導体試験装置のキャリブレーション方法 | |
| JP2001074805A (ja) | Ｉｃテスタ用テストボード | |
| JP2004157130A (ja) | 半導体試験装置のキャリブレーション方法 | |
| Spinner et al. | Parallel Mixed Signal Testing as an Embedded Instrument | |
| JP2010085230A (ja) | アナログディジタル混在集積回路装置 | |
| JP2012021935A (ja) | 信号出力装置およびこれを用いた半導体試験装置 | |
| JP2004157132A (ja) | 半導体試験装置のキャリブレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |