JPH04259868A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JPH04259868A JPH04259868A JP3021101A JP2110191A JPH04259868A JP H04259868 A JPH04259868 A JP H04259868A JP 3021101 A JP3021101 A JP 3021101A JP 2110191 A JP2110191 A JP 2110191A JP H04259868 A JPH04259868 A JP H04259868A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- under test
- circuit
- signal
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 claims abstract description 77
- 230000008054 signal transmission Effects 0.000 claims abstract description 9
- 230000005540 biological transmission Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は各種のＩＣを試験する
ＩＣ試験装置に関する。
ＩＣ試験装置に関する。
【０００２】
【従来の技術】図３に従来のＩＣ試験装置の構成を示す
。図中１００は被試験ＩＣ、２００は被試験ＩＣ１００
にテストパターン信号を与える動作と、被試験ＩＣ１０
０から出力される応答信号を取込む動作を行なうテスト
ヘッドを示す。図ではテストヘッド２００において被試
験ＩＣ１００の一つの端子にテストパターン信号を与え
る部分の回路だけを示している。従って実際のＩＣ試験
装置では図３に示す回路構成が被試験ＩＣ１００のピン
の数だけ用意される。通常その数は数１００ピン分とな
る。
。図中１００は被試験ＩＣ、２００は被試験ＩＣ１００
にテストパターン信号を与える動作と、被試験ＩＣ１０
０から出力される応答信号を取込む動作を行なうテスト
ヘッドを示す。図ではテストヘッド２００において被試
験ＩＣ１００の一つの端子にテストパターン信号を与え
る部分の回路だけを示している。従って実際のＩＣ試験
装置では図３に示す回路構成が被試験ＩＣ１００のピン
の数だけ用意される。通常その数は数１００ピン分とな
る。
【０００３】テストヘッド２００には被試験ＩＣ１００
にＨ論理とＬ論理及び終端用の電圧から成る３値の試験
パターン信号を与える多値ドライバ２１０と、被試験Ｉ
Ｃ１００から出力される応答出力信号を取込む信号取込
回路２２０と、電流負荷回路２３０とが設けられる。こ
れら多値ドライバ２１０の出力端子と、信号取込回路２
２０の入力端子と、電流負荷回路２３０の接続端子２３
１は共通接続され、この共通接続点Ａが信号伝送路３０
０を通じて被試験ＩＣ１００の一つの端子に接続される
。
にＨ論理とＬ論理及び終端用の電圧から成る３値の試験
パターン信号を与える多値ドライバ２１０と、被試験Ｉ
Ｃ１００から出力される応答出力信号を取込む信号取込
回路２２０と、電流負荷回路２３０とが設けられる。こ
れら多値ドライバ２１０の出力端子と、信号取込回路２
２０の入力端子と、電流負荷回路２３０の接続端子２３
１は共通接続され、この共通接続点Ａが信号伝送路３０
０を通じて被試験ＩＣ１００の一つの端子に接続される
。
【０００４】テストヘッド２００には複数の電圧源４１
０，４２０，４３０，４４０が接続され、この電圧源４
１０〜４４０から各種の設定電圧ＶＨ ，ＶＬ ，ＶＴ
，ＶＴＨを与え、被試験ＩＣ１００の動作試験を行な
う。従来は図示のように４個の電圧源４１０，４２０，
４３０，４４０を有し、これら４個の電圧源４１０〜４
４０から設定電圧ＶＨ ，ＶＬ ，ＶＴ ，ＶＴＨが出
力される。
０，４２０，４３０，４４０が接続され、この電圧源４
１０〜４４０から各種の設定電圧ＶＨ ，ＶＬ ，ＶＴ
，ＶＴＨを与え、被試験ＩＣ１００の動作試験を行な
う。従来は図示のように４個の電圧源４１０，４２０，
４３０，４４０を有し、これら４個の電圧源４１０〜４
４０から設定電圧ＶＨ ，ＶＬ ，ＶＴ ，ＶＴＨが出
力される。
【０００５】各電圧源４１０〜４４０はそれぞれ可変電
圧発生器（４１１，４１２），（４２１，４２２），（
４３１，４３２），（４４１，４４２）とを有し、各可
変電圧発生器（４１１，４１２），（４２１，４２２）
，（４３１，４３２），（４４１，４４２）からそれぞ
れ設定電圧ＶＨ ，ＶＨＯＦ ，ＶＬ ，ＶＬＯＦ ，
ＶＴ ，ＶＴＯＦ ，ＶＴＨ，ＶＴＨＯＦがそれぞれ出
力され、これら各二つの電圧（ＶＨ ，ＶＨＯＦ ），
（ＶＬ ，ＶＬＯＦ ），（ＶＴ ，ＶＴＯＦ ）及び
（ＶＴＨ ，ＶＴＨＯＦ）はそれぞれ加算回路４１３
，２２３，２３３，２４３で加算され、電圧バッファ４
１４，４２４，４３４，４４４でバッファ増幅され、テ
ストヘッド２００に供給される。
圧発生器（４１１，４１２），（４２１，４２２），（
４３１，４３２），（４４１，４４２）とを有し、各可
変電圧発生器（４１１，４１２），（４２１，４２２）
，（４３１，４３２），（４４１，４４２）からそれぞ
れ設定電圧ＶＨ ，ＶＨＯＦ ，ＶＬ ，ＶＬＯＦ ，
ＶＴ ，ＶＴＯＦ ，ＶＴＨ，ＶＴＨＯＦがそれぞれ出
力され、これら各二つの電圧（ＶＨ ，ＶＨＯＦ ），
（ＶＬ ，ＶＬＯＦ ），（ＶＴ ，ＶＴＯＦ ）及び
（ＶＴＨ ，ＶＴＨＯＦ）はそれぞれ加算回路４１３
，２２３，２３３，２４３で加算され、電圧バッファ４
１４，４２４，４３４，４４４でバッファ増幅され、テ
ストヘッド２００に供給される。
【０００６】多値ドライバ２１０には試験パターン信号
のＨ論理の電圧値を規定する電圧ＶＨ と、Ｌ論理の電
圧値を規定する電圧ＶＬ と、被試験ＩＣ１００から信
号を取出すときに信号伝送路３００の終端に与える電圧
ＶＴ とから成る３値の電圧が与えられ、試験パターン
信号の論理に対応してこれら何れか一つが選択されて被
試験ＩＣ１００に与えられる。つまり試験パターン信号
としてＨ論理を出力すべきタイミングでは多値ドライバ
２１０は電圧ＶＨ を選択して被試験ＩＣ１００に与え
、またＬ論理を出力すべきタイミングでは多値ドライバ
２１０は電圧ＶＬ を選択して被試験ＩＣ１００に与え
る。また被試験ＩＣ１００が応答信号を出力するタイミ
ングでは多値ドライバ２１０は終端電圧ＶＴ を選択し
、この終端電圧ＶＴ を信号伝送路３００のテストヘッ
ド２００側に設けられる終端抵抗器（特に図示しない）
の端部に与え、信号伝送路３００の終端の電圧を固定し
、信号取込回路２２０の動作を規定する。
のＨ論理の電圧値を規定する電圧ＶＨ と、Ｌ論理の電
圧値を規定する電圧ＶＬ と、被試験ＩＣ１００から信
号を取出すときに信号伝送路３００の終端に与える電圧
ＶＴ とから成る３値の電圧が与えられ、試験パターン
信号の論理に対応してこれら何れか一つが選択されて被
試験ＩＣ１００に与えられる。つまり試験パターン信号
としてＨ論理を出力すべきタイミングでは多値ドライバ
２１０は電圧ＶＨ を選択して被試験ＩＣ１００に与え
、またＬ論理を出力すべきタイミングでは多値ドライバ
２１０は電圧ＶＬ を選択して被試験ＩＣ１００に与え
る。また被試験ＩＣ１００が応答信号を出力するタイミ
ングでは多値ドライバ２１０は終端電圧ＶＴ を選択し
、この終端電圧ＶＴ を信号伝送路３００のテストヘッ
ド２００側に設けられる終端抵抗器（特に図示しない）
の端部に与え、信号伝送路３００の終端の電圧を固定し
、信号取込回路２２０の動作を規定する。
【０００７】信号取込回路２２０は被試験ＩＣ１００か
ら出力される応答出力信号のＨ論理及びＬ論理が正規の
レベルを持っているとき良としてＨ論理とＬ論理を取込
み、この取込んだ信号を論理比較器（特に図示しない）
に送り、論理比較器で期待値パターンと比較し、一致不
一致を比較判定し、不一致が検出されたとき被試験ＩＣ
１００を不良と判定する。
ら出力される応答出力信号のＨ論理及びＬ論理が正規の
レベルを持っているとき良としてＨ論理とＬ論理を取込
み、この取込んだ信号を論理比較器（特に図示しない）
に送り、論理比較器で期待値パターンと比較し、一致不
一致を比較判定し、不一致が検出されたとき被試験ＩＣ
１００を不良と判定する。
【０００８】一方、試験モードの他の例として、被試験
ＩＣ１００が信号を出力するとき、負荷として電流負荷
回路２３０を接続して試験を行なう場合がある。この試
験は被試験ＩＣ１００を実際に使用する場合、外部に接
続される回路が電流負荷である場合を想定し、電流負荷
が接続された場合も正常動作するか否かを見る試験であ
る。
ＩＣ１００が信号を出力するとき、負荷として電流負荷
回路２３０を接続して試験を行なう場合がある。この試
験は被試験ＩＣ１００を実際に使用する場合、外部に接
続される回路が電流負荷である場合を想定し、電流負荷
が接続された場合も正常動作するか否かを見る試験であ
る。
【０００９】電流負荷回路２３０はダイオードブリッジ
２３２と、このダイオードブリッジ２３２に電流を与え
るか否かを切替制御するスイッチ用トランジスタＱ１
，Ｑ２ ，Ｑ３ ，Ｑ４ と、ダイオードブリッジ２３
２に正の定電流源を与える定電流源２３３と、負の定電
流を与える定電流源２３４とによって構成される。電流
負荷試験を行なう場合はトランジスタＱ２ とＱ４ を
オンに制御し、他のトランジスタＱ１ とＱ３ はオフ
に制御する。ダイオードブリッジ２３２の接続点Ｂに電
圧源４４０から設定電圧ＶＴＨを与える。この設定電圧
ＶＴＨは被試験ＩＣ１００が出力する論理信号の振幅の
ほぼ中央の電圧値とされる。従って被試験ＩＣ１００が
正規のレベルのＨ論理を出力すると出力端子２３１の電
位がＢ点の電位より高くなるから被試験ＩＣ１００はト
ランジスタＱ４ を通じて定電流回路２３４に向って定
電流ｉ１ を流す。このときＨ論理の電圧が正規の電圧
であれば信号取込回路２２０は正規のＨ論理であると判
定し、その論理信号を取込む。
２３２と、このダイオードブリッジ２３２に電流を与え
るか否かを切替制御するスイッチ用トランジスタＱ１
，Ｑ２ ，Ｑ３ ，Ｑ４ と、ダイオードブリッジ２３
２に正の定電流源を与える定電流源２３３と、負の定電
流を与える定電流源２３４とによって構成される。電流
負荷試験を行なう場合はトランジスタＱ２ とＱ４ を
オンに制御し、他のトランジスタＱ１ とＱ３ はオフ
に制御する。ダイオードブリッジ２３２の接続点Ｂに電
圧源４４０から設定電圧ＶＴＨを与える。この設定電圧
ＶＴＨは被試験ＩＣ１００が出力する論理信号の振幅の
ほぼ中央の電圧値とされる。従って被試験ＩＣ１００が
正規のレベルのＨ論理を出力すると出力端子２３１の電
位がＢ点の電位より高くなるから被試験ＩＣ１００はト
ランジスタＱ４ を通じて定電流回路２３４に向って定
電流ｉ１ を流す。このときＨ論理の電圧が正規の電圧
であれば信号取込回路２２０は正規のＨ論理であると判
定し、その論理信号を取込む。
【００１０】一方、被試験ＩＣ１００がＬ論理を出力す
ると出力端子２３１の電位がＢ点の電位より低下するか
ら、定電流回路２３３から流れる電流ｉ２ が被試験Ｉ
Ｃ１００に流れ込む。このようにして設定電圧ＶＴＨを
境に正と負に振れる電圧の論理信号を出力する毎に電流
ｉ１ 及びｉ２ を被試験ＩＣ１００から出力させ、被
試験ＩＣ１００が正常に動作するか否かを試験する。
ると出力端子２３１の電位がＢ点の電位より低下するか
ら、定電流回路２３３から流れる電流ｉ２ が被試験Ｉ
Ｃ１００に流れ込む。このようにして設定電圧ＶＴＨを
境に正と負に振れる電圧の論理信号を出力する毎に電流
ｉ１ 及びｉ２ を被試験ＩＣ１００から出力させ、被
試験ＩＣ１００が正常に動作するか否かを試験する。
【００１１】各電圧源４１０〜４４０は主たる電圧ＶＨ
，ＶＬ ，ＶＴＯ，ＶＴＨを発生する可変電圧源４１
１，４２１，４３１，４４１に対してオフセット電圧発
生用の可変電圧源４１２，４２２，４３２，４４２が設
けられ、このオフセット電圧発生用の可変電圧源４１２
，４２２，４３２，４４２から出力するオフセット電圧
ＶＨＯＦ ，ＶＬＯＦ ，ＶＴＯＦ ，ＶＴＨＯＦによ
って各電圧供給系路で発生するオフセット電圧を相殺し
設定電圧ＶＨ ，ＶＬ ，ＶＴ ，ＶＴＨを変更すると
き、これらの電圧だけを変更すればよく、変更の都度オ
フセット電圧を相殺するための調整を行なわなくで済む
ようにしている。
，ＶＬ ，ＶＴＯ，ＶＴＨを発生する可変電圧源４１
１，４２１，４３１，４４１に対してオフセット電圧発
生用の可変電圧源４１２，４２２，４３２，４４２が設
けられ、このオフセット電圧発生用の可変電圧源４１２
，４２２，４３２，４４２から出力するオフセット電圧
ＶＨＯＦ ，ＶＬＯＦ ，ＶＴＯＦ ，ＶＴＨＯＦによ
って各電圧供給系路で発生するオフセット電圧を相殺し
設定電圧ＶＨ ，ＶＬ ，ＶＴ ，ＶＴＨを変更すると
き、これらの電圧だけを変更すればよく、変更の都度オ
フセット電圧を相殺するための調整を行なわなくで済む
ようにしている。
【００１２】また電圧バッファ４１４，４２４，４３４
，４４４はそれぞれ電圧検出線ＳＥＮＳを有し、この電
圧検出線ＳＥＮＳによって多値ドライバ２１０の入力点
に与えられる電圧ＶＨ ，ＶＬ ，ＶＴ ，ＶＴＨを検
出し、この検出電圧を帰還させ、この帰還動作によって
多値ドライバ２１０の入力点の電圧が正確に正規の電圧
ＶＨ ，ＶＬ ，ＶＴ ，ＶＴＨに維持されるように構
成している。
，４４４はそれぞれ電圧検出線ＳＥＮＳを有し、この電
圧検出線ＳＥＮＳによって多値ドライバ２１０の入力点
に与えられる電圧ＶＨ ，ＶＬ ，ＶＴ ，ＶＴＨを検
出し、この検出電圧を帰還させ、この帰還動作によって
多値ドライバ２１０の入力点の電圧が正確に正規の電圧
ＶＨ ，ＶＬ ，ＶＴ ，ＶＴＨに維持されるように構
成している。
【００１３】
【発明が解決しようとする課題】従来は４個の電圧源４
１０，４２０，４３０，４４０を使用して、各設定電圧
ＶＨ ，ＶＬ ，ＶＴ ，ＶＴＨを出力する構成となっ
ている。 各電圧源４１０，４２０，４３０，４４０を構成する可
変電圧源（４１１，４１２），（４２１，４２２），（
４３１，４３２），（４４１，４４２）はそれぞれディ
ジタル−アナログ変換器によって構成している。従って
各可変電圧源は高価なものとなっている。
１０，４２０，４３０，４４０を使用して、各設定電圧
ＶＨ ，ＶＬ ，ＶＴ ，ＶＴＨを出力する構成となっ
ている。 各電圧源４１０，４２０，４３０，４４０を構成する可
変電圧源（４１１，４１２），（４２１，４２２），（
４３１，４３２），（４４１，４４２）はそれぞれディ
ジタル−アナログ変換器によって構成している。従って
各可変電圧源は高価なものとなっている。
【００１４】また各電圧源４１０〜４４０とテストヘッ
ド２００との間を接続するケーブルの本数も多いため（
図３の回路規模が被試験ＩＣ１００のピン数分設けられ
るため）ハードウエアの規模が大きくなり、この点でコ
ストが掛る欠点がある。この発明の目的は電圧源の数を
少なくし、回路規模を簡素化して安価に作ることができ
るＩＣ試験装置を提供しようとするものである。
ド２００との間を接続するケーブルの本数も多いため（
図３の回路規模が被試験ＩＣ１００のピン数分設けられ
るため）ハードウエアの規模が大きくなり、この点でコ
ストが掛る欠点がある。この発明の目的は電圧源の数を
少なくし、回路規模を簡素化して安価に作ることができ
るＩＣ試験装置を提供しようとするものである。
【００１５】
【課題を解決するための手段】この発明ではテストヘッ
ドに電流負荷回路を内蔵したＩＣ試験装置において、電
流負荷回路に与える設定電圧ＶＴＨを、終端電圧発生系
路から発生させ、設定電圧ＶＴＨを発生する電圧源を省
略し、電圧源の数を少なくする構成としたものである。
ドに電流負荷回路を内蔵したＩＣ試験装置において、電
流負荷回路に与える設定電圧ＶＴＨを、終端電圧発生系
路から発生させ、設定電圧ＶＴＨを発生する電圧源を省
略し、電圧源の数を少なくする構成としたものである。
【００１６】
【実施例】図１にこの発明の一実施例を示す。図３と対
応する部分には同一符号を付し、その重複説明は省略す
るが、この発明においては、電流負荷回路２３０に与え
る設定電圧ＶＴＨと、終端電圧ＶＴ とは必ず何れか一
方だけが用いられることに着目して、終端電圧ＶＴ の
供給系路に終端電圧ＶＴ を電流負荷回路２３０に与え
る設定電圧ＶＴＨにシフトさせる電圧シフト手段５００
を設ける。
応する部分には同一符号を付し、その重複説明は省略す
るが、この発明においては、電流負荷回路２３０に与え
る設定電圧ＶＴＨと、終端電圧ＶＴ とは必ず何れか一
方だけが用いられることに着目して、終端電圧ＶＴ の
供給系路に終端電圧ＶＴ を電流負荷回路２３０に与え
る設定電圧ＶＴＨにシフトさせる電圧シフト手段５００
を設ける。
【００１７】この電圧シフト手段５００は終端電圧ＶＴ
の供給線ＶＴＦＯＲＣＥに一端を接続し、他端に電圧
検出線ＳＥＮＳＥを接続した抵抗器５０１と、電流切替
回路５０２を構成するトランジスタＱ５ ，Ｑ６ と、
電流切替回路５０２によって切替られる電流を一定電流
値になるように制御する定電流回路５０３と、この定電
流回路５０３の定電流値ＩＡｄｊ を可変し、任意の値
に設定する設定器５０４とによって構成される。
の供給線ＶＴＦＯＲＣＥに一端を接続し、他端に電圧
検出線ＳＥＮＳＥを接続した抵抗器５０１と、電流切替
回路５０２を構成するトランジスタＱ５ ，Ｑ６ と、
電流切替回路５０２によって切替られる電流を一定電流
値になるように制御する定電流回路５０３と、この定電
流回路５０３の定電流値ＩＡｄｊ を可変し、任意の値
に設定する設定器５０４とによって構成される。
【００１８】電流負荷回路２３０の設定電圧入力端子Ｂ
は終端電圧供給線ＶＴＦＯＲＣＥに接続する。この構成
において、通常の終端抵抗によって被試験ＩＣ１００の
応答信号を受けるには、電流負荷回路２３０を構成する
トランジスタＱ１ ，Ｑ２ をオンに、Ｑ３ ，Ｑ４
をオフに制御し、ダイオードブリッジ２３２をオフの状
態に設定すると共に、電流シフト手段５００を構成する
電流切替回路５０２のトランジスタＱ５ をオフ、Ｑ６
をオンの状態に設定する。
は終端電圧供給線ＶＴＦＯＲＣＥに接続する。この構成
において、通常の終端抵抗によって被試験ＩＣ１００の
応答信号を受けるには、電流負荷回路２３０を構成する
トランジスタＱ１ ，Ｑ２ をオンに、Ｑ３ ，Ｑ４
をオフに制御し、ダイオードブリッジ２３２をオフの状
態に設定すると共に、電流シフト手段５００を構成する
電流切替回路５０２のトランジスタＱ５ をオフ、Ｑ６
をオンの状態に設定する。
【００１９】このようにトランジスタＱ５ をオフの状
態に設定することにより、抵抗器５０１には電流が流れ
ないから、電流供給線ＶＴＦＯＲＣＥと電圧検出線ＳＥ
ＮＳＥの電位は等しくなる。結局この状態では多値ドラ
イバ２１０の終端電圧入力端子には終端電圧ＶＴ が入
力され、この終端電圧ＶＴ が信号伝送路３００の終端
に接続された終端抵抗器（特に図示しない）に与えられ
、信号取込回路２２０の動作を規定する。
態に設定することにより、抵抗器５０１には電流が流れ
ないから、電流供給線ＶＴＦＯＲＣＥと電圧検出線ＳＥ
ＮＳＥの電位は等しくなる。結局この状態では多値ドラ
イバ２１０の終端電圧入力端子には終端電圧ＶＴ が入
力され、この終端電圧ＶＴ が信号伝送路３００の終端
に接続された終端抵抗器（特に図示しない）に与えられ
、信号取込回路２２０の動作を規定する。
【００２０】一方、電流負荷試験を行なう場合には、電
流負荷回路２３０を構成するトランジスタＱ１ ，Ｑ３
をオフに、Ｑ２ ，Ｑ４ をオンに制御してダイオー
ドブリッジ２３２に電流が流れる状態に設定すると共に
、電圧シフト手段５００のトランジスタＱ５ をオンに
、Ｑ６ をオフの状態に設定する。このように設定する
ことにより抵抗器５０１に定電流回路５０３で制限する
定電流ＩＡｄｊ が流れ、抵抗器５０１に電圧−ΔＶＴ
が発生する。この電圧−ΔＶＴ が電圧源４３０を構
成する電圧バッファ４３４の反転入力端子に帰還される
。電圧バッファ４３４の非反転入力端子には終端電圧Ｖ
Ｔ が与えられているから、反転入力端子の電位は非反
転入力端子の電圧ＶＴ と同じ電圧となるように電圧バ
ッファ４３４が動作する。 この結果、電圧供給線ＶＴＦＯＲＣＥの電位はＶＴ ＋
ΔＶＴ となりこのＶＴ ＋ΔＶＴ が電流負荷回路２
３０で必要とする設定電圧ＶＴＨに対してＶＴＨ＝ＶＴ
＋ΔＶＴ となるようにΔＶＴ を設定すればよい。 このためには設定器５０４を調整し、定電流回路５０３
の定電流値ＩＡｄｊ を適宜に設定すればよい。
流負荷回路２３０を構成するトランジスタＱ１ ，Ｑ３
をオフに、Ｑ２ ，Ｑ４ をオンに制御してダイオー
ドブリッジ２３２に電流が流れる状態に設定すると共に
、電圧シフト手段５００のトランジスタＱ５ をオンに
、Ｑ６ をオフの状態に設定する。このように設定する
ことにより抵抗器５０１に定電流回路５０３で制限する
定電流ＩＡｄｊ が流れ、抵抗器５０１に電圧−ΔＶＴ
が発生する。この電圧−ΔＶＴ が電圧源４３０を構
成する電圧バッファ４３４の反転入力端子に帰還される
。電圧バッファ４３４の非反転入力端子には終端電圧Ｖ
Ｔ が与えられているから、反転入力端子の電位は非反
転入力端子の電圧ＶＴ と同じ電圧となるように電圧バ
ッファ４３４が動作する。 この結果、電圧供給線ＶＴＦＯＲＣＥの電位はＶＴ ＋
ΔＶＴ となりこのＶＴ ＋ΔＶＴ が電流負荷回路２
３０で必要とする設定電圧ＶＴＨに対してＶＴＨ＝ＶＴ
＋ΔＶＴ となるようにΔＶＴ を設定すればよい。 このためには設定器５０４を調整し、定電流回路５０３
の定電流値ＩＡｄｊ を適宜に設定すればよい。
【００２１】従ってこの発明によれば電圧源４１０と４
２０，４３０の３個で構成することができ構成を簡素化
することができる。図２はこの発明の変形実施例を示す
。この例では終端電圧ＶＴ に対して電流負荷回路２３
０に設定する電圧ＶＴＨを正側及び負側の双方に設定で
きるように構成した場合を示す。
２０，４３０の３個で構成することができ構成を簡素化
することができる。図２はこの発明の変形実施例を示す
。この例では終端電圧ＶＴ に対して電流負荷回路２３
０に設定する電圧ＶＴＨを正側及び負側の双方に設定で
きるように構成した場合を示す。
【００２２】つまり定電流回路５０４を流れる電流をＩ
Ａｄｊ１、定電流回路５０３を流れる電流をＩＡｄｊ２
とした場合、ＩＡｄｊ１＜ＩＡｄｊ２に設定すると、Ｖ
ＴＨは終端電圧ＶＴより正側に設定することができる。 またＩＡｄｊ１＞ＩＡｄｊ２に設定した場合はＶＴＨは
終端電圧ＶＴ より負側に設定することができる。
Ａｄｊ１、定電流回路５０３を流れる電流をＩＡｄｊ２
とした場合、ＩＡｄｊ１＜ＩＡｄｊ２に設定すると、Ｖ
ＴＨは終端電圧ＶＴより正側に設定することができる。 またＩＡｄｊ１＞ＩＡｄｊ２に設定した場合はＶＴＨは
終端電圧ＶＴ より負側に設定することができる。
【００２３】
【発明の効果】以上説明したように、この発明によれば
、被試験ＩＣ１００に与える試験パターン信号の各論理
レベルを設定するための電圧源をＨ論理レベルの電圧Ｖ
Ｈ を設定するための電圧源４１０と、Ｌ論理レベルの
電圧ＶＬ を設定するための電圧源４２０と、終端電圧
ＶＴ を設定するための電圧源４３０の３個の電圧源に
よって構成することができ、従来と比較して電圧源を１
個少なくすることができる。
、被試験ＩＣ１００に与える試験パターン信号の各論理
レベルを設定するための電圧源をＨ論理レベルの電圧Ｖ
Ｈ を設定するための電圧源４１０と、Ｌ論理レベルの
電圧ＶＬ を設定するための電圧源４２０と、終端電圧
ＶＴ を設定するための電圧源４３０の３個の電圧源に
よって構成することができ、従来と比較して電圧源を１
個少なくすることができる。
【００２４】この電圧源の数の減少は被試験ＩＣ１００
の端子の数（数１００ピン分）に対応して少なくなるの
でＩＣ試験装置の全体の回路規模を大幅に縮少すること
ができる。またこれに比例してケーブルの本数も少なく
することができるから、この点でもＩＣ試験装置の規模
を小さくでき、コストダウンも期待できる。
の端子の数（数１００ピン分）に対応して少なくなるの
でＩＣ試験装置の全体の回路規模を大幅に縮少すること
ができる。またこれに比例してケーブルの本数も少なく
することができるから、この点でもＩＣ試験装置の規模
を小さくでき、コストダウンも期待できる。
【図１】この発明の実施例を示す接続図。
【図２】この発明の変形実施例を示す接続図。
【図３】従来の技術を説明するための接続図。
１００ 被試験ＩＣ
２００ テストヘッド
２１０ ドライバ
２２０ 信号取込回路
２３０ 電流負荷回路
２３２ ダイオードブリッジ
３００ 信号伝送路
４１０，４２０，４３０ 電圧源
ＶＴ 終端電圧
Claims (1)
- 【請求項１】 被試験ＩＣの各端子に試験パターンの
論理に従って設定された電圧値を持つＨ論理と、設定さ
れた電圧値を持つＬ論理、及び被試験ＩＣが信号を出力
するモードにおいてテストヘッドと被試験ＩＣとの間を
接続する信号伝送路のテストヘッド側の終端に規定の電
圧値を持つ終端電圧を与える多値ドライバと、被試験Ｉ
Ｃが信号を出力するモードにおいて、上記伝送路の終端
に終端電圧を与えることに代えて、設定電圧を境に、こ
の設定電圧以上の電圧を被試験ＩＣが出力するときは正
方向に被試験ＩＣに電流を与え、或る電圧を境に、この
電圧以下の電圧を被試験ＩＣが出力するときは負方向に
被試験ＩＣに電流を与える電流負荷回路とを具備して成
るＩＣ試験装置において、上記電流負荷回路を与える電
圧を上記終端電圧を与える電圧源の電圧帰還回路に電圧
シフト回路を設け、この電圧シフト回路の電圧シフトに
よって、上記電流負荷回路に与え設定電圧を発生させ、
電圧シフト回路に電圧シフトさせない状態で、上記多値
ドライバに上記終端電圧を与える構成としたＩＣ試験装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021101A JP2996416B2 (ja) | 1991-02-14 | 1991-02-14 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021101A JP2996416B2 (ja) | 1991-02-14 | 1991-02-14 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04259868A true JPH04259868A (ja) | 1992-09-16 |
| JP2996416B2 JP2996416B2 (ja) | 1999-12-27 |
Family
ID=12045483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021101A Expired - Lifetime JP2996416B2 (ja) | 1991-02-14 | 1991-02-14 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996416B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024622A1 (fr) * | 1994-07-15 | 1997-07-10 | Advantest Corporation | Circuit electronique a broche d'entree/sortie |
| JPH11174128A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
| US6064242A (en) * | 1995-12-28 | 2000-05-16 | Advantest Corp. | I/O pin electronics circuit having a pair of drivers |
| WO2009087874A1 (ja) * | 2008-01-08 | 2009-07-16 | Advantest Corporation | 試験装置、プローブカード、および試験方法 |
-
1991
- 1991-02-14 JP JP3021101A patent/JP2996416B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024622A1 (fr) * | 1994-07-15 | 1997-07-10 | Advantest Corporation | Circuit electronique a broche d'entree/sortie |
| US6064242A (en) * | 1995-12-28 | 2000-05-16 | Advantest Corp. | I/O pin electronics circuit having a pair of drivers |
| JPH11174128A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
| WO2009087874A1 (ja) * | 2008-01-08 | 2009-07-16 | Advantest Corporation | 試験装置、プローブカード、および試験方法 |
| US7755375B2 (en) | 2008-01-08 | 2010-07-13 | Advantest Corporation | Test apparatus, probe card, and test method |
| JPWO2009087874A1 (ja) * | 2008-01-08 | 2011-05-26 | 株式会社アドバンテスト | 試験装置、プローブカード、および試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2996416B2 (ja) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
| US7373574B2 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| US4523312A (en) | IC tester | |
| US6016566A (en) | Comparator for semiconductor testing device | |
| US7528637B2 (en) | Driver circuit | |
| US5514976A (en) | Semiconductor test apparatus having improved current load circuit | |
| US4507576A (en) | Method and apparatus for synthesizing a drive signal for active IC testing including slew rate adjustment | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| US6292010B1 (en) | Dynamic pin driver combining high voltage mode and high speed mode | |
| JPH1130649A (ja) | 半導体回路のテスト方法及びテスト装置 | |
| US7409615B2 (en) | Test apparatus and test method | |
| US6294949B1 (en) | Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| US10180453B2 (en) | Increased power efficiency in driver circuits | |
| US6242966B1 (en) | Leakage current correcting circuit | |
| US5241264A (en) | IC test apparatus | |
| JP4130709B2 (ja) | 半導体デバイス試験装置および信号出力装置 | |
| US6064242A (en) | I/O pin electronics circuit having a pair of drivers | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP3569099B2 (ja) | 波形生成回路および半導体試験装置 | |
| JPH0559354U (ja) | Ｉｃ試験装置 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| EP0709687A2 (en) | An apparatus for testing the quality of the logic levels of a digital signal | |
| JPH08292227A (ja) | 終端回路 | |
| KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990928 |