JP2996416B2 - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP2996416B2 JP2996416B2 JP3021101A JP2110191A JP2996416B2 JP 2996416 B2 JP2996416 B2 JP 2996416B2 JP 3021101 A JP3021101 A JP 3021101A JP 2110191 A JP2110191 A JP 2110191A JP 2996416 B2 JP2996416 B2 JP 2996416B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- under test
- circuit
- test
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は各種のＩＣを試験する
ＩＣ試験装置に関する。
ＩＣ試験装置に関する。
【０００２】
【従来の技術】図３に従来のＩＣ試験装置の構成を示
す。図中１００は被試験ＩＣ、２００は被試験ＩＣ１０
０にテストパターン信号を与える動作と、被試験ＩＣ１
００から出力される応答信号を取込む動作を行なうテス
トヘッドを示す。図ではテストヘッド２００において被
試験ＩＣ１００の一つの端子にテストパターン信号を与
える部分の回路だけを示している。従って実際のＩＣ試
験装置では図３に示す回路構成が被試験ＩＣ１００のピ
ンの数だけ用意される。通常その数は数１００ピン分と
なる。
す。図中１００は被試験ＩＣ、２００は被試験ＩＣ１０
０にテストパターン信号を与える動作と、被試験ＩＣ１
００から出力される応答信号を取込む動作を行なうテス
トヘッドを示す。図ではテストヘッド２００において被
試験ＩＣ１００の一つの端子にテストパターン信号を与
える部分の回路だけを示している。従って実際のＩＣ試
験装置では図３に示す回路構成が被試験ＩＣ１００のピ
ンの数だけ用意される。通常その数は数１００ピン分と
なる。
【０００３】テストヘッド２００には被試験ＩＣ１００
にＨ論理とＬ論理及び終端用の電圧から成る３値の試験
パターン信号を与える多値ドライバ２１０と、被試験Ｉ
Ｃ１００から出力される応答出力信号を取込む信号取込
回路２２０と、電流負荷回路２３０とが設けられる。こ
れら多値ドライバ２１０の出力端子と、信号取込回路２
２０の入力端子と、電流負荷回路２３０の接続端子２３
１は共通接続され、この共通接続点Ａが信号伝送路３０
０を通じて被試験ＩＣ１００の一つの端子に接続され
る。
にＨ論理とＬ論理及び終端用の電圧から成る３値の試験
パターン信号を与える多値ドライバ２１０と、被試験Ｉ
Ｃ１００から出力される応答出力信号を取込む信号取込
回路２２０と、電流負荷回路２３０とが設けられる。こ
れら多値ドライバ２１０の出力端子と、信号取込回路２
２０の入力端子と、電流負荷回路２３０の接続端子２３
１は共通接続され、この共通接続点Ａが信号伝送路３０
０を通じて被試験ＩＣ１００の一つの端子に接続され
る。
【０００４】テストヘッド２００には複数の電圧源４１
０，４２０，４３０，４４０が接続され、この電圧源４
１０〜４４０から各種の設定電圧ＶH ，ＶL ，ＶT ，Ｖ
THを与え、被試験ＩＣ１００の動作試験を行なう。従来
は図示のように４個の電圧源４１０，４２０，４３０，
４４０を有し、これら４個の電圧源４１０〜４４０から
設定電圧ＶH ，ＶL ，ＶT ，ＶTHが出力される。
０，４２０，４３０，４４０が接続され、この電圧源４
１０〜４４０から各種の設定電圧ＶH ，ＶL ，ＶT ，Ｖ
THを与え、被試験ＩＣ１００の動作試験を行なう。従来
は図示のように４個の電圧源４１０，４２０，４３０，
４４０を有し、これら４個の電圧源４１０〜４４０から
設定電圧ＶH ，ＶL ，ＶT ，ＶTHが出力される。
【０００５】各電圧源４１０〜４４０はそれぞれ可変電
圧発生器（４１１，４１２），（４２１，４２２），
（４３１，４３２），（４４１，４４２）とを有し、各
可変電圧発生器（４１１，４１２），（４２１，４２
２），（４３１，４３２），（４４１，４４２）からそ
れぞれ設定電圧ＶH ，ＶHOF ，ＶL ，ＶLOF ，ＶT ，Ｖ
TO F ，ＶTH，ＶTHOFがそれぞれ出力され、これら各二つ
の電圧（ＶH ，ＶHOF ），（ＶL ，ＶLOF ），（ＶT ，
ＶTOF ）及び（ＶTH ，ＶTHOF）はそれぞれ加算回路４
１３，２２３，２３３，２４３で加算され、電圧バッフ
ァ４１４，４２４，４３４，４４４でバッファ増幅さ
れ、テストヘッド２００に供給される。
圧発生器（４１１，４１２），（４２１，４２２），
（４３１，４３２），（４４１，４４２）とを有し、各
可変電圧発生器（４１１，４１２），（４２１，４２
２），（４３１，４３２），（４４１，４４２）からそ
れぞれ設定電圧ＶH ，ＶHOF ，ＶL ，ＶLOF ，ＶT ，Ｖ
TO F ，ＶTH，ＶTHOFがそれぞれ出力され、これら各二つ
の電圧（ＶH ，ＶHOF ），（ＶL ，ＶLOF ），（ＶT ，
ＶTOF ）及び（ＶTH ，ＶTHOF）はそれぞれ加算回路４
１３，２２３，２３３，２４３で加算され、電圧バッフ
ァ４１４，４２４，４３４，４４４でバッファ増幅さ
れ、テストヘッド２００に供給される。
【０００６】多値ドライバ２１０には試験パターン信号
のＨ論理の電圧値を規定する電圧Ｖ H と、Ｌ論理の電圧
値を規定する電圧ＶL と、被試験ＩＣ１００から信号を
取出すときに信号伝送路３００の終端に与える電圧ＶT
とから成る３値の電圧が与えられ、試験パターン信号の
論理に対応してこれら何れか一つが選択されて被試験Ｉ
Ｃ１００に与えられる。つまり試験パターン信号として
Ｈ論理を出力すべきタイミングでは多値ドライバ２１０
は電圧ＶH を選択して被試験ＩＣ１００に与え、またＬ
論理を出力すべきタイミングでは多値ドライバ２１０は
電圧ＶL を選択して被試験ＩＣ１００に与える。また被
試験ＩＣ１００が応答信号を出力するタイミングでは多
値ドライバ２１０は終端電圧ＶT を選択し、この終端電
圧ＶT を信号伝送路３００のテストヘッド２００側に設
けられる終端抵抗器（特に図示しない）の端部に与え、
信号伝送路３００の終端の電圧を固定し、信号取込回路
２２０の動作を規定する。
のＨ論理の電圧値を規定する電圧Ｖ H と、Ｌ論理の電圧
値を規定する電圧ＶL と、被試験ＩＣ１００から信号を
取出すときに信号伝送路３００の終端に与える電圧ＶT
とから成る３値の電圧が与えられ、試験パターン信号の
論理に対応してこれら何れか一つが選択されて被試験Ｉ
Ｃ１００に与えられる。つまり試験パターン信号として
Ｈ論理を出力すべきタイミングでは多値ドライバ２１０
は電圧ＶH を選択して被試験ＩＣ１００に与え、またＬ
論理を出力すべきタイミングでは多値ドライバ２１０は
電圧ＶL を選択して被試験ＩＣ１００に与える。また被
試験ＩＣ１００が応答信号を出力するタイミングでは多
値ドライバ２１０は終端電圧ＶT を選択し、この終端電
圧ＶT を信号伝送路３００のテストヘッド２００側に設
けられる終端抵抗器（特に図示しない）の端部に与え、
信号伝送路３００の終端の電圧を固定し、信号取込回路
２２０の動作を規定する。
【０００７】信号取込回路２２０は被試験ＩＣ１００か
ら出力される応答出力信号のＨ論理及びＬ論理が正規の
レベルを持っているとき良としてＨ論理とＬ論理を取込
み、この取込んだ信号を論理比較器（特に図示しない）
に送り、論理比較器で期待値パターンと比較し、一致不
一致を比較判定し、不一致が検出されたとき被試験ＩＣ
１００を不良と判定する。
ら出力される応答出力信号のＨ論理及びＬ論理が正規の
レベルを持っているとき良としてＨ論理とＬ論理を取込
み、この取込んだ信号を論理比較器（特に図示しない）
に送り、論理比較器で期待値パターンと比較し、一致不
一致を比較判定し、不一致が検出されたとき被試験ＩＣ
１００を不良と判定する。
【０００８】一方、試験モードの他の例として、被試験
ＩＣ１００が信号を出力するとき、負荷として電流負荷
回路２３０を接続して試験を行なう場合がある。この試
験は被試験ＩＣ１００を実際に使用する場合、外部に接
続される回路が電流負荷である場合を想定し、電流負荷
が接続された場合も正常動作するか否かを見る試験であ
る。
ＩＣ１００が信号を出力するとき、負荷として電流負荷
回路２３０を接続して試験を行なう場合がある。この試
験は被試験ＩＣ１００を実際に使用する場合、外部に接
続される回路が電流負荷である場合を想定し、電流負荷
が接続された場合も正常動作するか否かを見る試験であ
る。
【０００９】電流負荷回路２３０はダイオードブリッジ
２３２と、このダイオードブリッジ２３２に電流を与え
るか否かを切替制御するスイッチ用トランジスタＱ1 ，
Ｑ2 ，Ｑ3 ，Ｑ4 と、ダイオードブリッジ２３２に正の
定電流源を与える定電流源２３３と、負の定電流を与え
る定電流源２３４とによって構成される。電流負荷試験
を行なう場合はトランジスタＱ2 とＱ4 をオンに制御
し、他のトランジスタＱ1 とＱ3 はオフに制御する。ダ
イオードブリッジ２３２の接続点Ｂに電圧源４４０から
設定電圧ＶTHを与える。この設定電圧ＶTHは被試験ＩＣ
１００が出力する論理信号の振幅のほぼ中央の電圧値と
される。従って被試験ＩＣ１００が正規のレベルのＨ論
理を出力すると出力端子２３１の電位がＢ点の電位より
高くなるから被試験ＩＣ１００はトランジスタＱ4 を通
じて定電流回路２３４に向って定電流ｉ1 を流す。この
ときＨ論理の電圧が正規の電圧であれば信号取込回路２
２０は正規のＨ論理であると判定し、その論理信号を取
込む。
２３２と、このダイオードブリッジ２３２に電流を与え
るか否かを切替制御するスイッチ用トランジスタＱ1 ，
Ｑ2 ，Ｑ3 ，Ｑ4 と、ダイオードブリッジ２３２に正の
定電流源を与える定電流源２３３と、負の定電流を与え
る定電流源２３４とによって構成される。電流負荷試験
を行なう場合はトランジスタＱ2 とＱ4 をオンに制御
し、他のトランジスタＱ1 とＱ3 はオフに制御する。ダ
イオードブリッジ２３２の接続点Ｂに電圧源４４０から
設定電圧ＶTHを与える。この設定電圧ＶTHは被試験ＩＣ
１００が出力する論理信号の振幅のほぼ中央の電圧値と
される。従って被試験ＩＣ１００が正規のレベルのＨ論
理を出力すると出力端子２３１の電位がＢ点の電位より
高くなるから被試験ＩＣ１００はトランジスタＱ4 を通
じて定電流回路２３４に向って定電流ｉ1 を流す。この
ときＨ論理の電圧が正規の電圧であれば信号取込回路２
２０は正規のＨ論理であると判定し、その論理信号を取
込む。
【００１０】一方、被試験ＩＣ１００がＬ論理を出力す
ると出力端子２３１の電位がＢ点の電位より低下するか
ら、定電流回路２３３から流れる電流ｉ2 が被試験ＩＣ
１００に流れ込む。このようにして設定電圧ＶTHを境に
正と負に振れる電圧の論理信号を出力する毎に電流ｉ1
及びｉ2 を被試験ＩＣ１００から出力させ、被試験ＩＣ
１００が正常に動作するか否かを試験する。
ると出力端子２３１の電位がＢ点の電位より低下するか
ら、定電流回路２３３から流れる電流ｉ2 が被試験ＩＣ
１００に流れ込む。このようにして設定電圧ＶTHを境に
正と負に振れる電圧の論理信号を出力する毎に電流ｉ1
及びｉ2 を被試験ＩＣ１００から出力させ、被試験ＩＣ
１００が正常に動作するか否かを試験する。
【００１１】各電圧源４１０〜４４０は主たる電圧
ＶH ，ＶL ，Ｖ T ，ＶTHを発生する可変電圧源４１１，
４２１，４３１，４４１に対してオフセット電圧発生用
の可変電圧源４１２，４２２，４３２，４４２が設けら
れ、このオフセット電圧発生用の可変電圧源４１２，４
２２，４３２，４４２から出力するオフセット電圧Ｖ
HOF，ＶLOF ，ＶTOF ，ＶTHOFによって各電圧供給系路
で発生するオフセット電圧を相殺し設定電圧ＶH ，
ＶL ，ＶT ，ＶTHを変更するとき、これらの電圧だけを
変更すればよく、変更の都度オフセット電圧を相殺する
ための調整を行なわなくで済むようにしている。
ＶH ，ＶL ，Ｖ T ，ＶTHを発生する可変電圧源４１１，
４２１，４３１，４４１に対してオフセット電圧発生用
の可変電圧源４１２，４２２，４３２，４４２が設けら
れ、このオフセット電圧発生用の可変電圧源４１２，４
２２，４３２，４４２から出力するオフセット電圧Ｖ
HOF，ＶLOF ，ＶTOF ，ＶTHOFによって各電圧供給系路
で発生するオフセット電圧を相殺し設定電圧ＶH ，
ＶL ，ＶT ，ＶTHを変更するとき、これらの電圧だけを
変更すればよく、変更の都度オフセット電圧を相殺する
ための調整を行なわなくで済むようにしている。
【００１２】また電圧バッファ４１４，４２４，４３
４，４４４はそれぞれ電圧検出線ＳＥＮＳを有し、この
電圧検出線ＳＥＮＳによって多値ドライバ２１０の入力
点に与えられる電圧ＶH ，ＶL ，ＶT ，ＶTHを検出し、
この検出電圧を帰還させ、この帰還動作によって多値ド
ライバ２１０の入力点の電圧が正確に正規の電圧ＶH ，
ＶL ，ＶT ，ＶTHに維持されるように構成している。
４，４４４はそれぞれ電圧検出線ＳＥＮＳを有し、この
電圧検出線ＳＥＮＳによって多値ドライバ２１０の入力
点に与えられる電圧ＶH ，ＶL ，ＶT ，ＶTHを検出し、
この検出電圧を帰還させ、この帰還動作によって多値ド
ライバ２１０の入力点の電圧が正確に正規の電圧ＶH ，
ＶL ，ＶT ，ＶTHに維持されるように構成している。
【００１３】
【発明が解決しようとする課題】従来は４個の電圧源４
１０，４２０，４３０，４４０を使用して、各設定電圧
ＶH ，ＶL ，ＶT ，ＶTHを出力する構成となっている。
各電圧源４１０，４２０，４３０，４４０を構成する可
変電圧源（４１１，４１２），（４２１，４２２），
（４３１，４３２），（４４１，４４２）はそれぞれデ
ィジタル−アナログ変換器によって構成している。従っ
て各可変電圧源は高価なものとなっている。
１０，４２０，４３０，４４０を使用して、各設定電圧
ＶH ，ＶL ，ＶT ，ＶTHを出力する構成となっている。
各電圧源４１０，４２０，４３０，４４０を構成する可
変電圧源（４１１，４１２），（４２１，４２２），
（４３１，４３２），（４４１，４４２）はそれぞれデ
ィジタル−アナログ変換器によって構成している。従っ
て各可変電圧源は高価なものとなっている。
【００１４】また各電圧源４１０〜４４０とテストヘッ
ド２００との間を接続するケーブルの本数も多いため
（図３の回路規模が被試験ＩＣ１００のピン数分設けら
れるため）ハードウエアの規模が大きくなり、この点で
コストが掛る欠点がある。この発明の目的は電圧源の数
を少なくし、回路規模を簡素化して安価に作ることがで
きるＩＣ試験装置を提供しようとするものである。
ド２００との間を接続するケーブルの本数も多いため
（図３の回路規模が被試験ＩＣ１００のピン数分設けら
れるため）ハードウエアの規模が大きくなり、この点で
コストが掛る欠点がある。この発明の目的は電圧源の数
を少なくし、回路規模を簡素化して安価に作ることがで
きるＩＣ試験装置を提供しようとするものである。
【００１５】
【課題を解決するための手段】この発明ではテストヘッ
ドに電流負荷回路を内蔵したＩＣ試験装置において、電
流負荷回路に与える設定電圧ＶTHを、終端電圧発生系路
から発生させ、設定電圧ＶTHを発生する電圧源を省略
し、電圧源の数を少なくする構成としたものである。
ドに電流負荷回路を内蔵したＩＣ試験装置において、電
流負荷回路に与える設定電圧ＶTHを、終端電圧発生系路
から発生させ、設定電圧ＶTHを発生する電圧源を省略
し、電圧源の数を少なくする構成としたものである。
【００１６】
【実施例】図１にこの発明の一実施例を示す。図３と対
応する部分には同一符号を付し、その重複説明は省略す
るが、この発明においては、電流負荷回路２３０に与え
る設定電圧ＶTHと、終端電圧ＶT とは必ず何れか一方だ
けが用いられることに着目して、終端電圧ＶT の供給系
路に終端電圧ＶT を電流負荷回路２３０に与える設定電
圧ＶTHにシフトさせる電圧シフト手段５００を設ける。
応する部分には同一符号を付し、その重複説明は省略す
るが、この発明においては、電流負荷回路２３０に与え
る設定電圧ＶTHと、終端電圧ＶT とは必ず何れか一方だ
けが用いられることに着目して、終端電圧ＶT の供給系
路に終端電圧ＶT を電流負荷回路２３０に与える設定電
圧ＶTHにシフトさせる電圧シフト手段５００を設ける。
【００１７】この電圧シフト手段５００は終端電圧ＶT
の供給線ＶＴＦＯＲＣＥに一端を接続し、他端に電圧検
出線ＳＥＮＳＥを接続した抵抗器５０１と、電流切替回
路５０２を構成するトランジスタＱ5 ，Ｑ6 と、電流切
替回路５０２によって切替られる電流を一定電流値にな
るように制御する定電流回路５０３と、この定電流回路
５０３の定電流値ＩAdj を可変し、任意の値に設定する
設定器５０４とによって構成される。
の供給線ＶＴＦＯＲＣＥに一端を接続し、他端に電圧検
出線ＳＥＮＳＥを接続した抵抗器５０１と、電流切替回
路５０２を構成するトランジスタＱ5 ，Ｑ6 と、電流切
替回路５０２によって切替られる電流を一定電流値にな
るように制御する定電流回路５０３と、この定電流回路
５０３の定電流値ＩAdj を可変し、任意の値に設定する
設定器５０４とによって構成される。
【００１８】電流負荷回路２３０の設定電圧入力端子Ｂ
は終端電圧供給線ＶＴＦＯＲＣＥに接続する。この構成
において、通常の終端抵抗によって被試験ＩＣ１００の
応答信号を受けるには、電流負荷回路２３０を構成する
トランジスタＱ1 ，Ｑ 3 をオンに、Ｑ 2 ，Ｑ4 をオフに
制御し、ダイオードブリッジ２３２をオフの状態に設定
すると共に、電流シフト手段５００を構成する電流切替
回路５０２のトランジスタＱ5 をオフ、Ｑ6 をオンの状
態に設定する。
は終端電圧供給線ＶＴＦＯＲＣＥに接続する。この構成
において、通常の終端抵抗によって被試験ＩＣ１００の
応答信号を受けるには、電流負荷回路２３０を構成する
トランジスタＱ1 ，Ｑ 3 をオンに、Ｑ 2 ，Ｑ4 をオフに
制御し、ダイオードブリッジ２３２をオフの状態に設定
すると共に、電流シフト手段５００を構成する電流切替
回路５０２のトランジスタＱ5 をオフ、Ｑ6 をオンの状
態に設定する。
【００１９】このようにトランジスタＱ5 をオフの状態
に設定することにより、抵抗器５０１には電流が流れな
いから、電流供給線ＶＴＦＯＲＣＥと電圧検出線ＳＥＮ
ＳＥの電位は等しくなる。結局この状態では多値ドライ
バ２１０の終端電圧入力端子には終端電圧ＶT が入力さ
れ、この終端電圧ＶT が信号伝送路３００の終端に接続
された終端抵抗器（特に図示しない）に与えられ、信号
取込回路２２０の動作を規定する。
に設定することにより、抵抗器５０１には電流が流れな
いから、電流供給線ＶＴＦＯＲＣＥと電圧検出線ＳＥＮ
ＳＥの電位は等しくなる。結局この状態では多値ドライ
バ２１０の終端電圧入力端子には終端電圧ＶT が入力さ
れ、この終端電圧ＶT が信号伝送路３００の終端に接続
された終端抵抗器（特に図示しない）に与えられ、信号
取込回路２２０の動作を規定する。
【００２０】一方、電流負荷試験を行なう場合には、電
流負荷回路２３０を構成するトランジスタＱ1 ，Ｑ3 を
オフに、Ｑ2 ，Ｑ4 をオンに制御してダイオードブリッ
ジ２３２に電流が流れる状態に設定すると共に、電圧シ
フト手段５００のトランジスタＱ5 をオンに、Ｑ6 をオ
フの状態に設定する。このように設定することにより抵
抗器５０１に定電流回路５０３で制限する定電流ＩAdj
が流れ、抵抗器５０１に電圧−ΔＶT が発生する。この
電圧−ΔＶT が電圧源４３０を構成する電圧バッファ４
３４の反転入力端子に帰還される。電圧バッファ４３４
の非反転入力端子には終端電圧ＶT が与えられているか
ら、反転入力端子の電位は非反転入力端子の電圧ＶT と
同じ電圧となるように電圧バッファ４３４が動作する。
この結果、電圧供給線ＶＴＦＯＲＣＥの電位はＶT ＋Δ
ＶT となりこのＶT ＋ΔＶT が電流負荷回路２３０で必
要とする設定電圧ＶTHに対してＶTH＝ＶT ＋ΔＶT とな
るようにΔＶT を設定すればよい。このためには設定器
５０４を調整し、定電流回路５０３の定電流値ＩAdj を
適宜に設定すればよい。
流負荷回路２３０を構成するトランジスタＱ1 ，Ｑ3 を
オフに、Ｑ2 ，Ｑ4 をオンに制御してダイオードブリッ
ジ２３２に電流が流れる状態に設定すると共に、電圧シ
フト手段５００のトランジスタＱ5 をオンに、Ｑ6 をオ
フの状態に設定する。このように設定することにより抵
抗器５０１に定電流回路５０３で制限する定電流ＩAdj
が流れ、抵抗器５０１に電圧−ΔＶT が発生する。この
電圧−ΔＶT が電圧源４３０を構成する電圧バッファ４
３４の反転入力端子に帰還される。電圧バッファ４３４
の非反転入力端子には終端電圧ＶT が与えられているか
ら、反転入力端子の電位は非反転入力端子の電圧ＶT と
同じ電圧となるように電圧バッファ４３４が動作する。
この結果、電圧供給線ＶＴＦＯＲＣＥの電位はＶT ＋Δ
ＶT となりこのＶT ＋ΔＶT が電流負荷回路２３０で必
要とする設定電圧ＶTHに対してＶTH＝ＶT ＋ΔＶT とな
るようにΔＶT を設定すればよい。このためには設定器
５０４を調整し、定電流回路５０３の定電流値ＩAdj を
適宜に設定すればよい。
【００２１】従ってこの発明によれば電圧源４１０と４
２０，４３０の３個で構成することができ構成を簡素化
することができる。図２はこの発明の変形実施例を示
す。この例では終端電圧ＶT に対して電流負荷回路２３
０に設定する電圧ＶTHを正側及び負側の双方に設定でき
るように構成した場合を示す。
２０，４３０の３個で構成することができ構成を簡素化
することができる。図２はこの発明の変形実施例を示
す。この例では終端電圧ＶT に対して電流負荷回路２３
０に設定する電圧ＶTHを正側及び負側の双方に設定でき
るように構成した場合を示す。
【００２２】つまり定電流回路５０４を流れる電流をＩ
Adj1、定電流回路５０３を流れる電流をＩAdj2とした場
合、ＩAdj1＜ＩAdj2に設定すると、ＶTHは終端電圧ＶT
より正側に設定することができる。またＩAdj1＞ＩAdj2
に設定した場合はＶTHは終端電圧ＶT より負側に設定す
ることができる。
Adj1、定電流回路５０３を流れる電流をＩAdj2とした場
合、ＩAdj1＜ＩAdj2に設定すると、ＶTHは終端電圧ＶT
より正側に設定することができる。またＩAdj1＞ＩAdj2
に設定した場合はＶTHは終端電圧ＶT より負側に設定す
ることができる。
【００２３】
【発明の効果】以上説明したように、この発明によれ
ば、被試験ＩＣ１００に与える試験パターン信号の各論
理レベルを設定するための電圧源をＨ論理レベルの電圧
ＶH を設定するための電圧源４１０と、Ｌ論理レベルの
電圧ＶL を設定するための電圧源４２０と、終端電圧Ｖ
T を設定するための電圧源４３０の３個の電圧源によっ
て構成することができ、従来と比較して電圧源を１個少
なくすることができる。
ば、被試験ＩＣ１００に与える試験パターン信号の各論
理レベルを設定するための電圧源をＨ論理レベルの電圧
ＶH を設定するための電圧源４１０と、Ｌ論理レベルの
電圧ＶL を設定するための電圧源４２０と、終端電圧Ｖ
T を設定するための電圧源４３０の３個の電圧源によっ
て構成することができ、従来と比較して電圧源を１個少
なくすることができる。
【００２４】この電圧源の数の減少は被試験ＩＣ１００
の端子の数（数１００ピン分）に対応して少なくなるの
でＩＣ試験装置の全体の回路規模を大幅に縮少すること
ができる。またこれに比例してケーブルの本数も少なく
することができるから、この点でもＩＣ試験装置の規模
を小さくでき、コストダウンも期待できる。
の端子の数（数１００ピン分）に対応して少なくなるの
でＩＣ試験装置の全体の回路規模を大幅に縮少すること
ができる。またこれに比例してケーブルの本数も少なく
することができるから、この点でもＩＣ試験装置の規模
を小さくでき、コストダウンも期待できる。
【図１】この発明の実施例を示す接続図。
【図２】この発明の変形実施例を示す接続図。
【図３】従来の技術を説明するための接続図。
１００ 被試験ＩＣ ２００ テストヘッド ２１０ ドライバ ２２０ 信号取込回路 ２３０ 電流負荷回路 ２３２ ダイオードブリッジ ３００ 信号伝送路 ４１０，４２０，４３０ 電圧源 ＶT 終端電圧
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/28 - 31/3193
Claims (1)
- 【請求項１】 被試験ＩＣの各端子に試験パターンの論
理に従って設定されたＨ論理の電圧値を持つ電圧を出力
する電圧源と、設定されたＬ論理の電圧値を持つ電圧を
出力する電圧源と、被試験ＩＣが信号を出力するモード
においてテストヘッドと被試験ＩＣとの間を接続する信
号伝送路のテストヘッド側の終端に規定の電圧値を持つ
終端電圧を与える電圧源と、これらの電圧源が出力する
電圧の何れか一つを選択して上記被試験ＩＣの端子に与
える多値ドライバと、被試験ＩＣが信号を出力するモー
ドにおいて、上記伝送路の終端に終端電圧を与えること
に代えて、設定電圧を境に、この設定電圧以上の電圧を
被試験ＩＣが出力するときは負方向の電流を被試験ＩＣ
に与え、或る電圧を境に、この電圧以下の電圧を被試験
ＩＣが出力するときは正方向の電流を被試験ＩＣに与え
る電流負荷回路とを具備して成るＩＣ試験装置におい
て、上 記終端電圧を与える電圧源の電圧帰還回路に電圧シフ
ト回路と、この電圧シフト回路を電圧シフトさせた状態
と電圧シフトさせない状態に切替える電流切替回路とを
設け、この電圧シフト回路の電圧シフトによって、上記
終端電圧を発生する電圧源に上記電流負荷回路に与える
設定電圧を発生させ、この設定電圧を上記電流負荷回路
に印加すると共に電圧シフト回路に電圧シフトさせない
状態では上記多値ドライバに上記終端電圧を与える構成
としたＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021101A JP2996416B2 (ja) | 1991-02-14 | 1991-02-14 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021101A JP2996416B2 (ja) | 1991-02-14 | 1991-02-14 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04259868A JPH04259868A (ja) | 1992-09-16 |
| JP2996416B2 true JP2996416B2 (ja) | 1999-12-27 |
Family
ID=12045483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021101A Expired - Lifetime JP2996416B2 (ja) | 1991-02-14 | 1991-02-14 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996416B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997024622A1 (fr) * | 1994-07-15 | 1997-07-10 | Advantest Corporation | Circuit electronique a broche d'entree/sortie |
| US6064242A (en) * | 1995-12-28 | 2000-05-16 | Advantest Corp. | I/O pin electronics circuit having a pair of drivers |
| JP3599989B2 (ja) * | 1997-12-09 | 2004-12-08 | 日立ハイテク電子エンジニアリング株式会社 | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
| US7755375B2 (en) * | 2008-01-08 | 2010-07-13 | Advantest Corporation | Test apparatus, probe card, and test method |
-
1991
- 1991-02-14 JP JP3021101A patent/JP2996416B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04259868A (ja) | 1992-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710704A (en) | IC test equipment | |
| US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
| US7373574B2 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| JP4119060B2 (ja) | 試験装置 | |
| US5514976A (en) | Semiconductor test apparatus having improved current load circuit | |
| US20020105350A1 (en) | Apparatus and method for driving circuit pins in a circuit testing system | |
| JPH0252993B2 (ja) | ||
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| JP2996416B2 (ja) | Ｉｃ試験装置 | |
| JP3905889B2 (ja) | ドライバ回路 | |
| JPH1130649A (ja) | 半導体回路のテスト方法及びテスト装置 | |
| US6294949B1 (en) | Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus | |
| JP2911038B2 (ja) | 多値駆動回路 | |
| US10180453B2 (en) | Increased power efficiency in driver circuits | |
| US6292342B1 (en) | Voltage protection circuit for semiconductor test system | |
| US20200256914A1 (en) | Slew Rate Programming in Automatic Test Equipment (ATE) | |
| JP4581865B2 (ja) | 電圧印加装置 | |
| JP4320733B2 (ja) | 半導体試験装置 | |
| JP5235141B2 (ja) | ドライバ回路および試験装置 | |
| JP3169938B2 (ja) | 電源電圧調整方法および装置 | |
| JP3433568B2 (ja) | 終端回路 | |
| JPH0559354U (ja) | Ｉｃ試験装置 | |
| JP2008157652A (ja) | 電源装置 | |
| JP2000111616A (ja) | 論理回路のテスト方法および論理回路のテスト装置 | |
| KR100320316B1 (ko) | 제1 회로의 신호 입력을 적어도 한 개의 제2 회로의 신호 출력으로 직류(dc)를 적용하는 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990928 |