JP3599989B2 - 電子デバイスへの負荷電流出力回路およびｉｃテスタ - Google Patents
電子デバイスへの負荷電流出力回路およびｉｃテスタ Download PDFInfo
- Publication number
- JP3599989B2 JP3599989B2 JP35607197A JP35607197A JP3599989B2 JP 3599989 B2 JP3599989 B2 JP 3599989B2 JP 35607197 A JP35607197 A JP 35607197A JP 35607197 A JP35607197 A JP 35607197A JP 3599989 B2 JP3599989 B2 JP 3599989B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- switch circuit
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電子デバイスへの負荷電流出力回路およびＩＣテスタに関し、詳しくは、被検査デバイス（以下ＤＵＴ）に負荷電流を供給して出力波形状態の判定をするとき以外には、接続された端子に対して高抵抗（高い入力インピーダンス）を保持してＤＵＴの消費電力を低減でき、精度の高いテストをすることが可能な電子デバイスへの負荷電流出力回路およびＩＣテスタに関する。
【０００２】
【従来の技術】
ＩＣテスタでは、所定の端子をあらかじめ設定された電圧で駆動して、所定の時間後にＤＵＴの出力端子（あるいは入出力端子，以下同じ）から出力された信号の波形について、ＨＩＧＨレベル（以下“Ｈ”）か、ＬＯＷレベル（以下“Ｌ”）かを、所定のタイミングで発生するストローブ信号に応じて判定回路で判定し（以下判定モード）、期待値と比較することでＤＵＴの動作試験あるいは性能試験等を行う。
この場合に、特定の出力端子には、“Ｈ”、“Ｌ”の出力波形に応じてあらかじめ決められた電流値、例えば、数ｍＡから数十ｍＡの程度の負荷電流を供給して判定が行われる。そのためにＩＣテスタには、判定モード時にＤＵＴの出力端子に負荷電流を供給する負荷電流供給回路が設けられている。この負荷電流供給回路は、通常、内部のダイオードスイッチ回路を介して出力端子に接続状態にされている。
【０００３】
ダイオードスイッチ回路は、一般的に、ダイオードブリッジで構成され、出力端子の“Ｈ”、“Ｌ”の出力に応じて、これのダイオードをＯＮ／ＯＦＦさせて負荷電流の供給を制御する。この関係で、判定モード以外ではダイオードスイッチ回路をＯＦＦ状態にさせておく必要がある。しかし、負荷電流を供給していない状態でのＤＵＴの出力端子から負荷電流供給回路へリークするリーク電流がこの場合に問題になる。このリーク電流は、例えば、ＣＭＯＳＩＣ（半導体集積回路）等の低消費電力デバイスの電源電流測定などに影響を及ぼさない程度のリーク電流として通常は数１００ｎＡ以下であることが好ましい。そのため、ＩＣテスタにおける負荷電流供給回路のダイオードスイッチ回路部分は、ディスクリートな回路として設けざるを得ないのが現状である。
【０００４】
図５は、ＩＣテスタの負荷電流供給回路を含む全体的な構成を示す。
図５において、ＩＣテスタ７０は、装置の制御を行うコンピュータ７１と、時間基準となるクロック信号を発生する基準信号発生器５４、クロック信号をもとに試験タイミング信号を発生するタイミング発生器５３、試験タイミング信号からテストパターンを発生するパターン発生器５５、試験タイミング信号およびテストパターン信号からテスト信号を発生する波形フォーマッタ５１、ＤＵＴ７３に印加する試験波形の“Ｈ”，“Ｌ”の電圧レベルを生成するリファレンス電圧発生器５６、そのリファレンス電圧と波形フォーマッタの出力パターン波形とを受けて、試験波形を持つテスト信号をＤＵＴ７３に印加するドライバ４２、ドライバ４２から出力された試験波形をＤＵＴ７３に与える伝送線路７２、ＤＵＴ７３からの応答信号（出力信号）とリファレンス電圧の比較を行うコンパレータ４３、コンパレータ４３からの比較信号と期待値信号の比較を行う比較レジスタ５２、そしてＤＵＴ７３からの出力信号を得るときに、その端子に所定の負荷電流を供給し、あるいは負荷電流としてシンク電流を受ける負荷電流出力回路４１等とで構成されている。
【０００５】
なお、ＩＣテスタ７０において、ＤＵＴ７３は、パフォーマンスボードに搭載され、負荷電流出力回路４１とドライバ４２、コンパレータ４３は、パフォーマンスボードの手前に配置された基板に搭載されている。通常、この部分は、ピンエレクトロニクス（ピンエレクトロニクス４）と呼ばれている。
近年、ＩＣテスタでは、波形フォーマッタ５１と、比較レジスタ５２と、タイミング発生器５３と、基準信号発生器５４と、パターン発生器５５と、リファレンス電圧発生器５６と、ピンエレクトロニクス４とをＤＵＴ７３のピン対応に設けたパーピン方式が採用されている。その結果、このような回路基板がそれぞれＩ／Ｏピン数×測定デバイス数だけ用意され、複数のＤＵＴ７３に対してそれぞれの応答信号（出力端子からの出力信号）を同時に試験している。
【０００６】
【発明が解決しようとする課題】
負荷電流出力回路４１は、ＩＣ化されたものではなく、図６に示すように４つのダイオードＤからなるダイオードブリッジのスイッチ回路１０と、２つの定電流源２１１，２２１およびスイッチ回路２１２，２２２と、バッファアンプ３２と、差動増幅器３９とで構成されている。スイッチ回路２１２，２２２は、制御端子９５に加えられるインヒビット信号ＩＮＨによりＯＮ／ＯＦＦされて、切換られれる。ダイオードブリッジのスイッチ回路１０と定電流源２１１，２２１の電流経路を切断したときには電流バッファ３２と入出力端子（Ｉ／Ｏ端子）９２は、ダイオードにより電気的に切り離れた高抵抗モード（ＤＵＴの出力端子からみた入力インピーダンスが高い抵抗値になっている状態）になる。
ここで、負荷電流出力回路４１は、ＩＣテスタ７０においてＤＵＴ７３の電流負荷をする回路として使用されるので、負荷電流出力回路４１を測定系（出力波形判定系）から電気的に切り離す必要があるときには前記の高抵抗モードになる。高抵抗モード時の負荷電流出力回路４１からのリーク電流は、他のテスト動作に影響を及ぼさないような値でなければならない。
このリーク電流の条件を満たすため、従来の負荷電流出力回路では、ダイオードブリッジのスイッチ回路１０を構成するダイオードにリーク電流が少ない特性の素子を使用している。
【０００７】
したがって、従来のＩＣテスタにあっては、負荷電流出力回路のダイオードスイッチ回路部分をディスクリートな回路として設けざるを得ない。しかも、多数のピンエレクトロニクス回路を使用する関係でディスクリートな回路を設けることでＩＣテスタが大型化する問題がある。また、ダイオードスイッチ回路部分をディスクリートな回路で構成すると、ダイオードスイッチ回路（ダイオードブリッジ）とバッファアンプ間の経路の配線長が長くなる。さらに、経路中に集積回路のパッケージピンによるインダクタが存在するために、負荷電流出力回路の出力端子電圧が高速に変化しても、経路の電流追従が難しくなる問題がある。そのために、出力信号の周波数が高くなると高速な応答ができなくなり、精度の高い測定ができない。
【０００８】
一方、ＩＣ化する場合には、低リーク電流のダイオードとトランジスタ素子の両者を、両者の性能を落とさず同一基板上に形成することが困難である。また、両者を同一基板上に生成するためには高価な金属材料と特殊な製造プロセスが必要になる。ＩＣ化するためのダイオードをトランジスタで形成することもできるが、動作が遅く、耐圧は低い。耐圧があり、動作が速いダイオードとして、例えば、ショットキー・ダイオードを集積化することもできるが、タングステン等の一般に使用される金属材料を用いるものはリークが大きい。このようなダイオードを同一基板上に集積化するとダイオードスイッチ回路と負荷電流供給回路との接続パスは短くできる反面、ダイオードスイッチ回路から他の回路へのリーク電流が大きくなり、ＤＵＴの出力端子から流出する電流リークによりＤＵＴ側での消費電力が増加して測定精度が落ちる。そのため、従来の負荷電流出力回路では、ダイオードブリッジのスイッチ回路は、集積回路の外部に個別部品の低リークダイオードを設ける構成となっている。
この発明の目的は、このような従来技術の問題点を解決するものであって、ダイオードスイッチ回路を含めて負荷電流出力回路をＩＣ化してもリーク電流を低減することができ、高速応答ができる電子デバイスへの負荷電流出力回路およびＩＣテスタを提供することにある。
【０００９】
【課題を解決するための手段】
このような目的を達成するための発明の電子デバイスへの負荷電流出力回路およびＩＣテスタの特徴は、設定電圧を一方の入力に受け他方の入力に出力側の電圧が帰還されて一方の入力電圧と他方の入力電圧との差に応じた電圧出力を発生する比較増幅器と、この比較増幅器の出力電圧を受け比較増幅器の前記他方の入力に出力を帰還させるバッファアンプと、第１の端子にこのバッファアンプからの出力電圧を受け、第２の端子が被検査デバイスに接続されたダイオードブリッジからなるダイオードスイッチ回路と、バッファアンプの入力と出力とを遮断するスイッチ回路とを備えていて、比較増幅器とバッファアンプとダイオードスイッチ回路とが１つのＩＣに集積化され、第２の端子における入力インピーダンスを高抵抗に設定するときにスイッチ回路によりバッファアンプの入力と出力とを遮断しかつダイオードスイッチ回路をＯＦＦ状態に設定するものである。
【００１０】
さらに、この発明の具体的な構成としては、このＩＣに比較増幅器とバッファアンプとダイオードスイッチ回路と同時に集積化された第１、第２の定電流源を有していて、バッファアンプがプッシュプル動作のボルテージフォロアであり、スイッチ回路がバッファアンプの最終段トランジスタをカットオフする第１のスイッチ回路と初段のトランジスタをカットオフする第２のスイッチ回路とからなり、ダイオードスイッチ回路がダイオードブリッジの第３の端子に第１の定電流源からの電流を第３のスイッチ回路を介して受け、このダイオードブリッジの第４の端子から流出する電流を第４のスイッチを介して第２の定電流源に流すものであり、被検査デバイスが出力信号を発生しないときあるいはテストのために出力信号の状態を判定するタイミングにないときに高抵抗に設定するときとされて第１および第２のスイッチ回路により最終段トランジスタと初段のトランジスタをカットオフさせるとともに第３のスイッチ回路と第４のスイッチ回路とをＯＦＦにし、これによりダイオードスイッチ回路がバッファアンプと第１および第２の定電流源とから切り離されるものである。
【００１１】
【発明の実施の形態】
このように、負荷電流出力回路のバッファアンプの入力側と出力側とを遮断するスイッチ回路を設けて、１つのＩＣとして集積化し、高抵抗モード時に、スイッチ回路を動作させてバッファアンプの入力側と出力側を遮断して、かつ、例えば、逆バイアス等によりブリッジのダイオードをＯＦＦにすることでダイオードスイッチ回路をＯＦＦ状態に設定する。このようにすれば、ダイオードスイッチ回路の入力端子と出力端子とを切り離すことができるので、ＩＣ化されていてもリーク電流を低減することができる。
これにより、負荷電流を供給して出力信号の状態を測定するとき以外の高抵抗モード時においては、リーク電流が低減してＤＵＴからみた消費電流を低減することができる。しかも、バッファアンプとともにダイオードスイッチ回路がＩＣ化されているので、これらの間のパスが短くなり、経路上のインダクタ値を少なくできる。
その結果、高速に応答する負荷電流出力回路を実現でき、ＤＵＴの出力信号が高い周波数のものになっても、負荷電流出力回路がそれに追従することができる。
【００１２】
さらに、ダイオードスイッチ回路を含めてＩＣ化できることにより小形、かつ低価格な負荷電流出力回路になり、多数のピンエレクトロニクス回路を使用するＩＣテスタの小形化、および低価格化を実現できる。
【００１３】
【実施例】
図１は、この発明によるＩＣテスタにおける負荷電流出力回路を中心とするブロック図である。
９２は、負荷電流出力回路４１０が接続された入出力端子（Ｉ／Ｏ端子）であり、ドライバ４２により所定の波形信号が入力された後にＩ／Ｏ切換スイッチ４２ａがＯＦＦにされて入出力切換が行われ、ドライバ部４２がＩ／Ｏ端子９２から切り離される。そして、Ｉ／Ｏ端子９２の出力のタイミングに合わせてその手前でダイオードブリッジからなるダイオードスイッチ回路１に電流が流されてＯＮ状態にされる。このとき、ダイオードスイッチ回路１の入力端子Ａの電圧は、“Ｈ”と“Ｌ”の中間電圧に設定される。その出力端子Ｂは、ＤＵＴ７３に接続されている。なお、負荷電流出力回路４１０は、１つのＩＣの中に集積化された回路である。
【００１４】
そこで、ＤＵＴ７３のＩ／Ｏ端子９２の出力が“Ｈ”のときには、ダイオードブリッジの入力端子Ａが出力端子Ｂよりも低くなる。そのため、Ｉ／Ｏ端子９２から流出する電流がダイオードブリッジの導通したダイオードＤ４を通してシンクされる。その電流値（シンク電流値）は、通常、数ｍＡから数十ｍＡの範囲のある値を採る。同様に、Ｉ／Ｏ端子９２の出力が“Ｌ”のときには、ダイオードブリッジの導通したダイオードＤ２を通してＩ／Ｏ端子９２に電流が流出する。その電流値（ソース電流値）も数ｍＡから数１０ｍＡの範囲のある値を採る。ソース電流，シンク電流の値は、ダイオードスイッチ回路１のダイオードブリッジによるアナログスイッチをＯＮ／ＯＦＦ制御する側の端子のうちの上流に位置するソース電流流入端子と下流に位置するシンク電流流出端子の２つの端子にそれぞれ接続された定電流部２１，２２において流れる電流値で決定され、通常、プログラマブルに設定可能である。
なお、ここでのダイオードブリッジは、通常、アナログスイッチとして使用されるダイオードブリッジの入力側から出力側への信号伝達以上の電圧差を入出力端子間に与えてソース電流流入端子の電流を出力端子に流出し、あるいは、出力端子の電流をシンク電流流出端子へとシンクさせる電流切換動作をさせるものである。
【００１５】
定電流部２１は、定電流源２１１とスイッチ回路２１２からなる。定電流源２１１は、Ｉ／Ｏ端子９２へソース電流を流す電流源であり、電源電圧ラインＶ ccに接続されている。定電流部２２は、定電流源２２１とスイッチ回路２２２からなる。定電流源２２１は、Ｉ／Ｏ端子９２からのシンク電流を受ける電流源であり、グランドＧＮＤより低い負側の電源ラインＶEEに接続されている。ここで、Ｉ1は、定電流源２１１の電流値であり、Ｉ2は、定電流源２２１の電流値である。
ＤＵＴ７３の出力信号が“Ｌ”から“Ｈ”へと変化するときには、負荷電流出力回路４１は、出力信号“Ｌ”，“Ｈ”に応じて、図２に示すように、Ｉ1からＩ2に変化するような電流出力になる。逆の場合には、Ｉ2からＩ1に変化するような電流出力になる。なお、図中、ＶTは、設定電圧入力端子９１に設定される電圧である。
【００１６】
Ｉ／Ｏ端子９２にこのような負荷電流が加えられた状態において、出力波形の判定がコンパレータ部４３１と４３２でそれぞれ行われる。コンパレータ部４３１は、“Ｈ”側の判定を行うものであって、“Ｈ”に対応するハイレベルの基準電圧信号ＶＨが比較基準側の端子に加えられている。コンパレータ部４３２は、“Ｌ”側の判定を行うものであり、“Ｌ”に対応するローレベルの基準電圧信号ＶＬが比較基準側の端子に加えられている。なお、各コンパレータに与えられる判定タイミングを決定するストローブ信号は省略してある。
【００１７】
次に、このような負荷電流を発生する負荷電流出力回路４１０の構成について詳細に説明する。
負荷電流出力回路４１０は、ショットキー・ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４のブリッジで構成されるダイオードスイッチ回路１と、定電流部２１および２２と、バッファ部３とからなる。この回路は、通常、Ｉ／Ｏ端子９２にＤＵＴ７３を接続して使用される。
バッファ部３は、設定電圧入力端子９１の電圧ＶＴをダイオードスイッチ回路１の入力端子Ａに伝送して設定する回路である。バッファ部３は、バッファアンプ３１と疑似バッファ部３６と差動増幅器３９で構成される。
【００１８】
バッファアンプ３１は、正相側（プッシュ側）と逆相側（プル側）にそれぞれ設けられた２つのエミッタフォロア３１１，３１２からなる入力段エミッタフォロア回路３１３と入力段エミッタフォロア回路３１３からそれぞれの位相出力を受ける全帰還の直流結合プッシュプル出力段バッファアンプ３２とからなり、全体としてボルテージフォロアを構成する。
出力段バッファアンプ３２は、プッシュ側のアンプ３２１とプル側のアンプ３２２とで構成され、これらの出力は入力段に全帰還される。これによりバッファアンプ３１は、実質的に電圧利得が１倍の電流バッファになっていて、ダイオードスイッチ回路１の入力端子に設定電圧入力端子９１の電圧信号ＶＴと同じ電圧信号を発生し、これに応じて決定される電流を入力端子Ａへ流出し、あるいは入力端子Ａから電流をシンクさせる。いわゆる、入力端子Ａの電圧をＶＴに維持するためにプッシュプル動作をするバッファアンプである。
エミッタフォロア３１１，３１２のトランジスタＱ１１，Ｑ１２のエミッタ側にそれぞれ設けられたスイッチ回路３１６と３１７は、それぞれバイアス電流を遮断する回路である。また、プッシュ側のアンプ３２１とプル側のアンプ３２２のトランジスタＱ５，Ｑ８のベースと電源ラインＶｃｃ，ＶＥＥとの間にそれぞれ設けられたスイッチ回路３１４と３１５とは、それぞれの出力段トランジスタＱ５，Ｑ８をカットオフさせる回路である。これらスイッチ回路は、制御端子９５に入力されるインヒビット信号ＩＮＨによりＯＮ／ＯＦＦされて、バッファアンプ３１の入力と出力とを切断する。その動作については後述する。
【００１９】
ここでのバッファアンプ３１は、直結結合のＤＣ電圧の設定アンプであるので、電流吐き出し側を正相側（プッシュ側）とし、電流シンク側を逆相側（プル側）とする。正相側のエミッタフォロア３１１は、ＰＮＰ型のトランジスタＱ１１を有していて、そのエミッタがスイッチ回路３１６を介してバイアス電流を流す定電流源３１１ａに接続され、さらにこの定電流源３１１ａが電源ラインＶｃｃに接続され、これからバイアス電流を受ける。トランジスタＱ１１のベースは、差動増幅器３９の出力端子Ｃに接続され、コレクタは、負側の電源ラインＶＥＥに接続され、エミッタが出力段バッファアンプ３２の入力段トランジスタＱ６のベースに接続されて出力が取り出される。
逆相側のエミッタフォロア３１２は、ＮＰＮ型のトランジスタＱ１２を有していて、そのエミッタがスイッチ回路３１７を介してバイアス電流を流す定電流源３１２ａに接続され、さらにこの定電流源３１２ａが負側の電源ラインＶＥＥに接続され、これにバイアス電流をシンクさせる。トランジスタＱ１２のベースは、差動増幅器３９の出力端子Ｃに接続され、コレクタは、電源ラインＶｃｃに接続され、エミッタが出力段バッファアンプ３２の入力段トランジスタＱ１０のベースに接続されて出力が取り出される。
【００２０】
出力段バッファアンプ３２は、これの入力段にエミッタ結合のプッシュプル接続のＮＰＮ型のトランジスタＱ６とＰＮＰ型のトランジスタＱ９とを有している。そして、トランジスタＱ６のコレクタは、アクティブ負荷として設けられたカレントミラー接続されたダイオード接続の入力側ＰＮＰ型トランジスタＱ７のコレクタに接続され、これのエミッタが電源ラインＶｃｃに接続されている。出力段であるＰＮＰ型トランジスタＱ５は、前記のカレントミラー接続の出力側トランジスタである。これのエミッタが電源ラインＶｃｃに接続され、そのコレクタがダイオードスイッチ回路１の入力端子Ａに接続されている。
トランジスタＱ９のコレクタは、アクティブ負荷として設けられたカレントミラー接続されたダイオード接続の入力側ＮＰＮ型トランジスタＱ１０のコレクタに接続され、これのエミッタが負側の電源ラインＶＥＥに接続されている。出力段であるＮＰＮ型トランジスタＱ８は、前記のカレントミラー接続の出力側トランジスタであり、そのエミッタが負側の電源ラインＶＥＥに接続され、そのコレクタがダイオードスイッチ回路１の入力端子Ａに接続されている。
【００２１】
出力段トランジスタＱ５，Ｑ８は、入力側のトランジスタＱ７，Ｑ１０に対してここでは、それぞれ４倍のエミッタ面積比を持つ。したがって、トランジスタＱ６，Ｑ７，Ｑ５により形成されるプッシュ側のアンプ３２１とトランジスタＱ９，Ｑ１０，Ｑ８により形成されるプル側のアンプ３２２とは、それぞれに電流増幅アンプになっている。これにより、出力段トランジスタＱ５，Ｑ８のコレクタが共通に接続されたプッシュプル回路となり、入力端子Ａに電流出力を発生するとともに、この入力端子Ａが入力段トランジスタＱ６、Ｑ９のエミッタ結合端子Ｅに直結されて出力電圧が入力段側に全帰還されるバッファアンプが形成される。このとき、入力段トランジスタＱ６、Ｑ９のエミッタ結合端子Ｅの電圧は、入力段エミッタフォロア回路３１３との関係で差動増幅器３９の出力端子Ｃに等しくなるので、入力端子Ａの電圧は、出力端子Ｃに追従する。その結果、差動増幅器３９の入力電圧に対して入力段エミッタフォロア回路３１３と出力段バッファアンプ３２とによりボルテージフォロアが構成される。
【００２２】
このボルテージフォロアについて説明すると、トランジスタＱ１１のエミッタは、差動増幅器３９の出力端子Ｃ（ベース電圧）から１ＶＦ（ただし、１ＶＦは、エミッタ・ベース間の順方向電圧降下）高い。トランジスタＱ１１のエミッタは、トランジスタＱ６のベースに接続され、これのベース電圧は、エミッタ結合端子Ｅの電圧よりも１ＶＦ高い。これにより出力端子Ｃとエミッタ結合端子Ｅの端子が等しくなる。このエミッタ結合端子Ｅは、出力側に結合されていて直流で全帰還され、プッシュ側のアンプ３２１とプル側のアンプ３２２とは電圧利得が１であり、入力段への帰還電圧は、エミッタフォロア３１１，３１２の出力が入力に対して１ＶＦ上下にシフトする分の１ＶＦだけ補正がなされている。その結果として全体がボルテージフォロアになる。
【００２３】
ここで、スイッチ回路３１４をＯＮにするとトランジスタＱ５およびＱ７はカットオフ状態になり、入力段のトランジスタＱ６との接続が切断される。同様に、スイッチ回路３１５をＯＮにするとトランジスタＱ８およびＱ１０はカットオフ状態になり、入力段のトランジスタＱ９との接続が切断される。一方、これらのスイッチがＯＦＦになれば、前記したバッファアンプ３２がバッファ動作をする。入力段エミッタフォロア回路３１３は、スイッチ回路３１６をＯＦＦにするとトランジスタＱ１１はカットオフ状態になり、差動増幅器３９の出力端子ＣとトランジスタＱ６との間が遮断される。また、スイッチ回路３１７をＯＦＦにするとトランジスタＱ１２はカットオフ状態になり、差動増幅器３９の出力端子ＣとトランジスタＱ９との間が遮断される。一方、これらのスイッチがＯＮになれば、入力段エミッタフォロア回路３１３は、エミッタフォロアとしての動作をする。
なお、スイッチ回路３１４，３１５は、インヒビット信号ＩＮＨをインバータ３３を介して受けてＯＮになり、スイッチ回路３１６，３１７は、インヒビット信号ＩＮＨを受けてＯＦＦになる。
【００２４】
さて、Ｉ／Ｏ端子９２の端子電圧、すなわち、ＤＵＴ７３の端子電圧が設定電圧入力端子９１の設定電圧ＶＴより低いときには、言い換えれば、Ｉ／Ｏ端子９２に“Ｌ”の出力信号が発生したときには、ダイオードスイッチ回路１の入力端子Ａが出力端子Ｂよりも高いので、ダイオードＤ１とＤ４がＯＦＦになり、ダイオードＤ２とＤ３がＯＮになる。その結果、定電流部２１から電流値Ｉ１がダイオードＤ２を介してＩ／Ｏ端子９２を経由してＤＵＴ７３へ至る経路でソース電流が流れる。また、出力段バッファアンプ３２のプッシュ側のアンプ３２１（トランジスタＱ５）の出力電流がダイオードＤ３を通して定電流部２２へと流れる。
【００２５】
Ｉ／Ｏ端子９２の端子電圧が設定電圧入力端子９１の設定電圧ＶＴより高いとき、言い換えれば、Ｉ／Ｏ端子９２に“Ｈ”の出力信号が発生したときには、ダイオードスイッチ回路１の入力端子Ａが出力端子Ｂよりも低くなるので、ダイオードＤ１とＤ４がＯＮになり、ダイオードＤ２とＤ３とがＯＦＦになる。その結果、ＤＵＴ７３からＩ／Ｏ端子９２を経由して電流値Ｉ２がダイオードＤ４を介して定電流部２２へと流れる。また、定電流部２１の電流Ｉ１は、ダイオードＤ１を通して出力段バッファアンプ３２のプル側のアンプ３２２（トランジスタＱ８のシンク電流として）へと流れる。
先に説明したように、前者がソース電流であり、後者がシンク電流である。なお、設定電圧入力端子９１の電圧信号ＶＴは、図５のリファレンス電圧発生器５６から送出されて設定される。この電圧信号ＶＴは、例えば、“Ｈ”が３Ｖで“Ｌ”が０Ｖのときには、１．５Ｖである。
【００２６】
ＩＣテスタ７０が判定動作モードにないときには、あるいは、“Ｈ”，“Ｌ”の出力タイミングにないときは、インヒビット信号ＩＮＨが発生する。このインヒビット信号ＩＮＨは、例えば、図５のタイミング発生器５３、波形フォマッタ５１あるいはパターン発生器９５から発生させることができる。なお、このとき、このインヒビット信号ＩＮＨは、“Ｌ”有意の信号とすることができる。
インヒビット信号ＩＮＨ（例えば、ＩＮＨが“Ｌ”になっているとき）は、スイッチ回路３１４，３１５をインバータ３３を介してＯＮにし、スイッチ回路３１６，３１７をＯＦＦにする。これにより負荷電流出力回路４１０は、周囲の回路から切り離されて高抵抗モードに切換えられる。その結果、ＤＵＴ７３のＩ／Ｏ端子９２は、バッファ部３の信号経路から電気的に切り離される。なお、インヒビット信号ＩＮＨを受けていないとき（例えば、ＩＮＨが“Ｈ”になっているとき）には、スイッチ回路３１４，３１５は、ＯＦＦになり、スイッチ回路３１６，３１７はＯＮになる。そして、前記した負荷電流出力回路４１０の動作により所定の負荷電流がＩ／Ｏ端子９２に出力される。
【００２７】
ダイオードスイッチ回路１は、前記したように、４つショットキー・ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４のブリッジで構成され、ソース電流とシンク電流との切換えを行い負荷電流を発生させる。これらをショットキー・ダイオードで構成することにより耐圧もあり高速な応答をする切換えスイッチ回路にすることができる。
また、定電流源２１１、２２１は、通常は、プログラマブル定電流源とするが、図ではこの関係を図示していない。これは、例えば、この各定電流源２１１，２２１の電流値を、図５のコンピュータ７１からシステムバス６を介して設定することで調整できる。あるいは図５のパターン発生器５５からデータ設定することによりＤ／Ａ変換回路を介してリアルタイムで電流値を変更することも可能である。なお、このプログラマブル定電流源の構成例としては、電流源に基準抵抗および差動増幅器を設ける方法などがある。
【００２８】
次に、バッファ部３の疑似バッファ部３６について説明する。
疑似バッファ部３６は、バッファアンプ３１とほぼ同一の回路特性を持たせたボルテージフォロアである。これの出力電圧を差動増幅器３９の（−）入力端子に帰還させる。差動増幅器３９は、ここでは、比較増幅器を構成していて（＋）入力端子が設定電圧入力端子９１に接続されている。
これにより、差動増幅器３９は（−）入力端子の電圧が（＋）入力端子に一致するまで動作して疑似バッファ部３６の出力電圧が設定電圧入力端子９１の電圧値ＶＴに一致するようにバッファアンプ３１及び疑似バッファ部３６を制御する。疑似バッファ部３６はバッファアンプ３１とほぼ同一の回路特性を持つので、バッファアンプ３７と疑似バッファ部３６の出力電圧は同一であり、従って、ダイオードスイッチ回路１の入力端子Ａの電圧が設定電圧入力端子９１の電圧ＶＴになる。
【００２９】
このような疑似バッファ部３６のダミー回路を設ける理由は、バッファアンプ３１とほぼ同一の回路特性を持った疑似バッファ部３６を設けることによって、あらかじめ図１中のダイオードブリッジの入力端子Ａに発生させる電圧を疑似バッファ部３６の出力端子であるＤ点の電圧として確保することができる点にある。なお、バッファアンプ３１のスイッチ回路３１６と３１７に対応するスイッチ回路としてスイッチ回路３１６ａと３１７ａを設け、スイッチ回路３１４と３１５に対応するスイッチとしてスイッチ回路３１４ａと３１５ａを設ける。これらのスイッチ回路は、スイッチ回路３１６ａと３１７ａをＯＮにし、スイッチ回路３１４ａと３１５ａをＯＦＦにしておき、疑似バッファ部３６を動作させておき、帰還ループが常時動作して差分増幅器３９は正常動作を常時するようにする。これにより、判定モードに入る手前あるいはＤＵＴ７３が信号を出力する手前のタイミングにおいて正しい電圧をあらかじめ差動増幅器３９の出力として設定できる。その結果、出力信号の高速切換えに対応できる。
【００３０】
なお、疑似バッファ部３６に同一の回路特性を持たせる方法の一例としては、両回路の素子配置を相似にし、また回路を近接して素子特性をほぼ同一にする方法がある。
【００３１】
さて、図１の負荷電流出力回路４１０の特徴としては、ダイオードスイッチ回路１が、スイッチ回路２１２，スイッチ回路２２２、スイッチ回路３１４，３１５，スイッチ回路３１６，３１７とにより、定電流部２１１および２２１とバッファ部３から電気的に切り離せることにある。これら６個のスイッチ回路をＯＮ／ＯＦＦすることにより高抵抗モード時にはＩ／Ｏ端子９２へ至る電流経路は全て高抵抗になり、ＩＣ化した状態であっても、ディスクリートでスイッチ回路を構成した場合と同様にＩ／Ｏ端子９２からの漏れ電流が少なくなる。
さらに、ここでの回路は、バッファアンプ３１の出力段バッファアンプ３２の入力段がエミッタ結合のプッシュプル接続のＮＰＮ型のトランジスタＱ６とＰＮＰ型のトランジスタＱ９とからなる相補型とされ、さらに、出力段においてもＰＮＰ型のトランジスタＱ５とＮＰＮ型のトランジスタＱ８とからなる相補型されているので、アイドリング電流が少なくて済み、この分、リーク電流も少なくできるので、動作時の消費電力を低減できる。特にＩＣテスタは、このうような回路を多数必要とするので、これにより装置全体の消費電力を抑えることができる。また、消費電力を抑えることにより回路基板の温度上昇を抑えることが可能であるので、回路基板をより小さなパッケージに収めることができ、この回路を多数使用するＩＣテスタの小形化が可能であり、測定精度も向上する。
【００３２】
なお、ダイオードブリッジのスイッチ回路は、通常、アナログスイッチとして上流側を低い電圧に、下流側を高い電圧にすれば、４つのブリッジのダイオードが逆バイアスになってＯＦＦになるが、この場合、バッファ部３とダイオードスイッチ回路１の入力端子とが接続されていると完全な逆バイアスを設定し難い。しかし、前記のようにバッファ部３にスイッチ回路を設けて、このバッファアンプの入力と出力との間を切り離した状態で逆バイアスにすると、その分、確実にダイオードブリッジがＯＦＦ状態になり、これの入出力の切り離しが確実にできる。
しかし、この場合には、逆バイアスに設定する電力が必要になる関係から、また、そのような回路を集積化しなければならないことから、前記よりも消費電力が多くなる欠点がある。この点、前記のように６つのスイッチ回路を設ける回路では、ダイオードブリッジ部分を他の回路から孤立させることで消費電力の低減とともにリーク電流をいっそう低減できる利点がある。
【００３３】
ところで、負荷電流出力回路４１０は、同一チップ上に形成している。そのためバッファ部３からダイオードスイッチ回路の入力端子Ａまでおよび出力端子Ｂまでのインダクタンス成分が低減される。このインダクタンス成分が大きくなると、インダクタンスに蓄えられたエネルギにより電流変化が阻害され、電流応答速度が遅くなる。図１の負荷電流出力回路４１０は、ダイオードスイッチ回路１と近接して、定電流部２１、定電流部２２、バッファ部３を同一チップに配置し、かつ、出力端子に近いところに配置することにより配線およびボンディングワイヤのインダクタンスを減らし、出力端子Ｂ点までのパスを短くすることができるので、電流応答速度を改善することができる。
【００３４】
図３の負荷電流出力回路４１１は、バッファアンプ３１から図１におけるスイッチ回路３１６および３１７を省いて、プッシュ側のアンプ３２１およびプル側の３２２における全帰還のラインにスイッチを挿入してこのラインを切断することで、バッファアンプ３１の入力側と出力側とを遮断するようにしたものである。すなわち、この実施例では、図１の回路において、スイッチ回路３１６および３１７は削除され、エミッタ結合端子Ｅと入力端子Ａとの間にダイオードブリッジのスイッチ回路３４が設けられている。このスイッチ回路３４が制御端子９５に入力されるインヒビット信号ＩＮＨによりダイオードスイッチ回路１の出力側を高抵抗に設定する時に遮断される。スイッチ回路３４は、スイッチ回路３１４，３１５のＯＮとともにＯＦＦにされる。その他の構成は、図１と同様である。スイッチ回路３４は、ダイオード接続のトランジスタからなるダイオードＱ１，Ｑ２，Ｑ３およびＱ４からなるダイオードブリッジのアナログスイッチ３４１と、アナログスイッチ３４１の上流側の制御端子をスイッチ回路３４２，定電流源３４４を介して電源ラインＶｃｃに接続し、下流側の制御端子をスイッチ回路３４３，定電流源３４５を介して負側の電源ラインＶＥＥに接続して構成される。スイッチ回路３４２、３４３をＯＦＦすることでＥ点からＡ点に至る電流経路をインヒビット信号ＩＮＨに応じて切断し、バッファアンプ３１の入力と出力とを遮断する。
【００３５】
ここで、アナログスイッチ３４１は、スイッチ３４２，３４３がＯＮにされ、この回路が接続されて定電流源３４４，３４５によるバイアス電流が流れている状態でＯＮになる。このとき、Ｅ点の電圧とＡ点の電圧は等しく、また、Ｅ点からアナログスイッチ３４１へ流れる電流量とアナログスイッチ３４１からＡ点へ流れる電流量は等しい。したがって、スイッチ回路３４２および３４３を接続すると、Ｅ点とＡ点は電気的に接続状態になる。また、スイッチ３４２および３４３を切断すると、アナログスイッチ３４１へはバイアス電流が流れないためにＯＦＦになる。
この場合、接続Ｅ，Ａ点間の漏れ電流を防ぐため、アナログスイッチ３４１を構成する整流素子には、逆方向電流の少ない素子を用いるとよい。逆方向電流の少ない整流素子の一例として、トランジスタのベースエミッタ間を接続して、コレクタとの間のＰＮ接合を利用したダイオードを用いるとよい。なお、このアナログスイッチ３４１は、ダイオードスイッチ回路１ほどの高速な動作速度が要求されないので、通常のトランジスタで造ることができるが、その耐圧は、高い方がよい。トランジスタのベースエミッタ間を接続して、コレクタとの間のＰＮ接合を利用すると、ベース・エミッタ間のダイオードよりも高い耐圧を得ることができるのでこれを利用したのが次に示す図４である。
【００３６】
図４は、アナログスイッチ３４１の他の具体例である。図４中にダイオード接続のトランジスタＱ１からＱ４として示すように、ＮＰＮトランジスタのコレクタ端子を負極、ベース端子を陽極とし、ベース端子とエミッタ端子を接続して形成したＰＮダイオードを利用する。
これの利点について説明すると、スイッチ回路２１２，２２２，３４２，３４３を切断し、スイッチ３１４および３１５を接続した高抵抗モードでは、Ａ，Ｃ点間に電位差を生じる。図１の負荷電流出力回路４１０では、この電位差がトランジスタＱ6とＱ11、およびＱ 9とＱ12に印加されるので、設定電圧入力端子９１とＩ／Ｏ端子９２間の印加電圧は、トランジスタＱ6とＱ11、およびＱ 9とＱ12のベースエミッタ逆耐圧を超えないように設定する必要がある。この点、図３の負荷電流出力回路４１１において、図４に示すアナログスイッチ３４１を用いると、トランジスタＱ6とＱ11、およびＱ 9とＱ12には常時バイアス電流が流れているので、端子Ｃ点と端子Ｅ点の電位は同じである。そのため、発生する電位差はアナログスイッチ３４１に印加されることになる。このとき、図４のアナログスイッチ３４１に、耐圧が高い整流素子を使用することにより、設定電圧入力端子９１とＩ／Ｏ端子９２間の印加電圧を大きく採ることができる。
【００３７】
以上説明してきたが、実施例では、ダイオードスイッチ回路のダイオードブリッジに対して上流側の定電流源と下流側の定電流源との間にスイッチ回路を設けてダイオードブリッジ回路を切り離しているが、これは、ダイオードブリッジ回路をＯＦＦ状態にするものであってもよい。なお、ダイオードブリッジのダイオードは高速動作が要求されないときには、トランジスタにより形成されるダイオードであってもよいことはもちろんである。そうでないときには、ＰＮ接合からなる本来のダイオードを形成してＩＣ化することが好ましい。
図４に示す具体例では耐圧が高い整流素子としてＮＰＮトランジスタのコレクタを負極、ベースを陽極としたものを用いたが、ＰＮＰトランジスタで同様に構成しても良い。
また、実施例のバッファアンプは、ボルテージフォロアに限定されない。さらに、ダイオードブリッジ回路のダイオードは、ショットキー・ダイオードに限定されるものではない。
【００３８】
【発明の効果】
以上説明してきたが、この発明にあっては、負荷電流出力回路のバッファアンプの入力側と出力側とを遮断するスイッチ回路を設けて、１つのＩＣとして集積化し、高抵抗モード時に、スイッチ回路を動作させてバッファアンプの入力側と出力側を遮断して、かつ、例えば、逆バイアス等によりブリッジのダイオードをＯＦＦにすることでダイオードスイッチ回路をＯＦＦ状態に設定する。このようにすれば、ダイオードスイッチ回路の入力端子と出力端子とを切り離すことができるので、ＩＣ化されていてもリーク電流を低減することができる。
これにより、負荷電流を供給して出力信号の状態を測定するとき以外の高抵抗モード時においては、リーク電流が低減してＤＵＴからみた消費電流を低減することができる。しかも、バッファアンプとともにダイオードスイッチ回路がＩＣ化されているので、これらの間のパスが短くなり、経路上のインダクタ値を少なくできる。
その結果、高速に応答する負荷電流出力回路を実現でき、ＤＵＴの出力信号が高い周波数のものになっても、負荷電流出力回路がそれに追従することができる。
【図面の簡単な説明】
【図１】図１は、この発明によるＩＣテスタにおける負荷電流出力回路を中心とするブロック図である。
【図２】図２は、負荷電流出力回路のＩ／Ｏ端子へ送出する負荷電流の電流−電圧特性の説明図である。
【図３】図３は、カレント切換スイッチを有する負荷電流出力回路の一実施例の回路図である。
【図４】図４は、図３の負荷電流出力回路におけるアナログスイッチの具体例の説明図である。
【図５】図５は、負荷電流出力回路を備えたＩＣテスタの全体的な構成の説明図である。
【図６】図６は、従来の負荷電流出力回路の回路図である。
【符号の説明】
１…ダイオードブリッジ、２１…定電流部、
２２…定電流部、３…バッファ部、
３１…バッファアンプ、３１１，３１２…エミッタフォロア、
３２…出力段バッファアンプ、
３６…疑似バッファ部、
３１４、３１５、３１６、３１７…スイッチ回路、
３９…差動増幅器、４…ピンエレクトロニクス、
４１０，４１１，４１２…負荷電流出力回路、４２…ドライバ、
４３…コンパレータ、４３１…コンパレータ部、
４３２…コンパレータ部、９１…設定電圧入力端子、
９２…Ｉ／Ｏ端子、ＩＮＨ…インヒビット信号。
【発明の属する技術分野】
この発明は、電子デバイスへの負荷電流出力回路およびＩＣテスタに関し、詳しくは、被検査デバイス（以下ＤＵＴ）に負荷電流を供給して出力波形状態の判定をするとき以外には、接続された端子に対して高抵抗（高い入力インピーダンス）を保持してＤＵＴの消費電力を低減でき、精度の高いテストをすることが可能な電子デバイスへの負荷電流出力回路およびＩＣテスタに関する。
【０００２】
【従来の技術】
ＩＣテスタでは、所定の端子をあらかじめ設定された電圧で駆動して、所定の時間後にＤＵＴの出力端子（あるいは入出力端子，以下同じ）から出力された信号の波形について、ＨＩＧＨレベル（以下“Ｈ”）か、ＬＯＷレベル（以下“Ｌ”）かを、所定のタイミングで発生するストローブ信号に応じて判定回路で判定し（以下判定モード）、期待値と比較することでＤＵＴの動作試験あるいは性能試験等を行う。
この場合に、特定の出力端子には、“Ｈ”、“Ｌ”の出力波形に応じてあらかじめ決められた電流値、例えば、数ｍＡから数十ｍＡの程度の負荷電流を供給して判定が行われる。そのためにＩＣテスタには、判定モード時にＤＵＴの出力端子に負荷電流を供給する負荷電流供給回路が設けられている。この負荷電流供給回路は、通常、内部のダイオードスイッチ回路を介して出力端子に接続状態にされている。
【０００３】
ダイオードスイッチ回路は、一般的に、ダイオードブリッジで構成され、出力端子の“Ｈ”、“Ｌ”の出力に応じて、これのダイオードをＯＮ／ＯＦＦさせて負荷電流の供給を制御する。この関係で、判定モード以外ではダイオードスイッチ回路をＯＦＦ状態にさせておく必要がある。しかし、負荷電流を供給していない状態でのＤＵＴの出力端子から負荷電流供給回路へリークするリーク電流がこの場合に問題になる。このリーク電流は、例えば、ＣＭＯＳＩＣ（半導体集積回路）等の低消費電力デバイスの電源電流測定などに影響を及ぼさない程度のリーク電流として通常は数１００ｎＡ以下であることが好ましい。そのため、ＩＣテスタにおける負荷電流供給回路のダイオードスイッチ回路部分は、ディスクリートな回路として設けざるを得ないのが現状である。
【０００４】
図５は、ＩＣテスタの負荷電流供給回路を含む全体的な構成を示す。
図５において、ＩＣテスタ７０は、装置の制御を行うコンピュータ７１と、時間基準となるクロック信号を発生する基準信号発生器５４、クロック信号をもとに試験タイミング信号を発生するタイミング発生器５３、試験タイミング信号からテストパターンを発生するパターン発生器５５、試験タイミング信号およびテストパターン信号からテスト信号を発生する波形フォーマッタ５１、ＤＵＴ７３に印加する試験波形の“Ｈ”，“Ｌ”の電圧レベルを生成するリファレンス電圧発生器５６、そのリファレンス電圧と波形フォーマッタの出力パターン波形とを受けて、試験波形を持つテスト信号をＤＵＴ７３に印加するドライバ４２、ドライバ４２から出力された試験波形をＤＵＴ７３に与える伝送線路７２、ＤＵＴ７３からの応答信号（出力信号）とリファレンス電圧の比較を行うコンパレータ４３、コンパレータ４３からの比較信号と期待値信号の比較を行う比較レジスタ５２、そしてＤＵＴ７３からの出力信号を得るときに、その端子に所定の負荷電流を供給し、あるいは負荷電流としてシンク電流を受ける負荷電流出力回路４１等とで構成されている。
【０００５】
なお、ＩＣテスタ７０において、ＤＵＴ７３は、パフォーマンスボードに搭載され、負荷電流出力回路４１とドライバ４２、コンパレータ４３は、パフォーマンスボードの手前に配置された基板に搭載されている。通常、この部分は、ピンエレクトロニクス（ピンエレクトロニクス４）と呼ばれている。
近年、ＩＣテスタでは、波形フォーマッタ５１と、比較レジスタ５２と、タイミング発生器５３と、基準信号発生器５４と、パターン発生器５５と、リファレンス電圧発生器５６と、ピンエレクトロニクス４とをＤＵＴ７３のピン対応に設けたパーピン方式が採用されている。その結果、このような回路基板がそれぞれＩ／Ｏピン数×測定デバイス数だけ用意され、複数のＤＵＴ７３に対してそれぞれの応答信号（出力端子からの出力信号）を同時に試験している。
【０００６】
【発明が解決しようとする課題】
負荷電流出力回路４１は、ＩＣ化されたものではなく、図６に示すように４つのダイオードＤからなるダイオードブリッジのスイッチ回路１０と、２つの定電流源２１１，２２１およびスイッチ回路２１２，２２２と、バッファアンプ３２と、差動増幅器３９とで構成されている。スイッチ回路２１２，２２２は、制御端子９５に加えられるインヒビット信号ＩＮＨによりＯＮ／ＯＦＦされて、切換られれる。ダイオードブリッジのスイッチ回路１０と定電流源２１１，２２１の電流経路を切断したときには電流バッファ３２と入出力端子（Ｉ／Ｏ端子）９２は、ダイオードにより電気的に切り離れた高抵抗モード（ＤＵＴの出力端子からみた入力インピーダンスが高い抵抗値になっている状態）になる。
ここで、負荷電流出力回路４１は、ＩＣテスタ７０においてＤＵＴ７３の電流負荷をする回路として使用されるので、負荷電流出力回路４１を測定系（出力波形判定系）から電気的に切り離す必要があるときには前記の高抵抗モードになる。高抵抗モード時の負荷電流出力回路４１からのリーク電流は、他のテスト動作に影響を及ぼさないような値でなければならない。
このリーク電流の条件を満たすため、従来の負荷電流出力回路では、ダイオードブリッジのスイッチ回路１０を構成するダイオードにリーク電流が少ない特性の素子を使用している。
【０００７】
したがって、従来のＩＣテスタにあっては、負荷電流出力回路のダイオードスイッチ回路部分をディスクリートな回路として設けざるを得ない。しかも、多数のピンエレクトロニクス回路を使用する関係でディスクリートな回路を設けることでＩＣテスタが大型化する問題がある。また、ダイオードスイッチ回路部分をディスクリートな回路で構成すると、ダイオードスイッチ回路（ダイオードブリッジ）とバッファアンプ間の経路の配線長が長くなる。さらに、経路中に集積回路のパッケージピンによるインダクタが存在するために、負荷電流出力回路の出力端子電圧が高速に変化しても、経路の電流追従が難しくなる問題がある。そのために、出力信号の周波数が高くなると高速な応答ができなくなり、精度の高い測定ができない。
【０００８】
一方、ＩＣ化する場合には、低リーク電流のダイオードとトランジスタ素子の両者を、両者の性能を落とさず同一基板上に形成することが困難である。また、両者を同一基板上に生成するためには高価な金属材料と特殊な製造プロセスが必要になる。ＩＣ化するためのダイオードをトランジスタで形成することもできるが、動作が遅く、耐圧は低い。耐圧があり、動作が速いダイオードとして、例えば、ショットキー・ダイオードを集積化することもできるが、タングステン等の一般に使用される金属材料を用いるものはリークが大きい。このようなダイオードを同一基板上に集積化するとダイオードスイッチ回路と負荷電流供給回路との接続パスは短くできる反面、ダイオードスイッチ回路から他の回路へのリーク電流が大きくなり、ＤＵＴの出力端子から流出する電流リークによりＤＵＴ側での消費電力が増加して測定精度が落ちる。そのため、従来の負荷電流出力回路では、ダイオードブリッジのスイッチ回路は、集積回路の外部に個別部品の低リークダイオードを設ける構成となっている。
この発明の目的は、このような従来技術の問題点を解決するものであって、ダイオードスイッチ回路を含めて負荷電流出力回路をＩＣ化してもリーク電流を低減することができ、高速応答ができる電子デバイスへの負荷電流出力回路およびＩＣテスタを提供することにある。
【０００９】
【課題を解決するための手段】
このような目的を達成するための発明の電子デバイスへの負荷電流出力回路およびＩＣテスタの特徴は、設定電圧を一方の入力に受け他方の入力に出力側の電圧が帰還されて一方の入力電圧と他方の入力電圧との差に応じた電圧出力を発生する比較増幅器と、この比較増幅器の出力電圧を受け比較増幅器の前記他方の入力に出力を帰還させるバッファアンプと、第１の端子にこのバッファアンプからの出力電圧を受け、第２の端子が被検査デバイスに接続されたダイオードブリッジからなるダイオードスイッチ回路と、バッファアンプの入力と出力とを遮断するスイッチ回路とを備えていて、比較増幅器とバッファアンプとダイオードスイッチ回路とが１つのＩＣに集積化され、第２の端子における入力インピーダンスを高抵抗に設定するときにスイッチ回路によりバッファアンプの入力と出力とを遮断しかつダイオードスイッチ回路をＯＦＦ状態に設定するものである。
【００１０】
さらに、この発明の具体的な構成としては、このＩＣに比較増幅器とバッファアンプとダイオードスイッチ回路と同時に集積化された第１、第２の定電流源を有していて、バッファアンプがプッシュプル動作のボルテージフォロアであり、スイッチ回路がバッファアンプの最終段トランジスタをカットオフする第１のスイッチ回路と初段のトランジスタをカットオフする第２のスイッチ回路とからなり、ダイオードスイッチ回路がダイオードブリッジの第３の端子に第１の定電流源からの電流を第３のスイッチ回路を介して受け、このダイオードブリッジの第４の端子から流出する電流を第４のスイッチを介して第２の定電流源に流すものであり、被検査デバイスが出力信号を発生しないときあるいはテストのために出力信号の状態を判定するタイミングにないときに高抵抗に設定するときとされて第１および第２のスイッチ回路により最終段トランジスタと初段のトランジスタをカットオフさせるとともに第３のスイッチ回路と第４のスイッチ回路とをＯＦＦにし、これによりダイオードスイッチ回路がバッファアンプと第１および第２の定電流源とから切り離されるものである。
【００１１】
【発明の実施の形態】
このように、負荷電流出力回路のバッファアンプの入力側と出力側とを遮断するスイッチ回路を設けて、１つのＩＣとして集積化し、高抵抗モード時に、スイッチ回路を動作させてバッファアンプの入力側と出力側を遮断して、かつ、例えば、逆バイアス等によりブリッジのダイオードをＯＦＦにすることでダイオードスイッチ回路をＯＦＦ状態に設定する。このようにすれば、ダイオードスイッチ回路の入力端子と出力端子とを切り離すことができるので、ＩＣ化されていてもリーク電流を低減することができる。
これにより、負荷電流を供給して出力信号の状態を測定するとき以外の高抵抗モード時においては、リーク電流が低減してＤＵＴからみた消費電流を低減することができる。しかも、バッファアンプとともにダイオードスイッチ回路がＩＣ化されているので、これらの間のパスが短くなり、経路上のインダクタ値を少なくできる。
その結果、高速に応答する負荷電流出力回路を実現でき、ＤＵＴの出力信号が高い周波数のものになっても、負荷電流出力回路がそれに追従することができる。
【００１２】
さらに、ダイオードスイッチ回路を含めてＩＣ化できることにより小形、かつ低価格な負荷電流出力回路になり、多数のピンエレクトロニクス回路を使用するＩＣテスタの小形化、および低価格化を実現できる。
【００１３】
【実施例】
図１は、この発明によるＩＣテスタにおける負荷電流出力回路を中心とするブロック図である。
９２は、負荷電流出力回路４１０が接続された入出力端子（Ｉ／Ｏ端子）であり、ドライバ４２により所定の波形信号が入力された後にＩ／Ｏ切換スイッチ４２ａがＯＦＦにされて入出力切換が行われ、ドライバ部４２がＩ／Ｏ端子９２から切り離される。そして、Ｉ／Ｏ端子９２の出力のタイミングに合わせてその手前でダイオードブリッジからなるダイオードスイッチ回路１に電流が流されてＯＮ状態にされる。このとき、ダイオードスイッチ回路１の入力端子Ａの電圧は、“Ｈ”と“Ｌ”の中間電圧に設定される。その出力端子Ｂは、ＤＵＴ７３に接続されている。なお、負荷電流出力回路４１０は、１つのＩＣの中に集積化された回路である。
【００１４】
そこで、ＤＵＴ７３のＩ／Ｏ端子９２の出力が“Ｈ”のときには、ダイオードブリッジの入力端子Ａが出力端子Ｂよりも低くなる。そのため、Ｉ／Ｏ端子９２から流出する電流がダイオードブリッジの導通したダイオードＤ４を通してシンクされる。その電流値（シンク電流値）は、通常、数ｍＡから数十ｍＡの範囲のある値を採る。同様に、Ｉ／Ｏ端子９２の出力が“Ｌ”のときには、ダイオードブリッジの導通したダイオードＤ２を通してＩ／Ｏ端子９２に電流が流出する。その電流値（ソース電流値）も数ｍＡから数１０ｍＡの範囲のある値を採る。ソース電流，シンク電流の値は、ダイオードスイッチ回路１のダイオードブリッジによるアナログスイッチをＯＮ／ＯＦＦ制御する側の端子のうちの上流に位置するソース電流流入端子と下流に位置するシンク電流流出端子の２つの端子にそれぞれ接続された定電流部２１，２２において流れる電流値で決定され、通常、プログラマブルに設定可能である。
なお、ここでのダイオードブリッジは、通常、アナログスイッチとして使用されるダイオードブリッジの入力側から出力側への信号伝達以上の電圧差を入出力端子間に与えてソース電流流入端子の電流を出力端子に流出し、あるいは、出力端子の電流をシンク電流流出端子へとシンクさせる電流切換動作をさせるものである。
【００１５】
定電流部２１は、定電流源２１１とスイッチ回路２１２からなる。定電流源２１１は、Ｉ／Ｏ端子９２へソース電流を流す電流源であり、電源電圧ラインＶ ccに接続されている。定電流部２２は、定電流源２２１とスイッチ回路２２２からなる。定電流源２２１は、Ｉ／Ｏ端子９２からのシンク電流を受ける電流源であり、グランドＧＮＤより低い負側の電源ラインＶEEに接続されている。ここで、Ｉ1は、定電流源２１１の電流値であり、Ｉ2は、定電流源２２１の電流値である。
ＤＵＴ７３の出力信号が“Ｌ”から“Ｈ”へと変化するときには、負荷電流出力回路４１は、出力信号“Ｌ”，“Ｈ”に応じて、図２に示すように、Ｉ1からＩ2に変化するような電流出力になる。逆の場合には、Ｉ2からＩ1に変化するような電流出力になる。なお、図中、ＶTは、設定電圧入力端子９１に設定される電圧である。
【００１６】
Ｉ／Ｏ端子９２にこのような負荷電流が加えられた状態において、出力波形の判定がコンパレータ部４３１と４３２でそれぞれ行われる。コンパレータ部４３１は、“Ｈ”側の判定を行うものであって、“Ｈ”に対応するハイレベルの基準電圧信号ＶＨが比較基準側の端子に加えられている。コンパレータ部４３２は、“Ｌ”側の判定を行うものであり、“Ｌ”に対応するローレベルの基準電圧信号ＶＬが比較基準側の端子に加えられている。なお、各コンパレータに与えられる判定タイミングを決定するストローブ信号は省略してある。
【００１７】
次に、このような負荷電流を発生する負荷電流出力回路４１０の構成について詳細に説明する。
負荷電流出力回路４１０は、ショットキー・ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４のブリッジで構成されるダイオードスイッチ回路１と、定電流部２１および２２と、バッファ部３とからなる。この回路は、通常、Ｉ／Ｏ端子９２にＤＵＴ７３を接続して使用される。
バッファ部３は、設定電圧入力端子９１の電圧ＶＴをダイオードスイッチ回路１の入力端子Ａに伝送して設定する回路である。バッファ部３は、バッファアンプ３１と疑似バッファ部３６と差動増幅器３９で構成される。
【００１８】
バッファアンプ３１は、正相側（プッシュ側）と逆相側（プル側）にそれぞれ設けられた２つのエミッタフォロア３１１，３１２からなる入力段エミッタフォロア回路３１３と入力段エミッタフォロア回路３１３からそれぞれの位相出力を受ける全帰還の直流結合プッシュプル出力段バッファアンプ３２とからなり、全体としてボルテージフォロアを構成する。
出力段バッファアンプ３２は、プッシュ側のアンプ３２１とプル側のアンプ３２２とで構成され、これらの出力は入力段に全帰還される。これによりバッファアンプ３１は、実質的に電圧利得が１倍の電流バッファになっていて、ダイオードスイッチ回路１の入力端子に設定電圧入力端子９１の電圧信号ＶＴと同じ電圧信号を発生し、これに応じて決定される電流を入力端子Ａへ流出し、あるいは入力端子Ａから電流をシンクさせる。いわゆる、入力端子Ａの電圧をＶＴに維持するためにプッシュプル動作をするバッファアンプである。
エミッタフォロア３１１，３１２のトランジスタＱ１１，Ｑ１２のエミッタ側にそれぞれ設けられたスイッチ回路３１６と３１７は、それぞれバイアス電流を遮断する回路である。また、プッシュ側のアンプ３２１とプル側のアンプ３２２のトランジスタＱ５，Ｑ８のベースと電源ラインＶｃｃ，ＶＥＥとの間にそれぞれ設けられたスイッチ回路３１４と３１５とは、それぞれの出力段トランジスタＱ５，Ｑ８をカットオフさせる回路である。これらスイッチ回路は、制御端子９５に入力されるインヒビット信号ＩＮＨによりＯＮ／ＯＦＦされて、バッファアンプ３１の入力と出力とを切断する。その動作については後述する。
【００１９】
ここでのバッファアンプ３１は、直結結合のＤＣ電圧の設定アンプであるので、電流吐き出し側を正相側（プッシュ側）とし、電流シンク側を逆相側（プル側）とする。正相側のエミッタフォロア３１１は、ＰＮＰ型のトランジスタＱ１１を有していて、そのエミッタがスイッチ回路３１６を介してバイアス電流を流す定電流源３１１ａに接続され、さらにこの定電流源３１１ａが電源ラインＶｃｃに接続され、これからバイアス電流を受ける。トランジスタＱ１１のベースは、差動増幅器３９の出力端子Ｃに接続され、コレクタは、負側の電源ラインＶＥＥに接続され、エミッタが出力段バッファアンプ３２の入力段トランジスタＱ６のベースに接続されて出力が取り出される。
逆相側のエミッタフォロア３１２は、ＮＰＮ型のトランジスタＱ１２を有していて、そのエミッタがスイッチ回路３１７を介してバイアス電流を流す定電流源３１２ａに接続され、さらにこの定電流源３１２ａが負側の電源ラインＶＥＥに接続され、これにバイアス電流をシンクさせる。トランジスタＱ１２のベースは、差動増幅器３９の出力端子Ｃに接続され、コレクタは、電源ラインＶｃｃに接続され、エミッタが出力段バッファアンプ３２の入力段トランジスタＱ１０のベースに接続されて出力が取り出される。
【００２０】
出力段バッファアンプ３２は、これの入力段にエミッタ結合のプッシュプル接続のＮＰＮ型のトランジスタＱ６とＰＮＰ型のトランジスタＱ９とを有している。そして、トランジスタＱ６のコレクタは、アクティブ負荷として設けられたカレントミラー接続されたダイオード接続の入力側ＰＮＰ型トランジスタＱ７のコレクタに接続され、これのエミッタが電源ラインＶｃｃに接続されている。出力段であるＰＮＰ型トランジスタＱ５は、前記のカレントミラー接続の出力側トランジスタである。これのエミッタが電源ラインＶｃｃに接続され、そのコレクタがダイオードスイッチ回路１の入力端子Ａに接続されている。
トランジスタＱ９のコレクタは、アクティブ負荷として設けられたカレントミラー接続されたダイオード接続の入力側ＮＰＮ型トランジスタＱ１０のコレクタに接続され、これのエミッタが負側の電源ラインＶＥＥに接続されている。出力段であるＮＰＮ型トランジスタＱ８は、前記のカレントミラー接続の出力側トランジスタであり、そのエミッタが負側の電源ラインＶＥＥに接続され、そのコレクタがダイオードスイッチ回路１の入力端子Ａに接続されている。
【００２１】
出力段トランジスタＱ５，Ｑ８は、入力側のトランジスタＱ７，Ｑ１０に対してここでは、それぞれ４倍のエミッタ面積比を持つ。したがって、トランジスタＱ６，Ｑ７，Ｑ５により形成されるプッシュ側のアンプ３２１とトランジスタＱ９，Ｑ１０，Ｑ８により形成されるプル側のアンプ３２２とは、それぞれに電流増幅アンプになっている。これにより、出力段トランジスタＱ５，Ｑ８のコレクタが共通に接続されたプッシュプル回路となり、入力端子Ａに電流出力を発生するとともに、この入力端子Ａが入力段トランジスタＱ６、Ｑ９のエミッタ結合端子Ｅに直結されて出力電圧が入力段側に全帰還されるバッファアンプが形成される。このとき、入力段トランジスタＱ６、Ｑ９のエミッタ結合端子Ｅの電圧は、入力段エミッタフォロア回路３１３との関係で差動増幅器３９の出力端子Ｃに等しくなるので、入力端子Ａの電圧は、出力端子Ｃに追従する。その結果、差動増幅器３９の入力電圧に対して入力段エミッタフォロア回路３１３と出力段バッファアンプ３２とによりボルテージフォロアが構成される。
【００２２】
このボルテージフォロアについて説明すると、トランジスタＱ１１のエミッタは、差動増幅器３９の出力端子Ｃ（ベース電圧）から１ＶＦ（ただし、１ＶＦは、エミッタ・ベース間の順方向電圧降下）高い。トランジスタＱ１１のエミッタは、トランジスタＱ６のベースに接続され、これのベース電圧は、エミッタ結合端子Ｅの電圧よりも１ＶＦ高い。これにより出力端子Ｃとエミッタ結合端子Ｅの端子が等しくなる。このエミッタ結合端子Ｅは、出力側に結合されていて直流で全帰還され、プッシュ側のアンプ３２１とプル側のアンプ３２２とは電圧利得が１であり、入力段への帰還電圧は、エミッタフォロア３１１，３１２の出力が入力に対して１ＶＦ上下にシフトする分の１ＶＦだけ補正がなされている。その結果として全体がボルテージフォロアになる。
【００２３】
ここで、スイッチ回路３１４をＯＮにするとトランジスタＱ５およびＱ７はカットオフ状態になり、入力段のトランジスタＱ６との接続が切断される。同様に、スイッチ回路３１５をＯＮにするとトランジスタＱ８およびＱ１０はカットオフ状態になり、入力段のトランジスタＱ９との接続が切断される。一方、これらのスイッチがＯＦＦになれば、前記したバッファアンプ３２がバッファ動作をする。入力段エミッタフォロア回路３１３は、スイッチ回路３１６をＯＦＦにするとトランジスタＱ１１はカットオフ状態になり、差動増幅器３９の出力端子ＣとトランジスタＱ６との間が遮断される。また、スイッチ回路３１７をＯＦＦにするとトランジスタＱ１２はカットオフ状態になり、差動増幅器３９の出力端子ＣとトランジスタＱ９との間が遮断される。一方、これらのスイッチがＯＮになれば、入力段エミッタフォロア回路３１３は、エミッタフォロアとしての動作をする。
なお、スイッチ回路３１４，３１５は、インヒビット信号ＩＮＨをインバータ３３を介して受けてＯＮになり、スイッチ回路３１６，３１７は、インヒビット信号ＩＮＨを受けてＯＦＦになる。
【００２４】
さて、Ｉ／Ｏ端子９２の端子電圧、すなわち、ＤＵＴ７３の端子電圧が設定電圧入力端子９１の設定電圧ＶＴより低いときには、言い換えれば、Ｉ／Ｏ端子９２に“Ｌ”の出力信号が発生したときには、ダイオードスイッチ回路１の入力端子Ａが出力端子Ｂよりも高いので、ダイオードＤ１とＤ４がＯＦＦになり、ダイオードＤ２とＤ３がＯＮになる。その結果、定電流部２１から電流値Ｉ１がダイオードＤ２を介してＩ／Ｏ端子９２を経由してＤＵＴ７３へ至る経路でソース電流が流れる。また、出力段バッファアンプ３２のプッシュ側のアンプ３２１（トランジスタＱ５）の出力電流がダイオードＤ３を通して定電流部２２へと流れる。
【００２５】
Ｉ／Ｏ端子９２の端子電圧が設定電圧入力端子９１の設定電圧ＶＴより高いとき、言い換えれば、Ｉ／Ｏ端子９２に“Ｈ”の出力信号が発生したときには、ダイオードスイッチ回路１の入力端子Ａが出力端子Ｂよりも低くなるので、ダイオードＤ１とＤ４がＯＮになり、ダイオードＤ２とＤ３とがＯＦＦになる。その結果、ＤＵＴ７３からＩ／Ｏ端子９２を経由して電流値Ｉ２がダイオードＤ４を介して定電流部２２へと流れる。また、定電流部２１の電流Ｉ１は、ダイオードＤ１を通して出力段バッファアンプ３２のプル側のアンプ３２２（トランジスタＱ８のシンク電流として）へと流れる。
先に説明したように、前者がソース電流であり、後者がシンク電流である。なお、設定電圧入力端子９１の電圧信号ＶＴは、図５のリファレンス電圧発生器５６から送出されて設定される。この電圧信号ＶＴは、例えば、“Ｈ”が３Ｖで“Ｌ”が０Ｖのときには、１．５Ｖである。
【００２６】
ＩＣテスタ７０が判定動作モードにないときには、あるいは、“Ｈ”，“Ｌ”の出力タイミングにないときは、インヒビット信号ＩＮＨが発生する。このインヒビット信号ＩＮＨは、例えば、図５のタイミング発生器５３、波形フォマッタ５１あるいはパターン発生器９５から発生させることができる。なお、このとき、このインヒビット信号ＩＮＨは、“Ｌ”有意の信号とすることができる。
インヒビット信号ＩＮＨ（例えば、ＩＮＨが“Ｌ”になっているとき）は、スイッチ回路３１４，３１５をインバータ３３を介してＯＮにし、スイッチ回路３１６，３１７をＯＦＦにする。これにより負荷電流出力回路４１０は、周囲の回路から切り離されて高抵抗モードに切換えられる。その結果、ＤＵＴ７３のＩ／Ｏ端子９２は、バッファ部３の信号経路から電気的に切り離される。なお、インヒビット信号ＩＮＨを受けていないとき（例えば、ＩＮＨが“Ｈ”になっているとき）には、スイッチ回路３１４，３１５は、ＯＦＦになり、スイッチ回路３１６，３１７はＯＮになる。そして、前記した負荷電流出力回路４１０の動作により所定の負荷電流がＩ／Ｏ端子９２に出力される。
【００２７】
ダイオードスイッチ回路１は、前記したように、４つショットキー・ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４のブリッジで構成され、ソース電流とシンク電流との切換えを行い負荷電流を発生させる。これらをショットキー・ダイオードで構成することにより耐圧もあり高速な応答をする切換えスイッチ回路にすることができる。
また、定電流源２１１、２２１は、通常は、プログラマブル定電流源とするが、図ではこの関係を図示していない。これは、例えば、この各定電流源２１１，２２１の電流値を、図５のコンピュータ７１からシステムバス６を介して設定することで調整できる。あるいは図５のパターン発生器５５からデータ設定することによりＤ／Ａ変換回路を介してリアルタイムで電流値を変更することも可能である。なお、このプログラマブル定電流源の構成例としては、電流源に基準抵抗および差動増幅器を設ける方法などがある。
【００２８】
次に、バッファ部３の疑似バッファ部３６について説明する。
疑似バッファ部３６は、バッファアンプ３１とほぼ同一の回路特性を持たせたボルテージフォロアである。これの出力電圧を差動増幅器３９の（−）入力端子に帰還させる。差動増幅器３９は、ここでは、比較増幅器を構成していて（＋）入力端子が設定電圧入力端子９１に接続されている。
これにより、差動増幅器３９は（−）入力端子の電圧が（＋）入力端子に一致するまで動作して疑似バッファ部３６の出力電圧が設定電圧入力端子９１の電圧値ＶＴに一致するようにバッファアンプ３１及び疑似バッファ部３６を制御する。疑似バッファ部３６はバッファアンプ３１とほぼ同一の回路特性を持つので、バッファアンプ３７と疑似バッファ部３６の出力電圧は同一であり、従って、ダイオードスイッチ回路１の入力端子Ａの電圧が設定電圧入力端子９１の電圧ＶＴになる。
【００２９】
このような疑似バッファ部３６のダミー回路を設ける理由は、バッファアンプ３１とほぼ同一の回路特性を持った疑似バッファ部３６を設けることによって、あらかじめ図１中のダイオードブリッジの入力端子Ａに発生させる電圧を疑似バッファ部３６の出力端子であるＤ点の電圧として確保することができる点にある。なお、バッファアンプ３１のスイッチ回路３１６と３１７に対応するスイッチ回路としてスイッチ回路３１６ａと３１７ａを設け、スイッチ回路３１４と３１５に対応するスイッチとしてスイッチ回路３１４ａと３１５ａを設ける。これらのスイッチ回路は、スイッチ回路３１６ａと３１７ａをＯＮにし、スイッチ回路３１４ａと３１５ａをＯＦＦにしておき、疑似バッファ部３６を動作させておき、帰還ループが常時動作して差分増幅器３９は正常動作を常時するようにする。これにより、判定モードに入る手前あるいはＤＵＴ７３が信号を出力する手前のタイミングにおいて正しい電圧をあらかじめ差動増幅器３９の出力として設定できる。その結果、出力信号の高速切換えに対応できる。
【００３０】
なお、疑似バッファ部３６に同一の回路特性を持たせる方法の一例としては、両回路の素子配置を相似にし、また回路を近接して素子特性をほぼ同一にする方法がある。
【００３１】
さて、図１の負荷電流出力回路４１０の特徴としては、ダイオードスイッチ回路１が、スイッチ回路２１２，スイッチ回路２２２、スイッチ回路３１４，３１５，スイッチ回路３１６，３１７とにより、定電流部２１１および２２１とバッファ部３から電気的に切り離せることにある。これら６個のスイッチ回路をＯＮ／ＯＦＦすることにより高抵抗モード時にはＩ／Ｏ端子９２へ至る電流経路は全て高抵抗になり、ＩＣ化した状態であっても、ディスクリートでスイッチ回路を構成した場合と同様にＩ／Ｏ端子９２からの漏れ電流が少なくなる。
さらに、ここでの回路は、バッファアンプ３１の出力段バッファアンプ３２の入力段がエミッタ結合のプッシュプル接続のＮＰＮ型のトランジスタＱ６とＰＮＰ型のトランジスタＱ９とからなる相補型とされ、さらに、出力段においてもＰＮＰ型のトランジスタＱ５とＮＰＮ型のトランジスタＱ８とからなる相補型されているので、アイドリング電流が少なくて済み、この分、リーク電流も少なくできるので、動作時の消費電力を低減できる。特にＩＣテスタは、このうような回路を多数必要とするので、これにより装置全体の消費電力を抑えることができる。また、消費電力を抑えることにより回路基板の温度上昇を抑えることが可能であるので、回路基板をより小さなパッケージに収めることができ、この回路を多数使用するＩＣテスタの小形化が可能であり、測定精度も向上する。
【００３２】
なお、ダイオードブリッジのスイッチ回路は、通常、アナログスイッチとして上流側を低い電圧に、下流側を高い電圧にすれば、４つのブリッジのダイオードが逆バイアスになってＯＦＦになるが、この場合、バッファ部３とダイオードスイッチ回路１の入力端子とが接続されていると完全な逆バイアスを設定し難い。しかし、前記のようにバッファ部３にスイッチ回路を設けて、このバッファアンプの入力と出力との間を切り離した状態で逆バイアスにすると、その分、確実にダイオードブリッジがＯＦＦ状態になり、これの入出力の切り離しが確実にできる。
しかし、この場合には、逆バイアスに設定する電力が必要になる関係から、また、そのような回路を集積化しなければならないことから、前記よりも消費電力が多くなる欠点がある。この点、前記のように６つのスイッチ回路を設ける回路では、ダイオードブリッジ部分を他の回路から孤立させることで消費電力の低減とともにリーク電流をいっそう低減できる利点がある。
【００３３】
ところで、負荷電流出力回路４１０は、同一チップ上に形成している。そのためバッファ部３からダイオードスイッチ回路の入力端子Ａまでおよび出力端子Ｂまでのインダクタンス成分が低減される。このインダクタンス成分が大きくなると、インダクタンスに蓄えられたエネルギにより電流変化が阻害され、電流応答速度が遅くなる。図１の負荷電流出力回路４１０は、ダイオードスイッチ回路１と近接して、定電流部２１、定電流部２２、バッファ部３を同一チップに配置し、かつ、出力端子に近いところに配置することにより配線およびボンディングワイヤのインダクタンスを減らし、出力端子Ｂ点までのパスを短くすることができるので、電流応答速度を改善することができる。
【００３４】
図３の負荷電流出力回路４１１は、バッファアンプ３１から図１におけるスイッチ回路３１６および３１７を省いて、プッシュ側のアンプ３２１およびプル側の３２２における全帰還のラインにスイッチを挿入してこのラインを切断することで、バッファアンプ３１の入力側と出力側とを遮断するようにしたものである。すなわち、この実施例では、図１の回路において、スイッチ回路３１６および３１７は削除され、エミッタ結合端子Ｅと入力端子Ａとの間にダイオードブリッジのスイッチ回路３４が設けられている。このスイッチ回路３４が制御端子９５に入力されるインヒビット信号ＩＮＨによりダイオードスイッチ回路１の出力側を高抵抗に設定する時に遮断される。スイッチ回路３４は、スイッチ回路３１４，３１５のＯＮとともにＯＦＦにされる。その他の構成は、図１と同様である。スイッチ回路３４は、ダイオード接続のトランジスタからなるダイオードＱ１，Ｑ２，Ｑ３およびＱ４からなるダイオードブリッジのアナログスイッチ３４１と、アナログスイッチ３４１の上流側の制御端子をスイッチ回路３４２，定電流源３４４を介して電源ラインＶｃｃに接続し、下流側の制御端子をスイッチ回路３４３，定電流源３４５を介して負側の電源ラインＶＥＥに接続して構成される。スイッチ回路３４２、３４３をＯＦＦすることでＥ点からＡ点に至る電流経路をインヒビット信号ＩＮＨに応じて切断し、バッファアンプ３１の入力と出力とを遮断する。
【００３５】
ここで、アナログスイッチ３４１は、スイッチ３４２，３４３がＯＮにされ、この回路が接続されて定電流源３４４，３４５によるバイアス電流が流れている状態でＯＮになる。このとき、Ｅ点の電圧とＡ点の電圧は等しく、また、Ｅ点からアナログスイッチ３４１へ流れる電流量とアナログスイッチ３４１からＡ点へ流れる電流量は等しい。したがって、スイッチ回路３４２および３４３を接続すると、Ｅ点とＡ点は電気的に接続状態になる。また、スイッチ３４２および３４３を切断すると、アナログスイッチ３４１へはバイアス電流が流れないためにＯＦＦになる。
この場合、接続Ｅ，Ａ点間の漏れ電流を防ぐため、アナログスイッチ３４１を構成する整流素子には、逆方向電流の少ない素子を用いるとよい。逆方向電流の少ない整流素子の一例として、トランジスタのベースエミッタ間を接続して、コレクタとの間のＰＮ接合を利用したダイオードを用いるとよい。なお、このアナログスイッチ３４１は、ダイオードスイッチ回路１ほどの高速な動作速度が要求されないので、通常のトランジスタで造ることができるが、その耐圧は、高い方がよい。トランジスタのベースエミッタ間を接続して、コレクタとの間のＰＮ接合を利用すると、ベース・エミッタ間のダイオードよりも高い耐圧を得ることができるのでこれを利用したのが次に示す図４である。
【００３６】
図４は、アナログスイッチ３４１の他の具体例である。図４中にダイオード接続のトランジスタＱ１からＱ４として示すように、ＮＰＮトランジスタのコレクタ端子を負極、ベース端子を陽極とし、ベース端子とエミッタ端子を接続して形成したＰＮダイオードを利用する。
これの利点について説明すると、スイッチ回路２１２，２２２，３４２，３４３を切断し、スイッチ３１４および３１５を接続した高抵抗モードでは、Ａ，Ｃ点間に電位差を生じる。図１の負荷電流出力回路４１０では、この電位差がトランジスタＱ6とＱ11、およびＱ 9とＱ12に印加されるので、設定電圧入力端子９１とＩ／Ｏ端子９２間の印加電圧は、トランジスタＱ6とＱ11、およびＱ 9とＱ12のベースエミッタ逆耐圧を超えないように設定する必要がある。この点、図３の負荷電流出力回路４１１において、図４に示すアナログスイッチ３４１を用いると、トランジスタＱ6とＱ11、およびＱ 9とＱ12には常時バイアス電流が流れているので、端子Ｃ点と端子Ｅ点の電位は同じである。そのため、発生する電位差はアナログスイッチ３４１に印加されることになる。このとき、図４のアナログスイッチ３４１に、耐圧が高い整流素子を使用することにより、設定電圧入力端子９１とＩ／Ｏ端子９２間の印加電圧を大きく採ることができる。
【００３７】
以上説明してきたが、実施例では、ダイオードスイッチ回路のダイオードブリッジに対して上流側の定電流源と下流側の定電流源との間にスイッチ回路を設けてダイオードブリッジ回路を切り離しているが、これは、ダイオードブリッジ回路をＯＦＦ状態にするものであってもよい。なお、ダイオードブリッジのダイオードは高速動作が要求されないときには、トランジスタにより形成されるダイオードであってもよいことはもちろんである。そうでないときには、ＰＮ接合からなる本来のダイオードを形成してＩＣ化することが好ましい。
図４に示す具体例では耐圧が高い整流素子としてＮＰＮトランジスタのコレクタを負極、ベースを陽極としたものを用いたが、ＰＮＰトランジスタで同様に構成しても良い。
また、実施例のバッファアンプは、ボルテージフォロアに限定されない。さらに、ダイオードブリッジ回路のダイオードは、ショットキー・ダイオードに限定されるものではない。
【００３８】
【発明の効果】
以上説明してきたが、この発明にあっては、負荷電流出力回路のバッファアンプの入力側と出力側とを遮断するスイッチ回路を設けて、１つのＩＣとして集積化し、高抵抗モード時に、スイッチ回路を動作させてバッファアンプの入力側と出力側を遮断して、かつ、例えば、逆バイアス等によりブリッジのダイオードをＯＦＦにすることでダイオードスイッチ回路をＯＦＦ状態に設定する。このようにすれば、ダイオードスイッチ回路の入力端子と出力端子とを切り離すことができるので、ＩＣ化されていてもリーク電流を低減することができる。
これにより、負荷電流を供給して出力信号の状態を測定するとき以外の高抵抗モード時においては、リーク電流が低減してＤＵＴからみた消費電流を低減することができる。しかも、バッファアンプとともにダイオードスイッチ回路がＩＣ化されているので、これらの間のパスが短くなり、経路上のインダクタ値を少なくできる。
その結果、高速に応答する負荷電流出力回路を実現でき、ＤＵＴの出力信号が高い周波数のものになっても、負荷電流出力回路がそれに追従することができる。
【図面の簡単な説明】
【図１】図１は、この発明によるＩＣテスタにおける負荷電流出力回路を中心とするブロック図である。
【図２】図２は、負荷電流出力回路のＩ／Ｏ端子へ送出する負荷電流の電流−電圧特性の説明図である。
【図３】図３は、カレント切換スイッチを有する負荷電流出力回路の一実施例の回路図である。
【図４】図４は、図３の負荷電流出力回路におけるアナログスイッチの具体例の説明図である。
【図５】図５は、負荷電流出力回路を備えたＩＣテスタの全体的な構成の説明図である。
【図６】図６は、従来の負荷電流出力回路の回路図である。
【符号の説明】
１…ダイオードブリッジ、２１…定電流部、
２２…定電流部、３…バッファ部、
３１…バッファアンプ、３１１，３１２…エミッタフォロア、
３２…出力段バッファアンプ、
３６…疑似バッファ部、
３１４、３１５、３１６、３１７…スイッチ回路、
３９…差動増幅器、４…ピンエレクトロニクス、
４１０，４１１，４１２…負荷電流出力回路、４２…ドライバ、
４３…コンパレータ、４３１…コンパレータ部、
４３２…コンパレータ部、９１…設定電圧入力端子、
９２…Ｉ／Ｏ端子、ＩＮＨ…インヒビット信号。
Claims (6)
- 設定電圧を一方の入力に受け他方の入力に出力側の電圧が帰還されて前記一方の入力電圧と前記他方の入力電圧との差に応じた電圧出力を発生する比較増幅器と、この比較増幅器の出力電圧を受け前記比較増幅器の前記他方の入力に出力を帰還させるバッファアンプと、第１の端子にこのバッファアンプからの出力電圧を受け、第２の端子が被検査デバイスに接続されたダイオードブリッジからなるダイオードスイッチ回路と、前記バッファアンプの入力と出力とを遮断するスイッチ回路とを備え、前記比較増幅器と前記バッファアンプと前記ダイオードスイッチ回路とが１つのＩＣに集積化され、前記第２の端子における入力インピーダンスを高抵抗に設定するときに前記スイッチ回路により前記入力と前記出力とを遮断しかつ前記ダイオードスイッチ回路をＯＦＦ状態に設定する電子デバイスへの負荷電流出力回路。
- さらに、前記ＩＣに前記比較増幅器と前記バッファアンプと前記ダイオードスイッチ回路と同時に集積化された第１、第２の定電流源を有し、前記バッファアンプは、プッシュプル動作のボルテージフォロアであり、前記スイッチ回路は、前記バッファアンプの最終段トランジスタをカットオフする第１のスイッチ回路と初段のトランジスタをカットオフする第２のスイッチ回路とからなり、前記ダイオードスイッチ回路は、前記ダイオードブリッジの第３の端子に前記第１の定電流源からの電流を第３のスイッチ回路を介して受け、このダイオードブリッジの第４の端子から流出する電流を第４のスイッチを介して前記第２の定電流源に流すものであり、前記被検査デバイスが出力信号を発生しないときあるいはテストのために出力信号の状態を判定するタイミングにないときに前記高抵抗に設定するときとされて前記第１および第２のスイッチ回路により前記最終段トランジスタと前記初段のトランジスタをカットオフさせるとともに前記第３のスイッチ回路と前記第４のスイッチ回路とをＯＦＦにし、これにより前記ダイオードスイッチ回路が前記バッファアンプと前記第１および第２の定電流源とから切り離される請求項１記載の電子デバイスへの負荷電流出力回路。
- さらに、前記ＩＣに前記比較増幅器と前記バッファアンプと前記ダイオードスイッチ回路と同時に集積化された第１、第２の定電流源を有し、前記バッファアンプは、プッシュプル動作のボルテージフォロアであり、前記スイッチ回路は、前記バッファアンプの最終段トランジスタをカットオフする第１のスイッチ回路と、前記出力から入力への帰還ラインを遮断する第５のスイッチ回路とからなり、前記ダイオードスイッチ回路は、前記ダイオードブリッジの第３の端子に前記第１の定電流源からの電流を第３のスイッチ回路を介して受け、このダイオードブリッジの第４の端子から流出する電流を第４のスイッチを介して前記第２の定電流源に流すものであり、前記被検査デバイスが出力信号を発生しないときあるいはテストのために出力信号の状態を判定するタイミングにないときに前記高抵抗に設定するときとされて前記第１および第５のスイッチ回路により前記最終段トランジスタをカットオフし前記帰還ラインを遮断するとともに前記第３のスイッチ回路と前記第４のスイッチ回路とをＯＦＦにし、これにより前記ダイオードスイッチ回路が前記バッファアンプと前記第１および第２の定電流源とから切り離される請求項１記載の電子デバイスへの負荷電流出力回路。
- さらに、前記ダイオードブリッジを構成するダイオードはショットキー・ダイオードであり、前記バッファアンプと等価の動作をするダミー回路が設けられ前記比較増幅器の出力をこのダミー回路で受けてこのダミー回路の出力を前記他方入力に送出し、前記ダミー回路も前記ＩＣに前記第１、第２の定電流源と同時に集積化され、前記高抵抗に設定する制御信号を受けて前記第１、第２、第３および第４のスイッチ回路がＯＦＦにされあるいは前記第１、第３、第４および第５のスイッチ回路がＯＦＦにされる請求項２又は３項記載の電子デバイスへの負荷電流出力回路。
- 前記バッファアンプは、エミッタフォロアの入力段と全帰還のプッシュプル増幅器の出力段とからなり、前記プッシュプル増幅器は、前記入力段と出力段が相補型のプッシュプル回路で構成されている請求項１記載の電子デバイスへの負荷電流出力回路。
- 設定電圧を一方の入力に受け他方の入力に出力側の電圧が帰還されて前記一方の入力電圧と前記他方の入力電圧との差に応じた電圧出力を発生する比較増幅器と、この比較増幅器の出力電圧を受け前記比較増幅器の前記他方の入力に出力を帰還させるバッファアンプと、第１の端子にこのバッファアンプからの出力電圧を受け、第２の端子が被検査デバイスに接続されたダイオードブリッジからなるダイオードスイッチ回路と、前記バッファアンプの入力と出力とを遮断するスイッチ回路とを備え、前記比較増幅器と前記バッファアンプと前記ダイオードスイッチ回路とが１つのＩＣに集積化され、前記第２の端子における入力インピーダンスを高抵抗に設定するときに前記スイッチ回路により前記入力と前記出力とを遮断しかつ前記ダイオードスイッチ回路をＯＦＦ状態に設定する負荷電流出力回路を有するＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35607197A JP3599989B2 (ja) | 1997-12-09 | 1997-12-09 | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35607197A JP3599989B2 (ja) | 1997-12-09 | 1997-12-09 | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11174128A JPH11174128A (ja) | 1999-07-02 |
| JP3599989B2 true JP3599989B2 (ja) | 2004-12-08 |
Family
ID=18447184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35607197A Expired - Fee Related JP3599989B2 (ja) | 1997-12-09 | 1997-12-09 | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3599989B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001353145A (ja) * | 2000-06-13 | 2001-12-25 | Aloka Co Ltd | 受信回路及びそれを備えた超音波診断装置 |
| JP4538714B2 (ja) * | 2003-11-26 | 2010-09-08 | 横河電機株式会社 | テスタシミュレーション装置及びテスタシミュレーション方法 |
| JP2005265756A (ja) * | 2004-03-22 | 2005-09-29 | Yokogawa Electric Corp | Ｉｃテスタ |
| JP4673596B2 (ja) * | 2004-09-22 | 2011-04-20 | 株式会社東芝 | 超音波診断装置 |
| US7135881B2 (en) * | 2004-12-21 | 2006-11-14 | Teradyne, Inc. | Method and system for producing signals to test semiconductor devices |
| CN108226690B (zh) * | 2016-12-21 | 2021-06-08 | 国家无线电监测中心检测中心 | 检测电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59202080A (ja) * | 1983-04-30 | 1984-11-15 | Ando Electric Co Ltd | 論理回路試験装置 |
| JPS60253883A (ja) * | 1984-05-30 | 1985-12-14 | Advantest Corp | 定電流負荷兼定電圧印加電流測定器 |
| JPS6244675A (ja) * | 1985-08-22 | 1987-02-26 | Ando Electric Co Ltd | Ｉｃテスタ |
| JP2866750B2 (ja) * | 1991-01-28 | 1999-03-08 | 三菱電機株式会社 | 半導体試験装置および半導体装置の試験方法 |
| JP2996416B2 (ja) * | 1991-02-14 | 1999-12-27 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| JPH05110351A (ja) * | 1991-10-16 | 1993-04-30 | Olympus Optical Co Ltd | 電流電圧変換回路 |
| JPH06204836A (ja) * | 1992-12-29 | 1994-07-22 | Ando Electric Co Ltd | ダイオードスイッチ回路 |
| JPH06222108A (ja) * | 1993-01-26 | 1994-08-12 | Hitachi Ltd | 半導体試験装置 |
| JP3410146B2 (ja) * | 1993-03-31 | 2003-05-26 | ソニー株式会社 | 電力増幅器 |
| JPH06324105A (ja) * | 1993-05-11 | 1994-11-25 | Hitachi Ltd | 半導体試験装置 |
| JP3490165B2 (ja) * | 1994-12-15 | 2004-01-26 | 株式会社アドバンテスト | ドライバ回路 |
-
1997
- 1997-12-09 JP JP35607197A patent/JP3599989B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11174128A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
| US7362092B2 (en) | Isolation buffers with controlled equal time delays | |
| US5146159A (en) | Pin driver for in-circuit test apparatus | |
| US5654655A (en) | Driver circuit for semiconductor test system | |
| JP3599989B2 (ja) | 電子デバイスへの負荷電流出力回路およびｉｃテスタ | |
| US7589549B2 (en) | Driver circuit and test apparatus | |
| JP3129077B2 (ja) | 半導体試験装置 | |
| US6166569A (en) | Test interface circuits with waveform synthesizers having reduced spurious signals | |
| US5377202A (en) | Method and apparatus for limiting pin driver offset voltages | |
| US6801050B2 (en) | Driver circuit integrated with load current output circuit, pin electronics and IC tester having thereof | |
| US5642067A (en) | Variable slew rate pulse generator | |
| US6294949B1 (en) | Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus | |
| US7755377B2 (en) | Driver circuit and test apparatus | |
| JP3599988B2 (ja) | 電子デバイスへの負荷電流出力回路およびｉｃテスタ | |
| JP2000292502A (ja) | 半導体装置試験装置および半導体装置試験方法 | |
| JP3914463B2 (ja) | コンパレータ | |
| US5969536A (en) | Semiconductor device and burn-in method thereof | |
| US6400193B1 (en) | High speed, high current and low power consumption output circuit | |
| US6137310A (en) | Serial switch driver architecture for automatic test equipment | |
| KR20050030610A (ko) | 커런트 미러 회로 | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| JP2891386B2 (ja) | ドライバ回路 | |
| Jung et al. | A 500 mhz ate pin driver | |
| JPH09321607A (ja) | 入力バッファ回路 | |
| JPH10253721A (ja) | 波形生成回路および半導体試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |