JP4538714B2 - テスタシミュレーション装置及びテスタシミュレーション方法 - Google Patents
テスタシミュレーション装置及びテスタシミュレーション方法 Download PDFInfo
- Publication number
- JP4538714B2 JP4538714B2 JP2003395050A JP2003395050A JP4538714B2 JP 4538714 B2 JP4538714 B2 JP 4538714B2 JP 2003395050 A JP2003395050 A JP 2003395050A JP 2003395050 A JP2003395050 A JP 2003395050A JP 4538714 B2 JP4538714 B2 JP 4538714B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage value
- tester
- switch means
- test
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
テストプログラムに基づいて、アクティブロードにより、被試験対象のピンのプルアップやプルダウンを切り替え、被試験対象の出力をコンパレータで比較するテスタによる試験をシミュレーションするテスタシミュレーション装置において、
前記被試験対象の動作をシミュレーションするDUTシミュレーション手段と、
このDUTシミュレーション手段のピンを、前記アクティブロードの代わりに、プルアップする第1のスイッチ手段と、
前記DUTシミュレーション手段のピンを、前記アクティブロードの代わりに、プルダウンする第2のスイッチ手段と、
前記テストプログラムにおける前記アクティブロードに含まれるダイオードブリッジのスレショルド電圧値、ソース電流値、シンク電流値及び前記コンパレータのハイレベル、ロウレベル比較電圧値に基づいて、(スレショルド電圧値)>(ハイレベル比較電圧値)、かつ、(ソース電流値)>0のとき、前記第1のスイッチ手段をオンとし、(スレショルド電圧値)<(ロウレベル比較電圧値)、かつ、(シンク電流値)<0のとき、前記第2のスイッチ手段をオンとする設定判定手段と
を備えたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
第1のスイッチ手段は、ハイレベル電圧に接続し、オン、オフし、第2のスイッチ手段は、ロウレベル電圧に接続し、オン、オフすることを特徴とするものである。
請求項3記載の発明は、
テストプログラムに基づいて、第1のスイッチ手段により、アクティブロードの代わりに、被試験対象のピンをプルアップし、第2のスイッチ手段により、アクティブロードの代わりに、被試験対象のピンをプルダウンし、アクティブロードによりプルアップやプルダウンを切り替え、被試験対象の出力をコンパレータで比較するテスタをシミュレーションするテスタシミュレーション方法において、
前記テストプログラムにおける前記アクティブロードに含まれるダイオードブリッジのスレショルド電圧値、ソース電流値、シンク電流値及び前記コンパレータのハイレベル、ロウレベル比較電圧値に基づいて、(スレショルド電圧値)>(ハイレベル比較電圧値)、かつ、(ソース電流値)>0のとき、前記第1のスイッチ手段をオンとし、(スレショルド電圧値)<(ロウレベル比較電圧値)、かつ、(シンク電流値)<0のとき、前記第2のスイッチ手段をオンとすることを特徴とするものである。
5 記憶部
6 テスタシミュレーション手段
61,62 FET
65 コンパレータ
66 設定判定手段
Claims (3)
- テストプログラムに基づいて、アクティブロードにより、被試験対象のピンのプルアップやプルダウンを切り替え、被試験対象の出力をコンパレータで比較するテスタによる試験をシミュレーションするテスタシミュレーション装置において、
前記被試験対象の動作をシミュレーションするDUTシミュレーション手段と、
このDUTシミュレーション手段のピンを、前記アクティブロードの代わりに、プルアップする第1のスイッチ手段と、
前記DUTシミュレーション手段のピンを、前記アクティブロードの代わりに、プルダウンする第2のスイッチ手段と、
前記テストプログラムにおける前記アクティブロードに含まれるダイオードブリッジのスレショルド電圧値、ソース電流値、シンク電流値及び前記コンパレータのハイレベル、ロウレベル比較電圧値に基づいて、(スレショルド電圧値)>(ハイレベル比較電圧値)、かつ、(ソース電流値)>0のとき、前記第1のスイッチ手段をオンとし、(スレショルド電圧値)<(ロウレベル比較電圧値)、かつ、(シンク電流値)<0のとき、前記第2のスイッチ手段をオンとする設定判定手段と
を備えたことを特徴とするテスタシミュレーション装置。 - 第1のスイッチ手段は、ハイレベル電圧に接続し、オン、オフし、第2のスイッチ手段は、ロウレベル電圧に接続し、オン、オフすることを特徴とする請求項1記載のテスタシミュレーション装置。
- テストプログラムに基づいて、第1のスイッチ手段により、アクティブロードの代わりに、被試験対象のピンをプルアップし、第2のスイッチ手段により、アクティブロードの代わりに、被試験対象のピンをプルダウンし、アクティブロードによりプルアップやプルダウンを切り替え、被試験対象の出力をコンパレータで比較するテスタをシミュレーションするテスタシミュレーション方法において、
前記テストプログラムにおける前記アクティブロードに含まれるダイオードブリッジのスレショルド電圧値、ソース電流値、シンク電流値及び前記コンパレータのハイレベル、ロウレベル比較電圧値に基づいて、(スレショルド電圧値)>(ハイレベル比較電圧値)、かつ、(ソース電流値)>0のとき、前記第1のスイッチ手段をオンとし、(スレショルド電圧値)<(ロウレベル比較電圧値)、かつ、(シンク電流値)<0のとき、前記第2のスイッチ手段をオンとすることを特徴とするテスタシミュレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395050A JP4538714B2 (ja) | 2003-11-26 | 2003-11-26 | テスタシミュレーション装置及びテスタシミュレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395050A JP4538714B2 (ja) | 2003-11-26 | 2003-11-26 | テスタシミュレーション装置及びテスタシミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005156341A JP2005156341A (ja) | 2005-06-16 |
JP4538714B2 true JP4538714B2 (ja) | 2010-09-08 |
Family
ID=34720914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003395050A Expired - Fee Related JP4538714B2 (ja) | 2003-11-26 | 2003-11-26 | テスタシミュレーション装置及びテスタシミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4538714B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8310270B2 (en) * | 2007-10-04 | 2012-11-13 | Teradyne, Inc. | Emulating behavior of a legacy test system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000267881A (ja) * | 1999-03-15 | 2000-09-29 | Advantest Corp | 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置 |
JP2000292502A (ja) * | 1999-02-03 | 2000-10-20 | Hitachi Electronics Eng Co Ltd | 半導体装置試験装置および半導体装置試験方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0664127B2 (ja) * | 1986-03-06 | 1994-08-22 | 日本電気株式会社 | デイジタル回路の出力検査回路 |
US4712058A (en) * | 1986-07-22 | 1987-12-08 | Tektronix, Inc. | Active load network |
JPH03197879A (ja) * | 1989-12-26 | 1991-08-29 | Fujitsu Ltd | 半導体回路装置 |
JPH10240560A (ja) * | 1997-02-26 | 1998-09-11 | Toshiba Corp | 波形信号処理装置 |
JP3599989B2 (ja) * | 1997-12-09 | 2004-12-08 | 日立ハイテク電子エンジニアリング株式会社 | 電子デバイスへの負荷電流出力回路およびicテスタ |
-
2003
- 2003-11-26 JP JP2003395050A patent/JP4538714B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000292502A (ja) * | 1999-02-03 | 2000-10-20 | Hitachi Electronics Eng Co Ltd | 半導体装置試験装置および半導体装置試験方法 |
JP2000267881A (ja) * | 1999-03-15 | 2000-09-29 | Advantest Corp | 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2005156341A (ja) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002304164A (ja) | ディスプレイ装置駆動デバイス、ディスプレイ装置及びドライバ回路テスト方法 | |
KR920020341A (ko) | 회로로직기능 자동판정장치 및 방법 | |
WO2002065146A2 (en) | APPARATUS AND METHOD FOR DRIVING CIRCUIT PINS IN A CIRCUIT testing system | |
JP4538714B2 (ja) | テスタシミュレーション装置及びテスタシミュレーション方法 | |
US7409615B2 (en) | Test apparatus and test method | |
US20090278562A1 (en) | Test Device and Test Method for Semiconductor Device | |
US7202688B2 (en) | Output buffer circuit having signal path used for testing and integrated circuit and test method including the same | |
US5617044A (en) | Comparator circuit | |
JP2956913B2 (ja) | Ic試験装置 | |
US7315802B1 (en) | Methods of logic reduction in electrical circuits utilizing fault simulation | |
KR100639678B1 (ko) | 테스트 장치 | |
JP3589934B2 (ja) | 半導体集積回路試験装置 | |
US7129695B2 (en) | Electrical test circuit with an active-load and an output sampling capability | |
CN220961727U (zh) | 基于电子电器产品的工况模拟试验装置 | |
JP2004252981A (ja) | 静的タイミング解析装置による低電圧スイングバスの解析方法 | |
JP4333527B2 (ja) | Icテスタ | |
JPH11264856A (ja) | 試験用抵抗回路を備えた終端抵抗回路および終端抵抗回路の試験方法 | |
US7075515B2 (en) | Method and apparatus for testing a joystick control circuit | |
KR100488147B1 (ko) | 평판 디스플레이 드라이브 칩 및 그의 테스트 방법 | |
US6675330B1 (en) | Testing the operation of integrated circuits by simulating a switching-mode of their power supply inputs | |
JP4173229B2 (ja) | Ic試験装置 | |
JP4478930B2 (ja) | テスタシミュレーション装置及びテスタシミュレーション方法 | |
JPH04359173A (ja) | 直流特性試験回路 | |
JPH07121578A (ja) | 回路シミュレーション方法 | |
Nolan et al. | Virtual instrumentation based IC parametric tester for engineering education |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100609 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |