JP4333527B2 - Icテスタ - Google Patents
Icテスタ Download PDFInfo
- Publication number
- JP4333527B2 JP4333527B2 JP2004251302A JP2004251302A JP4333527B2 JP 4333527 B2 JP4333527 B2 JP 4333527B2 JP 2004251302 A JP2004251302 A JP 2004251302A JP 2004251302 A JP2004251302 A JP 2004251302A JP 4333527 B2 JP4333527 B2 JP 4333527B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- outputs
- formatter
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
2以上の被試験対象を同時に試験するICテスタにおいて、
試験信号を出力するフォーマッタと、
前記被試験対象ごとに設けられ、前記フォーマッタの出力を入力し、スルーして出力または保持して出力するラッチ回路と、
このラッチ回路の出力を入力し、前記被試験対象に出力するドライバと、
前記フォーマッタからの出力を保持させ、保持した試験信号の出力を行わせ、フォーマッタの出力の再開を、前記ラッチ回路ごとに指示する制御部と
を備えたことを特徴とするものである。
2以上の被試験対象を同時に試験するICテスタにおいて、
試験信号、この試験信号のイネーブル信号を出力するフォーマッタと、
前記被試験対象ごとに設けられ、前記フォーマッタの出力を入力し、終端電圧を入力し、イネーブル信号により、試験信号のハイ、ロウを出力し、イネーブル信号がディスエーブルならば、前記被試験対象に終端電圧を出力するドライバと、
これらドライバごとに、前記フォーマッタのイネーブル信号を無効にし、前記ドライバに終端電圧を試験信号のハイ電圧、ロウ電圧に変更して与える制御部と
を有することを特徴とするものである。
イネーブル信号をディスエーブルとするディスエーブル電圧、イネーブル信号のしきい値となるスレッショルド電圧を制御部により切り換えて、ドライバに与えられるイネーブ信号の他方の差動信号として与える切換部を設けたことを特徴とするものである。
フォーマッタの出力するイネーブル信号と、このイネーブル信号のディスエーブルとなる固定値とを制御部により切り換えて、ドライバに出力する切換部を設けたことを特徴とするものである。
制御部は、終端電圧の出力を制御する終端電圧制御信号をドライバに出力し、ドライバが、終端電圧制御信号により、ハイゼット、終端電圧を出力することを特徴とするものである。
請求項1によれば、ラッチ回路が、フォーマッタの出力をスルーして出力または保持して出力するので、一方の被試験対象に試験信号を与えることを停止しつつ、他方の被試験対象に対して、試験信号を継続して与えることができる。つまり、フォーマッタを被試験対象のピンごとに設ける必要がない。
まず、制御部10は、切換部94をスレッショルド電圧Vthに切り換える。そして、ドライバ91がハイ、ロウを出力する場合、フォーマッタ8が、パターンジェネレータからのパターンデータとタイミング発生器7のレート信号により、試験信号a、イネーブル信号b”1”をドライバ91に出力する。ドライバ91は、イネーブル信号bと切換部94のスレッショルド電圧Vthとの比較により、ハイ、ロウ出力となり、試験信号に基づいて、ハイ、ロウをDUTA,Bの入力ピンに出力する。
そして、制御部10は、比較部93の出力により、DUTAが所望の状態になったとき、切換部93のディスエーブル電圧Vdisに切り換える。この結果、ピンエレクトロニクス9Aのドライバ91は、フォーマッタ8の出力により動作しなくなる。そして、DUTAの入力ピンにハイゼットを与える場合、制御部10は、終端電圧制御信号”0”をピンエレクトロニクス9Aのドライバ91に出力する。この結果、ピンエレクトロニクス9Aのドライバ91はDUTAの入力ピンにハイゼットを出力する。DUTAの入力ピンに”1”を与える場合は、制御部10は、終端電圧制御信号”1”をピンエレクトロニクス9Aのドライバ91に出力すると共に、終端電圧をハイレベル電圧にして、ピンエレクトロニクス9Aのドライバ91に与える。この結果、ピンエレクトロニクス9Aのドライバ91はDUTAの入力ピンにハイを出力する。そして、DUTAの入力ピンに”0”を与える場合は、制御部10は、終端電圧制御信号”1”をピンエレクトロニクス9Aのドライバ91に出力すると共に、終端電圧をロウレベル電圧にして、ピンエレクトロニクス9Aのドライバ91に与える。この結果、ピンエレクトロニクス9Aのドライバ91はDUTAの入力ピンにロウを出力する。
42,51 ラッチ回路
43,52,91 ドライバ
6,10 制御部
94,95 切換部
Claims (5)
- 2以上の被試験対象を同時に試験するICテスタにおいて、
試験信号を出力するフォーマッタと、
前記被試験対象ごとに設けられ、前記フォーマッタの出力を入力し、スルーして出力または保持して出力するラッチ回路と、
このラッチ回路の出力を入力し、前記被試験対象に出力するドライバと、
前記フォーマッタからの出力を保持させ、保持した試験信号の出力を行わせ、フォーマッタの出力の再開を、前記ラッチ回路ごとに指示する制御部と
を備えたことを特徴とするICテスタ。 - 2以上の被試験対象を同時に試験するICテスタにおいて、
試験信号、この試験信号のイネーブル信号を出力するフォーマッタと、
前記被試験対象ごとに設けられ、前記フォーマッタの出力を入力し、終端電圧を入力し、イネーブル信号により、試験信号のハイ、ロウを出力し、イネーブル信号がディスエーブルならば、前記被試験対象に終端電圧を出力するドライバと、
これらドライバごとに、前記フォーマッタのイネーブル信号を無効にし、前記ドライバに終端電圧を試験信号のハイ電圧、ロウ電圧に変更して与える制御部と
を有することを特徴とするICテスタ。 - イネーブル信号をディスエーブルとするディスエーブル電圧、イネーブル信号のしきい値となるスレッショルド電圧を制御部により切り換えて、ドライバに与えられるイネーブ信号の他方の差動信号として与える切換部を設けたことを特徴とする請求項2記載のICテスタ。
- フォーマッタの出力するイネーブル信号と、このイネーブル信号のディスエーブルとなる固定値とを制御部により切り換えて、ドライバに出力する切換部を設けたことを特徴とする請求項2記載のICテスタ。
- 制御部は、終端電圧の出力を制御する終端電圧制御信号をドライバに出力し、ドライバが、終端電圧制御信号により、ハイゼット、終端電圧を出力することを特徴とする請求項2〜4のいずれかに記載のICテスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004251302A JP4333527B2 (ja) | 2004-08-31 | 2004-08-31 | Icテスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004251302A JP4333527B2 (ja) | 2004-08-31 | 2004-08-31 | Icテスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006071291A JP2006071291A (ja) | 2006-03-16 |
JP4333527B2 true JP4333527B2 (ja) | 2009-09-16 |
Family
ID=36152104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004251302A Expired - Fee Related JP4333527B2 (ja) | 2004-08-31 | 2004-08-31 | Icテスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4333527B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008051581A (ja) * | 2006-08-23 | 2008-03-06 | Yokogawa Electric Corp | デバイス試験装置およびデバイス試験方法 |
-
2004
- 2004-08-31 JP JP2004251302A patent/JP4333527B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006071291A (ja) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20030045939A (ko) | 반도체 집적 회로를 위한 테스트 장치 | |
WO2002065146A2 (en) | APPARATUS AND METHOD FOR DRIVING CIRCUIT PINS IN A CIRCUIT testing system | |
KR20010020427A (ko) | 단일 패스 이중 모드의 집적회로 테스터 | |
US7847573B2 (en) | Test apparatus and performance board | |
JP2008145266A (ja) | デバイステスタ | |
JP4473821B2 (ja) | 試験装置及び試験方法 | |
JP4333527B2 (ja) | Icテスタ | |
JP2020128977A (ja) | 電子デバイスを自動テストするための装置及び方法 | |
US10180453B2 (en) | Increased power efficiency in driver circuits | |
KR960003363B1 (ko) | Ic 시험장치 | |
US6768292B2 (en) | Arrangement and method having a data word generator for testing integrated circuits | |
US6393593B1 (en) | Tester and method for testing LSI designed for scan method | |
JP2008224585A (ja) | 半導体試験装置 | |
JP4061533B2 (ja) | Icテスタ | |
JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
JPH04259868A (ja) | Ic試験装置 | |
JP2598580Y2 (ja) | Ic試験装置 | |
JP4729212B2 (ja) | 半導体試験装置 | |
JP2001289907A (ja) | 半導体集積回路試験装置及び試験方法 | |
JP4670783B2 (ja) | 半導体試験装置 | |
JP2962552B2 (ja) | Ic試験装置 | |
JPH1010200A (ja) | 半導体装置の試験方法及び半導体試験装置 | |
US9494646B2 (en) | Method for testing integrated circuit and integrated circuit configured to facilitate performing such a method | |
JP2515290Y2 (ja) | ドライバレベル可変回路 | |
JPH0829488A (ja) | I/oピンエレクトロニクス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |