KR920020341A - 회로로직기능 자동판정장치 및 방법 - Google Patents

회로로직기능 자동판정장치 및 방법 Download PDF

Info

Publication number
KR920020341A
KR920020341A KR1019920006024A KR920006024A KR920020341A KR 920020341 A KR920020341 A KR 920020341A KR 1019920006024 A KR1019920006024 A KR 1019920006024A KR 920006024 A KR920006024 A KR 920006024A KR 920020341 A KR920020341 A KR 920020341A
Authority
KR
South Korea
Prior art keywords
logic
input
circuit
output
terminal
Prior art date
Application number
KR1019920006024A
Other languages
English (en)
Inventor
디.누버 폴
Original Assignee
거이 제이. 캘리
휴렛트 팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 거이 제이. 캘리, 휴렛트 팩카드 캄파니 filed Critical 거이 제이. 캘리
Publication of KR920020341A publication Critical patent/KR920020341A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음

Description

회로로직기능 자동판정장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 기법에 따라 시뮬레이션에 의해 로직이 테스트되는 3개의 입력과 2개의 출력을 구비하는 샘플회로를 도시한 도면,
제2도는 본 발명의 기법에 따라 회로의 논리기능을 판정하는 장치의 개략도,
제3(a) 및3(b)도는 제2도 실시예의 입력벡터 발생기에 대한 흐름도.

Claims (9)

  1. 로직시뮬레이터를 사용하여 회로의 로직기능을 판정하는 방법으로서, 입력데이타로서 상기 회로의 입력 및 출력단자정보를 수신하는 단계와, 상기 회로의 각각의 입력단자와, 상기 각각의 입력단자외의 상기 회로의 입력단자들의 각각의 입력로직패턴에 대하여, (a) 각각의 입력로직값을 상기 입력단자에 인가하고, 상기 입력로직값을 포함하는 입력로직패턴에 대해 상기 회로의 출력단자들의 로직값을 시뮬레이팅하며, (b) 상기 출력단자들의 어떠한 로직값들이 상기 입력단자에 인가된 상이한 입력로직값들에 대한 각각의 시뮬레이션들 사이에서 상태가 변화하는지 판단하고, 변화한다면 상기 입력로직패턴들, 대응 입력로직상태전이들과, 대응출력 로직상태 전이들중의 최소한 하나를 메모리에 저장하는 단계들을 포함하는 회로로직기능 자동판정방법.
  2. 제1항에 있어서, 상기 회로의 각각의 입력단자와 각각의 출력단자 사이에 입출력 통로가 존재하는지를 상기 로직시뮬레이터의 출력으로부터 판단하는 단계를 더 포함하는 회로로직기능 자동판정방법.
  3. 제1항에 있어서, 상기 메모리내에 저장되어 있는 입력로직상태전이들을 불연속적인 선형파형으로 변환시키고, 상기 회로의 출력파형 시뮬레이션을 위하여 상기 불연속적인 선형파형을 아나로그 시뮬레이터에 인가함으로서 상기 회로의 입력-출력 지연들이 측정될 수 있게 하는 단계들을 더 포함하는 회로로직기능 자동판정방법.
  4. 로직시뮬레이터를 사용하여 조합논리회로의 로직기능을 판정하는 방법으로서, 입력 데이타로서 상기 회로의 입력단자 및 출력단자정보를 수신하는 단계와, 상기 회로의 각각의 입력단자와 상기 각각의 입력단자외의 상기 회로의 입력단자들 각각의 로직패턴에 대하여 (a) 상기 입력단자의 입력로직값을 제1로직레벨로 세팅하고 상기 입력로직값을 포함하는 입력로직패턴에 대하여 상기 회로의 출력단자들의 로직값들을 시뮬레이팅하는 단계와, (b) 상기 입력단자의 입력로직값을 제2로직레벨로 세팅하고 상기 입력로직값을 포함하는 입력로직 패턴에 대하여 상기 회로의 출력단자들의 로직값들을 시뮬레이팅하는 단계와, (c) 상기 단계(a)와 (b)의 시뮬레이션들 사이에서 상기 출력단자들의 어떤 로직값들이 상태가 입력로직패턴, 대응 입력 로직상태전이 및 대응 출력로직 상태전이를 메모리에 저장하는 단계와, (d) 상기 입력단자의 입력로직값을 다시 상기 제1로직레벨에 세팅하며 상기 입력로직값을 포함하는 입력로직패턴에 대하여 상기 회로의 출력단자들이 로직값들을 시뮬레이트 하는 단계와, (e) 상기 단계들 (b)와 (d)의 시뮬레이션 사이에서 출력단자이 어떤 로직값들이 상태가 변환하였는지 판단하며, 변환하였다면, 상기 입력로직값을 포함하는 입력로직 패턴대응 입력로직상태전이 및 대응 출력로직 상태전이를 메모리에 저장하는 단계를 수행하는 회로로직기능 자동판정방법.
  5. 제4항에 있어서, 상기 회로에서 각각의 입력단자와 각각의 출력단자사이에 입출력 통로가 존재하는지 상이로직 세물레이터의 출력으로부터 판단하는 단계를 더 포함하는 회로로직기능 자동판정방법.
  6. 제4항에 있어서, 상기 메모리에 저장된 입력로직상태전이들을 불연속선형 파형으로 변환시키고 상기 회로의 출력파형 시뮬레이션을 위하여 상기 불연속적인 선형파형을 아나로그 시뮬레이터에 인가함으로서 상기 회로의 입력-출력지연들의 측정을 허용하는 단계를 더 포함하는 회로로직기능 자동판정방법.
  7. 회로의 로직기능을 판정하는 장치로서, 지시된 입력에 응답하여 상기 회로의 예측된 출력을 시뮬레이팅하기 위한 로직시뮬레이터와, 입력데이타로서 상기 회로에 대하여 입력 및 출력단자 정보를 제공하는 수단과, 전이데이타메모리와, 상기 회로의 각각의 입력단자와 각각의 입력단자외의 상기 회로의 입력단자들의 각각의 입력로직 패턴에 대하여 출력단자들의 어떠한 로직값들이 상기 입력단자에 인가된 상이한 입력로직 값들에 대해 각각의 시뮬레이션들 사이에 상태를 변화하는지 판단하고, 변화한다면 입력로직패턴들, 대응 입력로직상태전이들과 대응 출력로직상태전이들 중의 최소한 하나를 상기 전기데이타 메모리에 저장하는 전이표판단수단을 구비하는 회로로직기능 자동판단장치.
  8. 제7항에 있어서, 상기 회로의 각각의 입력단자와 상기 각각의 입력단자의 상기 회로의 입력단자들의 각각의 입력로직패턴에 대하여 상기 전이표판단수단은, (a) 제1로직레벨에 상기 입력단자의 입력로직값을 세팅하고 상기 입력로지값을 포함하는 입력로직패턴에 대하여 상기 회로의 출력단자들의 로직값들을 시뮬레이팅할 것을 상기 로직시뮬레이터에 지시하고, (b) 제2로직레벨에 상기 입력단자의 입력로직값을 세팅하고 상기 입력로직값을 로직값들을 시뮬레이팅할 것을 상기 로직시뮬레이터에 지시함, (c) 단계(a)와 (b)의 시뮬레이션 사이에 출력단자들의 어떤 로직값들이 상태를 변환하였는지 판단하여, 상태가 변환하였다면, 상기 입력로직값, 상기 대응입력로직상태전이 및 대응 출력로직상태전이를 포함하는 입력로직패턴을 상기 전이데이타 메모리에 저장하고, (d) 상기 제1로직레벨에 상기 입력단자의 입력로직값을 다시 세팅하며 상기 입력로직값을 포함하는 입력로직패턴용으로 상기 회로의 출력단자들에서 로직값들을 시뮬레이팅하도록 상기 로직시뮬레이터를 명령하며, (e) 단계(b)와 (d)의 시뮬레이션 사이에 어떤 로직값들이 출력단자들 사이에서 상태를 변화하였는지 판단하며, 변화하였다면, 상기 입력로직값, 대응 입력상태전이 및 대응 출력상태전이를 포함하는 입력로직패턴을 메모리에 저장하는 회로로직기능 자동판단장치.
  9. 제7항에 있어서, 상기 로직시뮬레이터는 스위치레벨 로직시뮬레이터인 회로로직기능 자동판단장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920006024A 1991-04-11 1992-04-10 회로로직기능 자동판정장치 및 방법 KR920020341A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68394991A 1991-04-11 1991-04-11
US683,949 1991-04-11

Publications (1)

Publication Number Publication Date
KR920020341A true KR920020341A (ko) 1992-11-21

Family

ID=24746112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006024A KR920020341A (ko) 1991-04-11 1992-04-10 회로로직기능 자동판정장치 및 방법

Country Status (5)

Country Link
US (1) US5426770A (ko)
EP (1) EP0508620B1 (ko)
JP (1) JP3248753B2 (ko)
KR (1) KR920020341A (ko)
DE (1) DE69225527T2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6430511B1 (en) * 1999-01-21 2002-08-06 University Of South Carolina Molecular computer
JP3124417B2 (ja) * 1993-07-13 2001-01-15 三菱電機株式会社 論理シミュレーションシステム及び論理シミュレーション方法
US5600579A (en) * 1994-07-08 1997-02-04 Apple Computer, Inc. Hardware simulation and design verification system and method
US5752000A (en) * 1994-08-02 1998-05-12 Cadence Design Systems, Inc. System and method for simulating discrete functions using ordered decision arrays
US6480817B1 (en) * 1994-09-01 2002-11-12 Hynix Semiconductor, Inc. Integrated circuit I/O pad cell modeling
JP3264806B2 (ja) * 1994-11-15 2002-03-11 富士通株式会社 回路シミュレーションモデル抽出方法及び装置
US5638381A (en) * 1995-07-21 1997-06-10 Motorola, Inc. Apparatus and method for deriving correspondence between storage elements of a first circuit model and storage elements of a second circuit model
US5859962A (en) * 1995-12-21 1999-01-12 Ncr Corporation Automated verification of digital design
US5883809A (en) * 1996-07-26 1999-03-16 3 Com Corporation Behavioral language models for testing and verification of digital electronic circuits
US5835698A (en) * 1996-09-20 1998-11-10 Novell, Inc. Unilaterally-controlled, time-insensitive, data-link recovery apparatus and method
US5995740A (en) * 1996-12-23 1999-11-30 Lsi Logic Corporation Method for capturing ASIC I/O pin data for tester compatibility analysis
US5920490A (en) * 1996-12-26 1999-07-06 Adaptec, Inc. Integrated circuit test stimulus verification and vector extraction system
US6449659B1 (en) 1997-07-14 2002-09-10 Microsoft Corporation System for instance customization with application independent programming of controls
US6718534B1 (en) 1997-07-14 2004-04-06 Microsoft Corporation System for application independent programming of controls
US6233723B1 (en) * 1997-08-28 2001-05-15 Vlsi Technology, Inc. Circuit behavioral information analysis apparatus and a method of analyzing behavioral information of a circuit
US7000202B1 (en) * 1998-07-22 2006-02-14 Magma Design Automation, Inc. Method of vector generation for estimating performance of integrated circuit designs
US6237117B1 (en) * 1998-09-30 2001-05-22 Sun Microsystems, Inc. Method for testing circuit design using exhaustive test vector sequence
GB9925659D0 (en) * 1999-10-29 1999-12-29 Sgs Thomson Microelectronics A method of verification
GB2368667B (en) * 2000-06-08 2002-09-18 Sgs Thomson Microelectronics Method and system for identifying inaccurate models
US6625770B1 (en) * 2000-06-20 2003-09-23 Lsi Logic Corporation Method of automatically generating schematic and waveform diagrams for relevant logic cells of a circuit using input signal predictors and transition times
US6708306B2 (en) * 2000-12-18 2004-03-16 Cadence Design Systems, Inc. Method for diagnosing failures using invariant analysis
US20080115028A1 (en) * 2006-10-23 2008-05-15 Samsung Electronics Co., Ltd. Method and system for test verification of integrated circuit designs

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0099114B1 (en) * 1982-07-13 1988-05-11 Nec Corporation Logic simulator operable on level basis and on logic block basis on each level
US4727313A (en) * 1985-03-08 1988-02-23 International Business Machines Corporation Fault simulation for differential cascode voltage switches
US4792913A (en) * 1986-11-03 1988-12-20 Grumman Aerospace Corporation Simulator for systems having analog and digital portions
JP2699377B2 (ja) * 1987-02-25 1998-01-19 日本電気株式会社 ハードウエア論理シミユレータ
JP2522541B2 (ja) * 1989-03-24 1996-08-07 三菱電機株式会社 シミュレ―ション装置及びシミュレ―ション方法
US5051938A (en) * 1989-06-23 1991-09-24 Hyduke Stanley M Simulation of selected logic circuit designs
JPH03118488A (ja) * 1989-10-02 1991-05-21 Hitachi Ltd 故障シミュレーション方式

Also Published As

Publication number Publication date
JPH05256901A (ja) 1993-10-08
DE69225527T2 (de) 1998-09-10
DE69225527D1 (de) 1998-06-25
US5426770A (en) 1995-06-20
EP0508620B1 (en) 1998-05-20
EP0508620A2 (en) 1992-10-14
EP0508620A3 (ko) 1994-01-12
JP3248753B2 (ja) 2002-01-21

Similar Documents

Publication Publication Date Title
KR920020341A (ko) 회로로직기능 자동판정장치 및 방법
GB1478438A (en) Testing logic networks
DE69033360D1 (de) Simulation von ausgewählten Logik-Schaltungsentwürfen
KR910012749A (ko) 클럭 버스트를 이용하는 집적회로 시험방법 및 장치
US6052809A (en) Method for generating test patterns
KR890015125A (ko) 정보처리장치의 자기시험회로
EP2267561A1 (en) Programmable and reconfigurable hardware for real power system emulation
KR100506769B1 (ko) 고속 테스트 패턴 평가 장치
US5293327A (en) Method of logic circuit simulation
KR920020318A (ko) 로직 시뮬레이터용 양방향성 소켓 여기 인터페이스
KR960009118A (ko) 집적회로 시뮬레이터 및 집적회로 시뮬레이션방법
US5850355A (en) System for characterization of multiple-input circuits
US5293080A (en) Method and apparatus for generating test waveforms to be applied to a device under test
US6944837B2 (en) System and method for evaluating an integrated circuit design
JPS5797466A (en) Testing method for analogically printed board
Sedaghat-Maman et al. A new approach to fault emulation
KR950033882A (ko) 인공신경 회로망을 채택한 시뮬레이션 방법
KR960007346A (ko) 철도차량용 모니터링장치의 시뮬레이터
JP2598580Y2 (ja) Ｉｃ試験装置
SU1624471A1 (ru) Устройство дл моделировани процесса технического обслуживани сложных систем
JPH0375875A (ja) 遅延シミュレーション装置
SU758370A1 (ru) Стенд для испытаний автономной системы электроснабжения 1
JPH0639350Y2 (ja) Ｉｃ試験装置
JPH02310481A (ja) Ｉｃ試験装置
JPH0348782A (ja) Ｉｃテスト用テストパターン発生装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid