JPH0348782A - Ｉｃテスト用テストパターン発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＩＣテスト用テストパターン発生装置、特に論
理シミュレーションの結果得られるログファイルに基づ
いてＩＣテスタに与えるテストパターンを発生する装置
に関する。

〔従来の技術〕

マイクロコンピュータ、メモリ、ロジックＩＣなどの機
能試験を行うために、ＩＣテスタが広く用いられている
。テストを行うためには、ＩＣテスタにテストパターン
を与える必要がある。テストパターンは、テスト対象と
なるＩＣの入力端子に入力すべき信号と、これに応じて
ＩＣの出力端子から出力されるであろうと期待される信
号と、によりなる。一般にこのテストパターンは、論理
シミュレーションの結果得られるログファイルに基づい
て作成されている。

〔発明が解決しようとする課題〕

しかしながら、従来、論理シミュレーションの結果得ら
れるログファイルから、ＩＣテスタに与えるテストパタ
ーンを作成する作業は、オペレータの手作業に負う部分
が多く、多大な労ツノと時間を必要としていた。

そこで本発明は論理シミュレーションの結果得られるロ
グファイルに基づいて、ＩＣテスタに与えるテストパタ
ーンを容易に発生させることの−ＣきるＩＣテスト用テ
ストパターン発生装置を提供することを目的とする。

〔課題を解決するだめの手段〕

本発明は、ＩＣテスタに与えるテストパターンを発生す
る装置において、 テスト対象となるＩＣの入力端子に与える論理値と、出
力端子に期待される論理値と、をいずれかの論理値が変
化する時刻ごとに定義してなるログファイル、を入力す
る手段と、 ログファイル内の論理値の変化時刻および変化方向を示
すパルスエツジを各端−トごとに検出する手段と、 ＩＣテスタを動作させるための動作周期を設定する手段
と、 ログファイル内の論理値をサップリングする時点を示１
ストローブを設定する手段と、ログファイル内の論理値
をストローブに基づいてサンプリングし、各端子ごとの
論理値を羅列したパターンファイルを作成する手段と、
パルスエツジおよび動作周期を入力し、各端子ごとのパ
ルスエツジが示す時刻について、動作周期に対して相対
的なタイミングを設定する手段と、パルスエツジおよび
動作周期を入力し、論理値の１動作周期内の挙動によっ
て定められる波形種類を、各端子ごとに設定する手段と
、 ＩＣテスタに与える電圧値を設定し、この設定された電
圧値と、タイミングと、波形種類と、ストローブに関す
る情報によって構成される波形ファイルを作成する手段
と、 パターンファイルと波形ファイルとを、ＩＣテスタに適
合する形式で出力する手段と、を設けたものである。

〔作　用〕

本発明のＩＣテスト用テストパターン発生装置では、ロ
グファイルからバター・ンファイルと波形ファイルとが
別個に作成される。パターンファイルは、テスト対象と
なるＩＣの各入力端子に９６える論理パターン、あるい
は各出力端子から期待される論理パターンの羅列である
。たとえば、このパターンファイルには、ＩＣの第１の
端子に、“１００１００１１１・・・“なる論理値を与
えるというような情報が含まれている。これに対して波
形ファイルは、テストパターンとなる信号波形の立ち上
がりタイミング、立ぢドがリタイミング、電圧値といっ
た実際の波形情報をもったものである。本発明の装置で
は、このパターンファイルと波形ファイルとをログファ
イルから別個に作成することができ、最後に両者を所定
の形式で１Ｃテスタに与えることができる。結局、論理
シミュレータ９ンの結果得られるログファイルに基づい
て、ＩＣテスタに与えるテストパターンを容易に発り１
させることができる。

〔実施例〕

以下本発明を図示する実施例に基づいて詳述する。第１
図は本発明の一実施例に係るＩｃテスト用テストパター
ン発生装置の構成を示すブロック図である。まず、この
装置の概略を簡単に説明することにする。この装置には
、電圧入力部１１、動作周期入力部１２、ログファイル
入力部１３、そしてストＣ７一ブ入力部１４の４つの入
力部が設けられている。電圧入力部１１は、発生するテ
ストパターンの電圧値を入力する装置である。オペレー
タはテスト対象となるＩＣに合わせて、電源電圧、各ビ
ンへの入力電圧などの適切な電圧値を設定する。動作周
期入力部１２は、ＩＣテスタの動作周期を入力する装置
である。この動作周期もテスト対象となるＩＣにより異
なり、ログファイルＬＦ内のデータに基づいて最適な動
作周期が定められる。ログファイル入力部１３は、この
ログファイルＬＦを入力する装置である。ストローブ入
力部１４は、このログファイルＬＦ内のデータをサンプ
リングするためのストローブを入力する装置である。

入力されたログファイルＬＦ内のデータに対して、パル
スエツジ検出部２１においてパルスエツジの検出がなさ
れる。一方、動作周期設定部２２は、動作周期入力部］
２からの入力に基づいて動作周期を設定する。この実施
例の装置では、動作周期設定部２２は、動作周期入力部
１２からの入力がなくても、パルスエツジ検出部２１て
検出されたパルスエツジに基づいて自動的に動作周期を
決定する機能も有する。この機能を用いる場合は、オペ
レータは動作周期の入力を行う必要はない。

サンプリング部２３は、ログファイルＬＦ内のデータを
、ストローブ入力部１−４で入力されたストローブに同
期してサンプリングする機能を有（１、その結果パター
ンファイルＰＦが作成される。なお、このサンプリング
部２３には、動作周期設定部２２によって設定された動
作周期も与えらえており、この動作周期をｌＣテスタ１
００の動作可能周期と比較することにより、サンプリン
グ時に後述するピンマルチブレクス処理を行うか否かが
判断される。

波形種類設定部２４およびタイミング設定部２５は、い
ずれもパルスエツジ検出部２１で検出されたパルスエツ
ジおよび動作周期設定部２２で設定された動作周期を入
力し、波形種類およびタイミングの設定を行う。設定さ
れたタイミング、波形種類、そして電圧値によって、波
形ファイルＷＦが作成される。

インターフェイス部３０は、パターンファイルＰＦと波
形ファイルＷＦとを、ＩＣテスタ１００に適合した形式
に変換し、これをＩＣテスタ１００に与えるためのイン
ターフェイスとしての機能を果たす。

以上、この装置の概略構成を説明したが、次に具体的な
例に基づいてこの装置の動作を説明する。

まず、オペレータはログファイル入力部１３からログフ
ァイルＬＦを入力する。このログファイルＬＦは、通常
は論理シミュレーションの結果として得られるもので、
たとえば第２図の表に示すようなデータである。ここに
示すログファイルＬＦは、入力端子としてビンＡとビン
Ｂの２本のビンを有し、出力端子としてビンＣとビンＤ
の２本のビンを有するＩＣをテストするためのものであ
る。

表のＡ欄、Ｂ欄には各ビンに与えるべき論理値が、Ｃ欄
、Ｄ欄には各ビンに期待される論理値が、それぞれ表記
されており、一番左の欄には時刻（口Ｓ）が表記されて
いる。以下、ピンＡ、ビンＢに関するデータや信号をＡ
入力、８入力と呼び、ビンＣ，ピンＤに関するデータや
信号をＣ出力、Ｄ出力と呼ぶことにする。なお、ここで
時刻に関しては、Ａ−Ｄの論理値のいずれか１つでもが
変化する時刻ごとに表記される。たとえば、時刻０〜５
ｎｓまでは４つの論理値Ａ、　Ｂ　ＣＤはいずれも変化
しないが、時刻５ｎｓの時点においてＡの論理値が変化
する。したがって、論理値の表記は時刻Ｏｎｓの次が時
刻５ｎｓとなっている。このよ・）にいずれかの論理値
が変化するごとに表記がなされるので、一番左の欄に上
下に記載された時刻は時間的に等間隔にはなっていない
。論理シミュレーションの結果として、このようなログ
ファイルＬＦが得られるが、このログファイルＬＦから
実際のＩＣテスタに与えるテストパターンを作成する作
業をオペレータの手作業で行うと、多大な労力と時間が
必要であることは前述したとおりである。

ログファイルＬＦが入力されると、パルスエツジ検出部
２１でこのデータのパルスエツジが検出される。このパ
ルスエツジというのは、ログファイルＬＦ内の論理値の
変化時刻および変化方向を示すものであり、具体的には
第３図に示すようなものとなる。この第３図は、第２図
に示すログファイルＬＦに基づいて検出されたパルスエ
ツジを示すものであり、矢印の時間軸上の位置が変化時
刻を示し、矢印の向きが変化方向を示している。

すなわち、上向きの矢印は「Ｏから１への変化」、下向
きの矢印は「１から０への変化」を示す。このようなパ
ルスエツジの検出は、第２図に示すログファイルＬＦを
上の行から下の行へと検索してゆき、論理値に変化があ
ったらその行に表記されている時刻の位置に矢印を立て
るような処理をすればよい。たとえば、八入力では、５
ｎｓの位置に上向きの矢印（０から１への変化）、１５
ｎｓの位置に下向きの矢印（１からＯへの変化）が立て
られている。

続いて、動作周期設定部２２において動作周期が設定さ
れる。この設定は、オペレータが動作周期入力部１２に
対して動作周期を入力することによって行われる。前述
のように、ログファイルＬＦは論理シミュレーションの
結果書られるが、この論理シミュレーションは、通常、
所定の動作周期を設定して行う。したがって、この論理
シミュレーションで設定された動作周期と同じ周期を動
作周期設定部２２に与えてやればよい。ここで取り上げ
た例では、第３図に破線で示すように、２０ｎｓを１周
期としてログファイルＬＦが作成されている。なお、第
１図に示す装置では、動作周期設定部２２は、パルスエ
ツジ検出部２１で検出されたパルスエツジに基づいて自
動的に動作周期を設定する機能も有する。論理シミュレ
ーションにおけるログファイルの作成者と、本装置のオ
ペレータとが異なる場合、オペレータは論理シミュレー
ションにおいて設定された動作周期の情報を得られない
ことがある。このような場合、オペレータが動作周期の
入ツノを行わなくても、動作周期が自動的に設定され便
利である。このような自動設定は、検出されたパルスエ
ツジができるたけ周期性をもつような動作周期を演算に
よって求めるようにすれば可能である。第３図の例では
、たとえば八入力についての周期性に着目し、この八入
力の周期をそのまま動作周期とすれば、他のものについ
てもほぼ周期性が確保できている。

続い−Ｃ１サンプリング部２３において、ログファイル
ＬＦ内のデータについてのサンプリング処理が行われる
。このとき、サンプリング部２３は、動作周期設定部２
２で設定された動作周期をＩＣテスタ１．　ＯＯの最小
動作可能周期と比較し、ビンマルチブレクス処理を行う
か否かの判断をする。

設定動作周期がＩＣテスタ１．００の最小動作可能周期
より長ければ、すなわち設定動作周波数よりもｌＣテス
タ１００の最高動作可能周波数の方が高ければ、通常の
サンプリング処理を行えばよい。

ところが、設定動作周期がＮＣテスタ１００の最小動作
可能周期より短いとき、すなわち設定動作周波数よりも
ＩＣテスタ１００の最高動作可能周波数の方が低ければ
、そのままではＩＣテスタによるテストを行うことがで
きない。そこで、この場合はビンマルチブレクス処理が
必要になる。

ここでは、このビンマルチブレクス処理を伴うサンプリ
ング処理を説明する。第３図に示すように、ここで取り
上げた例では、設定動作周期は２０ｎｓである。いま、
ｌＣテスタ１００の動作周期が４０ｎ　ｓ以下にはなら
ないものと（、よう。この場合、ＩＣテスタ１００自身
を２０ｎｓの周期で動作させることは不可能である。そ
こで、次のようなテスト方法を採る。第４図において、
符号２００はテスト対象となるＩＣパッケージを示し、
この中には論理回路２１０，２２０が内蔵されている。

このＩＣパッケージ２００には入力端子としてビンＡお
よびＢか、出力端子としてビンＣおよびＤが設けられて
いる。通常は、これらの入出力ビンに対して、ＩＣテス
タ側のビンを１対１に接続するのであるが、ピンマルチ
ブレクス処理では、ＩＣパッケージの１つのビンに対し
て、ｌＣテスタ側のビンを複数接続するのである。この
例では、ＩＣパッケージの１本のビンに対して、ＩＣテ
スタ側のピン２本を接続し７ている。結局、ＩＣテスタ
１００側は、ビンＰ１〜Ｐ８までの８本のビンを用いる
ことになる。ここで、ＩＣテスタ１００をその最小動作
可能周期である４０ｎ　ｓで動作させ、この１周期の前
トの２０　ｎ　ｓの期間は奇数番号のビン（Ｐｌ、、Ｐ
３．Ｐ５．Ｐ７）　、後半の２０ｎｓの期間は偶数番号
のビン（Ｐ２．Ｐ４、Ｐ６．Ｐ８）にそれぞれ意味をも
たせるように切り替えるようにすれば、Ｉｃテスタ１０
０自身は４０ｎ　ｓの動作周期で動いているにもかかわ
らず、実際のテストは２０ｎｓの周期で行うことが可能
になる。これがビンマルチブレクス処理である。このと
き、たとえばへ入力として、最初の２０ｎｓに論理°１
°、次の２０ｎ　ｓに論理“０”、を与える必要がある
場合、Ａ入力を前半の論理“１″と後半の論理″０”と
に分け、ビンＰ１には前半の論理″１１を、ビンＰ２に
は後半の論理“０”を与えるような交互分配を行わねば
ならないことが理解できよう。

さて、このようなピンマルチプレクス処理を伴なうサン
プリング処理の具体例を第５図に示す。

この図は、第２図に示すログファイルＬ　Ｆ’について
サンプリングを行った状態を示すものである。

Ａ入力、８入力、Ｃ出力、Ｄ出力、はそれぞれ第２図の
ログファイルに基づいて得られる論理信号である。そし
てストローブ５ＴＢ１〜５ＴＢ８は、これらの論理信号
をサンプリングするためのストローブ信号である。前述
のようなビンマルチブレクス処理を行う必要上、１つの
論理信号のサンプリングのために、２つのストローブ信
号が用いられている（たとえば、Ａ入力の論理信号のサ
ンプリングのために、ストローブ５ＴＢ１と５ＴＢ２が
用いられている）。このストローブ信号は設定された動
作周期に同期して発生されるが、その位相位置はオペレ
ータによりストローブ入力部１４に入力される。この例
では、ＩＣテスタの動作周期である４　０　ｎ　ｓを１
周期として、奇数番号のストローブは１３ｎｓの位相位
置に、偶数番号のストローブは３３ｎｓの位相位置に設
定されている。

この位相位置を決定するのは、オペレータであるが、す
べての論理信号が安定している位置になるように決定す
るように心掛けるのがよい。論理信号の立ち上がり時点
や立ち下がり時点に近い位置では、信号が不安定になる
ため、サンプリング位置としては不適切である。こうし
て、各ストローブ信号に同期して各論理信号のサンプリ
ングが行われる。したがって、第５図にＴＥＩとして示
す第１周期（Ｏ〜４０ｎ　ｓ）には、ストローブ５ＴＢ
１〜５ＴＢ８に同期したサンプリングにより８つの論理
値が得られることになる。この８つの論理値はそれぞれ
Ｉｃテスタ１００の８つのビンＰ１〜Ｐ８に対応する論
理値である。第２周期ＴＥ２、第３周期ＴＥ３、・・・
・・・とサンプリングで得られる論理値は順次更新され
てゆく。第６図には、このようなサンプリングによって
得られた８つのビンＰ１〜Ｐ８に対応する論理値を順に
示す。なお、出力側のビンＰ５〜Ｐ８についての論理値
は期待値であるから、’Ｏ’、　　”１”の代わりに“
Ｌ“Ｈ”で示しである。この第６図に示すような各ビン
ごとの論理値の羅列情報がパターンファイルＰＦである
。

一方、タイミング設定部２５では、動作周期設定部２２
で設定された動作周期およびパルスエツジ検出部２１で
検出されたパルスエツジに基づいて、タイミング設定が
行われる。ここてのタイミングとは、動作周期に対して
相対的なパルスエツジの位置を示す時刻である。たとえ
ば、第３図において、Ａ入力のパルスエツジは絶対的な
時間軸上では、５，１５，２５，３５，４５，５５ｎｓ
。

・・・・・・の位置にあるが、これを４０ｎ　ｓごとの
動作周期に相対的な位置で示すと、５．　１．５．　２
５゜３５という４相の値で代表されてしまう。別言すれ
ば、Ａ入力は動作周期の開始後、５ｎｓと１５ｎｓと２
５ｎｓと３５ｎｓのタイミング位置にパルスエツジをも
つということになる。また、８入力は、動作周期の開始
後、７ｎｓと１．２　ｎ　ｓと２７ｎｓと３２ｎｓのタ
イミング位置にパルスエツジをもつ（θ〜４０ｎｓの第
１周期では、７ｎｓと３２ｎｓの２つの相しかでてこな
いが、次の４０〜８０ｎｓの第２周期で２７ｎｓの相、
その次の８０〜１２０ｎｓの第３周期で１２ｎｓの相が
出現している）。なお、タイミング設定が必要なのは、
入力端子に対する論理信号についてだけである。すなわ
ち、タイミング設定処理は、Ａ入力およびＢ入力につい
てのみ行えばよく、Ｃ出力およびＤ出力については必要
ない。このようなタイミング設定は、検出されたパルス
エツジの絶対的な時間軸位置を設定周期（この例では４
０ｎｓ）で除し、その剰余をタイミング設定値として用
いるようにすれば、演算によって容易に行うことができ
る。

また、波形種類設定部２４では、動作周期設定部２２で
設定された動作周期およびパルスエツジ検出部２１で検
出されたパルスエツジに基づいて、波形種類設定が行わ
れる。ここでの波形種類とは、論理信号の１動作周期内
の挙動によって定められるものであり、ここでは、２０
ｎｓを１動作周期としたときに、論理状態が変化し再び
元に戻るという過程を１周期内に終えるものをＲＺ　（
Ｒｅｔｕｒｎｔｏ　Ｚｅｒｏ）　、１周期内には元に戻
らないものをＮＲＺ　（Ｎｏｔ　Ｒｅｔｕｒｎ　ｔｏ　
Ｚｅｒｏ）として、２つの波形種類を定義している。い
ずれの波形種類に属するかは、第３図に示すパルスエツ
ジが方向をもっていることから容易に判断することがで
きる。この例では、Ａ入力はＲＺ、Ｂ入力はＮＲＺであ
る。

なお、波形種類設定が必要なのは、やはり入力端子に対
する論理信号についてだけである。すなわち、波形種類
設定処理は、Ａ入力および８入力についてのみ行えばよ
く、Ｃ出力およびＤ出力については必要ない。

さて、こうして入力端子に対する論理信号であるＡ入力
およびＢ入力について、タイミングと波形種類が設定さ
れたことになる。これに更に電圧入力部１１で与えられ
た電圧値を加えることにより、八入力およびＢ入力につ
いての波形ファイルＷＦが完成する。なお、出力端子に
対する論理信号であるＣ出力およびＤ出力については、
ストローブ入力部１４で与えられたストローブ５ＴＢ５
〜５ＴＢ８を波形ファイルＷＦのデータとする。

こうして、パターンファイルＰＦおよび波形ファイルＷ
Ｆが生成されたら、インターフェイス部３０はこれらを
所定のフォーマットに変換し、ブロクラムの形式でＩＣ
テスタ１００に与える。これに基づいてＩＣテスタ１０
０で生成されたテストパターンを第７図に示す。Ａ入力
および８入力についてのテストパターンは、与えられた
電圧値Ｖを高さとする矩形波である。たとえば、Ａ入力
の最初の矩形Ａ１は、次のようにして合成されたもので
ある。まず、第６図に示すパターンファイルＰＦから、
第１周装置におけるピンＰ１の論理値をみると“１”で
ある。しかも八入力についての波形種類はＲＺであり、
タイミングは５ｎｓ、１５ｎｓ、２５ｎｓ、３５ｎｓの
４相であり、電圧値はＶであることが、波形ファイルＷ
Ｆから得られる。これらの情報から矩形Ａ１を出力する
ことが可能になる。また、第６図に示すパターンファイ
ルＰＦでは、第２周期ＴＥ２におけるピンＰ３の論理値
は“０°であるから、第７図の８入力の４０〜６０ｎ　
ｓの区間は平坦部Ｂ１となっている。一方、Ｃ出力、Ｄ
出力については、ｌＣテスタ１００の動作はピンＰ５〜
Ｐ８に現れる出力論理値が、第６図のパターンファイル
ＰＦどおりになっているかどうかを照合することである
。これは、波形ファイルＷＦ内のストローブ５ＴＢ５〜
５ＴＢ８に同期した時点での照合を行えばよい。

第７図のＣ出力およびＤ出力に示す波形は、期待される
出力波形を示し、“５ＴＢ５〜５ＴＢ８はこの照合時点
を示している。このように、この装置を用いれば、波形
ファイルＷＦとパターンファイルＰＦとを合成すること
により、ＩＣテスタ１００に必要なテストパターンが発
生できる。オペレータは、入力部１１〜１４に必要なデ
ータを入力するだけの作業をするだけでよく、手作業に
負うところはなくなる。

〔発明の効果〕

以上のとおり本発明のＩＣテスト用テストパターン発生
装置によれば、パターンファイルと波形ファイルとを別
個に作成しておき、最後に両者を所定の形式で■Ｃテス
タに与えるようにしたため、論理シミュレーションの結
果得られるログファイルに基づいて、ＩＣテスタに与え
るテストパターンを容易に発生させることができるよう
になる。

ログファイルｌ、Ｆ

【図面の簡単な説明】

第１図は本発明の一実施例に係るＩＣテスト用テストパ
ターン発生装置の構成を示すブロック図、第２図は本発
明の装置に用いるログファイルＬＦの一例を示す図、第
３図は本発明の装置によって検出されたパルスエツジを
示す図、第４図は本発明の装置によって発生させたテス
トパターンを用いるＩＣテスタを示す図、第５図は本発
明の装置によるサンプリング処理を示す図、第６図は本
発明の装置によって生成されたパターンファイルＰＦを
示す図、第７図は本発明の装置によって発生されたテス
トパターンを示す図である。 １００・・・ＩＣテスタ、２００・・・テスト対象のＩ
Ｃパッケージ、２１０．２２０・・・論理回路、Ｐ１〜
Ｐ８・・・ビン。 ２０ ０ ０ ０ ００ ＋２０ ｎＳ

Claims (1)

1. 【特許請求の範囲】 ＩＣテスタに与えるテストパターンを発生する装置であ
   って、 テスト対象となるＩＣの入力端子に与える論理値と、出
   力端子に期待される論理値と、をいずれかの論理値が変
   化する時刻ごとに定義してなるログファイル、を入力す
   る手段と、 前記ログファイル内の論理値の変化時刻および変化方向
   を示すパルスエッジを各端子ごとに検出する手段と、 ＩＣテスタを動作させるための動作周期を設定する手段
   と、 前記ログファイル内の論理値をサンプリングする時点を
   示すストローブを設定する手段と、前記ログファイル内
   の論理値を前記ストローブに基づいてサンプリングし、
   各端子ごとの論理値を羅列したパターンファイルを作成
   する手段と、前記パルスエッジおよび前記動作周期を入
   力し、各端子ごとのパルスエッジが示す時刻について、
   前記動作周期に対して相対的なタイミングを設定する手
   段と、 前記パルスエッジおよび前記動作周期を入力し、論理値
   の１動作周期内の挙動によって定められる波形種類を、
   各端子ごとに設定する手段と、ＩＣテスタに与える電圧
   値を設定し、この設定された電圧値と、前記タイミング
   と、前記波形種類と、前記ストローブに関する情報によ
   って構成される波形ファイルを作成する手段と、 前記パターンファイルと前記波形ファイルとをＩＣテス
   タに適合する形式で出力する手段と、を備えることを特
   徴とするＩＣテスト用テストパターン発生装置。