JPH0550375U - Ｉｃ試験装置 - Google Patents

Ｉｃ試験装置

Info

Publication number
JPH0550375U
JPH0550375U JP10037091U JP10037091U JPH0550375U JP H0550375 U JPH0550375 U JP H0550375U JP 10037091 U JP10037091 U JP 10037091U JP 10037091 U JP10037091 U JP 10037091U JP H0550375 U JPH0550375 U JP H0550375U
Authority
JP
Japan
Prior art keywords
control clock
waveform
generator
clock
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10037091U
Other languages
English (en)
Other versions
JP2598580Y2 (ja
Inventor
利幸 根岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP1991100370U priority Critical patent/JP2598580Y2/ja
Publication of JPH0550375U publication Critical patent/JPH0550375U/ja
Application granted granted Critical
Publication of JP2598580Y2 publication Critical patent/JP2598580Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 被試験ＩＣの端子ピンの数に対応してタイミ
ング発生器を設けて構成されるＩＣ試験装置において、
ダブルクロックを得る構成を提案する。 【構成】 波形制御用クロックの出力端子と、Ｉ／Ｏコ
ントロール用クロックの出力端子を２組ずつしか持たな
い簡易タイミング発生器を被試験ＩＣの端子ピン毎に設
けると共に、簡易タイミング発生器から出力されるＩ／
Ｏコントロール用クロックの信号系路にＩ／Ｏコントロ
ール用クロックをＩ／Ｏコントローラに供給する状態と
波形制御用クロックの系路に設けた論理和回路に与える
状態に切換る切換回路を設け、この切換回路を論理和回
路側に切換たとき、論理和回路から波形制御用クロック
にＩ／Ｏコントロール用クロックを重畳させたダブルク
ロックを得る。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
この考案は各種のＩＣを試験するＩＣ試験装置に関する。
【０００２】
【従来の技術】
図２に従来のＩＣ試験装置の概略の構成を示す。図中１００はタイミング発生 器、２００はパターン発生器、３００は波形発生器、４００はＩ／Ｏコントロー ラ、５００はドライバ、６００は被試験ＩＣをそれぞれ示す。 タイミング発生器１００は被試験ＩＣ６００の各端子ピンに対して共通に使わ れる。つまり例えばクロックＡ及びＢは１〜１６の異なる相の波形制御用クロッ クＡ1 〜Ａ16とＢ1 〜Ｂ16を発生する。各相の波形制御用クロックＡ1 〜Ａ16及 びＢ1 〜Ｂ16は被試験ＩＣ６００の各端子ピンＰ1 〜ＰN に配分されて適宜に利 用される。これら波形制御用クロックＡとＢは波形発生器３００に入力される。 この波形発生器３００ではパターン発生器２００から出力されるパターンデータ を実波形を持つ試験パターン信号ＰA に変換して出力する。クロックＡはこの実 波形を持つ試験パターン信号ＰA の立上りのタイミングを規定し、クロックＢは 試験パターン信号ＰA の立下りのタイミングを規定するクロックとして利用され る。試験パターン信号ＰA はドライバ５００を通じて被試験ＩＣ６００に与えら れる。
【０００３】 ドライバ５００はスリーステート型ドライバが用いられる。入力端子に与えら れる試験パターン信号ＰA の論理値によって出力端子にＨ論理及びＬ論理を出力 する外に、制御端子５０１に与えられる論理値によって高インピーダンスを出力 することができる。制御端子５０１にはＩ／Ｏコントローラ４００からＩ／Ｏ制 御信号ＩＯが与えられ、被試験ＩＣ６００が応答信号を出力するとき、ドライバ ５００から高インピーダンスを出力させる。
【０００４】 つまり被試験ＩＣ６００の各端子は、一般に入力端子兼出力端子として動作す る。このために被試験ＩＣ６００の端子ピンが入力端子として動作する期間はド ライバ５００はドライバとして動作し、被試験ＩＣ６００の端子ピンが出力端子 として動作する期間はＩ／Ｏ制御信号ＩＯを例えばＬ論理に反転させ、ドライバ ５００を高インピーダンスの出力状態に制御する。この高インピーダンス出力状 態によりドライバ５００が被試験ＩＣ６００の負荷にならないようにし、応答出 力信号を取込む回路（ここでは特に図示していない）が正常に被試験ＩＣ６００ から信号を取込むことができるように構成している。
【０００５】 被試験ＩＣ６００の各端子がＩ／Ｏ機能を持つ場合は、ドライバ５００はＩ／ Ｏ制御信号ＩＯによって高インピーダンスと実波形を出力する状態とに切換制御 される。 ところでＩＣの中には或る端子ピンに限って入力端子専用として利用すること がある。これは高速動作を要求されるＩＣに多い。このようなＩＣを試験する場 合、ＩＣ試験装置としても高速試験パターン信号を発生し、高速試験パターン信 号を入力専用端子に与える必要がある。
【０００６】 このため従来より図３に示すようにクロックＡとクロックＢの信号路に論理和 回路１０１を設け、この論理和回路１０１に例えばクロックＡ1 とＡ2 及びＢ1 ，Ｂ2 を与え、クロックＡ1 とＡ2 の論理和を取出して２倍の周波数を持つダブ ルクロックＤCLK を得るようにし、このダブルクロックＤCLK によって２倍の速 度で変化する試験パターン信号を発生させ、被試験ＩＣ６００の入力専用ピンに 与えることが行なわれている。このようにダブルクロックモードで動作させるこ とにより試験パターンを高速化することができ、被試験ＩＣ６００を短時間に検 査することができる。
【０００７】
【考案が解決しようとする課題】
従来ダブルクロックＤCLK を得る方法として、クロックＡの例えばＡ1 とＡ2 を論理和回路１０１で取出している。このように２つのクロックＡ1 ，Ａ2 及び Ｂ1 ，Ｂ2 を一つの端子ピン用のクロックの位相に設定してしまうと、他の端子 ピンに割当る位相の種類が不足し、ＩＣの機能を充分試験することができない不 都合が生じる。
【０００８】 ところで波形制御用クロックＡ及びＢとＩ／Ｏコントロール用クロックの位相 を各端子ピン毎に自由に設定できるようにするために、タイミング発生器を被試 験ＩＣの端子ピン毎に設ける構造のＩＣ試験装置がある。このＩＣ試験装置に用 いられるタイミング発生器は１端子ピン分のクロックだけを出力すればよいから 、出力端子の数は４組でよく、簡易化されている。
【０００９】 この簡易化したタイミング発生器によれば各出力端子に出力されるクロックの 位相は自由に設定することができるが、出力端子の数がクロックＡとＢで１組ず つしか持たないからダブルクロックを生成することができない不都合がある。こ の結果、各端子ピン毎にタイミング発生器を設けた構造のＩＣ試験装置ではダブ ルクロックモードを設定することができない大きな欠点がある。
【００１０】 この考案の目的は被試験ＩＣの端子の数に対応してタイミング発生器を設ける 構造のＩＣ試験装置においてダブルクロックモードでも動作させることができる ＩＣ試験装置を提供しようとするものである。
【００１１】
【課題を解決するための手段】
この考案では、被試験ＩＣの端子ピン毎にタイミング発生器を設けると共に、 このタイミング発生器から出力される波形制御用クロックにＩ／Ｏコントロール 用クロックを重畳させ、ダブルクロックを得る構造としたものである。 この考案の構成によれば、波形制御用クロックとＩ／Ｏコントロール用クロッ クの出力端子を２組ずつしか持たない簡易化されたタイミング発生器からでもダ ブルクロックを得ることができる。よって各端子ピン毎にタイミング発生器を設 けた構造のＩＣ試験装置でもダブルクロックモードを設定して動作させることが でき、高速試験を行なうことができる。
【００１２】
【実施例】
図１にこの考案の一実施例を示す。図中１００はタイミング発生器、２００は パターン発生器、３００は波形発生器、４００はＩ／Ｏコントローラ、５００は ドライバ、６００は被試験ＩＣを示す点は従来の技術の説明と同じである。 この考案の特徴とする構造は波形制御用クロックの信号伝送路ＬW に論理和回 路ＯＲA ，ＯＲB を設けると共に、Ｉ／Ｏコントロール用クロック供給器ＬIOに 信号切換回路ＳＷを設けた点である。この信号切換回路ＳＷはＩ／Ｏコントロー ル信号ＰIO1 とＰIO2 をＩ／Ｏコントローラ４００に与える状態と、論理和回路 ＯＲA とＯＲB とに与える状態に切換る機能を有する。
【００１３】 つまり切換制御信号ＣＣにＨ論理を与えるとアンドゲートＡＮＤ1 が開に制御 されてＩ／Ｏコントロール信号ＰIO1 とＰIO2 はＩ／Ｏコントローラ４００に供 給され、通常モードの試験が実行される。 また切換制御信号ＣＣにＬ論理を与えると、アンドゲートＡＮＤ1 が閉に制御 されて代ってアンドゲートＡＮＤ2 が開に制御される。この結果Ｉ／Ｏコントロ ール信号ＰIO1 とＰIO2 は波形制御用クロックの供給路ＬW に設けた論理和回路 ＯＲA とＯＲB に与えられ、波形制御用クロックにＩ／Ｏコントロール用クロッ クが加えられダブルクロックとして波形発生器３００に与えられる。従ってこの 状態で高速動作試験を行なうことができる。
【００１４】
【考案の効果】
以上説明したように、この考案によればＩ／Ｏコントロール用信号クロックＰ IO1 とＰIO2 を波形制御用クロックに加えてダブルクロックを得ることができる 構造としたから波形制御用クロックの出力端子を２組と、Ｉ／Ｏコントロール用 クロックの出力端子を２組しか持たない簡易化されたタイミング発生器でもダブ ルクロックを生成することができる。然もタイミング発生器は被試験ＩＣ６００ の各端子ピン毎に設けたから波形制御用クロック及びＩ／Ｏコントロール用クロ ックの何れもが、他の端子ピンに使われる位相に関係なく、自由に設定して使用 することができる。よって各端子ピン毎に任意に所望の位相を持つダブルクロッ クを得ることができ被試験ＩＣを充分に試験することができる。
【提出日】平成４年１０月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【実施例】
図１にこの考案の一実施例を示す。図中１５０は簡易タイミング発生器、２０ ０はパターン発生器、３００は波形発生器、４００はＩ／Ｏコントローラ、５０ ０はドライバ、６００は被試験ＩＣを示す点は従来の技術の説明と同じである。 この考案の特徴とする構造は波形制御用クロックの信号伝送路ＬW に論理和回 路ＯＲA ，ＯＲB を設けると共に、Ｉ／Ｏコントロール用クロック供給器ＬIOに 信号切換回路ＳＷを設けた点である。この信号切換回路ＳＷはＩ／Ｏコントロー ル信号ＰIO1 とＰIO2 をＩ／Ｏコントローラ４００に与える状態と、論理和回路 ＯＲA とＯＲB とに与える状態に切換る機能を有する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【考案の効果】
以上説明したように、この考案によればＩ／Ｏコントロール用信号クロックＰ IO1 とＰIO2 を波形制御用クロックに加えてダブルクロックを得ることができる 構造としたから波形制御用クロックの出力端子を２組と、Ｉ／Ｏコントロール用 クロックの出力端子を２組しか持たない簡易化された簡易タイミング発生器１５ ０ でもダブルクロックを生成することができる。然もタイミング発生器は被試験 ＩＣ６００の各端子ピン毎に設けたから波形制御用クロック及びＩ／Ｏコントロ ール用クロックの何れもが、他の端子ピンに使われる位相に関係なく、自由に設 定して使用することができる。よって各端子ピン毎に任意に所望の位相を持つダ ブルクロックを得ることができ被試験ＩＣを充分に試験することができる。
【図面の簡単な説明】
【図１】この考案の一実施例を示すブロック図。
【図２】従来の技術を説明するためのブロック図。
【図３】従来のダブルクロックを得る構造を説明するた
めのブロック図。
【符号の説明】
１００ タイミング発生器 １５０ 簡易タイミング発生器 ２００ パターン発生器 ３００ 波形発生器 ４００ Ｉ／Ｏコントローラ ５００ ドライバ ６００ 被試験ＩＣ ＬW 波形制御用クロック系 ＬIO Ｉ／Ｏコントロール用クロック系 ＯＲA ，ＯＲB 論理回路 ＳＷ 切換回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１０月２日
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】この考案の一実施例を示すブロック図。
【図２】従来の技術を説明するためのブロック図。
【図３】従来のダブルクロックを得る構造を説明するた
めのブロック図。
【符号の説明】 １００ タイミング発生器 １５０ 簡易タイミング発生器 ２００ パターン発生器 ３００ 波形発生器 ４００ Ｉ／Ｏコントローラ ５００ ドライバ ６００ 被試験ＩＣ ＬW 波形制御用クロック系 ＬIO Ｉ／Ｏコントロール用クロック系 ＯＲA ，ＯＲB 論理回路 ＳＷ 切換回路ＣＣ 切換制御信号
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 被試験ＩＣの各端子ピンに与える試験パ
    ターン信号の論理データを出力するパターン発生器と、
    このパターン発生器が出力する論理データとタイミング
    発生器が出力する立上りのタイミング及び立下りのタイ
    ミングを規定する波形制御クロックに従って実波形を持
    つ試験パターン信号を生成する波形発生器と、この波形
    発生器と被試験ＩＣとの間に介挿され被試験ＩＣが応答
    信号を出力するとき高インピーダンス出力状態に制御さ
    れるドライバと、このドライバを上記タイミング発生器
    から出力されるＩ／Ｏコントロール用クロックに従って
    波形出力状態と高インピーダンス出力状態とに切換るＩ
    ／Ｏコントローラとを具備して構成されるＩＣ試験装置
    において、 上記タイミング発生器として波形制御用クロックとＩ／
    Ｏコントロール用クロックの出力端子を２組ずつ具備し
    た簡易タイミング発生器を被試験ＩＣの端子の数に対応
    して設けると共に、この簡易タイミング発生器から上記
    波形発生器に供給される波形制御クロックの信号路に論
    理和回路を設け、上記タイミング発生器からＩ／Ｏコン
    トローラに与えるＩ／Ｏコントロール用クロックの信号
    路にこの信号路を通るＩ／Ｏコントロール用クロックを
    上記論理和回路に与える状態と上記Ｉ／Ｏコントローラ
    に与える状態とに切換る切換回路を設けて成るＩＣ試験
    装置。
JP1991100370U 1991-12-05 1991-12-05 Ｉｃ試験装置 Expired - Lifetime JP2598580Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991100370U JP2598580Y2 (ja) 1991-12-05 1991-12-05 Ｉｃ試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991100370U JP2598580Y2 (ja) 1991-12-05 1991-12-05 Ｉｃ試験装置

Publications (2)

Publication Number Publication Date
JPH0550375U true JPH0550375U (ja) 1993-07-02
JP2598580Y2 JP2598580Y2 (ja) 1999-08-16

Family

ID=14272164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991100370U Expired - Lifetime JP2598580Y2 (ja) 1991-12-05 1991-12-05 Ｉｃ試験装置

Country Status (1)

Country Link
JP (1) JP2598580Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120083853A (ko) * 2011-01-18 2012-07-26 요코가와 덴키 가부시키가이샤 반도체 시험 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63201576A (ja) * 1987-02-17 1988-08-19 Nec Corp 波形フオ−マツタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63201576A (ja) * 1987-02-17 1988-08-19 Nec Corp 波形フオ−マツタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120083853A (ko) * 2011-01-18 2012-07-26 요코가와 덴키 가부시키가이샤 반도체 시험 장치

Also Published As

Publication number Publication date
JP2598580Y2 (ja) 1999-08-16

Similar Documents

Publication Publication Date Title
US7328387B2 (en) Addressable tap domain selection circuit with selectable ⅗ pin interface
KR100319194B1 (ko) 프로그램가능한딜레이를제공하는장치및방법
JPH0481147B2 (ja)
US5926651A (en) Output buffer with current paths having different current carrying characteristics for providing programmable slew rate and signal strength
JPS6352074A (ja) 半導体集積回路装置
US5367551A (en) Integrated circuit containing scan circuit
JP3555953B2 (ja) プリング抵抗を備える接続部をテストする装置
JP2020128977A (ja) 電子デバイスを自動テストするための装置及び方法
JPH0550375U (ja) Ｉｃ試験装置
JPH10240560A (ja) 波形信号処理装置
JP2000353783A (ja) 半導体装置
JP2648001B2 (ja) 半導体集積回路
JPH04259868A (ja) Ｉｃ試験装置
JP3025551B2 (ja) 直流特性試験回路
JP3187002B2 (ja) 論理回路および論理回路の制御方法
JP2769588B2 (ja) Ｉｃ試験装置内のデータ出力タイミング同期方式
JPH10307167A (ja) 論理集積回路のテスト装置
US6457151B1 (en) Waveform controller for an IC tester
JPH02206773A (ja) 半導体集積回路のテスト回路
JPH0251079A (ja) 電子回路試験装置
JPS60170946A (ja) 半導体集積回路
JPS61140875A (ja) 半導体集積回路
JPS63135883A (ja) 集積回路の試験回路
JPH0693004B2 (ja) 集積回路試験方式
JPH0593756A (ja) 半導体テスト装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990330

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term