JPH0593756A - 半導体テスト装置 - Google Patents
半導体テスト装置Info
- Publication number
- JPH0593756A JPH0593756A JP3282129A JP28212991A JPH0593756A JP H0593756 A JPH0593756 A JP H0593756A JP 3282129 A JP3282129 A JP 3282129A JP 28212991 A JP28212991 A JP 28212991A JP H0593756 A JPH0593756 A JP H0593756A
- Authority
- JP
- Japan
- Prior art keywords
- output
- potential
- input
- semiconductor
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 テスト中に被テスト半導体デバイスへの出力
電位を自由に変更できる半導体テスト装置を得る。 【構成】 半導体テスト装置の出力ピンの出力電位を設
定するメモリを“Ｈ”側，“Ｌ”側それぞれ複数個備
え、それらをセレクタで切り替えるようにする。
電位を自由に変更できる半導体テスト装置を得る。 【構成】 半導体テスト装置の出力ピンの出力電位を設
定するメモリを“Ｈ”側，“Ｌ”側それぞれ複数個備
え、それらをセレクタで切り替えるようにする。
Description
【０００１】
【産業上の利用分野】この発明は半導体テスト装置に関
し、特に、被半導体デバイスからの入力電位の変動に対
応できる半導体テスト装置に関するものである。
し、特に、被半導体デバイスからの入力電位の変動に対
応できる半導体テスト装置に関するものである。
【０００２】
【従来の技術】図３は従来の半導体テスト装置の出力部
分を示したブロック図であり、図において１３は入出力
ピンの“Ｈ”レベルの電圧値を設定するＶIH設定メモ
リ、１４は入出力ピンの“Ｌ”レベルの電圧値を設定す
るＶIL設定メモリ、１５，１６はそれぞれＶIH設定メモ
リ１３の値，ＶIL設定メモリ１４の値に対応する電圧を
発生する回路、１１は入出力ピンの電圧レベルを“Ｈ”
か“Ｌ”かに決定するフォーマッタ、１２はフォーマッ
タ１１の値に従って、入出力ピンにＶIHかＶILかのいず
れかを出力するドライバ、２０は被テスト半導体デバイ
スが出力する本半導体テスト装置への入力信号が入力さ
れる入力信号処理回路である。
分を示したブロック図であり、図において１３は入出力
ピンの“Ｈ”レベルの電圧値を設定するＶIH設定メモ
リ、１４は入出力ピンの“Ｌ”レベルの電圧値を設定す
るＶIL設定メモリ、１５，１６はそれぞれＶIH設定メモ
リ１３の値，ＶIL設定メモリ１４の値に対応する電圧を
発生する回路、１１は入出力ピンの電圧レベルを“Ｈ”
か“Ｌ”かに決定するフォーマッタ、１２はフォーマッ
タ１１の値に従って、入出力ピンにＶIHかＶILかのいず
れかを出力するドライバ、２０は被テスト半導体デバイ
スが出力する本半導体テスト装置への入力信号が入力さ
れる入力信号処理回路である。
【０００３】次に動作について説明する。図４は従来の
半導体テスト装置によるテスト時のタイミング図であ
り、図において、ＣＬＫは各回路の動作基準タイミング
となる信号である。
半導体テスト装置によるテスト時のタイミング図であ
り、図において、ＣＬＫは各回路の動作基準タイミング
となる信号である。
【０００４】まず、入出力ピンの“Ｈ”，“Ｌ”レベル
の電圧をそれぞれＶIH設定メモリ１３，ＶIL設定メモリ
１４に書き込むと、それらの値に従ってそれぞれＶIH発
生回路１５，ＶIL発生回路１６で電圧が発生する。これ
ら発生した電圧ＶIH，ＶILは、フォーマッタ１１の出力
値によりどちらか片方がドライバ１２から出力する信号
電圧となる。ドライバ１２より出力された信号電圧は入
出力ピンを通って被テスト半導体デバイスに入力され
る。この信号電圧を受けて、被テスト半導体デバイスか
ら出力された信号は再び入出力ピンを通って入力信号処
理回路２０に入力され、そこで期待値と比較，判定され
る。
の電圧をそれぞれＶIH設定メモリ１３，ＶIL設定メモリ
１４に書き込むと、それらの値に従ってそれぞれＶIH発
生回路１５，ＶIL発生回路１６で電圧が発生する。これ
ら発生した電圧ＶIH，ＶILは、フォーマッタ１１の出力
値によりどちらか片方がドライバ１２から出力する信号
電圧となる。ドライバ１２より出力された信号電圧は入
出力ピンを通って被テスト半導体デバイスに入力され
る。この信号電圧を受けて、被テスト半導体デバイスか
ら出力された信号は再び入出力ピンを通って入力信号処
理回路２０に入力され、そこで期待値と比較，判定され
る。
【０００５】
【発明が解決しようとする課題】従来の半導体テスト装
置は以上のように構成されているので、被テスト半導体
デバイスのテスト中に、該半導体テスト装置の出力電位
の“Ｈ”側，“Ｌ”側のレベルをそれぞれ変更すること
ができないため、被テスト半導体デバイスからの入力電
位の変動の影響をテストすることができないという問題
点があった。
置は以上のように構成されているので、被テスト半導体
デバイスのテスト中に、該半導体テスト装置の出力電位
の“Ｈ”側，“Ｌ”側のレベルをそれぞれ変更すること
ができないため、被テスト半導体デバイスからの入力電
位の変動の影響をテストすることができないという問題
点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、被テスト半導体デバイスからの
入力電位の変動に応じて、その出力電位を変更すること
のできる半導体テスト装置を得ることを目的とする。
ためになされたもので、被テスト半導体デバイスからの
入力電位の変動に応じて、その出力電位を変更すること
のできる半導体テスト装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体テ
スト装置は、この半導体テスト装置の出力電位を設定す
るための２つ以上の“Ｈ”側メモリおよび２つ以上の
“Ｌ”側メモリと、前記“Ｈ”側メモリに設定された出
力電位のいずれかを選択する第１のセレクタと、前記
“Ｌ”側メモリに設定された出力電位のいずれかを選択
する第２のセレクタと、前記第１，第２のセレクタをそ
れぞれ制御する第１，第２のセレクタ制御回路とを備え
たものである。
スト装置は、この半導体テスト装置の出力電位を設定す
るための２つ以上の“Ｈ”側メモリおよび２つ以上の
“Ｌ”側メモリと、前記“Ｈ”側メモリに設定された出
力電位のいずれかを選択する第１のセレクタと、前記
“Ｌ”側メモリに設定された出力電位のいずれかを選択
する第２のセレクタと、前記第１，第２のセレクタをそ
れぞれ制御する第１，第２のセレクタ制御回路とを備え
たものである。
【０００８】
【作用】この発明における半導体テスト装置は、半導体
テスト装置の出力ピンの出力電位を設定するメモリを
“Ｈ”側，“Ｌ”側にそれぞれ複数個備え、それらをセ
レクタで切り替える構成にしたので、被テスト半導体デ
バイスのテスト中にも、その出力電位を自由に変更する
ことができる。
テスト装置の出力ピンの出力電位を設定するメモリを
“Ｈ”側，“Ｌ”側にそれぞれ複数個備え、それらをセ
レクタで切り替える構成にしたので、被テスト半導体デ
バイスのテスト中にも、その出力電位を自由に変更する
ことができる。
【０００９】
【実施例】図１はこの発明の一実施例による半導体テス
ト装置の出力部分を示すブロック図であり、図において
１，２はそれぞれ入出力ピンの“Ｈ”レベルの異なる電
圧値を設定するＶIH1 設定メモリおよびＶIH2 設定メモ
リ、６，７はそれぞれ入出力ピンの“Ｌ”レベルの異な
る電圧値を設定するＶIL1 設定メモリおよびＶIL2 設定
メモリ、４，９はそれぞれ“Ｈ”，“Ｌ”の出力レベル
の値をセレクトするセレクタ、３，８はそれぞれセレク
タ４，９を制御するセレクタ制御回路、５，１０はそれ
ぞれセレクタ４，９の出力に対応する電圧を発生するＶ
IH発生回路およびＶIL発生回路、１１は入出力ピンの出
力電圧のレベルを決定するフォーマッタ、１２はフォー
マッタ１１の値に従って、入出力ピンにＶIHかＶILのい
ずれかの電位を出力するドライバ、２０は被テスト半導
体デバイスが出力する本半導体テスト装置への入力信号
が入力される入力信号処理回路である。
ト装置の出力部分を示すブロック図であり、図において
１，２はそれぞれ入出力ピンの“Ｈ”レベルの異なる電
圧値を設定するＶIH1 設定メモリおよびＶIH2 設定メモ
リ、６，７はそれぞれ入出力ピンの“Ｌ”レベルの異な
る電圧値を設定するＶIL1 設定メモリおよびＶIL2 設定
メモリ、４，９はそれぞれ“Ｈ”，“Ｌ”の出力レベル
の値をセレクトするセレクタ、３，８はそれぞれセレク
タ４，９を制御するセレクタ制御回路、５，１０はそれ
ぞれセレクタ４，９の出力に対応する電圧を発生するＶ
IH発生回路およびＶIL発生回路、１１は入出力ピンの出
力電圧のレベルを決定するフォーマッタ、１２はフォー
マッタ１１の値に従って、入出力ピンにＶIHかＶILのい
ずれかの電位を出力するドライバ、２０は被テスト半導
体デバイスが出力する本半導体テスト装置への入力信号
が入力される入力信号処理回路である。
【００１０】次に動作について説明する。図２は上記実
施例のテスト時におけるタイミング図であり、全ての信
号はＣＬＫで同期を取っている。ここでは、図１におい
て、ＶIH1 設定メモリ１に５Ｖ、ＶIH2 設定メモリ２に
４Ｖ、ＶIL1 設定メモリ６に０Ｖ，ＶIL2 設定メモリ７
に１Ｖを設定している。
施例のテスト時におけるタイミング図であり、全ての信
号はＣＬＫで同期を取っている。ここでは、図１におい
て、ＶIH1 設定メモリ１に５Ｖ、ＶIH2 設定メモリ２に
４Ｖ、ＶIL1 設定メモリ６に０Ｖ，ＶIL2 設定メモリ７
に１Ｖを設定している。
【００１１】まず、入出力ピンの電位の“Ｈ”側をＶ
IH1 にするかＶIH2 にするかを選択するセレクタ制御回
路３の出力がセレクタ４に入力され、その信号に対応し
た電位がＶIH発生回路５から出力される。
IH1 にするかＶIH2 にするかを選択するセレクタ制御回
路３の出力がセレクタ４に入力され、その信号に対応し
た電位がＶIH発生回路５から出力される。
【００１２】また、入出力ピンの電位の“Ｌ”側をＶ
IL1 にするかＶIL2 にするかを選択するセレクタ制御回
路８の出力がセレクタ９に入力され、その信号に対応し
た電位がＶIL発生回路１０から出力される。
IL1 にするかＶIL2 にするかを選択するセレクタ制御回
路８の出力がセレクタ９に入力され、その信号に対応し
た電位がＶIL発生回路１０から出力される。
【００１３】次に、入出力ピンに“Ｈ”か“Ｌ”のどち
らの出力レベルを出力するかを決定する信号がフォーマ
ッタ１１から出力され、それに対応する電位がドライバ
１２から出力される。
らの出力レベルを出力するかを決定する信号がフォーマ
ッタ１１から出力され、それに対応する電位がドライバ
１２から出力される。
【００１４】このように、半導体テスト装置の入出力ピ
ンの“Ｈ”レベルおよび“Ｌ”レベルの出力電位を設定
する複数のメモリにそれぞれ任意の複数の電位を設定
し、これをセレクタにより選択し、出力電位とするよう
にしたので、例えば、ノイズで不良になるというような
被テスト半導体デバイスのテストの場合、ノイズによる
被テスト半導体デバイスからの入力電位の変動に対応し
た出力電位を出力できるなど、被テスト半導体デバイス
のテスト中に、その変動に応じて半導体テスト装置の出
力電位を自由に変更することが可能となる。
ンの“Ｈ”レベルおよび“Ｌ”レベルの出力電位を設定
する複数のメモリにそれぞれ任意の複数の電位を設定
し、これをセレクタにより選択し、出力電位とするよう
にしたので、例えば、ノイズで不良になるというような
被テスト半導体デバイスのテストの場合、ノイズによる
被テスト半導体デバイスからの入力電位の変動に対応し
た出力電位を出力できるなど、被テスト半導体デバイス
のテスト中に、その変動に応じて半導体テスト装置の出
力電位を自由に変更することが可能となる。
【００１５】
【発明の効果】以上のように、この発明に係る半導体テ
スト装置によれば、半導体テスト装置の出力ピンの出力
電位を設定するメモリを“Ｈ”側，“Ｌ”側それぞれ複
数個備え、それらをセレクタで切り替える構成にしたの
で、被テスト半導体デバイスのテスト中にも、その被テ
スト半導体デバイスからの入力電位の変動に応じて出力
電位を自由に変更し、対応することができる効果があ
る。
スト装置によれば、半導体テスト装置の出力ピンの出力
電位を設定するメモリを“Ｈ”側，“Ｌ”側それぞれ複
数個備え、それらをセレクタで切り替える構成にしたの
で、被テスト半導体デバイスのテスト中にも、その被テ
スト半導体デバイスからの入力電位の変動に応じて出力
電位を自由に変更し、対応することができる効果があ
る。
【図１】この発明の一実施例による半導体テスト装置の
出力部分のブロック図である。
出力部分のブロック図である。
【図２】この発明の一実施例による半導体テスト装置の
テスト時のタイミング図である。
テスト時のタイミング図である。
【図３】従来の半導体テスト装置の出力部分のブロック
図である。
図である。
【図４】従来の半導体テスト装置によるテスト時のタイ
ミング図である。
ミング図である。
１ ＶIH1 設定メモリ ２ ＶIH2 設定メモリ ３ ＶIHセレクタ制御回路 ４ ＶIHセレクタ ５ ＶIH発生回路 ６ ＶIL1 設定メモリ ７ ＶIL2 設定メモリ ８ ＶILセレクタ制御回路 ９ ＶILセレクタ １０ ＶIL発生回路 １１ フォーマッタ １２ ドライバ ２０ 入力信号処理回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年２月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【産業上の利用分野】この発明は半導体テスト装置に関
し、特に、被テスト半導体デバイスへ出力する電位を変
更することができる半導体テスト装置に関するものであ
る。
し、特に、被テスト半導体デバイスへ出力する電位を変
更することができる半導体テスト装置に関するものであ
る。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図３は従来の半導体テスト装置の出力部
分を示したブロック図であり、図において１３は入出力
ピンの“Ｈ”レベルの電圧値を設定するＶIH設定メモ
リ、１４は入出力ピンの“Ｌ”レベルの電圧値を設定す
るＶIL設定メモリ、１５，１６はそれぞれＶIH設定メモ
リ１３の値，ＶIL設定メモリ１４の値に対応する電圧を
発生するＶIH発生回路及びＶIL発生回路、１１は入出力
ピンの電圧レベルを“Ｈ”か“Ｌ”かに決定するフォー
マッタ、１２はフォーマッタ１１の値に従って、入出力
ピンにＶIHかＶILかのいずれかを出力するドライバ、２
０は被テスト半導体デバイスが出力する本半導体テスト
装置への入力信号が入力される入力信号処理回路であ
る。
分を示したブロック図であり、図において１３は入出力
ピンの“Ｈ”レベルの電圧値を設定するＶIH設定メモ
リ、１４は入出力ピンの“Ｌ”レベルの電圧値を設定す
るＶIL設定メモリ、１５，１６はそれぞれＶIH設定メモ
リ１３の値，ＶIL設定メモリ１４の値に対応する電圧を
発生するＶIH発生回路及びＶIL発生回路、１１は入出力
ピンの電圧レベルを“Ｈ”か“Ｌ”かに決定するフォー
マッタ、１２はフォーマッタ１１の値に従って、入出力
ピンにＶIHかＶILかのいずれかを出力するドライバ、２
０は被テスト半導体デバイスが出力する本半導体テスト
装置への入力信号が入力される入力信号処理回路であ
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【発明が解決しようとする課題】従来の半導体テスト装
置は以上のように構成されているので、被テスト半導体
デバイスのテスト中に、該半導体テスト装置の出力電位
の“Ｈ”側，“Ｌ”側のレベルをそれぞれ変更すること
ができないため、被テスト半導体デバイスの入力電位の
影響をテストすることができないという問題点があっ
た。
置は以上のように構成されているので、被テスト半導体
デバイスのテスト中に、該半導体テスト装置の出力電位
の“Ｈ”側，“Ｌ”側のレベルをそれぞれ変更すること
ができないため、被テスト半導体デバイスの入力電位の
影響をテストすることができないという問題点があっ
た。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、被テスト半導体デバイスへの出
力電位を変更することのできる半導体テスト装置を得る
ことを目的とする。
ためになされたもので、被テスト半導体デバイスへの出
力電位を変更することのできる半導体テスト装置を得る
ことを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】このように、半導体テスト装置の入出力ピ
ンの“Ｈ”レベルおよび“Ｌ”レベルの出力電位を設定
する複数のメモリにそれぞれ任意の複数の電位を設定
し、これをセレクタにより選択し、出力電位とするよう
にしたので、例えば、ノイズで不良になるというような
被テスト半導体デバイスのテストの場合、ノイズによる
被テスト半導体デバイスへの出力電位の変動に対応した
出力電位を出力できるなど、被テスト半導体デバイスの
テスト中に、半導体テスト装置の出力電位を自由に変更
することが可能となる。
ンの“Ｈ”レベルおよび“Ｌ”レベルの出力電位を設定
する複数のメモリにそれぞれ任意の複数の電位を設定
し、これをセレクタにより選択し、出力電位とするよう
にしたので、例えば、ノイズで不良になるというような
被テスト半導体デバイスのテストの場合、ノイズによる
被テスト半導体デバイスへの出力電位の変動に対応した
出力電位を出力できるなど、被テスト半導体デバイスの
テスト中に、半導体テスト装置の出力電位を自由に変更
することが可能となる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】
【発明の効果】以上のように、この発明に係る半導体テ
スト装置によれば、半導体テスト装置の出力ピンの出力
電位を設定するメモリを“Ｈ”側，“Ｌ”側それぞれ複
数個備え、それらをセレクタで切り替える構成にしたの
で、被テスト半導体デバイスのテスト中にも、その被テ
スト半導体デバイスへの出力電位を自由に変更すること
ができ、半導体デバイスへのノイズテストが出来る効果
がある。
スト装置によれば、半導体テスト装置の出力ピンの出力
電位を設定するメモリを“Ｈ”側，“Ｌ”側それぞれ複
数個備え、それらをセレクタで切り替える構成にしたの
で、被テスト半導体デバイスのテスト中にも、その被テ
スト半導体デバイスへの出力電位を自由に変更すること
ができ、半導体デバイスへのノイズテストが出来る効果
がある。
Claims (1)
- 【請求項１】 半導体テスト装置において、 該装置の出力電位を設定するための２つ以上の“Ｈ”側
メモリと、 該装置の出力電位を設定するための２つ以上の“Ｌ”側
メモリと、 前記“Ｈ”側メモリに設定された出力電位のいずれかを
選択する第１のセレクタと、 前記“Ｌ”側メモリに設定された出力電位のいずれかを
選択する第２のセレクタと、 前記第１，第２のセレクタをそれぞれ制御する第１，第
２のセレクタ制御回路とを備えたことを特徴とする半導
体テスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282129A JPH0593756A (ja) | 1991-09-30 | 1991-09-30 | 半導体テスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3282129A JPH0593756A (ja) | 1991-09-30 | 1991-09-30 | 半導体テスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0593756A true JPH0593756A (ja) | 1993-04-16 |
Family
ID=17648499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3282129A Pending JPH0593756A (ja) | 1991-09-30 | 1991-09-30 | 半導体テスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0593756A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003098234A (ja) * | 2001-09-27 | 2003-04-03 | Advantest Corp | 半導体試験装置 |
| US10969426B2 (en) | 2019-03-12 | 2021-04-06 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
-
1991
- 1991-09-30 JP JP3282129A patent/JPH0593756A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003098234A (ja) * | 2001-09-27 | 2003-04-03 | Advantest Corp | 半導体試験装置 |
| US10969426B2 (en) | 2019-03-12 | 2021-04-06 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7373574B2 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| JP2004198191A (ja) | インターフェイス回路 | |
| US9285415B2 (en) | Built-off test device and test system including the same | |
| US6535011B1 (en) | Testing device and testing method for a semiconductor integrated circuit and storage medium having the testing program stored therein | |
| KR100295702B1 (ko) | 반도체디바이스시험장치 | |
| JP2020128977A (ja) | 電子デバイスを自動テストするための装置及び方法 | |
| JPH0593756A (ja) | 半導体テスト装置 | |
| KR960003363B1 (ko) | Ic 시험장치 | |
| US20070132702A1 (en) | Display driving integrated circuit and method for determining wire configuration of the same | |
| US5541505A (en) | Testing integrated circuits by consolidating a plurality of digital signals as a multilevel signal | |
| JP4320733B2 (ja) | 半導体試験装置 | |
| JPH0627195A (ja) | Ｌｓｉ試験装置 | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| KR20010070252A (ko) | 반도체 시험장치의 기준전위 설정방법 및 장치 | |
| JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
| JP2000035461A (ja) | 半導体試験装置 | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 | |
| JP2008275337A (ja) | テスト装置及びテスト方法 | |
| JP2916594B2 (ja) | Ｉｃ試験装置の波形発生器 | |
| JPH0559354U (ja) | Ｉｃ試験装置 | |
| JP2000111616A (ja) | 論理回路のテスト方法および論理回路のテスト装置 | |
| KR20030031789A (ko) | 복수의 반도체 집적 회로들을 병렬로 테스트하기 위한테스트 장치 | |
| JPH0980118A (ja) | Ｉｃテスタ | |
| JP3080296B2 (ja) | Ｉｃ試験装置 |