JP2003098234A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JP2003098234A JP2003098234A JP2001296202A JP2001296202A JP2003098234A JP 2003098234 A JP2003098234 A JP 2003098234A JP 2001296202 A JP2001296202 A JP 2001296202A JP 2001296202 A JP2001296202 A JP 2001296202A JP 2003098234 A JP2003098234 A JP 2003098234A
- Authority
- JP
- Japan
- Prior art keywords
- test
- under test
- tested
- voltage
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、同時試験する複数の被試験デバイ
スの同一ピン番号において異なる電圧を設定して試験で
きる半導体試験装置を提供する。 【解決手段】 設定電圧のデータを記憶する複数の記憶
手段と、ドライバ出力とＤＣ測定器との試験信号を制御
信号で独立して任意に切り換えできる複数の切り換え手
段とを設けて、複数の被試験デバイスを同時試験する半
導体試験装置において、前記記憶手段に記憶する設定電
圧のデータを一端に受け、前記制御信号を他端に受けて
論理積を前記記憶手段にそれぞれ出力する複数のＡＮＤ
ゲートを具備して、複数の被試験デバイスの同一番号の
ピンを異なる電圧で同時試験する。
スの同一ピン番号において異なる電圧を設定して試験で
きる半導体試験装置を提供する。 【解決手段】 設定電圧のデータを記憶する複数の記憶
手段と、ドライバ出力とＤＣ測定器との試験信号を制御
信号で独立して任意に切り換えできる複数の切り換え手
段とを設けて、複数の被試験デバイスを同時試験する半
導体試験装置において、前記記憶手段に記憶する設定電
圧のデータを一端に受け、前記制御信号を他端に受けて
論理積を前記記憶手段にそれぞれ出力する複数のＡＮＤ
ゲートを具備して、複数の被試験デバイスの同一番号の
ピンを異なる電圧で同時試験する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の被試験デバ
イスの同一番号の試験ピンに対して、異なる試験電圧を
設定して試験できる半導体試験装置に関する。 【０００２】 【従来の技術】従来技術の半導体試験装置の例につい
て、図２と図３とを参照して構成と動作について説明す
る。図２に示すように、従来の半導体試験装置要部構成
は、同時試験する被試験デバイス（ＤＵＴ）９１、９
２、・・・の試験ピン数に対応してピンブロック８１、
８２、・・・で構成している。但し、図２に示す同時試
験する被試験デバイスの数は、例えば６４個であるが、
２個分のピンブロックみ表示している。 【０００３】次に、半導体試験装置の各部動作の概要に
ついて説明する。半導体試験装置のピンブロック８１
は、タイミング発生器４と、パターン発生器５と、波形
整形器６と、論理比較器７と、ＤＣ測定器８、９と、ド
ライバ５１、５２と、コンパレータ６１、６２とで構成
している。但し、図２のピンブロック８１において、図
を簡明とするため、ドライバとコンパレータとは、それ
ぞれ同時試験する被試験デバイスの個数に対応した数あ
るが、それぞれ２個分のみ表示している。また、図２
は、コントローラ等の制御系についても省略している。 【０００４】最初に、半導体試験装置の論理試験の動作
について説明する。パターン発生器５において、タイミ
ング発生器４から出力された基本クロック信号に同期し
て論理データを発生する。 【０００５】波形整形器６において、パターン発生器５
からの論理データと、タイミング発生器４からのクロッ
ク信号とで各種論理パターンを生成する。試験パターン
は、被試験デバイスに印加する試験レートにおけるアド
レス信号、クロック、書き込み読み出しなどの制御信号
となる。 【０００６】波形整形器６から出力する論理パターン
は、ドライバ５１、５２により所定の電圧レベル（ＶＩ
Ｈ、ＶＩＬ）に増幅され、リレーＳ１１をＯＮ（メー
ク）として被試験デバイス９１のＩ／ＯピンＰ１に出力
する。 【０００７】被試験デバイス９１の出力ピンからの出力
信号は、リレーＳ１１をＯＮとしてコンパレータ４４に
よりストローブ（ＳＴＲＢ）のタイミングで電圧比較し
て論理信号として出力する。 【０００８】論理比較器７において、タイミング発生器
４からのストローブ信号のタイミングで、ＤＵＴ９１の
論理出力信号と、パターン発生器５からの期待値と、論
理比較されてパス／フェイル判定をおこなう。 【０００９】次に、半導体試験装置のＤＣ試験について
説明する。図２に示すリレーＳ１１とＳ１２をＯＦＦ
（ブレーク）とする。ＤＣ測定器８、９は、被試験デバ
イス９１、９２の試験ピン１にそれぞれ電圧を印加して
電流を測定する。また、ＤＣ測定器８、９は、被試験デ
バイス９１、９２の試験ピン１にそれぞれ電流を印加し
て電圧を測定する。 【００１０】通常、ＤＣ測定器８、９の数は、被試験デ
バイスの試験ピンの数よりも少ないので各ドライバに接
続された切り換え手段のリレーＳ１１、Ｓ１２、・・・
を順次任意にＯＮ／ＯＦＦ切り換えて所定の被試験デバ
イスの試験ピンを測定している。リレーＳ１１、Ｓ１
２、・・・に対して、任意のリレーをＯＮ／ＯＦＦする
制御は、テスタバスインタフェース３からのデバイス選
択信号とリレーＯＮ／ＯＦＦ信号とで、リレー制御回路
７１によりおこなう。 【００１１】次に、ドライバのハイレベル電圧ＶＯＨの
制御系に関して図３を参照して説明する。図３に示すよ
うに、被試験デバイス９１、９２のピン１を同時試験す
る制御系のブロックは、コントローラ２と、テスタバス
１００と、テスタバスインタフェース３と、レジスタ２
１、２２と、演算部３１、３２と、ＤＡコンバータ４
１、４２と、ドライバ５１、５２と、リレーＳ１１、Ｓ
１２と、ＤＣ測定器８、９と、で構成している。同様
に、被試験デバイス９１、９２のピンＰ２以下を同時試
験する制御系のブロックは、被試験デバイス９１、９２
のピンＰ１と同様の構成である。 【００１２】コントローラ２は、ソフトウェアにより動
作するコンピュータであり、制御信号やデータをテスタ
バス１００を介して伝送する。 【００１３】テスタバスインタフェース３は、信号レベ
ル等の変換をしてテスタバス１００と制御ブロックとの
信号を接続する回路である。 【００１４】レジスタ２１、２２は、設定電圧のデータ
をそれぞれ記憶する記憶手段である。 【００１５】演算部３１、３２は、レジスタ２１、２２
に記憶した電圧に対して、オフセットやゲインの補正デ
ータをそれぞれ演算して出力する演算手段である。 【００１６】ＤＡコンバータ４１、４２は、演算結果の
デジタルデータをアナログ電圧にそれぞれ変換出力す
る。 【００１７】ドライバ５１、５２は、デジタル信号の試
験パターンのハイレベル電圧をＤＡコンバータ４１、４
２の出力電圧（ＶＩＨ）に変換して出力する。但し、図
３においてローレベル電圧側の制御系は省略している
が、同様にドライバ５１、５２は、デジタル信号の試験
パターンのローレベル電圧も電圧（ＶＩＬ）に変換する
制御をしている。 【００１８】リレーＳ１１、Ｓ１２は、ドライバ５１、
５２から被試験デバイス９１、９２に出力する場合それ
ぞれＯＮとし、ＤＣ測定器８、９により試験するときは
それぞれＯＦＦとする。 【００１９】以上により、同時試験する各被試験デバイ
スの同一番号の試験ピンＰ１には同様の制御系のブロッ
クにより同じ電圧を設定している。また、同時試験する
各被試験デバイスの同一番号の試験ピンＰ２以下も同様
に同じ電圧を設定している。 【００２０】上記説明のように、従来の半導体試験装置
において、同時試験する被試験デバイスのピン番号ごと
に同じ電圧で試験をしている。そのため、複数の被試験
デバイスを同時試験する場合に、同一ピン番号の被試験
デバイス毎に異なる電圧を設定できない。 【００２１】ところで、制御系により設定できる試験電
圧は、被試験デバイスへの入力電圧（ＶＩＨ、ＶＩＬ）
の他に、コンパレータの比較電圧（ＶＯＨ、ＶＯＬ）、
負荷電流（ＩＨ、ＩＬ）、負荷電流源のスレッショルド
電圧ＶＴＴ等があり、同様に同時試験する複数の被試験
デバイスの同じピン番号に対して同じ電圧を設定して同
時試験をしている。 【００２２】 【発明が解決しようとする課題】上記説明のように、従
来の半導体試験装置において、同時試験する被試験デバ
イスのピン番号ごとに同じ電圧で試験をしている。その
ため、同時試験する複数の被試験デバイスの同一ピン番
号に異なる電圧を設定して試験できない実用上の問題が
あった。そこで、本発明は、こうした問題に鑑みなされ
たもので、その目的は、同時試験する複数の被試験デバ
イスの同一ピン番号において異なる電圧を設定して試験
できる半導体試験装置を提供することにある。 【００２３】 【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明は、設定電圧のデータを記憶す
る複数の記憶部と、ドライバ出力とＤＣ測定器との試験
信号を制御信号で独立して任意に切り換えできる複数の
切り換え部と、前記記憶手段に記憶する設定電圧のデー
タを一端に受け、前記制御信号を他端に受けて論理積を
前記記憶手段にそれぞれ出力する複数のＡＮＤゲート部
と、を具備する、半導体試験装置を要旨としている。 【００２４】 【発明の実施の形態】本発明の半導体試験装置の実施例
について、図１と図２とを参照して構成と動作について
説明する。図２に示すように、本発明の半導体試験装置
の要部構成は、同時試験する被試験デバイス（ＤＵＴ）
９１、９２、・・・の試験ピン数に対応してピンブロッ
ク８１、８２、・・・で従来同様に構成している。従っ
て、各部構成と動作については従来技術において説明し
たので説明を省略する。但し、従来と同様に図２に示す
同時試験する被試験デバイスの数は、例えば６４個であ
るが、２個分のピンブロックみ表示している。 【００２５】次に、ドライバのハイレベル電圧ＶＯＨの
制御系に関して、図１を参照して説明する。図１に示す
ように、被試験デバイス９１、９２のピン１を同時試験
する制御系のブロックは、コントローラ２と、テスタバ
ス１００と、テスタバスインタフェース３と、レジスタ
２１、２２と、演算部３１、３２と、ＤＡコンバータ４
１、４２と、ドライバ５１、５２と、リレーＳ１１、Ｓ
１２と、ＤＣ測定器８、９と、の従来構成に、ＡＮＤゲ
ート１１、１２を追加して構成している。同様に、被試
験デバイス９１、９２のピンＰ２以下を同時試験する制
御系のブロックは、被試験デバイス９１、９２のピンＰ
１と同様の構成である。 【００２６】コントローラ２は、ソフトウェアにより動
作するコンピュータであり、制御信号やデータをテスタ
バス１００を介して伝送する。 【００２７】テスタバスインタフェース３は、信号レベ
ル等の変換をしてテスタバス１００と制御ブロックとの
信号を結合する回路である。 【００２８】ＡＮＤゲート１１、１２は、レジスタ２
１、２２に記憶させる電圧データを１端に入力し、デバ
イス選択信号を他端に入力してレジスタ２１、２２へそ
れぞれ論理積を出力している。 【００２９】リレーＳ１１、Ｓ１２、・・・に対して、
任意のリレーをＯＮ／ＯＦＦする制御は、テスタバスイ
ンタフェース３からのデバイス選択信号とリレーＯＮ／
ＯＦＦ信号とで、リレー制御回路７１によりおこなう。
リレーＳ１１、Ｓ１２、・・・の制御信号は、同時試験
をする被試験デバイスの同一ピン番号において所定の被
試験デバイスに対してＤＣ試験を行うので、任意のリレ
ーをＯＮ／ＯＦＦ設定できる。 【００３０】レジスタ２１、２２以下の各構成は従来と
同様であり、従来技術において説明したので説明を省略
する。 【００３１】次に、本発明の複数の被試験デバイスを同
時試験する半導体試験装置において、複数の被試験デバ
イスの同一ピン番号に異なる電圧（ＶＩＨ）を設定する
方法について説明する。 【００３２】デバイス選択信号によりＡＮＤゲート１１
のみを開き、またリレー制御回路７１によりリレーＳ１
１をＯＦＦとして、レジスタ２１に所定の電圧（ＶＩ
Ｈ）データを予め記憶させる。 【００３３】次に、デバイス選択信号によりＡＮＤゲー
ト１２のみを開き、またリレー制御回路７１によりリレ
ーＳ１２をＯＦＦとして、レジスタ２２に所定の電圧
（ＶＩＨ）データを予め記憶させる。同様に、その他の
レジスタにも所定の電圧データを予め記憶させる。 【００３４】そして、すべてのリレーＳ１１、Ｓ１２、
・・・をＯＮとして試験することで各ピン毎に異なる電
圧（ＶＩＨ）で同時試験できる。 【００３５】同様に、同時試験する被試験デバイスの同
一ピン番号Ｐ２以下の各レジスタに対して、デバイス選
択信号により目的のＡＮＤゲートのみを開き、またリレ
ー制御回路７１により目的のリレーをＯＦＦとして、各
レジスタごとに異なる電圧（ＶＩＨ）データを予め記憶
させる。 【００３６】そして、従来と同様にリレーＳ１１、Ｓ１
２、・・・をすべてＯＮして、試験を行うことにより、
複数の被試験デバイスを同時試験する場合に、同一ピン
番号の被試験デバイス毎に異なる電圧（ＶＩＨ）により
試験できる。 【００３７】また、ＤＣ試験をする場合、従来と同様
に、ＤＣ試験する試験ピンに接続されたリレーをＯＦＦ
として同時試験する。なお、従来と同様に、ＤＣ測定器
８、９の数は、被試験デバイスの試験ピンの数よりも少
ないので、各ドライバに接続されたリレーＳ１１、Ｓ１
２、・・・を順次任意にＯＮ／ＯＦＦ切り換えて所定の
被試験デバイスの試験ピンを同時試験している。 【００３８】ところで、制御系により設定できる試験電
圧は、被試験デバイスへの入力電圧（ＶＩＨ、ＶＩＬ）
の他に、コンパレータの比較電圧（ＶＯＨ、ＶＯＬ）、
負荷電流（ＩＨ、ＩＬ）、負荷電流源のスレッショルド
電圧ＶＴＴ等があり、同様にそれぞれ同一のピン番号の
各レジスタに対して異なる電圧データを記憶して、同一
のピン番号に対して異なる電圧で同時試験を行うことが
できる。 【００３９】 【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
本発明の半導体試験装置は、同時試験する複数の被試験
デバイスの同一ピン番号において異なる電圧を設定して
試験できる効果がある。
イスの同一番号の試験ピンに対して、異なる試験電圧を
設定して試験できる半導体試験装置に関する。 【０００２】 【従来の技術】従来技術の半導体試験装置の例につい
て、図２と図３とを参照して構成と動作について説明す
る。図２に示すように、従来の半導体試験装置要部構成
は、同時試験する被試験デバイス（ＤＵＴ）９１、９
２、・・・の試験ピン数に対応してピンブロック８１、
８２、・・・で構成している。但し、図２に示す同時試
験する被試験デバイスの数は、例えば６４個であるが、
２個分のピンブロックみ表示している。 【０００３】次に、半導体試験装置の各部動作の概要に
ついて説明する。半導体試験装置のピンブロック８１
は、タイミング発生器４と、パターン発生器５と、波形
整形器６と、論理比較器７と、ＤＣ測定器８、９と、ド
ライバ５１、５２と、コンパレータ６１、６２とで構成
している。但し、図２のピンブロック８１において、図
を簡明とするため、ドライバとコンパレータとは、それ
ぞれ同時試験する被試験デバイスの個数に対応した数あ
るが、それぞれ２個分のみ表示している。また、図２
は、コントローラ等の制御系についても省略している。 【０００４】最初に、半導体試験装置の論理試験の動作
について説明する。パターン発生器５において、タイミ
ング発生器４から出力された基本クロック信号に同期し
て論理データを発生する。 【０００５】波形整形器６において、パターン発生器５
からの論理データと、タイミング発生器４からのクロッ
ク信号とで各種論理パターンを生成する。試験パターン
は、被試験デバイスに印加する試験レートにおけるアド
レス信号、クロック、書き込み読み出しなどの制御信号
となる。 【０００６】波形整形器６から出力する論理パターン
は、ドライバ５１、５２により所定の電圧レベル（ＶＩ
Ｈ、ＶＩＬ）に増幅され、リレーＳ１１をＯＮ（メー
ク）として被試験デバイス９１のＩ／ＯピンＰ１に出力
する。 【０００７】被試験デバイス９１の出力ピンからの出力
信号は、リレーＳ１１をＯＮとしてコンパレータ４４に
よりストローブ（ＳＴＲＢ）のタイミングで電圧比較し
て論理信号として出力する。 【０００８】論理比較器７において、タイミング発生器
４からのストローブ信号のタイミングで、ＤＵＴ９１の
論理出力信号と、パターン発生器５からの期待値と、論
理比較されてパス／フェイル判定をおこなう。 【０００９】次に、半導体試験装置のＤＣ試験について
説明する。図２に示すリレーＳ１１とＳ１２をＯＦＦ
（ブレーク）とする。ＤＣ測定器８、９は、被試験デバ
イス９１、９２の試験ピン１にそれぞれ電圧を印加して
電流を測定する。また、ＤＣ測定器８、９は、被試験デ
バイス９１、９２の試験ピン１にそれぞれ電流を印加し
て電圧を測定する。 【００１０】通常、ＤＣ測定器８、９の数は、被試験デ
バイスの試験ピンの数よりも少ないので各ドライバに接
続された切り換え手段のリレーＳ１１、Ｓ１２、・・・
を順次任意にＯＮ／ＯＦＦ切り換えて所定の被試験デバ
イスの試験ピンを測定している。リレーＳ１１、Ｓ１
２、・・・に対して、任意のリレーをＯＮ／ＯＦＦする
制御は、テスタバスインタフェース３からのデバイス選
択信号とリレーＯＮ／ＯＦＦ信号とで、リレー制御回路
７１によりおこなう。 【００１１】次に、ドライバのハイレベル電圧ＶＯＨの
制御系に関して図３を参照して説明する。図３に示すよ
うに、被試験デバイス９１、９２のピン１を同時試験す
る制御系のブロックは、コントローラ２と、テスタバス
１００と、テスタバスインタフェース３と、レジスタ２
１、２２と、演算部３１、３２と、ＤＡコンバータ４
１、４２と、ドライバ５１、５２と、リレーＳ１１、Ｓ
１２と、ＤＣ測定器８、９と、で構成している。同様
に、被試験デバイス９１、９２のピンＰ２以下を同時試
験する制御系のブロックは、被試験デバイス９１、９２
のピンＰ１と同様の構成である。 【００１２】コントローラ２は、ソフトウェアにより動
作するコンピュータであり、制御信号やデータをテスタ
バス１００を介して伝送する。 【００１３】テスタバスインタフェース３は、信号レベ
ル等の変換をしてテスタバス１００と制御ブロックとの
信号を接続する回路である。 【００１４】レジスタ２１、２２は、設定電圧のデータ
をそれぞれ記憶する記憶手段である。 【００１５】演算部３１、３２は、レジスタ２１、２２
に記憶した電圧に対して、オフセットやゲインの補正デ
ータをそれぞれ演算して出力する演算手段である。 【００１６】ＤＡコンバータ４１、４２は、演算結果の
デジタルデータをアナログ電圧にそれぞれ変換出力す
る。 【００１７】ドライバ５１、５２は、デジタル信号の試
験パターンのハイレベル電圧をＤＡコンバータ４１、４
２の出力電圧（ＶＩＨ）に変換して出力する。但し、図
３においてローレベル電圧側の制御系は省略している
が、同様にドライバ５１、５２は、デジタル信号の試験
パターンのローレベル電圧も電圧（ＶＩＬ）に変換する
制御をしている。 【００１８】リレーＳ１１、Ｓ１２は、ドライバ５１、
５２から被試験デバイス９１、９２に出力する場合それ
ぞれＯＮとし、ＤＣ測定器８、９により試験するときは
それぞれＯＦＦとする。 【００１９】以上により、同時試験する各被試験デバイ
スの同一番号の試験ピンＰ１には同様の制御系のブロッ
クにより同じ電圧を設定している。また、同時試験する
各被試験デバイスの同一番号の試験ピンＰ２以下も同様
に同じ電圧を設定している。 【００２０】上記説明のように、従来の半導体試験装置
において、同時試験する被試験デバイスのピン番号ごと
に同じ電圧で試験をしている。そのため、複数の被試験
デバイスを同時試験する場合に、同一ピン番号の被試験
デバイス毎に異なる電圧を設定できない。 【００２１】ところで、制御系により設定できる試験電
圧は、被試験デバイスへの入力電圧（ＶＩＨ、ＶＩＬ）
の他に、コンパレータの比較電圧（ＶＯＨ、ＶＯＬ）、
負荷電流（ＩＨ、ＩＬ）、負荷電流源のスレッショルド
電圧ＶＴＴ等があり、同様に同時試験する複数の被試験
デバイスの同じピン番号に対して同じ電圧を設定して同
時試験をしている。 【００２２】 【発明が解決しようとする課題】上記説明のように、従
来の半導体試験装置において、同時試験する被試験デバ
イスのピン番号ごとに同じ電圧で試験をしている。その
ため、同時試験する複数の被試験デバイスの同一ピン番
号に異なる電圧を設定して試験できない実用上の問題が
あった。そこで、本発明は、こうした問題に鑑みなされ
たもので、その目的は、同時試験する複数の被試験デバ
イスの同一ピン番号において異なる電圧を設定して試験
できる半導体試験装置を提供することにある。 【００２３】 【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明は、設定電圧のデータを記憶す
る複数の記憶部と、ドライバ出力とＤＣ測定器との試験
信号を制御信号で独立して任意に切り換えできる複数の
切り換え部と、前記記憶手段に記憶する設定電圧のデー
タを一端に受け、前記制御信号を他端に受けて論理積を
前記記憶手段にそれぞれ出力する複数のＡＮＤゲート部
と、を具備する、半導体試験装置を要旨としている。 【００２４】 【発明の実施の形態】本発明の半導体試験装置の実施例
について、図１と図２とを参照して構成と動作について
説明する。図２に示すように、本発明の半導体試験装置
の要部構成は、同時試験する被試験デバイス（ＤＵＴ）
９１、９２、・・・の試験ピン数に対応してピンブロッ
ク８１、８２、・・・で従来同様に構成している。従っ
て、各部構成と動作については従来技術において説明し
たので説明を省略する。但し、従来と同様に図２に示す
同時試験する被試験デバイスの数は、例えば６４個であ
るが、２個分のピンブロックみ表示している。 【００２５】次に、ドライバのハイレベル電圧ＶＯＨの
制御系に関して、図１を参照して説明する。図１に示す
ように、被試験デバイス９１、９２のピン１を同時試験
する制御系のブロックは、コントローラ２と、テスタバ
ス１００と、テスタバスインタフェース３と、レジスタ
２１、２２と、演算部３１、３２と、ＤＡコンバータ４
１、４２と、ドライバ５１、５２と、リレーＳ１１、Ｓ
１２と、ＤＣ測定器８、９と、の従来構成に、ＡＮＤゲ
ート１１、１２を追加して構成している。同様に、被試
験デバイス９１、９２のピンＰ２以下を同時試験する制
御系のブロックは、被試験デバイス９１、９２のピンＰ
１と同様の構成である。 【００２６】コントローラ２は、ソフトウェアにより動
作するコンピュータであり、制御信号やデータをテスタ
バス１００を介して伝送する。 【００２７】テスタバスインタフェース３は、信号レベ
ル等の変換をしてテスタバス１００と制御ブロックとの
信号を結合する回路である。 【００２８】ＡＮＤゲート１１、１２は、レジスタ２
１、２２に記憶させる電圧データを１端に入力し、デバ
イス選択信号を他端に入力してレジスタ２１、２２へそ
れぞれ論理積を出力している。 【００２９】リレーＳ１１、Ｓ１２、・・・に対して、
任意のリレーをＯＮ／ＯＦＦする制御は、テスタバスイ
ンタフェース３からのデバイス選択信号とリレーＯＮ／
ＯＦＦ信号とで、リレー制御回路７１によりおこなう。
リレーＳ１１、Ｓ１２、・・・の制御信号は、同時試験
をする被試験デバイスの同一ピン番号において所定の被
試験デバイスに対してＤＣ試験を行うので、任意のリレ
ーをＯＮ／ＯＦＦ設定できる。 【００３０】レジスタ２１、２２以下の各構成は従来と
同様であり、従来技術において説明したので説明を省略
する。 【００３１】次に、本発明の複数の被試験デバイスを同
時試験する半導体試験装置において、複数の被試験デバ
イスの同一ピン番号に異なる電圧（ＶＩＨ）を設定する
方法について説明する。 【００３２】デバイス選択信号によりＡＮＤゲート１１
のみを開き、またリレー制御回路７１によりリレーＳ１
１をＯＦＦとして、レジスタ２１に所定の電圧（ＶＩ
Ｈ）データを予め記憶させる。 【００３３】次に、デバイス選択信号によりＡＮＤゲー
ト１２のみを開き、またリレー制御回路７１によりリレ
ーＳ１２をＯＦＦとして、レジスタ２２に所定の電圧
（ＶＩＨ）データを予め記憶させる。同様に、その他の
レジスタにも所定の電圧データを予め記憶させる。 【００３４】そして、すべてのリレーＳ１１、Ｓ１２、
・・・をＯＮとして試験することで各ピン毎に異なる電
圧（ＶＩＨ）で同時試験できる。 【００３５】同様に、同時試験する被試験デバイスの同
一ピン番号Ｐ２以下の各レジスタに対して、デバイス選
択信号により目的のＡＮＤゲートのみを開き、またリレ
ー制御回路７１により目的のリレーをＯＦＦとして、各
レジスタごとに異なる電圧（ＶＩＨ）データを予め記憶
させる。 【００３６】そして、従来と同様にリレーＳ１１、Ｓ１
２、・・・をすべてＯＮして、試験を行うことにより、
複数の被試験デバイスを同時試験する場合に、同一ピン
番号の被試験デバイス毎に異なる電圧（ＶＩＨ）により
試験できる。 【００３７】また、ＤＣ試験をする場合、従来と同様
に、ＤＣ試験する試験ピンに接続されたリレーをＯＦＦ
として同時試験する。なお、従来と同様に、ＤＣ測定器
８、９の数は、被試験デバイスの試験ピンの数よりも少
ないので、各ドライバに接続されたリレーＳ１１、Ｓ１
２、・・・を順次任意にＯＮ／ＯＦＦ切り換えて所定の
被試験デバイスの試験ピンを同時試験している。 【００３８】ところで、制御系により設定できる試験電
圧は、被試験デバイスへの入力電圧（ＶＩＨ、ＶＩＬ）
の他に、コンパレータの比較電圧（ＶＯＨ、ＶＯＬ）、
負荷電流（ＩＨ、ＩＬ）、負荷電流源のスレッショルド
電圧ＶＴＴ等があり、同様にそれぞれ同一のピン番号の
各レジスタに対して異なる電圧データを記憶して、同一
のピン番号に対して異なる電圧で同時試験を行うことが
できる。 【００３９】 【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
本発明の半導体試験装置は、同時試験する複数の被試験
デバイスの同一ピン番号において異なる電圧を設定して
試験できる効果がある。
【図面の簡単な説明】
【図１】本発明の半導体試験装置の制御部のブロック図
である。 【図２】半導体試験装置の要部ブロック図である。 【図３】従来の半導体試験装置の制御部のブロック図で
ある。 【符号の説明】 ２ コントローラ ３ テスタバスインタフェース ４ タイミング発生器 ５ パターン発生器 ６ 波形整形器 ７ 論理比較器 ８、９ ＤＣ測定器 １１、１２ ＡＮＤゲート ２１、２２ レジスタ ３１、３２ 演算部 ４１、４２ ＤＡコンバータ ５１、５２ ドライバ ６１、６２ コンパレータ ７１ リレー制御回路 ８１、８２ ピンブロック ９１、９２ 被試験デバイス １００ テスタバス
である。 【図２】半導体試験装置の要部ブロック図である。 【図３】従来の半導体試験装置の制御部のブロック図で
ある。 【符号の説明】 ２ コントローラ ３ テスタバスインタフェース ４ タイミング発生器 ５ パターン発生器 ６ 波形整形器 ７ 論理比較器 ８、９ ＤＣ測定器 １１、１２ ＡＮＤゲート ２１、２２ レジスタ ３１、３２ 演算部 ４１、４２ ＤＡコンバータ ５１、５２ ドライバ ６１、６２ コンパレータ ７１ リレー制御回路 ８１、８２ ピンブロック ９１、９２ 被試験デバイス １００ テスタバス
Claims (1)
- 【特許請求の範囲】 【請求項１】 設定電圧のデータを記憶する複数の記憶
部と、 ドライバ出力とＤＣ測定器との試験信号を制御信号で独
立して任意に切り換えできる複数の切り換え部と、 前記記憶手段に記憶する設定電圧のデータを一端に受
け、前記制御信号を他端に受けて論理積を前記記憶手段
にそれぞれ出力する複数のＡＮＤゲート部と、 を具備する、半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296202A JP4729212B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296202A JP4729212B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体試験装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003098234A true JP2003098234A (ja) | 2003-04-03 |
| JP2003098234A5 JP2003098234A5 (ja) | 2008-07-17 |
| JP4729212B2 JP4729212B2 (ja) | 2011-07-20 |
Family
ID=19117490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001296202A Expired - Fee Related JP4729212B2 (ja) | 2001-09-27 | 2001-09-27 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4729212B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102409926B1 (ko) | 2015-08-18 | 2022-06-16 | 삼성전자주식회사 | 테스트 장치 및 이를 포함하는 테스트 시스템 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6468673A (en) * | 1987-09-09 | 1989-03-14 | Hitachi Electr Eng | Semiconductor tester |
| JPH0593756A (ja) * | 1991-09-30 | 1993-04-16 | Mitsubishi Electric Corp | 半導体テスト装置 |
| JPH0694798A (ja) * | 1990-09-05 | 1994-04-08 | Schlumberger Technol Inc | ピンスライスアーキテクチャを使用した自動テスト装置システム |
| JPH08110371A (ja) * | 1994-10-07 | 1996-04-30 | Nec Corp | 半導体集積回路検査装置のテストパターンメモリの制御方式 |
| JPH1048293A (ja) * | 1996-08-08 | 1998-02-20 | Advantest Corp | 半導体試験装置 |
| JPH1073638A (ja) * | 1996-08-29 | 1998-03-17 | Asia Electron Inc | 半導体試験装置 |
| WO1999027376A1 (fr) * | 1997-11-20 | 1999-06-03 | Advantest Corporation | Procede de test de circuits integres et appareil de test de circuits integres utilisant ce procede |
-
2001
- 2001-09-27 JP JP2001296202A patent/JP4729212B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6468673A (en) * | 1987-09-09 | 1989-03-14 | Hitachi Electr Eng | Semiconductor tester |
| JPH0694798A (ja) * | 1990-09-05 | 1994-04-08 | Schlumberger Technol Inc | ピンスライスアーキテクチャを使用した自動テスト装置システム |
| JPH0593756A (ja) * | 1991-09-30 | 1993-04-16 | Mitsubishi Electric Corp | 半導体テスト装置 |
| JPH08110371A (ja) * | 1994-10-07 | 1996-04-30 | Nec Corp | 半導体集積回路検査装置のテストパターンメモリの制御方式 |
| JPH1048293A (ja) * | 1996-08-08 | 1998-02-20 | Advantest Corp | 半導体試験装置 |
| JPH1073638A (ja) * | 1996-08-29 | 1998-03-17 | Asia Electron Inc | 半導体試験装置 |
| WO1999027376A1 (fr) * | 1997-11-20 | 1999-06-03 | Advantest Corporation | Procede de test de circuits integres et appareil de test de circuits integres utilisant ce procede |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4729212B2 (ja) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004198191A (ja) | インターフェイス回路 | |
| JP2000111614A (ja) | Ｉｃ試験装置のｉｃ駆動方法及びこの駆動方法を用いたｉｃ試験装置 | |
| JP2002236152A (ja) | 半導体集積回路の試験装置及び試験方法 | |
| JPH10111341A (ja) | Ｉｃ試験装置 | |
| EP1947467A1 (en) | Testing apparatus and performance board | |
| JP4729212B2 (ja) | 半導体試験装置 | |
| JPS5882346A (ja) | 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正 | |
| KR20010070252A (ko) | 반도체 시험장치의 기준전위 설정방법 및 장치 | |
| JP2008224585A (ja) | 半導体試験装置 | |
| JP3089192B2 (ja) | Ｉｃ試験装置 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
| JPH0675015A (ja) | パターン信号発生器に同期したａｃ測定電圧印加回路 | |
| JP3145283B2 (ja) | Ｉｃ試験装置のレジスタデータ書込み方式 | |
| JPH102937A (ja) | Ｉｃ試験装置 | |
| JPH11190761A (ja) | 半導体試験装置 | |
| JP2005140555A (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JP3210236B2 (ja) | Ｉｃ試験装置のパターン発生装置 | |
| JP3215600B2 (ja) | Ｉｃ試験装置 | |
| JP3185187B2 (ja) | Ｉｃ試験装置 | |
| JP2002372571A (ja) | 半導体試験装置 | |
| JP2864880B2 (ja) | 半導体メモリｉｃ試験装置 | |
| JP2598580Y2 (ja) | Ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080527 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080527 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |