JPH02206773A - 半導体集積回路のテスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明は半導体集積回路のテスト回路に関するもので
ある。 〔従来の技術〕 第３図は従来一般に行われている半導体集積回路のテス
ト回路を示す回路図である。 図において、αＱは半導体集積回路、Ｏυは半導体集積
＠ｌ路αりの出力端子、＠は入力端子、Ｑ３及びα４は
電源端子、（至）はこの半導体集積回路四シこ接続され
た半導体集積回路テスト装置（以Ｆ、テスターと呼ぶ）
、α０はテスター（至）のテストグローブであるＯ 欠番こ動作について説明する。 テスター四は半導体集積回路αＱの総ての機能が正常に
動作しているか、特性が規格を満足しているかをチエツ
クするためであり、半１体集積回絡αＱの総ての端子と
接続される。 また、半１体集積回路αＱの動作が正常かどうかをチエ
ツクする場合、テスターａＦＪは半導体集積回路αＱ　
ｉｃ　＠源電圧を与えた後、入力端子＠に対し動作確認
用の入力信号を印加する。そして、この入力信号６ζ対
して出力されるべき信号波形が半導体集積回路αりの出
力端子θυに出力されているかどうか、総ての出力端子
番こついてチエツクをする。 〔発明が解決しようとするＨ題〕 従来の半導体集積回路のテスト回路は以上のように構成
されていたので、近年半導体集積回路規模の増大、特に
入・出力端子数の増加に伴って。 テスターはテストグローブの数を増加させる必要があり
、また、テスターの内部回路構成も増大、増強する必要
があり、当然この様な多大・出力を持つ半導体集積回路
用テスターは高価になり、また、半１体集積回路の端子
数の増加ととも番こ、テスターを改造又は新規基こ準備
を要するなどの問題点があった。 この発明は上記のような問題点を解決するため番こなさ
れたもので、半導体集積１回路の端子数の増加（こ対し
、テスター側の負担を軽減するために特に半導体集積回
路の出力端子数が増えても、従来使用されていたテスタ
ーでテストを可能にすることを目的とする。 〔課題を解決するための手段〕 この発明に係る半導体集積回路のテストＩａｌ路は半導
体集積回路の複数の出力をセレクトスイッチを介して１
つの出力端子に接続するようにしたものである。 〔作用〕 この発明に２けるセレクトスイッチは複数の出力の内、
任意の１つの出力を選択して半導体集積回路の外部に出
力する。 〔実施例〕 以下、この発明の一実施例を図ぶこつぃて説明する。第
１図において、川は第１の出力（ＯＵＴＩ）（２）は第
２の出力、（３）は第３の出力、（４）は第ｎの出力で
ある。（６）は第１の出力と第２の出力（２）番こ出力
されるべき内部からの出力信号が入力される第１のセレ
クトスイッチで、その出力は第２の出力（２］となる。 （６）は同様に第２の出力＋２１と内部からの出力信号
が入力され、第３の出力（３）に出力する第２のセレク
トスイッチ、１７）は上記と同様な回路構成を持つ第ｎ
　−１のセレクトスイッチ、（８）は外部より与えられ
る入力信号、（９）は入力信号（８）より得られ、上記
第１〜第ｎ−１のセレクトスイッチを制御する制御信号
である。 次に動作について説明する。テスターは第ｎの出力（４
）に接続する。シフトレジスタ■は外部からの入力信号
（８）から、セレクトスイッチ（５１〜ｆ７１の制御信
号（９）を発生する。 すなわち、シリアルデータをシフトクロックでシフトレ
ジスタ内に取り込み、パラレルに変換されたデータがセ
レクトスイッチの制御信号となっている。ここで、セレ
クトスイッチ（５１〜１７）総てを出力１１）〜（３）
側の信号を選択するよう蚤こ、テスターより入力信号（
８）を与えたとすると、テスターが接続されている出力
］４）蟇こは出力Ｉｌｌに出る出力信号が現われる１図
では極性が反転する）。 つまり、テスターは出力ｌｉｔに接続されていなくても
出力旧の信号（Ｏｌ）をチエツクできる。 また、出力＋２）に出力されるべき信号（０２）をチエ
ツクする場合は、セレクトスイッチ〔５）が内部からの
信号（σ２）を選択するように、シフトレジスタ■の入
力信号（８）をテスターから与えることにより、出力（
４）に信号（買２）が現われる。 以上のように、テスターは１つの出力（４）をモニター
するだけで総ての出力の状態をチエツクすることができ
る。 なお、上記実施例ではセレクトスイッチ（２）にトラン
スばツ７ヨンゲートを用いた場合を示したが、これは例
えば、第２図に示Ｔような回路でもよい。 また、セレクトスイッチ

【２】の制御信号はシフトレジ
スタ（６）によって発生した場合を示したが、これは例
えば１回゛絡内部にある信号（データ）をテスターから
与えた入力信号とゲーティングしたり。 またはテスターから与えられた入力信号によりランチし
たりして発生させても同様の効果を奏する。 〔発明の効果〕 以上のようにこの発明によれば、多数の出力端子を持つ
半導体集積回路の動作テストが極めて少ない出力端子に
よってチエツクできるため、テストグローブ端子数の少
ない安価なテスターを何ら改造することなく使用するこ
とができる効果がある０

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体集積回路のテ
スト回路の回路図、第２図はこの発明の他の実施例によ
るセレクトスイッチ回路図、第３図は従来の半導体集積
回路のテスト回路の回路図である。 図に２いて、Ｉｌｌ〜（４）は出力、（５）〜＋７１は
セレクトスイッチ、（８）は入力信号、（９〕は制御信
号である。 な２１図中、同一符号は同一　または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 複数の出力端子を持つ半導体集積回路において、１番目
   の出力信号は１番目のセレクトスイッチの第１の入力に
   接続され、第２の入力には２番目の出力信号が接続され
   、３番目のセレクトスイッチの出力は２番目の出力端子
   に接続され、２番目のセレクトスイッチの第１の入力に
   接続され、以下ｎ−１番目のセレクトスイッチの第１の
   入力にはｎ−１番目の出力が入力され、第２の入力には
   ｎ番目の出力が接続され、そしてｎ−１番目セレクトス
   イッチの出力はｎ番目の出力端子に接続され、１〜ｎ−
   １のセレクトスイッチは、外部から与えられた入力信号
   から得られた制御信号により制御されることを特徴とす
   る半導体集積回路のテスト回路。