JPS63217282A - Ｌｓｉテスタのフオ−マツトコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回路構成が簡単で、アドレススクランブラや
アドレスセレクタの機能も兼ね、しかも被検ＬＳＩの品
種変更時に直ちに、所定の探針に出力すべき波形の変更
が、容易に、リアルタイムでも、可能なＬＳＩテスタの
フォーマットコントローラに関する。

〔従来の技術〕

周知のように、ＬＳＩテスタゐフォーマントコントロー
ラは、ＬＳＩ機能試験用のパターンを発生するパターン
発生器からの、例えばメモリＬＳＩテスタの場合、アド
レスパターン、データパターン、被検ＬＳＩの動作モー
ド（書込み、読出し、その他ページモード、動作裕度等
）制御信号などの各ビットよりなる試験パターンを、タ
イミング発生器からのタイミング信号によって所定の波
形モードに整形する０通常、パターン発生器が発生した
アドレスを、ＬＳＩチップ内のセルの物理的位置に対応
するアドレスに変換するアドレススクランブラなどが前
置されている。

従来の技術では、フォーマットコントローラには、各種
フォーマットに必要なロジックを準備し、これらの回路
を組み合わせることにより必要な波形フォーマットを出
力していたが、多くのランチ回路を必要とし、そのため
にタイミングに制約が多（、また被検ＬＳＩ品種を変更
するには、一般に、前記ハードウェアの改造、配線変更
等が必要となり、品種の変更等に即座に対処することは
困難で、又は、それぞれの品種に対応するハードウェア
をそれぞれ準備しておかねばならず、それが非常に厄介
で多くの費用を要する等の問題があった。

〔発明が解決しようとする問題点〕

本発明は、上記従来のフォーマントコントローラの問題
点を解決し、簡単な回路で、出力すべき波形（フォーマ
ント）を、テスタのＣＰＵのプログラムによって変更す
ることが可能で、しかもそれをリアルタイムで制御でき
、かつアドレススクランブラなどとの共通回路化が可能
なＬＳＩテスタ用フォーマントコントローラを提供する
ことを目的とする。

〔問題点を解決するための手段〕

上記問題点を解決するために本発明においては、被検Ｌ
ＳＩの検査プログラムに従って、予めＬＳＩテスタのＣ
ＰＵからフォーマットコントローラ用ＲＡＭに、タイミ
ング発生器からのタイミング信号ならびにパターン発生
器からのパターン信号およびフォーマットセレクト信号
からなるアドレスを有する個所に、このアドレスを形成
する各信号に対応して、テスタの探針を介して被検ＬＳ
Ｉの所定の端子へ出力すべき波形を指定するビットデー
タをＲＡＭに記憶させておいて、前記アドレスの入力に
応じて、前記ＲＡＭから前記波形指定ビットデータをフ
ォーマットとして出力するようにした。

〔作用〕

上記のような手段をとれば、従来のＬＳＩテスタのフォ
ーマット方式であるパターン発生器で発生された試験パ
ターンを、タイミング発生器からのタイミング信号によ
って所定の波形モードに変換するという多少煩雑な動作
が、フォーマットコントローラ用ＲＡＭへのアドレスの
入力によって該アドレス格納内容を出力するだけの極め
て簡単な動作に一挙に単純化され、またＲＡＭを利用す
るために、被検ＬＳＩの品種を変更したときでも、フォ
ーマットコントローラの回路を手直しするなどの時間や
経費のかかる作業が不必要となり、被検品種の検査プロ
グラムによってＲＡＭに格納した論理”１″、′０”よ
りなるビットデータを書き直すだけで済むようになり、
タイミング発生器やパターン発生器からのフォーマット
コントローラへの入力信号に対応する出力波形指定信号
を、簡単に、リアルタイムでも、変更できるようになる
。

なお、被検ＬＳＩの動作モード制御信号すなわちフォー
マントセレクト信号には、入出力信号電圧、入出力タイ
ミングなどを規定範囲内で変化させて動作余裕試験を行
うための指定ビット等も含まれるが、この種の作業はフ
ォーマットコントローラから後、探針まで間たとえばピ
ンエレクトロニクスなどで行う。

〔実施例〕

第１図は本発明実施例の要部説明図で、図中、１はＲＡ
Ｍ、２はテスタのＣＰＵからの入力データ、３はＣＰｔ
Ｊからの書込み／続出しモード指定信号、４．５．６は
タイミング発生器からのタイミング信号（タイミングク
ロック、ＴＧと略す）、７はパターン発注器からのパタ
ーンデータ（ＰＤと略す）、８．９．１０はパターン発
生器からのフォーマットセレクト信号（ＦＭＳと略す）
、１１はこの出力データである。通常、パターン発生器
は多数の出力を並列に送出するから、上記ＲＡＭも其の
各出力に対応して多数個設ける。

第１実施例として第２図（ａ）に示すＸ、Ｘ、Ｘの波形
を出力する時の設定を示す。

まず、予めＲＡＭにＦＭＳが０００の場合に対応する次
頁第１表の内容を書込んだとする。

ＴＧは、常に、０００．００１、−１１１１まで順にイ
ンクリメントされ、これが１サイクル内の波形の出力さ
れる順を表す。

ＰＤの１″、′０”により、０００〜１１１第　１　表
　（ＦＭＳ　−０００の場合）までのＴＧで表された波
形が２種選択される。

この場合の、パターンデータ、タイミングクロック、フ
ォーマントコントローラ出力データは、第２図（ｂ）に
示すようになる。

いま、ＦＭＳ−０００に対応して上記のような波形が格
納されたが、ＦＭＳは、０００〜１１１の８種あるから
、波形フォーマットもＦＭＳそれぞれに対応して８種記
憶される。

第２実施例として第３図（ａ）に示す波形Ｘ、Ｘ、Ｘ、
Ｙ、ＹＳＹを出力する時の設定を示す。

上記第１実施例ではパターンデータを１ビツトで制御し
ていたが、たとえばダイナミックＲＡＭのアドレス波形
のように、端子数抑制のために、１サイクルで二つのデ
ータが必要となるものもあり、このようなときには、パ
ターンデータを２ビツトとして制御する。

この場合はＦＭＳ＝０００の場合に対して、パターンデ
ータとタイミングクロックを、第３図（ｂ）に示すよう
に対応させて設定する。この場合の、パターンデータ、
タイミングクロック、フォーマットコントローラ出力デ
ータは第３図（Ｃ）に示すようになる。

このようにＲＡＭを使用したフォーマットコントローラ
は、タイミングクロックにより順次あらかじめ設定され
たＲＡＭの内容を読出し、これを波形として出力するた
め、従来のフォーマントコントローラのようにハード上
の制約がなく、どのようなフォーマットでも出力できる
。

また、このＲＡＭの内容をパターンデータとして機能で
きるように設定すれば、従来のパターン発生器で発生困
難なパターンや、テスタの動作周波数以上のパターン発
生が可能となる。

テストレート以上の速度でパターンを発生させるために
は第４図（ａ）、（ｂ）に示すように設定を行う。

探針ｉを最下位としてインクリメントパターンを発生さ
せる。探針！ｓ１１はパターンに無関係に同一データを
出力するようにデータを設定する。

探針ｉｉｉ以降はパターン−出力となるようにフォーマ
ットを設定する。この時、探針ｉｉｉを最下位としてイ
ンクリメントパターンを実行すると、探針弧は、探針ｉ
ｉｉの４倍の周波数でパターンを発生する。このように
フォーマントコントローラとしてＲＡＭを使用すればテ
スタの最高動作周波数以上のパターン発生が可能となる
。

〔発明の効果〕

以上説明したように本発明によれば、回路構成が簡単と
なり、アドレススクランブラやアドレスセレクタの機能
も兼備され、しかも被検ＬＳＩの品種変更時に直ちに、
所定の探針に出力すべき波形の変更が、容易に、リアル
タイムでも、可能となる。

【図面の簡単な説明】

第１図は本発明実施例の要部説明図、第２図（ａ）、（
ｂ）は本発明第１実施例の出力や其のための設定を説明
する図、第３図（ａ）、（ｂ）、（Ｃ）は本発明第２実
施例の出力や其のための設定を説明する図、第４図（ａ
）、（ｂ）はテスタの動作周波数以上のレートでパター
ンを発生させるための設定を説明する図である。 １−・ＲＡＭ、　　２−ＣＰＵからの入力データ、３−
・・ＣＰＵからの書込み／続出しモード指定信号、　　
４．５．６−・・タイミングクロック、　　７−パター
ン発生器からのパターンデータ、　　８．９．１０−・
・パターン発生器からのフォーマントセレクト信号、　
１１−＝・出力データ。

Claims (1)

【特許請求の範囲】
1. １、ＬＳＩテスタのフォーマットコントローラにおいて
   、被検ＬＳＩの検査プログラムに従って、予めＬＳＩテ
   スタのＣＰＵからフォーマットコントローラ用ＲＡＭに
   、タイミング発生器からのタイミング信号ならびにパタ
   ーン発生器からのパターン信号およびフォーマットセレ
   クト信号からなるアドレスを有する個所に、このアドレ
   スを形成する各信号に対応して、テスタの探針を介して
   被検ＬＳＩの所定の端子へ出力すべき波形を指定するビ
   ットデータを記憶させておいて、前記アドレスの入力に
   応じて、前記ＲＡＭから前記波形指定ビットデータを出
   力するようにしたことを特徴とするＬＳＩテスタのフォ
   ーマットコントローラ。