JPH02310481A - Ｉｃ試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ＩＣ試験装置に関し、特に被測定信号に対
する測定タイミングの補正方法に関し、詳しくは、被試
験ＩＣのインピーダンス特性等に応じて被測定信号の立
上り時間及び立下り時間の測定タイミングを適切に設定
することができるようにしたことに関する。

［従来の技術］ 従来のＩＣ試験装置の一例を示すと第６図のようであり
、テスタ５０とＩＣ取付装置４０及び伝送路として機能
する同軸ケーブル３１−１〜３１−ｎ等から成る。テス
タ５ｏは装置全体の運用や制御などを行う制御部５４と
、入出力部５３−１〜５３−ｎと図示しない他の回路を
含むものである。入出力部５３−１〜５３−ｎは、被試
験ＩＣ４５のｎピンに応じたｎチャンネルが設けられて
おり、各チャンネルに対応して伝送路である同軸ケーブ
ル３１−１〜３１−ｎが該ＩＣ４５の各ピンに接続され
るようになっている。この入出力部５３−１〜５３−　
ｎは、被試験ＩＣ４５の信号入力ピンに印加すべき試験
信号ＴＶ−１〜Ｔ　Ｗ　−ｎを同軸ケーブル３１−１〜
３１−ｎを介して出力すると共に、該ＩＣ４５の信号出
力ピンから同軸ケーブル３１−１〜３１−ｎを介して与
えられる被測定信号ＤＳ−１〜ＤＳ−ｎを測定する。ま
た。

入出力部５３−１〜５３−ｎは、ディジタル信号をアナ
ログ信号に変換する機能や、逆にアナログ信号をディジ
タル信号に変換する機能などを有している。

入出力部５３−１につき説明すると、ドライバ２８とコ
ンパレータ２５から成っている。ドライバ２８は制御部
５４からの制御に基づき、被試験ＩＣ４５の信号入力ピ
ンに印加すべき試験信号ＴＷ−１を発生し、対応するチ
ャンネルの同軸ケーブル３１−１を介して該試験信号Ｔ
Ｗ−１を出力する。制御部５４からドライバ２８に対し
て試験信号Ｔｗ−１の出力レベル（ハイ＝ＩＨ，ロウ＝
ＩＬ）や立上り（Ｖｒ）及び立下り（Ｖｆ）等に関する
電圧データが与えられるようになっている。

コンパレータ２５は制御部５４からの制御に基づき、被
試験ＩＣ４５の信号出力ピンから対応するチャンネルの
同軸ケーブル３１−１を介して与えられる被測定信号Ｄ
Ｓ−１を入力し、この入力した信号ＤＳ−１をストロー
ブ信号ＳＢに応じたタイミングで基１ｆｆｌ圧Ｒｅｆと
比較し、立上り及び立下り特性などの測定を行うために
利用する。コンパレータ２５から出力される被測定信号
ＤＳ−１のデータは制御部５４に与えられ、各種のデー
タ処理がなされる。以上の動作は他の各チャンネルにお
いても同様である。

このように入出力部５３−１において、ドライバ２８の
出力とコンパレータ２５の入力とは、共通の伝送路であ
る同軸ケーブル３１−１によって接続されており、従っ
て、同一チャンネルにおけるドライバ２８とコンパレー
タ２５とは同時に夫々機能することはなく、いずれか一
方のみが機能する。例えば、入出力部５３−１によって
被試験ＩＣ４５に印加すべき試験信号ＴＷ−１を発生し
。

該信号ＴＷ−１を同軸ケーブル３１−１を介して被試験
ＩＣ４５の所定の信号入力ピン（例えばピン１）に印加
する。このピン１に対応する所定の信号出力ピン（例え
ばピン７）から出力される被測定信号ＤＳ−７は、対応
するチャンネル７の同軸ケーブル３１−７を介して入出
力部５３−７に入力され測定される。

上述のようなＩＣ試験装置において１例えば、入出力部
５３−１のドライバ２８から試験信号ＴＷ−１を出力し
、同軸ケーブル３１−１を介して被試験ＩＣ４５のピン
１に印加するものとする。

このとき、試験信号ＴＷ−１に対してドライバ２８の内
部抵抗が出力インピーダンスとして作用し、また、同軸
ケーブル３１−１が伝送路インピーダンスとして作用し
、負荷として作用する被試験１Ｃ４５の内部抵抗などに
より、該信号ＴＶ−１の立上り時間Ｔｒ及び立下り時間
Ｔｆの特性が影響される。なお、一般に信号波形の立上
り時間Ｔｒ及び立下り時間Ｔｆとは、第４図のように、
信号の振幅電圧レベルが最大振幅レベルの１０％から９
０％に達する時間を立上り時間Ｔｒとして、該信号の電
圧レベルが９０％から１０％に達する時間を立下り時間
Ｔｆとする。

他方、被試験ＩＣ４５のピン１に印加された試験信号Ｔ
Ｗ−１は、該入・カピン１に対応する信号出力ピン例え
ばピン７から被測定信号ＤＳ−７として取り出され、同
軸ケーブル３１−７を介して入出力部５３−７のコンパ
レータ２５に与えられる。この場合、被測定信号ＤＳ−
７の伝送路である同軸ケーブル３１−７のインピーダン
スと出力インピーダンスとして作用する被試験ＩＣ４５
の内部抵抗とコンパレータ２５の人力インピーダンスな
どによって、該コンパレータ２５に与えられる該信号Ｄ
Ｓ−７の立上り時間Ｔｒ及び立下り時間Ｔ　ｆの特性が
影響される。

また、別の問題として、オーバードライブ特性がある。

入出力部５３−７におけるコンパレータ２５では、入力
される被測定信号ＤＳ−７を比較測定する。このとき、
例えば第５図（ａ）及び同図（ｂ）のように、判定基準
電圧Ｒｅｆが被測定信号ＤＳ−７の振幅レベルの８０％
である場合の伝搬遅延時間Ｔｐｌの値と該基準電圧Ｒｅ
ｆが同じ＜２０％である場合の伝搬遅延時間Ｔｐ２の値
とでは。

Ｔｐｌ＜Ｔｐ２の関係が成り立ち、この伝搬遅延時間Ｔ
ｐは同一条件の被測定信号であってもコンパレータ毎に
異なる値を示す。このような判定基準電圧Ｒｅｆの差に
よる伝搬遅延時間特性をオーバードライブ特性という。

このように、試験信号ＴＷ−１と被測定信号ＤＳ−７は
同軸ケーブル３１−１及び同軸ケーブル３１−７のイン
ピーダンスと被試験ＩＣ４５の内部抵抗などによって、
それぞれの立上り時間Ｔｒ及び立下り時間Ｔｆの特性が
影響される。つまり、同軸ケーブル３１−１及び同軸ケ
ーブル３１−７の長さ若しくは種類等による伝送路上の
８址の変化や被試験ＩＣ４５の種類や内部抵抗の変化な
どによって、試験信号ＴＷ−１と被測定信号ＤＳ−７の
特性が影響される。特に、被測定信号ＤＳ−７を測、定
する場合、被試験ＩＣ４５の内部抵抗は同軸ケーブル３
１−７とコンパレータ２５の入力に対して出力インピー
ダンスとして作用する。従って、同軸ケーブル３１−７
が同じ種類で同じ長さであるとき、被試験ＩＣ４５の種
類ごとに異なる内部抵抗によって被測定信号ＤＳ−７の
立上り時間Ｔｒ及び立下り時間Ｔｆの特性が影響される
。

また、オーバードライブ特性による影響もある。

そのために、被試験ｒＣ４５の種類に応じて該測定信号
ＤＳ−７を測定するタイミング精度をＩＣ試験装置側で
保証する必要がある。

従来のＩＣ試験装置では、便宜的に所定のレベルと所定
の立上り時間Ｔｒ及び立下り時間Ｔｆの特性を有する基
準信号ＫＷをコンパレータに与え、該コンパレータ２５
の他方の入力に印加する基僧電圧Ｒｅｆは例えば基準信
号ＫＷの最大レベルの５０％のレベルに設定し、こうし
て該コンパレータの出力を測定し、その測定結果が所望
の期待値になるように該コンパレータの測定タイミング
を補正し、その補正したタイミングを被試験ＩＣ４５に
対する測定タイミングの基準として使用するようにして
いた。

また、コンパレータのオーバードライブ特性による測定
誤差の補正は、従来は、等価立上り時間を定義すること
により、ユーザー側で必要なタイミング補正を行うこと
を強いていた。

［発明が解決しようとする課題］ 最近のＩＣは高機能・高集積度化が進み多ピン化の傾向
にあり、従って、ＩＣ試験装置におけるテスタピンのピ
ン数も増加すると共にテスタと被試験ＩＣとの間の伝送
距離も長くなる傾向にある。

しかしながら、従来のＩＣ試験装置では、テスタと被試
験ＩＣとの間の伝送路の長さが変化した場合、該伝送路
におけるインピーダンス変化に対応することができず、
高精度のタイミングで該被試験ＩＣからの被測定信号を
測定することが困難であった。つまり、前述したように
、コンパレータの測定タイミングは、所定のレベルと立
上り時間Ｔｒ及び立下り時間Ｔｆ特性を有する基準信号
を振幅レベル５０％で測定することによって補正してい
たため、伝送路である同軸ケーブル長の変化に伴うイン
ピーダンス変化などによる被測定信号の立上り時間Ｔｒ
及び立下り時間Ｔｆ特性等の変化に応じたタイミング補
正は困難であった。また、上述したようなコンパレータ
ごとに異なるオーバードライブ特性による測定誤差を自
動的に補正することも困難であった。

この発明は上述の点に鑑みてなされたもので、被試験Ｉ
Ｃの種類ごとに異なる内部抵抗や同軸ケーブル長の変化
に伴う伝送路インピーダンス変化。

あるいはコンパレータのオーバードライブ特性等に対応
した被測定信号に対する測定タイミングを補正すること
ができるようにしたＩＣ試験装置を提供しようとするも
のである。

［課題を解決するための手段］ この発明は、被試験ＩＣに印加すべき試験信号を発生す
る試験信号発生手段と、該被試験ＩＣから出力された被
測定信号の立上り及び立下り時間特性と出力レベル等を
測定するための測定手段とを有するＩＣ試験装置におい
て、被試験ＩＣとして所定のサンプルＩＣを装着し、該
サンプルＩＣの出力インピーダンス及び信号の立上り又
は立下り時間特性を測定する第１の手段と、前記第１の
手段で測定した結果に応じて、前記サンプルＩＣの出力
インピーダンス特性と前記立上り時間及び立下り時間特
性を模擬した基準信号を発生する第２の手段と、この基
準信号を前記測定手段に供給し１種々の判定レベルに関
して、その立上り及び立下り時間特性と出力レベル等を
測定させ、これにより、各判定レベル毎の測定タイミン
グ補正データを求める第３の手段とを具備したものであ
る。

［作用］ 被試験ＩＣとして所定のサンプルＩＣを装着し。

該サンプルＩＣの出力インピーダンス及び信号の立」ユ
リ又は立下り時間特性を測定する。この測定結果に応じ
て、前記サンプルＩＣの出力インピーダンス特性と前記
立上り時間及び立下り時間特性を模擬した基ｉ（Ｑ信号
を発生する。そして、この基準信号をｉｌｌ！Ｉ定手段
に定結段、種々の判定レベルに関して９、その立上り及
び立下り時間特性と出力レベル等を測定させ、これによ
り、各判定レベル毎のｄ（ｑ定タイミング補正データを
求める。

各種のＩＣに関してこのような測定タイミング補正デー
タを求め、記憶しておくとよい。実際のＩＣ試験時には
、被試験ＩＣの種類及び判定条件等に応じて、記憶した
測定タイミング補正データの中の必要なものに基づき、
測定タイミングを補正し、測定を行う。従って、高精度
のタイミングで被測定信号を測定することができるため
、被試験ＩＣに対する試験精度及び効率を向上させるこ
とができる。という効果が期待できる。

［実施例コ 以下、添付図面を参照してこの発明の一実施例を詳細に
説明する。

第１図は、この発明に係るＩＣ試験装置の一実施例を示
すブロック図であり、第６図と同じ符号を附したものは
同し機能を果たすものである。

この発明に係るＩＣ試験装置において、テスタ１ｏは、
装置全体の制御・管理や各種データ処理などを行う制御
部１３と、各ピンに対応する入出力部２０−１〜２０−
ｎのほかに、インピーダンス補正回路１１１時間特性補
正回路１２、基準ドライバ２１、電気的に制御可能な可
変抵抗回路２２、電気的に制御可能なリレースイッチマ
トリクス２７を新規に含んでいる。また、各入出力部２
０−１〜２０−ｎにおいては、電気的に制御可能なスイ
ッチ２３．２６と抵抗２４をそれぞれ含んでいる。

スイッチ２６は、その接点の一端がドライバ２８の出力
と同軸ケーブル３１−１に接続されており、接点の他端
はコンパレータ２５に接続されている。該スイッチ２６
は、同軸ケーブル３１−１の信号をコンパレータ２５に
与える場合にオンにする。また、スイッチ２６は、基準
ドライバ２１から出力される基準信号ＣＷをコンパレー
タ２５によって測定してタイミング補正データを作成す
る場合にオフにする。

スイッチ２３は、その接点の一端がコンパレータ２５の
入力に接続されており、接点の他端は抵抗２４を介して
接地されている。該スイッチ２３は、サンプルＩＣ４１
の内部抵抗を求める場合にオンし、同軸ケーブル３１−
１のインピーダンスと抵抗２４によって定まる分圧比に
応じた電圧をコンパレータ２５に入力する。抵抗２４の
抵抗値は同軸ケーブル３１−１と同じインピーダンス値
を示すものを用いる。

リレースイッチマトリクス２７は、各入出力部２ｏ−１
〜２０−ｎに対応する電気的に制御可能なリレースイッ
チ２７−１〜２７−ｎから成るものであり、一方の接点
端子は夫々の入出力部２〇−１〜２０−ｎのコンパレー
タ２Ｓの人力に接続されており、他方の接点端子は共通
に可変抵抗２２に接続されている。つまり、任意のスイ
ッチ２７−１〜２７−ｎをオンすることによって、基準
信号ＣＷを可変抵抗２２を介して所望の入出力部２０−
１〜２０−　ｎのコンパレータ２５の入力に与えること
ができる。なお、スイッチ２７−１〜２７−ｎは、コン
パレータ２５の測定タイミングを補正するときにオンに
するものであり、実際のＩＣ試験時には使用されないの
で補正時以外はオフ状態になっている。コンパレータ２
５の測定タイミングを補正するときは、補正すべき入出
力部２０−１−２０−　ｎに対応するスイッチ２７−１
〜２７−ｎのみをオンに設定する。

スイッチ２３．２６．２７は制御部１３からの制御に応
じてオン若しくはオフになる。上述のような入出力部２
０−１における動作は、他のチャンネルに対応する入出
力部２０−２〜２０−ｎに関しても同様である。

基準ドライバ２１は、制御部１３から与えられるパルス
信号や各種の制御信号に応じ、時間特性補正回路１２か
ら与えられる立上り時間Ｔｒ及び立下り時間Ｔｆの特性
データＴＣに基づき、サンプルＩＣ４１に印加すべき基
準信号ｃｗを発生する。基準ドライバ２１から発生され
た基準信号ＣＷは、可変抵抗２２を介してスイッチ２７
によって任意の入出力部２０−１〜２０−ｎに選択的に
与えられる。基準信号ＣＷはコンパレータ２５の測定タ
イミングを補正するときに使用される。

時間特性補正回路上２は制御部１３からの制御に基づき
、基準ドライバ２１から発生する基準信号ＣＷの立上り
時間Ｔｒ及び立下り時間Ｔｆの特性を設定するための特
性データＴＣを発生し、制御電圧として該基準ドライバ
２１に与える。

インピーダンス補正回路１１は制御部１３からの制御に
基づき、可変抵抗２２に対してインピーダンス補正デー
タＩＤを制御電圧として出力する。

可変抵抗２２は、インピーダンス補正回路１１がら与え
られるインピーダンス補正データＩＤに応じた抵抗値を
示すものであり、基準信号ｃｗに対しては伝送路インピ
ーダンスとして作用する。

入出力部２０−１〜２０−ｎは第６図において前述した
ように、制御部１３の制御に基づき、被試験ＩＣに印加
すべき試験信号等を出力すると共に、被試験ＩＣから出
力される被測定信号を入力して該被測定信号を基準電圧
Ｒｅｆに応じて比較し８１’Ｊ定する。

入出力部２０−１につき説明すると、試験用のドライバ
２８、コンパレータ２５．スイッチ２３゜２６及び抵抗
２４から成っている。入出力部２〇−１は制御部１３の
制御に基づき、被試験ＩＣに印加すべき試験信号ＴＷ−
１を発生し、この発生した試験信号ＴＷ−１を同軸ケー
ブル３１−１を介して出力する。また、該被試験ＩＣか
ら出力される被測定信号５Ｄ−１を同軸ケーブル３１−
１を介して入力し、この信号５Ｄ−１を基準電圧Ｒｅｆ
と比較し測定する。

コンパレータ２５は、上述したように、制御部１３から
与えられるストローブ信号ＳＢのタイミングと他方の入
力に与えられる基準電圧Ｒｅｆに応じて、被試験ＩＣか
ら同軸ケーブル３１−１を介して入力される被測定信号
ＤＳ−１の立上り時間Ｔｒ及び立下り時間Ｔｆ特性等を
測定する。更に、コンパレータ２５は測定タイミング補
正時に、サンプルＩＣ４１から同軸ケーブル３１−１を
介して与えられる補正波形若しくは基準ドライバ２１か
らスイッチ２７−１を介して与えられる基準信号ＣＷの
特性等を測定する。

次に、上述の構成における各部の作用を説明する。所望
の被試験ＩＣから出力される被測定信号ＤＳに対する測
定タイミングの補正データを得る場合、該ＩＣの種類に
応じたサンプルＩＣ４１をＩＣ取付装置４０に装着し、
該サンプルＩＣ４１に対する測定タイミング補正データ
を次のようにして予め求める６ まず、サンプルＩＣ４１の出力インピーダンスＺｏｕｔ
を次のようにして求める。出力インピーダンスＺｏｕｔ
を測定しようとするサンプルＩＣ４１の任意のピン（例
えばピン１とする）から適宜の信号が出力されるように
、該サンプルＩＣ４１の適宜のピンに信号を印加する。

ここで、まず、該被測定ピン１に対応する入出力部２０
−１におけるスイッチ２６を開き、出力オーブン時にお
ける該被測定ピン１の出力信号の電圧レベルｖＯを適宜
の測定手段により測定する。

次に、スイッチ２３と２６を閉じ、該被測定ピン１に対
応する入出力部２０−１におけるコンパレータ２５の入
力信号の電圧レベルＶｉｎを適宜の測定手段により測定
する。

同軸ケーブル３１−１のインピーダンスをＺＯとすると
、抵抗２４めインピーダンスもＺｏであり、電圧レベル
Ｖｉｎは下記の分圧式により定義される。

Ｖｉｎ＝Ｖｏ　−Ｚｏ／（２Ｚｏ＋　Ｚｏｕｔ）ここか
らＺ　ｏｕｔを求めると、 Ｚｏｕｔ’＝　Ｚｏ　（（Ｖｏ／　Ｖｉｎ）　−１）と
なる。

こうして、サンプルＩＣ４１の出力インピーダンスＺ　
ｏｕｔを求めることができる。

次に、コンパレータ２５へのトランジェント波形の入力
特性を測定する。まず、該被測定ピン（例えばビン１と
する）に対応する入出力部２〇−１におけるスイッチ２
６を閉じる一方で、スイッチ２３を開き、該被測定ピン
１から適宜のトランジェント波形信号が出力されるよう
に、該サンプルＩＣ４１の適宜のピンに信号を印加する
。このとき、サンプルＩＣ４１から出力されるトランジ
ェント波形信号が第２図の破線ＳＯで示すようであると
すると、コンパレータ２５に入力される信号の波形は第
２図の波形Ｈｉのようである。図中、Ｔ１の領域が実際
のトランジション領域である。このＴ１の時間はコンパ
レータ２５によって確認する。この場合、サンプルＩＣ
４１から出力される波形信号の負荷は、解放端に近似し
た高入力インピーダンス状態のコンパレータ２５だけで
あるから、該コンパレータ２５に入力する波形のレベル
は全反射して第２図のように２Ｖｉｎとなる。

すなわち、伝送路インピーダンスの影響がここに現れて
いる。測定したトランジション領域の時間Ｔ１と、予め
取得しであるコンパレータ２５の等倒立上り時間Ｔｅと
から、真の立上り時間Ｔｒｉの値を次式により求める。

Ｔｒｌ＝　Ｖ’　Ｔ　１　”　　Ｔ　ｅ　２次に、求め
た上記データＺｏｕｔ、　Ｔｒｉを利用して、まず、基
準ドライバ２１の補正を行う。これは、インピーダンス
補正回路１１により可変抵抗２２を制御し、基準ドライ
バ２１の出力インピーダンスを、サンプルＩＣ４１の内
部抵抗＝出力インピーダンスＺ　ｏｕｔに近似させる。

また９時間特性補正回路１２により基準ドライバ２１の
信号の立上り時間Ｔｒと立下り時間Ｔｆを制御し、トラ
ンジェント波形の特性を近似させる。こうして、基準ド
ライバ２１の出力信号がサンプルＩＣ４１の出力信号に
近似するように、基準ドライバ２１の補正を行う。

次に、コンパレータ２５のタイミング補正を行う。この
場合は、タイミング補正を行おうとするコンパレータ２
５に対応するスイッチ２７をオンすると共にスイッチ２
３とスイッチ２６をオフにして、基準ドライバ２１から
出力される基準信号ＣＷが所望のコンパレータ２５に与
えられるようにする。この状態で、コンパレータ２５の
出力データを処理して基準信号ＣＷの測定を行い、該コ
ンパレータ２５の測定タイミング誤差を補正する補正デ
ータを求める。。また、コンパレータ２５の基準レベル
をそれぞれ異ならせて、それぞれの基準レベル毎の測定
タイミングの補正データを求め、この補正データを記憶
しておく。この補正データは被試験ＩＣの種類ごとに記
憶しておく。

実際のＩＣ試験時は、被試験ＩＣに対応するサンプルＩ
Ｃに関して上述のようにして予め求めた補正データを呼
び出し、この補正データによりコンパレータ２５の測定
タイミングをそれぞれ制御する。すなわち、任意の被試
験ＩＣの伝搬遅延時間特性を測定するときに該ＩＣに対
応するタイミング補正データに基づき、コンパレータ２
５のａｔｌＩ定タイミングを補正して測定を行う。従っ
て、被測定信号に対する同軸ケーブルのインピーダンス
、オーバードライブ特性、被試験ＩＣの内部抵抗等が変
化した場合であっても、任意のＩＣ特性に対応した被測
定信号の立上り時間Ｔｒ及び立下り時間Ｔｆ特性とイン
ピーダンス特性をシュミレートして、被測定信号の測定
タイミングの補正データを得るようにしたため、被試験
ＩＣの種類に応じた高精度のタイミングで測定できるよ
うになり、正確で効率のよいＩＣ試験作業が可能となる
。

なお、一般的に、ＩＣにおける信等の伝搬遅延時間特性
のうち立上り伝搬遅延時間Ｔｐｒと立下り伝搬遅延時間
Ｔｐｆの値は、該ＩＣ内における遅延によって第３図の
ように異なり、ＩＣの特性を示す値として立上り伝搬遅
延時間Ｔｐｒと立下り伝搬遅延時間Ｔｐｆの平均値であ
る伝搬遅延時間ＴＰが用いられている。つまり、この実
施例では、上述のようにして得られた立上り伝搬遅延時
間Ｔｐｒである補正波形の立上り時間Ｔｒｉを求めるこ
とによって、該補正波形の伝搬遅延時間ＴＰを得るよう
にして、そのときの測定タイミング補正データを取得す
るのである。

［発明の効果］ 以上の通り、この発明によれば、被試験ＩＣの種類に応
じた特性を示すサンプルＩＣの内部抵抗特性と伝送路イ
ンピーダンス特性に基づき、これらの各条件に対応した
立上り時間及び立下り時間特性とインピーダンス特性と
を有する基準信号によって任意の測定タイミング補正デ
ータを求め、この測定タイミング補正データに基づきＩ
Ｃ試験を行なうことができるようにしたため、被試験工
Ｃの種類ごとに異なる内部抵抗や同軸ケーブル長の変化
に伴う伝送路インピーダンスの変化やコンパレータごと
に異なるオーバードライブ特性などに影響されない高粘
度の測定タイミングでＩＣ試験が実現できるようになる
、という優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るＩＣ試験装置の一実施例を示すブ
ロック図、第２図は同実施例におけるコンパレータの入
力信号とサンプルＩＣの出力信号の一例を説明する図、
第３図はパルス信号における伝搬遅延時間Ｔ　ｐｒ　、
　Ｔ　ｐｆの一例を説明する図。 第４図はパルス信号における立上り時間Ｔｒ及び立下り
時間Ｔｆの一例を説明する図、第５図（ａ）及び（ｂ）
はコンパレータの判定レベルによって異なる伝搬遅延時
間’ｒｐｉ、　Ｔｐ２の一例を説明する図、第６図は従
来のＩＣ試験装置の一例を示す図、である。 １０・・・テスタ、１１・・・インピーダンス補正回路
。 １２・・・時間特性補正回路、１３・・・制御部、２０
−１〜２０−ｎ・・・入出力部、２１・・・基準ドライ
バ。 ２２・・・可変抵抗、２３，２６．２７・・・スイッチ
、２４・・・抵抗、２５・・・コンパレータ、３１−１
〜３１−ｎ・・・同軸ケーブル、４０・・・ＩＣ取付装
置、４１・・・サンプルＩＣ。 出願人　　日立電子エンジニアリング株式会社代理人　
　弁理士　　　飯塚　　義仁 第４図 第３図 第５図

Claims (1)

1. 【特許請求の範囲】 被試験ＩＣに印加すべき試験信号を発生する試験信号発
   生手段と、該被試験ＩＣから出力された被測定信号の立
   上り及び立下り時間特性と出力レベル等を測定するため
   の測定手段とを有するＩＣ試験装置において、 被試験ＩＣとして所定のサンプルＩＣを装着し、該サン
   プルＩＣの出力インピーダンス及び信号の立上り又は立
   下り時間特性を測定する第１の手段と、 前記第１の手段で測定した結果に応じて、前記サンプル
   ＩＣの出力インピーダンス特性と前記立上り時間及び立
   下り時間特性を模擬した基準信号を発生する第２の手段
   と、 この基準信号を前記測定手段に供給し、種々の判定レベ
   ルに関して、その立上り及び立下り時間特性と出力レベ
   ル等を測定させ、これにより、各判定レベル毎の測定タ
   イミング補正データを求める第３の手段と を具備したＩＣ試験装置。