JPS6188170A - 電子デバイス又は回路テスト方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電気デバイス、特にアナログ電気デバイスをテ
ストする方法及び装置に関するものである。

アナログデバイス１１をテストする為に使用される従来
のテストシステム１０を第１図に示しである。テストさ
れるべきデバイス１１は典型的にプリント回路基板（不
図示）内に埋設されてる多数の部品の１つの部品である
から、このデバイスをそれと関連する回路内に電気的接
続を確立することが必要である。従って、この様なテス
トシステム１０は１つ又はそれ以上のビンプローブ１３
を有しており、該プローブはスイッチング及び増幅器マ
トリクス１４を介して電気テスト組立体へ電気的に接続
される。この電気テスト組立体は、コントローラ乃至は
プロセサ１５と、励起セクション１６及び測定セクショ
ン１７とを有しており、これらのセクションはプロセサ
１５によって制御される。典型的に、クロック乃至はシ
ーケンサ１８もプロセサ１５に接続されて励起及び１ｆ
ｌｌｌ定セクシヨンのタイミング及びシーケンス動作を
与えている。

システム１０の励起セクション１７は時ｒＬＴ’ＴｏＪ
後に既知で一定の大きさを持った励起信号（電圧ステッ
プ関数等）を発生することが可能である。

この励起信号はプローブ１３を介してテスト中のデバイ
ス１１に印加される。例えば、デバイス１１を介して電
流を流す為に励起電圧をノード２゜へ印加することが可
能である。その結果デバイス１１を介して流れる電流及
びその結果デバイス１１を介しての電圧効果をノード２
１で測定することが可能である。

例えば、明らかなことであるが、テスト中のデバイス１
１のインピーダンスはデバイス１１を介しての電圧効果
とデバイス１１を介して流れる電流から決定することが
可能である。この決定されたインピーダンスを、該デバ
イスの既知のパラメータから計算によるか又は良品であ
ると知られている同等のデバイスを測定することによっ
て派生される同等の機能をするデバイスの既知のインピ
ーダンスと比較することが可能である。この機能するデ
バイスのインピーダンスに対して派生された値は端子１
９においてプロセサ１５への入力として供給することが
可能である。決定された応答が機能するデバイスに対す
る派生された又は既知の応答と実質的に等価であると、
テスト中の部品は許容可能であり且つ適切に機能するも
のと考えられる。然し乍ら、決定された応答が計算され
るか又は測定された応答から所定の公差範囲を越えて異
なる場合には、テスト中のデバイスは欠陥性であると考
えられる。

この様な上述した如き従来のテストシステムは、時間と
共に変化する応答を持った回路又はデバイス、例えばそ
の中に容量又はインダクタンスを持った回路を効果的に
テストすることは不可能である。この様な回路において
は、励起信号に対する応答は即座に得られるものでも一
定なものでもない。寧ろ、この様な回路に関連する上昇
時間（ライスタイム）と安定化時間（セトリングタイム
）とが存在する。この様な回路が励起信号が印加された
後に２ミリ秒から５秒の範囲内のセトリング時間を持つ
ことは異常なことではない。部品が許容可能であるか又
は欠陥性であるかを正確に決定する為に、従来のテスト
システムは、究極的な比較が意味を有するものとする為
に、測定を行なう前に応答が実質的にその最終値にセト
ルする迄待つ。

本発明は１以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、電子デバイス乃至装
置をテストする改良した方法及び装置を提供することを
目的とする。

本発明の１側面によれば、アナログデバイスをテストす
る方法が提供され、該方法が、ａ）該デバイスへ所定の
入力信号を印加し、ｂ）該入力信号がら得られる該デバ
イスの応答の第１測定値を１ｆ１１ｊ定し、Ｃ）所定の
時間Ｔ待ち且つ該入力信号から得られる該デバイスの応
答の第２測定値を測定し、ｄ）ステップＣ）におけるの
と同じ所定時間Ｔ待ち且つ該入力信号から得られる該デ
バイスの応答の第３測定値を測定し＋　ｅ）最終値を実
際に測定する為に待つことなく該測定値から該応答の最
終値を予測し、ｆ）該予測した最終応答を機能するデバ
イスから派生された既知の応答と比較する、上記各ステ
ップを有することを特徴とする。

本発明の別の側面によれば、アナログデバイスをテスト
する装置が提供され、該装置は、所定の電気信号で該デ
バイスを励起する為の信号発生器と、該励起信号に対す
る該デバイスの応答の測定値であって所定の且つ等しい
時間遅れで互いにｒ；を隔された少なくとも３つの測定
値を測定する手段と、前記測定手段と前記信号発生器と
を該デバイスへ選択的に且つ電気的に接続及び／又は遮
断する回路手段と、該測定値から該励起信号に対する該
デバイスの応答の最終値を予測する手段と、該予測した
最終応答を機能するデバイスから派生された応答値と比
較してその際にテスト中のデバイスが機能しているか機
能していないかを評価する比較手段とを有することを特
徴とする。

以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。

本発明に基づくテストシステム２５の概略図を第２図に
示しており、典型的に１個又はそれ以上のプリント回路
基板内の個々の構成要素であるテス１−されるべきデバ
イス１１をプローブ１３従ってスイッチングマトリクス
１４と電気的接触状態とさせる。この様なプローブ１３
及びスイッチングマトリクス１４は従来の構成であり、
且つ当業者等にそれ以上説明する必要はない。デバイス
が機能しているか又は機能していないかを決定するのに
必要なデバイス１１のパラメータもシステム２５内にプ
ログラムされている。この様なパラメータは特定のイン
ピーダンス、容量、又はインダクタンス値、又は所望の
電流及び電圧レベル等、のみならず、デバイス用の共用
可能な公差範囲をも包含するものである。典型的に、テ
ストされるべき全体的な回路基板の構成は、その中に包
含されているデバイスの明細を有しており、それらの特
定的な相互接続はシステム２５内にプログラムされてい
て、プログラム１３をプリント回路基板上のノード２０
及び２１の如き特定的なテストポイントをコンタクトす
る様に正確に位置させることが可能であり、マトリクス
１４を適宜の時間にスイッチ動作させて信号発生器１６
及び測定回路１７を適宜のノードへ電気的に接続させる
ことが可能であり、且つ適宜形状構成された信号が発生
される。信号発生器１６及び測定回路も構成上従来のも
のであり、その詳細な説明は割愛する。このデータを特
定の回路基板に対して決定されると、それは典型的に磁
気テープやディスク等の検索可能なフォーマットでスト
アされ、それは従来の態様で入力端子１９を介して従来
のプロセサ１５内ヘロードされ、その特定の基板をテス
トする時にそのテスト用のパラメータを初期値化する。

プロセサ１５による命令によって、信号発生器１６がマ
トリクス１４を介してプローブ１３へ適宜の励起信号を
提供する。例えば、所定の大きさのＤＣ電圧をノード２
０へ印加することが可能である。プロセサ１５は同時的
に信号をその励起信号が印加されたタイマー１８へ送っ
て、マトリクス１４に命令してプローブ１３を介して測
定回路１７をノード２０及び２１へ電気的に接続させる
。

マトリクス１４内に包含されているスイッチング回路は
測定回路内に過渡状態を導入することがあるので、プロ
セサ１５は典型的に最初の測定を行なう前に所定の時間
待機し、その時間は使用される特定のスイッチング回路
の関数である。好適実施例においては、この時間は典型
的に１．５ミリ秒のオーダである。この初期待機時間の
後に、入力励起信号に対するデバイス１１の応答の第１
測定をノード２１で行なう。この様な測定回路１７は典
型的に増幅器、ＲＭ　Ｓ乃至ＤＣ変換器、ＤＣスケーリ
ング回路、アナログ・デジタル変換器を有しており、測
定値をデジタル形態でストアすることが可能である。好
適実施例においては、この記憶はプロセサ１５内の標準
メモリ装置内で行なわれる。

先に進む前に、以上説明した本発明はブロック図で示し
であるが、それは本発明に取って関係のある特定の詳細
のみを示しているということに注意すべきである。これ
は、当業者等にとって自明である構造的な詳細によって
本発明がぼかされることが無い為に意図されたことであ
る。従って、ブロックで示したものは必ずしも例示的な
テストシステムの精密な機械的な構造上の構成を表すも
のではなく、主にこの様なシステムの主要な構成要素を
便宜的な機能グループに分けて示すことを意図しており
、それにより本発明を一層容易に理解することを可能と
している。

本発明の一部として最終値を予測する為の関係式は経験
的に且つ理論的に派生されたものであって、代数的に証
明することが可能である。それは、デバイスへの入力は
基礎の１次ステップ関数であるという仮定、及び測定シ
ステムがそれを１次システムとして近似することが可能
である様な支配的な実際の極を持つという仮定に基づい
ている。

測定回路内では典型的に補償コンデンサを使用している
ので、この後者の仮定は有効である。その結果派生され
る関係は以下の如くである。

最終応答＝　（Ｙ”−ＸＺ）／（２Ｙ−Ｘ−Ｚ）尚、Ｘ
、　Ｙ、　Ｚは夫々時間Ｔ、、Ｔ２．Ｔ、で取ったサン
プルである。

この関係式は、等価な時間遅れを持って３つの測定値を
取ることを必要とする６測定間の最適時間ｒＴＪは、応
答が変化している速度の関数であり、即ち応答の大きさ
における無為の変化は、実質的にその最終値に落ち着い
たか応答であるか又は応答をあまりにも早くサンプルす
るのでその中の変化を測定することが出来ないかの何れ
かを表す。予測値の迅速な計算を可能とする為に高速の
サンプリング速度が望ましいが、測定間の時間は予測値
計算に対して許容可能な信号対雑音比を与える為に充分
に大きな電圧又は応答変化を与えるのに著しく大きなも
のでなければならない。最適時間「Ｔ」を決定する為に
多数の方法を使用することが可能であり、その場合に、
演絆的に（テストされるデバイスのパラメータに基づく
計算によって）又は本発明によって使用される如く、動
的に（応答における実際の変化に基づいて）、決定する
ことが可能である。好適実施例においては、−「Ｔ」は
初期的に、テスト中のデバイス１１のパラメータに鑑み
て小さいと知られる値に選択される。次いで、応答の測
定を行ない、この測定間の期間は、測定した応答の大き
さが予測した最終値。

即ち派生値、の約１２％に等しくなる迄動的に延長され
る。その結果この値が得られるｒ’ｌ’Ｊ　をその後に
なされる測定間のｒＴＪとして使用し且つ予測最終値を
計算する為に使用される。これらの計算は、プロセサ１
５の制御下で演算プロセサ２３によって迅速に行なうこ
とが可能である。然し乍ら、当業者等にとって明らかな
如＜、ｒＴＪに対する値を計算するその他の方法も同様
に使用可能である。

これらの測定のタイミング精度を容易なものとする為に
、本発明は各測定を行なう前にタイマー１８を再スター
トさせる。これは、測定を行なう為に使った時間におけ
る変動に起因する測定間の時間における何れの変動も除
去する。本発明の最も簡単な実施例においては、最終値
を予測する為の何れの計算の前に、全て３つの測定を行
なう。

測定を行なうと、これらの３つの値は従来の演算プロセ
サ２３へ入力として供給され、その中で最終値が計算さ
れる。

最終応答又は電圧が予測されると、それは、先にプロセ
サ１５内にストアされている同様の応答に対する派生値
と比較される。典型的に、この様な比較は、モカ成要素
が許容可能である公差範囲を持っている。この公差範囲
は、既に説明した如く、パラメータの初期値化の間にプ
ロセサ１５内にプログラムされる。従って、テスト中の
デバイス１１は、拒否されるか又は許容される。このス
テータスは、ＣＲＴのスクリーン上のメツセージ、プリ
ント出力、インジケータの発光等によって表示される。

以上説明したステップは第３図に示しである。

命令２８が、派生した値及びテスト中のデバイス１１に
対する公差範囲を包含するテストパラメータでプロセサ
１５を初期値化する。命令２９がスイッチングマトリク
ス１４によって適宜のプローブ１３を信号発生器１６へ
電気的に接続させると共に、信号発生器１６によって適
宜の励起信号をデバイス１１のノードへ印加させる。命
令３０で示した如く、励起信号の印加によってタイマー
１８を動作させる。命令３０は又スイッチングマトリク
スによって適宜のプローブを測定回路１７へ接続させる
。測定間に経過する時間の正確な制御は重要であるから
、命令３１はプログラムした時間遅れが経過すると直ぐ
にタイマーを再開始させる。励起信号に対するデバイス
の応答の最初の測定が命令３２の結果として取られる。

この測定は測定ｒＺＪとして識別され、且つ命令３３に
よってプロセサ１５内にストアされる。これが最初の゛
測定である場合、命令３４は「ＮＯ」で応答し、命令３
５はその最初の測定をも測定ｒＹＪとしてストアさせる
。

タイマー１８のプログラムした時間遅れが経過すると、
命令３１乃至３４が繰り返され、第２測定値が測定ｒＺ
Ｊとしてストアされる。測定ｒＹＪが存在するので（即
ち、最初の測定値）、制御は命令３６及び３７へ渡され
、その結果最初の測定を測定ｒＸＪとして識別すると共
に２番目の８１！Ｉ定を測定ｒＹＪとして識別する。プ
ログラムした時間遅れの経過後、命令３１乃至３４及び
３６が再度繰り返され、この場合には全ての３′つの測
定値、即ち、Ｘ＝１番目の測定値、Ｙ＝２番目の測定値
、Ｚ＝３番目の測定値、が存在するので、制御は命令３
８へ渡される。当業者等にとって理解される如く、ステ
ップ３３乃至３７は、適宜の数の測定が行なわれること
を確保する為のループとして機能する。この結果は、こ
こに記載したものの均等物と考えられ且つ本発明の範囲
内であると考えれるその他の命令の組みによっても達成
可能である。

命令３８により、プロセサ１５と演算プロセサ２３は励
起信号の応答の最終値、即ちセトリング時間よりも大き
な成る時間ｒＴｆＪで発生する値を予測する為に派生さ
れた数学的関係式に従って測定値を処理する。この値が
計算されると、それがステップ２８の間にプロセサ１５
内にプログラムされている決定された値と比較すること
が可能である。前述した如く、予測した値と決定した値
との間が実質的な等価（即ち、プログラムした公差範囲
）である場合、テスト中のデバイスは適切に機能してい
ると結論される。

以上説明した簡単な実施例は多種の回路をテストするの
に効果的であるが、それは全ての場合に完全に満足のい
くものではない。例えば、この方法を繰り返し行ない且
つ第４図の命令４７−５１に示した如く（尚、第３図に
示した実施例に共通する命令は第３図と同様の符号と付
しである）予測した値と決定した値を比較する前に最終
の予測値の一貫性を検査することによって一層高い精度
を得ることが可能である。この繰り返しは大きな時定数
（即ち、長いセトリング時間）を持った回路に対して特
に有用である。多数の繰り返しの後、予測した最終値が
比較的一定であると、本方法が実際特定の回路に対して
働いていることをより一層に確実にすることが可能であ
る。測定間の時間遅れは、各定常状態に対する応答の全
経過時間と比較して典型的に極めて小さいので、本発明
に基づ／４″、−１ムの多数繰り返しは、完全に応答が
落ち着く迄待つ従来のテストシステムよりも実質的に短
い時間で実施することが可能である。

同様に、上述した方法の精度及び速度は、第５図（尚、
第３図に示した実施例と共通な命令には第３図と同じ番
号を付しである）に示した実施例に示した幾つかの付加
的な方法ステップを包含することによって更に増加させ
ることが可能である。

理解される如く、命令２８乃至３５は同一である。

然し乍ら、この実施例の場合、２番目の測定が存在する
と命令４０へ進み、そこで２つの最も最近の測定値を比
較する。これらの−１ｉｌＩｌ定位が実質的に等価であ
る場合、即ちプログラムした公差範囲無いである場合、
応答が既に定常状態又は最終値に到達したという仮定を
することが可能である。従って、命令３９を与えて測定
した応答と派生即ち導出した応答との間で比較を行ない
、命令３８を処理することなく、デバイス１１が適切に
機能しているか否かを決定することが可能である。

従って、時間とメモリ空間の両方を節約することが可能
である。然し乍ら、測定値が実質的に等価でない場合、
命令３６が処理される。３番目の測定値が現在メモリ内
にあるか否かに応じて、命令３７又は４１の何れかが処
理される。命令３７は既に説明した測定ループに入る。

然し乍ら、命令４１は、第１及び第２測定値間の差と第
２及び第３測定値間の差との比を決定する。（尚、３番
目、２番目、１番目という用語は、夫々、最もＪ−近の
測定値、その前の測定値、及び践前の測定値の前の測定
値を示す為に便宜的に使用している。）この比は比ｒＲ
Ｊとしてプロセサ１５内にストアされる。３つの測定値
のみがメモリにある場合、この比も比「Ｓ」としてスト
アされ、且つ４番目の測定が命令３７．３５．３１乃至
３３を介して従来の態様で行なわれる。２番目、３番目
及び・１番目の測定値を使用して、命令４１が再度処理
され、比「Ｒ」が計算され且つストアされる。然し乍ら
、比「Ｓ」は命令４１及び４２の初期処理により現在は
存在している。従って、命令４３が処理される。本発明
での経験的な研究の結果１本発明に基づくテスト方法は
、命令４１によって計算される複数個の比が実質的に等
しい場合に一層能率的で且つ潜在的に一層正確なもので
あることが確かめられた。この前提条件は又数学的にも
確かめられた。これらの比が正で且っ１よりも大きい場
合には、同様に一層大きな精度が得られる。命令４４が
この決定を行なう。これらの条件の何れかが満足される
と、命令４２．３７．３５．及び３１乃至３３を介して
別の測定が行なわれ且つ別の比が計算される。この様な
条件は演算プロセサ２３によって従来の態様で決定する
ことが可能である。この処理は該条件が真となる迄繰り
返される。

好適実施例においては、命令４３及び４４に記載されて
いる両方の条件が発生すると、命令３８を介して子側最
終値の計算が行なわれ、且つ、既に説明した如く、命令
３９を介してデバイスの状態の決定が行なわれる。典型
的に、この様な決定は、応答が完全に落ち着くのに必要
とされる時間の一部内で行なうことが可能である。然し
乍ら、実際にかかる時間はテストする回路の時定数に依
存する。多くの回路の場合に、最終値を予測するのにか
かる時間はこの時定数の約半分である。

理解される如く、本発明では現在入手可能な従来のテス
トシステムにおけるよりも実質的に短い時間でテスト中
のデバイスの状態を決定することが可能である６更に、
この様なテスト時間の短縮は多くの回路に対する精度の
減少を最小に押えて実施することが可能である。

以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く１本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は従来のテスト回路の概略図、第２図は本発明に
基づくテストシステムの概略図、第３図乃至第５図は本
発明に基づきアナログデバイスをテストする方法の３つ
の実施例の各機能的ブロック図、である。 （符号の説明） １１：テスト中のデバイス １３ニブローブ １４ニスイツチングマトリクス １５：プロセサ １６二信号発生器 １８：シーケンサ ２０．２１：ノード ２５：テストシステム 特許出願人　　　フェアチアイルド　カメラアンド　イ
ンストルメント コーポレーション ｒｌＡ面の浄書（内容に変更なし） Ｆｉｇ、３ Ｒｇ、　４ Ｆｉｇ、５ りＲ 手続補正書 昭和６０年１０月（ｅ・日

Claims (1)

1. 【特許請求の範囲】 １、アナログデバイスをテストする方法において、 ａ）該デバイスへ所定の入力信号を印加し、ｂ）該入力
   信号から得られる該デバイスの応答の第１測定値を取り
   、 ｃ）所定時間Ｔ待ち且つ該入力信号から得られる該デバ
   イスの応答の第２測定値を取り、 ｄ）ステップｃ）におけるのと同じ所定時間Ｔ待ち且つ
   該入力信号から得られる該デバイスの応答の第３測定値
   を取り、 ｃ）実際に最終値を測定する為に待つことなく該測定値
   から該応答の最終値を予測し、 ｆ）該予測最終応答を機能デバイスから派生された既知
   の応答値と比較する、ことを特徴とする方法。 ２、特許請求の範囲第１項において、ステップａ）乃至
   ｅ）を繰り返し行ない、予測最終値を比較し、且つこの
   様に比較した値が実質的に等価である場合にのみステッ
   プｆ）を実施することを特徴とする方法。 ３、特許請求の範囲第２項において、前記最終値は次式
   に従って予測されることを特徴とする方法。 予測最終応答＝（Ｙ＾２−ＸＺ）／（２Ｙ−Ｘ−Ｚ）尚
   、Ｘは第１測定値に等しく、Ｙは第２測定値に等しく、
   Ｚは第３測定値に等しい。 ４、特許請求の範囲第１項乃至第３項の内の何れか１項
   において、第２測定値を第１測定値と比較し、その第１
   及び第２測定値が所定の値を越えて異なる場合にのみス
   テップｄ）を実施することを特徴とする方法。 ５、特許請求の範囲第１項乃至第４項の内の何れか１項
   において、該第１及び第２測定値間の差を該第２及び第
   ３測定値間の差と比較し、且つ該第１及び第２測定値間
   の差と該第２及び第３測定値間の差との比が正であり且
   つ１より大きい場合にのみステップｅ）を実施すること
   を特徴とする方法。 ６、特許請求の範囲第１項乃至第５項の内の何れか１項
   おいて、ステップｄ）におけるのと同じ所定時間Ｔ待ち
   且つ該入力信号から得られる該デバイスの応答の第４測
   定値を取り、該第１及び第２測定値間の差と該第２及び
   第３測定値間の差との比を派生し、該第２及び第３応答
   間の差と該第３及び第４測定値間の差との比を派生し、
   該第１及び第２測定値間の差と該第２及び第３測定値間
   の差との比を該第２及び第３測定値間の差と該第３及び
   第４測定値間の差との比を比較し、この様に比較した比
   が等しく正で且つ１より大きい場合にのみステップｅ）
   を実施することを特徴とする方法。 ７、特許請求の範囲第６項において、前記最終値が次式
   に従って予測されることを特徴とする方法。 予測最終応答＝（Ｙ＾２−ＸＺ）／（２Ｙ−Ｘ−Ｚ）尚
   、Ｘは第１測定値と等しく、Ｙは第２測定値と等しく、
   Ｚは第３測定値と等しい。 ８、アナログデバイスをテストする装置において、 所定の電気信号で該デバイスを励起する信号発生器と、 該励起信号に対する該デバイスの応答を所定の等しい時
   間遅れで互いに離隔させて少なくとも３つの測定値を測
   定する手段と、 前記測定手段と前記信号発生器とを前記デバイスへ選択
   的に且つ電気的に接続及び／又は遮断する回路手段と、 該測定値から該励起信号に対する該デバイスの応答の最
   終値を予測する手段と、 該予測した最終応答を機能デバイスから派生される応答
   値と比較してその際に該テスト中のデバイスが機能して
   いるか又は機能していないかを評価する比較手段と、を
   有することを特徴とする装置。 ９、特許請求の範囲第８項において、該最終値が次式に
   従って予測されることを特徴とする装置。 予測最終応答＝（Ｙ＾２−ＸＺ）／（２Ｙ−Ｘ−Ｚ）尚
   、Ｘは該応答の第１測定値と等しく、Ｙは該応答の第２
   測定値と等しく、Ｚは該応答の第３測定値に等しい。 １０、特許請求の範囲第８項において、該第１及び第２
   測定値間の差と該第２及び第３測定値間の差との比を比
   較する手段を有しており、前記予測手段が前記比が正で
   且つ１より大きい場合に次式を利用することを特徴とす
   る装置。 予測最終応答＝（Ｙ＾２−ＸＺ）／（２Ｙ−Ｘ−Ｚ）尚
   、Ｘは該応答の第１測定値と等しく、Ｙは該応答の第２
   測定値と等しく、且つＺは該応答の第３測定値と等しい
   。 １１、特許請求の範囲第９項において、該第１及び第２
   測定値間の差と該第２及び第３測定値間の差との比を比
   較する手段と、該第２及び第３測定値間の差と該第３及
   び第４測定値間の差との比を比較する手段と、を有して
   おり、前記予測手段がこの様な比が等しく正で且つ１よ
   り大きい場合に次式を利用することを特徴とする装置。 予測最終応答＝（Ｙ＾２−ＸＺ）／（２Ｙ−Ｘ−Ｚ）尚
   、Ｘは該応答の第２測定値と等しく、Ｙは該応答の第３
   測定値と等しく、Ｚは該応答の第４測定値と等しい。