JP2996989B2 - Ｉｃテスターのピン電流測定回路及びその基板 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ICテスターのピン電流測定回路及びその
基板に関し、特に、複数のICを１つのピン電流測定回路
で受け持つピン電流測定基板において、測定する複数の
ICに対してピン電流測定回路が１つ対応する関係で基板
が実装されてもピン電流測定に当たってCPU側でその装
着状態を判定する処理をしなくても済むようなICテスタ
ーのピン電流測定基板に関する。

［従来の技術］ 第２図は、従来のICテスト装置におけるピン電流測定
回路のブロック図であり、第３図，第４図は、それぞれ
この測定回路を搭載した基板の概略図である。

第２図において、15は、ピン電流測定回路であって、
１は、その高入力インピーダンス、高ゲインを有する反
転増幅器（例えばオペアンプ）であり、帰還抵抗２およ
び入力抵抗３とともに定電圧回路を構成している。

４はデジタル／アナログ変換器であり、ICテスト装置
内のデータ処理部（図示せず）から与えられる電圧値デ
ータに対応した直流電圧を前記定電圧回路に印加する。
この定電圧回路は、出力端子５を、この印加電圧に比例
した一定電圧に保持する。

出力端子５には被測定IC（DUT）６の電源ピンなどの
ピンがリレー等を介して接続されるが、その電流を検出
するために電流検出抵抗７が反転増幅器１の出力端子と
定電圧回路の出力端子５との間に挿入されている。

９は電圧フォロワ回路を構成するオペアンプであり、
10は反転増幅回路を構成する高入力インピーダンス、高
ゲインの反転増幅器である。

11は加算回路を構成する高入力インピーダンス、高ゲ
インの反転増幅器（例えばオペアンプ）である。この加
算回路の一方の入力に、出力端子５の電圧が前記電圧フ
ォロワ回路を介して印加され、他方の入力に反転増幅回
路１の出力電圧を前記反転増幅回路によって反転した電
圧が印加され、加算回路から電流検出抵抗７の両端間電
圧に比例した電圧が出力される。この電圧値はアナログ
／デジタル変換器12によってデジタルデータに変換さ
れ、後述するレジスタ等に一旦測定データが記憶されて
データ処理部へ送られる。

データ処理部においては、電流検出抵抗７の値と、ア
ナログ／デジタル変換器12から入力された電流検出抵抗
７の電圧降下値とから、出力端子５に接続されたIC6の
ピンに流入する電流を算出する。

このようなICのピン電流測定回路15は、通常、第３図
に示されるように、１つの基板20にそれぞれ２回路搭載
されていて、それぞれのピン電流測定回路15に１つのDU
T（DUT₁〜DUT₄）か割当てられている。各ピン電流測定
回路15は、DUTのあるピンに流れるピン電流をそれぞれ
のイネーブル信号（EN₁,EN₂,EN₃,EN₄）に応じて測定し
てアナログ／デジタル変換器12に得られるその測定値を
それぞれのレジスタ13に一旦記憶し、それをデータ処理
部のCPU（マイクロプロセッサ）側が読込むことで複数
のDUT（DUT₁〜DUT₄）のピン電流測定が行われる。ま
た、第４図に示すように、１つのピン電流測定回路15に
それぞれDUT₁,DUT₂とDUT₃,DUT₄というように２つのDUT
の測定を割り当てることも行われ、このような場合に
は、イネーブル信号EN₁,EN₃を同時に加えることで、DUT
₁,DUT₃とDUT₂,DUT₄とを同時に測定することができる。
なお、第３図も同様であるが、第４図のように２つ或は
複数のDUTの測定の共通に１つのピン電流測定回路15に
受け持たせた場合には特にリレー等のスイッチ回路を介
してDUTが接続され、このリレー等の“ON/OFF"に応じて
選択されたDUTの１つが選択的に接続されることにな
る。

第３図，第４図においては、ピン電流測定回路15は、
第２図で示すものと同様であるが、説明の都合上内部回
路の詳細は省略してある。また、図中、VF₁〜VF₄は、そ
れぞれDUT₁〜DUT₄に設定する電圧値に対する制御信号で
あり、EN₁〜EN₄は、それぞれDUT₁〜DUT₄をイネーブルに
するこれらに対応するイネーブル信号、IM₁〜IM₄は、そ
れぞれレジスタ13から読出されるDUT₁〜DUT₄に対応する
電流測定値である。

［解決しようとする課題］ 前記のように、ピン電流測定回路は、オペアンプなど
の増幅器を４個も含むなど、複雑で大規模な回路であっ
て、かつ、高価である。また、これがピン電流測定系の
多チャネル化の障害となっている。そこで、ICテスター
では、第４図に示すように、１つのピン電流測定回路15
に複数のDUTをを割り当てて各DUTのピン電流測定をする
構成のものも多い。この場合に、ソフトウエアの方は独
立のものを開発すると高価となるので、第３図に示すよ
うにDUT一個をピン電流測定回路の１つに対応させて基
板を装着したものと共通なプログラムで制御されるのが
一般である。

そこで、図４に示す基板20に対して図３の基板20で使
用できるピン電流測定プログラムを利用してピン電流測
定処理をするには、まず、処理対象が一対一割当ての図
３の基板20か、一対複数割当ての図４の基板20かをCPU
側で前もって判定することが必要である。さらに、図３
の基板20に対しては、処理プログラムは、奇数のイネー
ブル信号EN1,EN3…を発生し、次に偶数のイネーブル信
号EN2,EN4…を発生することになるので、図４の基板20
に対しては、偶数のイネーブル信号EN2,EN4…を発生す
るときに各イネーブル信号ごとに奇数のそれに対応する
イネーブル信号EN1,EN3…に変換する処理プログラムが
別途必要になる。その結果、プログラム処理での電流測
定処理ロードが大きく、処理効率が落ちる欠点がある。

一方、最近では各種のピン数のDUTがあって、DUTのピ
ン数も多くなる傾向にある。ICテスタとしては、これら
各種のDUTを同一の検査装置で検査できるようにするこ
との要請も強い。

したがって、この発明の目的は、ソフトウエアによる
判定処理なしに、１つのピン電流測定回路が複数のDUT
を受け持つ場合であっても、DUT対応にピン電流測定回
路が対応するように複数の基板を搭載したときと同じソ
フトウエア処理でピン電流測定ができるICテスターのピ
ン電流測定回路及びその基板を提供することにある。

［課題を解決するための手段］ この目的を達成するために、この発明のICテスターの
ピン電流測定回路は、複数の被測定デバイスが割当てら
れ、そのうちの１つの被測定デバイスのピンが選択的に
接続され、接続されたこのピンに流れる電流値をイネー
ブル信号を受けて測定するピン電流測定回路と、割当て
られた複数の被測定デバイスに対応するイネーブル信号
を外部からそれぞれ受ける複数のイネーブル信号入力と
外部から選択信号を受ける選択信号入力とを有していて
選択信号がHIGHレベルかLOWレベルかのいずれかに応じ
てイネーブル信号入力に入力される外部から受ける複数
のイネーブル信号をすべてピン電流測定回路に送出する
か、そのうちの特定の１つのイネーブル信号だけを選択
してピン電流測定回路に送出するイネーブル信号選択回
路とを備えるものである。

また、他の発明であるピン電流測定基板は、第１及び
第２のピン電流測定回路に対応してそれぞれ設けられ、
割当てられた複数の被測定デバイスに対応する複数のイ
ネーブル信号を外部からそれぞれ受ける複数のイネーブ
ル信号入力と外部から選択信号を受ける選択信号入力と
を有していて、この選択信号入力に入力される信号がHI
GHレベルかLOWレベルかのいずれかに応じて複数のイネ
ーブル信号入力に入力される外部から受ける複数のイネ
ーブル信号をすべて出力するか、そのうちの特定の１つ
のイネーブル信号だけを選択して第１及び第２のうち対
応して設けられたピン電流測定回路に送出する第１及び
第２のイネーブル信号選択回路を備えるものである。

［作用］ このように、選択信号に応じてピン電流測定回路又は
その基板にイネーブル信号を選択するイネーブル信号選
択回路を設けて、前記の選択信号を外部から設定するこ
とにより、ピン電流測定基板の装着状態をCPU側で判定
しなくても自動的にイネーブル信号選択回路でイネーブ
ル信号の選択ができるようにしているので、例えば、偶
数のイネーブル信号EN2,EN4…を発生するときに各イネ
ーブル信号ごとに奇数のそれに対応するイネーブル信号
EN1,EN3…に変換する処理プログラムなしにそのままイ
ネーブル信号を発生させれば済む。その結果、図３に示
すような処理対象が一対一割当ての図３のピン電流測定
処理プログラムを変更なしにそのまま使用して一対複数
割当ての図４の形態のピン電流測定基板を駆動すること
ができる。すなわち、CPU側は、ソフトウエアによる判
定処理をしなくても済み、DUTとピン電流測定回路とが
対応する関係で複数の基板を装着したときと同じソフト
ウエア処理でピン電流の測定を行うことができ、CPU側
の測定処理ロードが低減して処理効率が向上する。

ところで、測定効率を上げるためにできるだけ多数DU
Tを接続して測定することの要請があるが、これに応え
るためには基板の枚数を増加さけなければならない。ま
た、ピン数が多いDUTを検査するときも同様である。し
かし、図３の形態の基板の枚数が多くなると、検査装置
が大型化し、しかも発熱が大きくなるが、この発明では
一対複数割当てのピン電流測定基板を駆動することがで
きるので、検査装置の小型化と発熱の低減を図ることが
できる。これにより、その分精度の高い測定が可能にな
る。

［実施例］ 以下、図面を参照し、この発明の一実施例について説
明する。

第１図は、この発明によるICテスターのピン電流測定
基板の一実施例の概要図である。なお、第２図〜第４図
と同等の構成は同一と符号で示す。

第１図において、ピン電流測定基板21は、ピン電流測
定基板20と同様に２つのピン電流測定回路15,15を搭載
していて、これら２つのピン電流測定回路15,15に対応
してさらに同じ回路構成のイネーブル信号選択回路16,1
6が設けられている。

イネーブル信号選択回路16は、２つのイネーブル信号
を受ける入力16a,16bと、１つの選択信号入力16c、そし
て出力16eとを有していて、出力16eの信号がピン電流測
定回路15のイネーブル信号となる。なお、図では、２つ
のピン電流測定回路15の一方のイネーブル信号選択回路
は省略している。

イネーブル信号選択回路16は、インバータと、ANDゲ
ート、ORゲートとからなるゲート回路で構成され、その
イネーブル信号入力16a,16bはイネーブル信号を発生す
る他の回路と接続されたときには通常プルダウンされ、
LOWレベル（以下“L"）となる。したがって、イネーブ
ル信号入力16aは、イネーブル信号EN₁が入力されていな
いときには“L"となっていて、この信号をインバータ18
aを介して受けるANDゲート17bは開かれている。そこ
で、選択信号入力16cがHIGHレベル（以下“H"）に外部
から設定されていると、イネーブル信号EN₂がイネーブ
ル信号入力16bに加えられたとき、選択信号16cにより開
いたANDゲート17aを通ってイネーブル信号EN₂がANDゲー
ト17a、ANDゲート17bを介してORゲート19に出力され、
これがイネーブル信号としてピン電流測定回路15に送出
される。また、イネーブル信号EN₂が発生していないと
きには、選択信号入力が“H"となっていてもANDゲート1
7aの出力は“L"となるので、インバータ18bを介してこ
の出力を受けるANDゲート17cは、“H"の信号を受けて開
かれている。そこで、イネーブル信号EN₁がANDゲート17
cを介してORゲート19に出力され、これがイネーブル信
号としてピン電流測定回路15に送出される。つまり、選
択信号入力16cが“H"に設定されたときにはイネーブル
信号入力16a,16bに入力されたそれぞれのイネーブル信
号がピン電流測定回路15に対して有効なイネーブル信号
として作用する。

そこで、選択信号入力16cを“H"に設定しておけば、
偶数のイネーブル信号EN2,EN4…がそれぞれに対応する
変換対象の数のイネーブル信号EN1,EN3…として利用さ
れる。すなわち、イネーブル信号選択回路16は、単なる
選択回路ではなく、この実施例では、奇数イネーブル信
号と偶数のイネーブル信号を選択するようにすることで
偶数のイネーブル信号を対応する奇数イネーブル信号に
変換する変換回路と等価の役割を果たしている。これに
より図３に示すような処理対象が一対一割当ての処理プ
ログラムの一対複数割当て基板に対して利用でき、か
つ、CPU側の基板種別の判定もいらなくなる。

一方、選択信号入力16cが“L"に外部から設定される
と、ANDゲート17aが閉じ、ANDゲート17aの出力は常時
“L"となるので、インバータ18bを介してこの出力を受
けるANDゲート17cは、“H"の信号を受けて開かれてい
る。そこで、イネーブル信号EN₁がイネーブル信号入力1
6aに加えられたとき、これは、ANDゲート17cを介してOR
ゲート19に出力され、これがイネーブル信号としてピン
電流測定回路15に送出される。つまり、選択信号入力16
cが“L"に設定されたときにはイネーブル信号入力に入
力されるそれぞれのイネーブル信号のうちピン電流測定
回路15に対してイネーブル信号EN₁しか有効に作用しな
い。

そこで、選択信号16cを“L"に設定しておけば、奇数
のイネーブル信号EN1,EN3…の図３で上側に示した基板2
0が実現される。

以上は、選択信号入力16cが“L"に設定れているとき
にイネーブル信号EN₁を有効とするものであるが、これ
は、イネーブル信号EN₁とイネーブル信号EN₂とを入れ換
えるか、イネーブル信号選択回路16の論理回路の構成を
換えることによって、イネーブル信号EN₂を有効になる
ようにすることもできる。

これにより、選択信号入力16cを“L"に設定しておけ
ば、偶数のイネーブル信号EN2,EN4…の図３で下側に示
した基板20が実現される。

ここで、選択信号入力16cの“H"、“L"の設定は、点
線で示すように、デップスイッチのような設定回路22を
設けて“H"及び“L"の信号を選択的に発生させて設定す
ることができる。なお、この設定回路をピン電流測定基
板21に組込んでもよい。これは、もちろんピン電流測定
基板21が接続されることになる外部側で設定するように
してもよい。このような設定の場合には、２つのイネー
ブル信号選択回路16,16を同時に“H"又は“L"に設定す
るようにするとよい。なお、実施例で示す、“H"と“L"
の論理は一例であって、これらは逆に用いられてもよい
し、“1"、“0"の信号であってもよいことはもちろんで
ある。

また、イネーブル信号入力側にイネーブル信号が入力
されないときに入力を“L"状態に設定するプルダウン抵
抗等を挿入しておいてもよい。

以上説明してきたが、実施例では、２つのイネーブル
信号について説明しているが、これは、３或はそれ以上
のイネーブル信号であってもよいことはもちろんであ
る。

［発明の効果］ 以上の説明から理解できるように、この発明にあって
は、選択信号に応じてピン電流測定回路又はその基板に
イネーブル信号を選択するイネーブル信号選択回路を設
けて、前記の選択信号を外部から設定することにより、
ピン電流測定基板の装着状態をCPU側で判定しなくても
自動的にイネーブル信号選択回路でイネーブル信号の選
択ができるようにしているので、CPU側は、ソフトウエ
アによる判定処理をしなくても済み、DUTとピン電流測
定回路とが対応する関係で複数の基板を装着したときと
同じソフトウエア処理でピン電流の測定を行うことがで
き、CPU側の測定処理ロードが低減して処理効率が向上
する。

【図面の簡単な説明】

第１図は、この発明によるICテスターのピン電流測定基
板の一実施例の概要図、第２図は、従来のピン電流測定
回路の説明図、第３図及び第４図は、それぞれピン電流
測定回路を有する基板に置ける回路構成の説明図であ
る。 1,10,11……反転増幅器、２……帰還抵抗、 ３……入力抵抗、４……デジタル／アナログ変換器、 ５……出力端子、６……被測定IC（DUT）、 ７……電流検出抵抗、９……オペアンプ、 12……レジスタ、15……ピン電流測定回路、 16……イネーブル信号選択回路、 20,21……ピン電流測定基板、22……設定回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】複数の被測定デバイスが割当てられ、その
   うちの１つの被測定デバイスのピンが選択的に接続さ
   れ、接続されたこのピンに流れる電流値をイネーブル信
   号を受けて測定するピン電流測定回路と、割当てられた
   前記複数の被測定デバイスに対応するイネーブル信号を
   外部からそれぞれ受ける複数のイネーブル信号入力と外
   部から選択信号を受ける選択信号入力とを有していて前
   記選択信号がHIGHレベルかLOWレベルかのいずれかに応
   じてイネーブル信号入力に入力される外部から受ける前
   記複数のイネーブル信号をすべて前記ピン電流測定回路
   に送出するか、そのうち特定の１つのイネーブル信号だ
   けを選択して前記ピン電流測定回路に送出するイネーブ
   ル信号選択回路とを備えることを特徴とするICテスター
   のピン電流測定回路。
2. 【請求項２】第１のピン電流測定回路と第２のピン電流
   測定回路とを有し、第１及び第２のピン全電流測定回路
   の出力にはそれぞれ複数の被測定デバイスが割当てら
   れ、割当てられた複数のうちの１つの被測定デバイスの
   ピンが選択的に第１及び第２のピン電流測定回路のそれ
   ぞれに接続され、第１及び第２のピン電流測定回路がイ
   ネーブル信号をそれぞれ受けて接続された前記ピンに流
   れる電流値を測定するICテスターのピン電流測定基板に
   おいて、第１及び第２のピン電流測定回路に対応してそ
   れぞれ設けられ、割当てられた前記複数の被測定デバイ
   スに対応する複数のイネーブル信号を外部からそれぞれ
   受ける複数のイネーブル信号入力と外部から選択信号を
   受ける選択信号入力とを有していて、この選択信号入力
   に入力される信号がHIGHレベルかLOWレベルかのいずれ
   かに応じて複数のイネーブル信号入力に入力される外部
   から受ける前記複数のイネーブル信号をすべて出力する
   か、そのうちの特定の１つのイネーブル信号だけを選択
   して第１及び第２のうち対応して設けられたピン電流測
   定回路に送出する第１及び第２のイネーブル信号選択回
   路を備えていることを特徴とするICテスターのピン電流
   測定基板。