JPH11326441A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH11326441A JPH11326441A JP10138406A JP13840698A JPH11326441A JP H11326441 A JPH11326441 A JP H11326441A JP 10138406 A JP10138406 A JP 10138406A JP 13840698 A JP13840698 A JP 13840698A JP H11326441 A JPH11326441 A JP H11326441A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- voltage
- predetermined
- comparator
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】各テスタチャンネル毎にＤＣパラメトリック試
験が同時に実施可能なＤＣ試験手段を備える半導体試験
装置を提供する。 【解決手段】通常のテスタピン・ドライバとコンパレー
タとを備え、前記テスタピン・ドライバからの電圧信号
を受けて所定倍に電圧増幅して被試験デバイスのＩＣピ
ンへ供給する高電圧ドライバ回路を備える半導体試験装
置のピンエレクトロニクス回路において、ＤＵＴのＩＣ
ピンへ所定電圧を印加してＩＣピンに流れる電流値の測
定を行い、かつ同時に電流値が所定電流以上若しくは所
定電流以下かを上記コンパレータを用いて判定検査をす
る手段を具備し、ＤＵＴのＩＣピンへ所定定電流を印加
してＩＣピンの電圧値の測定を行い、かつ同時に電圧値
が所定電圧以上若しくは所定電圧以下かを上記コンパレ
ータを用いて判定検査をする手段を具備して、各テスタ
チャンネル毎に備えるピンエレクトロニクス回路である
半導体試験装置。
験が同時に実施可能なＤＣ試験手段を備える半導体試験
装置を提供する。 【解決手段】通常のテスタピン・ドライバとコンパレー
タとを備え、前記テスタピン・ドライバからの電圧信号
を受けて所定倍に電圧増幅して被試験デバイスのＩＣピ
ンへ供給する高電圧ドライバ回路を備える半導体試験装
置のピンエレクトロニクス回路において、ＤＵＴのＩＣ
ピンへ所定電圧を印加してＩＣピンに流れる電流値の測
定を行い、かつ同時に電流値が所定電流以上若しくは所
定電流以下かを上記コンパレータを用いて判定検査をす
る手段を具備し、ＤＵＴのＩＣピンへ所定定電流を印加
してＩＣピンの電圧値の測定を行い、かつ同時に電圧値
が所定電圧以上若しくは所定電圧以下かを上記コンパレ
ータを用いて判定検査をする手段を具備して、各テスタ
チャンネル毎に備えるピンエレクトロニクス回路である
半導体試験装置。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体試験装置
のＤＣ測定に関する。特に、各テスタチャンネル毎にＤ
Ｃ測定機能を備える半導体試験装置に関する。
のＤＣ測定に関する。特に、各テスタチャンネル毎にＤ
Ｃ測定機能を備える半導体試験装置に関する。
【０００２】
【従来の技術】従来技術について図５、図６を参照して
以下に説明する。尚、半導体試験装置は公知であり技術
的に良く知られている為、システム全体の構成説明は省
略する。
以下に説明する。尚、半導体試験装置は公知であり技術
的に良く知られている為、システム全体の構成説明は省
略する。
【０００３】図５により背景説明をする。この図は、１
つのＤＵＴの場合におけるＤＣ測定系とピンエレクトロ
ニクス回路系との関係を説明する図である。尚、この構
成を複数系統備えて同時測定可能な半導体試験装置もあ
る。構成要素は装置本体と、ピンエレクトロニクス回路
と、ＤＣユニット１００と、ＤＵＴで成る。
つのＤＵＴの場合におけるＤＣ測定系とピンエレクトロ
ニクス回路系との関係を説明する図である。尚、この構
成を複数系統備えて同時測定可能な半導体試験装置もあ
る。構成要素は装置本体と、ピンエレクトロニクス回路
と、ＤＣユニット１００と、ＤＵＴで成る。
【０００４】ところで、半導体試験装置が備えるテスタ
チャンネル数は多数ピンあり、例えば１０００ピン以上
にも及ぶ。一方、ＤＣ特性を試験・測定するＤＣユニッ
ト１００は、非常に高価で大型の為に、少数台しか備え
られていない。この図では、１つのＤＵＴ当たり、ＵＤ
Ｃが１台、ＭＤＣが４台備えている例である。一方のＵ
ＤＣは超高精度な試験・測定が必要とされる場合に使用
され、他方のＭＤＣは実用精度での試験・測定に使用さ
れ、並列台数に比例して同時試験・測定が行われる。
チャンネル数は多数ピンあり、例えば１０００ピン以上
にも及ぶ。一方、ＤＣ特性を試験・測定するＤＣユニッ
ト１００は、非常に高価で大型の為に、少数台しか備え
られていない。この図では、１つのＤＵＴ当たり、ＵＤ
Ｃが１台、ＭＤＣが４台備えている例である。一方のＵ
ＤＣは超高精度な試験・測定が必要とされる場合に使用
され、他方のＭＤＣは実用精度での試験・測定に使用さ
れ、並列台数に比例して同時試験・測定が行われる。
【０００５】図５の構成において、ＤＵＴの各ＩＣピン
毎のＤＣ試験・測定を行うには、リレーマトリックスの
リレーを順次所定に切替えて各々試験・測定実施する。
即ち、ドライバ・コンパレータ系を切り離し、ＤＣユニ
ット１００からの印加・測定資源をリレーマトリックス
で目的とするテスタチャンネルへ接続して、ＩＣピン毎
に各種ＤＣパラメトリック試験（例えば入力ピンの入力
電圧特性・入力電流特性・出力ピンのレベル特性、シン
ク／ソース能力特性・ＩＣピンのリーク特性等）の測定
及び当該ＩＣが製品仕様を満足しているかの良否判定試
験を行う。この為に、ＵＤＣ、ＭＤＣには定電圧をＤＵ
Ｔへ印加してＤＵＴのＩＣピンに流れる電流値を測定す
る電圧印加電流測定機能（ＶＳＩＭ）、及び定電流をＤ
ＵＴへ印加してＤＵＴのＩＣピン端子の電圧値を測定す
る電流印加電圧測定機能（ＩＳＶＭ）を備えている。
毎のＤＣ試験・測定を行うには、リレーマトリックスの
リレーを順次所定に切替えて各々試験・測定実施する。
即ち、ドライバ・コンパレータ系を切り離し、ＤＣユニ
ット１００からの印加・測定資源をリレーマトリックス
で目的とするテスタチャンネルへ接続して、ＩＣピン毎
に各種ＤＣパラメトリック試験（例えば入力ピンの入力
電圧特性・入力電流特性・出力ピンのレベル特性、シン
ク／ソース能力特性・ＩＣピンのリーク特性等）の測定
及び当該ＩＣが製品仕様を満足しているかの良否判定試
験を行う。この為に、ＵＤＣ、ＭＤＣには定電圧をＤＵ
Ｔへ印加してＤＵＴのＩＣピンに流れる電流値を測定す
る電圧印加電流測定機能（ＶＳＩＭ）、及び定電流をＤ
ＵＴへ印加してＤＵＴのＩＣピン端子の電圧値を測定す
る電流印加電圧測定機能（ＩＳＶＭ）を備えている。
【０００６】次に、１つのテスタチャンネルのピンエレ
クトロニクス回路であり、かつ高電圧ドライバを備える
構成例について図６を参照して以下に説明する。１チャ
ンネルのピンエレクトロニクス回路内の構成は、テスタ
ピン・ドライバＤＲ１と、コンパレータＣＰ２と、マッ
チング抵抗Ｒ１と、制御スイッチＳ２、Ｓ４、Ｓ５と、
終端回路５と、高電圧ドライバ回路５０で成る。尚、こ
の図において、テスタピン・ドライバＤＲ１から出力さ
れる信号路を第１線路Ｌ２とし、ＤＵＴのＩＣピンへ接
続される信号路を第２線路Ｌ４とする。
クトロニクス回路であり、かつ高電圧ドライバを備える
構成例について図６を参照して以下に説明する。１チャ
ンネルのピンエレクトロニクス回路内の構成は、テスタ
ピン・ドライバＤＲ１と、コンパレータＣＰ２と、マッ
チング抵抗Ｒ１と、制御スイッチＳ２、Ｓ４、Ｓ５と、
終端回路５と、高電圧ドライバ回路５０で成る。尚、こ
の図において、テスタピン・ドライバＤＲ１から出力さ
れる信号路を第１線路Ｌ２とし、ＤＵＴのＩＣピンへ接
続される信号路を第２線路Ｌ４とする。
【０００７】制御スイッチＳ２、Ｓ４、Ｓ５はＯＮ抵抗
の条件と静電容量の条件から、一般的にリードリレーが
使用されるが、高速切替え動作が可能な半導体スイッチ
を適用する場合もある。
の条件と静電容量の条件から、一般的にリードリレーが
使用されるが、高速切替え動作が可能な半導体スイッチ
を適用する場合もある。
【０００８】テスタピン・ドライバＤＲ１は、半導体試
験装置にて周知のように、パターン発生器ＰＧからの試
験パターンを受けて、ＤＵＴへ高速の所定パルス信号を
供給するものであり、ＶＩＨの設定で出力信号のハイレ
ベルを、ＶＩＬの設定で出力信号のローレベルを規定し
た所定振幅の電圧波形信号を発生出力する。尚、出力端
に直列接続されているマッチング抵抗Ｒ１は、線路イン
ピーダンスと整合をとる為の抵抗であり、テスタピン・
ドライバＤＲ１に内蔵しているものもある。
験装置にて周知のように、パターン発生器ＰＧからの試
験パターンを受けて、ＤＵＴへ高速の所定パルス信号を
供給するものであり、ＶＩＨの設定で出力信号のハイレ
ベルを、ＶＩＬの設定で出力信号のローレベルを規定し
た所定振幅の電圧波形信号を発生出力する。尚、出力端
に直列接続されているマッチング抵抗Ｒ１は、線路イン
ピーダンスと整合をとる為の抵抗であり、テスタピン・
ドライバＤＲ１に内蔵しているものもある。
【０００９】コンパレータＣＰ２は、半導体試験装置に
て周知のように、ＤＵＴからの出力信号を受けて、ＶＯ
Ｈのスレッショルド設定で論理ハイレベル信号を出力
し、ＶＯＬのスレッショルド設定で論理ローレベル信号
を出力してデジタルコンパレータＤＣへ供給されて、良
否判定に使用されるものである。
て周知のように、ＤＵＴからの出力信号を受けて、ＶＯ
Ｈのスレッショルド設定で論理ハイレベル信号を出力
し、ＶＯＬのスレッショルド設定で論理ローレベル信号
を出力してデジタルコンパレータＤＣへ供給されて、良
否判定に使用されるものである。
【００１０】終端回路５と制御スイッチＳ４とは、ＤＵ
Ｔが出力する高速パルス信号を受けて伝送線路のインピ
ーダンス、例えば５０Ωで終端する為のものであり、ダ
イナミック・ファンクション試験で使用される。尚、前
記終端回路５はＶＴＴ可変電源６と終端抵抗Ｒ３とで成
り、終端抵抗Ｒ３は通常５０Ωである。またＶＴＴ可変
電源６は所望の電圧を発生するものであり、例えば−３
Ｖ〜＋６Ｖを発生できる。
Ｔが出力する高速パルス信号を受けて伝送線路のインピ
ーダンス、例えば５０Ωで終端する為のものであり、ダ
イナミック・ファンクション試験で使用される。尚、前
記終端回路５はＶＴＴ可変電源６と終端抵抗Ｒ３とで成
り、終端抵抗Ｒ３は通常５０Ωである。またＶＴＴ可変
電源６は所望の電圧を発生するものであり、例えば−３
Ｖ〜＋６Ｖを発生できる。
【００１１】制御スイッチＳ５は、ＤＣユニット１００
を当該テスタチャンネルへ割込ませるスイッチである。
割込むときは、制御スイッチＳ２をＯＦＦして切り離し
た後、制御スイッチＳ５をＯＮして第２線路Ｌ４へ割込
み、直接ＤＵＴのＩＣピンと授受して試験・測定する。
を当該テスタチャンネルへ割込ませるスイッチである。
割込むときは、制御スイッチＳ２をＯＦＦして切り離し
た後、制御スイッチＳ５をＯＮして第２線路Ｌ４へ割込
み、直接ＤＵＴのＩＣピンと授受して試験・測定する。
【００１２】次に、高電圧ドライバ回路５０について説
明する。高電圧ドライバ回路５０は、高電圧が要求され
るＤＵＴに対応して備えるものであり、例えばフラッシ
ュメモリ・デバイス試験等に使用される。テスタピン・ド
ライバＤＲ１がマッチング抵抗Ｒ１を介して第１線路Ｌ
２へ出力した電圧信号を受けて、所定倍、例えば２倍に
増幅して第２線路Ｌ４へ出力するものである。これは通
常のテスタピン・ドライバＤＲ１では８Ｖ程度しか発生
できないが、これを受けて例えば１５Ｖの高電圧をＤＵ
Ｔへ印加可能にする電圧変換器である。但し、この高電
圧ドライバ回路５０が出力する電圧のスルーレートは高
速性が要求されず、例えば１００ナノ秒〜数百ナノ秒程
度のスルーレートで良い。高電圧ドライバ回路５０を使
用する場合は、制御スイッチＳ２をＯＦＦし、制御スイ
ッチＳ１、Ｓ３をＯＮして使用に供する。
明する。高電圧ドライバ回路５０は、高電圧が要求され
るＤＵＴに対応して備えるものであり、例えばフラッシ
ュメモリ・デバイス試験等に使用される。テスタピン・ド
ライバＤＲ１がマッチング抵抗Ｒ１を介して第１線路Ｌ
２へ出力した電圧信号を受けて、所定倍、例えば２倍に
増幅して第２線路Ｌ４へ出力するものである。これは通
常のテスタピン・ドライバＤＲ１では８Ｖ程度しか発生
できないが、これを受けて例えば１５Ｖの高電圧をＤＵ
Ｔへ印加可能にする電圧変換器である。但し、この高電
圧ドライバ回路５０が出力する電圧のスルーレートは高
速性が要求されず、例えば１００ナノ秒〜数百ナノ秒程
度のスルーレートで良い。高電圧ドライバ回路５０を使
用する場合は、制御スイッチＳ２をＯＦＦし、制御スイ
ッチＳ１、Ｓ３をＯＮして使用に供する。
【００１３】この内部構成は、図６の回路例に示すよう
に、第１の差動増幅器Ａ１１と抵抗Ｒ３１、Ｒ３２、Ｒ
３３と、制御スイッチＳ１、Ｓ３とで成り、周知の一般
的な増幅器である。尚、２倍の増幅器とする為には、抵
抗Ｒ３２、Ｒ３３の値を同一値にすることは言うまでも
ない。
に、第１の差動増幅器Ａ１１と抵抗Ｒ３１、Ｒ３２、Ｒ
３３と、制御スイッチＳ１、Ｓ３とで成り、周知の一般
的な増幅器である。尚、２倍の増幅器とする為には、抵
抗Ｒ３２、Ｒ３３の値を同一値にすることは言うまでも
ない。
【００１４】
【発明が解決しようとする課題】上述説明したように従
来技術においては、ＤＣユニット１００のＶＳＩＭ機
能、ＩＳＶＭ機能を用いてＤＵＴの全ＩＣピンの各種試
験項目における諸特性を測定し、この測定結果からＤＵ
Ｔの良否判定を行っているが、ＤＣユニット１００には
同時試験可能なＭＤＣを数台しか備えていない。ところ
で、量産ライン用の半導体試験装置では、通常、高精度
が要求されず、製品仕様の規格内であるかを実用的に判
定することを主眼としている。即ち、デバイス試験のス
ループットが要求される。この点において、実用上の難
点がある。そこで、本発明が解決しようとする課題は、
各テスタチャンネル毎にＤＣパラメトリック試験が同時
に実施可能なＤＣ試験手段を備える半導体試験装置を提
供することである。
来技術においては、ＤＣユニット１００のＶＳＩＭ機
能、ＩＳＶＭ機能を用いてＤＵＴの全ＩＣピンの各種試
験項目における諸特性を測定し、この測定結果からＤＵ
Ｔの良否判定を行っているが、ＤＣユニット１００には
同時試験可能なＭＤＣを数台しか備えていない。ところ
で、量産ライン用の半導体試験装置では、通常、高精度
が要求されず、製品仕様の規格内であるかを実用的に判
定することを主眼としている。即ち、デバイス試験のス
ループットが要求される。この点において、実用上の難
点がある。そこで、本発明が解決しようとする課題は、
各テスタチャンネル毎にＤＣパラメトリック試験が同時
に実施可能なＤＣ試験手段を備える半導体試験装置を提
供することである。
【００１５】
【課題を解決するための手段】第１に、上記課題を解決
するために、本発明の構成では、通常のテスタピン・ド
ライバＤＲ１とコンパレータＣＰ２とを備え、前記テス
タピン・ドライバＤＲ１からの電圧信号を受けて所定倍
（例えば２倍）に電圧増幅してＤＵＴのＩＣピンへ供給
する高電圧ドライバ回路５０を備える半導体試験装置の
ピンエレクトロニクス回路において、ＤＵＴのＩＣピン
へ所定電圧を印加して当該ＩＣピンに流れる電流値の測
定、即ち電圧印加電流測定手段による電流測定を行い、
かつ同時に電流値が所定電流以上若しくは所定電流以下
かを上記コンパレータＣＰ２を用いて判定検査をする手
段を具備し、ＤＵＴのＩＣピンへ所定定電流を印加して
当該ＩＣピンの電圧値の測定、即ち電流印加電圧測定手
段による電圧測定を行い、かつ同時に電圧値が所定電圧
以上若しくは所定電圧以下かを上記コンパレータＣＰ２
を用いて判定検査をする手段を具備し、上記手段を各テ
スタチャンネル毎に備えるピンエレクトロニクス回路で
あることを特徴とする半導体試験装置である。上記発明
によれば、各テスタチャンネル毎にＤＣパラメトリック
試験が同時に実施可能で比較的安価なＤＣ試験手段を備
える半導体試験装置のピンエレクトロニクス回路が実現
できる。
するために、本発明の構成では、通常のテスタピン・ド
ライバＤＲ１とコンパレータＣＰ２とを備え、前記テス
タピン・ドライバＤＲ１からの電圧信号を受けて所定倍
（例えば２倍）に電圧増幅してＤＵＴのＩＣピンへ供給
する高電圧ドライバ回路５０を備える半導体試験装置の
ピンエレクトロニクス回路において、ＤＵＴのＩＣピン
へ所定電圧を印加して当該ＩＣピンに流れる電流値の測
定、即ち電圧印加電流測定手段による電流測定を行い、
かつ同時に電流値が所定電流以上若しくは所定電流以下
かを上記コンパレータＣＰ２を用いて判定検査をする手
段を具備し、ＤＵＴのＩＣピンへ所定定電流を印加して
当該ＩＣピンの電圧値の測定、即ち電流印加電圧測定手
段による電圧測定を行い、かつ同時に電圧値が所定電圧
以上若しくは所定電圧以下かを上記コンパレータＣＰ２
を用いて判定検査をする手段を具備し、上記手段を各テ
スタチャンネル毎に備えるピンエレクトロニクス回路で
あることを特徴とする半導体試験装置である。上記発明
によれば、各テスタチャンネル毎にＤＣパラメトリック
試験が同時に実施可能で比較的安価なＤＣ試験手段を備
える半導体試験装置のピンエレクトロニクス回路が実現
できる。
【００１６】第２に、上記課題を解決するために、本発
明の構成では、通常のテスタピン・ドライバＤＲ１とコ
ンパレータＣＰ２とを備え、前記テスタピン・ドライバ
ＤＲ１からの電圧信号を受けて所定倍に電圧増幅してＤ
ＵＴのＩＣピンへ供給する高電圧ドライバ回路５０を備
える半導体試験装置のピンエレクトロニクス回路におい
て、ＤＵＴのＩＣピンへ所定電圧を印加して当該ＩＣピ
ンに流れる電流値の測定をする手段、即ち電圧印加電流
測定手段を具備し、ＤＵＴのＩＣピンへ所定定電流を印
加して当該ＩＣピンの電圧値の測定をする手段、即ち電
流印加電圧測定手段を具備し、上記手段を各テスタチャ
ンネル毎に備えるピンエレクトロニクス回路であること
を特徴とする半導体試験装置がある。
明の構成では、通常のテスタピン・ドライバＤＲ１とコ
ンパレータＣＰ２とを備え、前記テスタピン・ドライバ
ＤＲ１からの電圧信号を受けて所定倍に電圧増幅してＤ
ＵＴのＩＣピンへ供給する高電圧ドライバ回路５０を備
える半導体試験装置のピンエレクトロニクス回路におい
て、ＤＵＴのＩＣピンへ所定電圧を印加して当該ＩＣピ
ンに流れる電流値の測定をする手段、即ち電圧印加電流
測定手段を具備し、ＤＵＴのＩＣピンへ所定定電流を印
加して当該ＩＣピンの電圧値の測定をする手段、即ち電
流印加電圧測定手段を具備し、上記手段を各テスタチャ
ンネル毎に備えるピンエレクトロニクス回路であること
を特徴とする半導体試験装置がある。
【００１７】第３に、上記課題を解決するために、本発
明の構成では、通常のテスタピン・ドライバＤＲ１とコ
ンパレータＣＰ２とを備え、前記テスタピン・ドライバ
ＤＲ１からの電圧信号を受けて所定倍に電圧増幅してＤ
ＵＴのＩＣピンへ供給する高電圧ドライバ回路５０を備
える半導体試験装置のピンエレクトロニクス回路におい
て、ＤＵＴのＩＣピンへ所定電圧を印加して当該ＩＣピ
ンに流れる電流値が所定電流以上若しくは所定電流以下
かを上記コンパレータＣＰ２を用いて判定検査をする手
段を具備し、ＤＵＴのＩＣピンへ所定定電流を印加して
当該ＩＣピンの電圧値が所定電圧以上若しくは所定電圧
以下かを上記コンパレータＣＰ２を用いて判定検査をす
る手段を具備し、上記手段を各テスタチャンネル毎に備
えるピンエレクトロニクス回路であることを特徴とする
半導体試験装置がある。
明の構成では、通常のテスタピン・ドライバＤＲ１とコ
ンパレータＣＰ２とを備え、前記テスタピン・ドライバ
ＤＲ１からの電圧信号を受けて所定倍に電圧増幅してＤ
ＵＴのＩＣピンへ供給する高電圧ドライバ回路５０を備
える半導体試験装置のピンエレクトロニクス回路におい
て、ＤＵＴのＩＣピンへ所定電圧を印加して当該ＩＣピ
ンに流れる電流値が所定電流以上若しくは所定電流以下
かを上記コンパレータＣＰ２を用いて判定検査をする手
段を具備し、ＤＵＴのＩＣピンへ所定定電流を印加して
当該ＩＣピンの電圧値が所定電圧以上若しくは所定電圧
以下かを上記コンパレータＣＰ２を用いて判定検査をす
る手段を具備し、上記手段を各テスタチャンネル毎に備
えるピンエレクトロニクス回路であることを特徴とする
半導体試験装置がある。
【００１８】第４に、上記課題を解決するために、本発
明の構成では、通常のテスタピン・ドライバＤＲ１とコ
ンパレータＣＰ２とを備える半導体試験装置のピンエレ
クトロニクス回路において、ＤＵＴのＩＣピンへ所定電
圧を印加して当該ＩＣピンに流れる電流値の測定、即ち
電圧印加電流測定手段による電流測定を行い、かつ同時
に電流値が所定電流以上若しくは所定電流以下かを上記
コンパレータＣＰ２を用いて判定検査をする手段を具備
し、ＤＵＴのＩＣピンへ所定定電流を印加して当該ＩＣ
ピンの電圧値の測定、即ち電流印加電圧測定手段による
電圧測定を行い、かつ同時に電圧値が所定電圧以上若し
くは所定電圧以下かを上記コンパレータＣＰ２を用いて
判定検査をする手段を具備し、上記手段を各テスタチャ
ンネル毎に備えるピンエレクトロニクス回路であること
を特徴とする半導体試験装置がある。
明の構成では、通常のテスタピン・ドライバＤＲ１とコ
ンパレータＣＰ２とを備える半導体試験装置のピンエレ
クトロニクス回路において、ＤＵＴのＩＣピンへ所定電
圧を印加して当該ＩＣピンに流れる電流値の測定、即ち
電圧印加電流測定手段による電流測定を行い、かつ同時
に電流値が所定電流以上若しくは所定電流以下かを上記
コンパレータＣＰ２を用いて判定検査をする手段を具備
し、ＤＵＴのＩＣピンへ所定定電流を印加して当該ＩＣ
ピンの電圧値の測定、即ち電流印加電圧測定手段による
電圧測定を行い、かつ同時に電圧値が所定電圧以上若し
くは所定電圧以下かを上記コンパレータＣＰ２を用いて
判定検査をする手段を具備し、上記手段を各テスタチャ
ンネル毎に備えるピンエレクトロニクス回路であること
を特徴とする半導体試験装置がある。
【００１９】第５に、上記課題を解決するために、本発
明の構成では、通常のテスタピン・ドライバＤＲ１とコ
ンパレータＣＰ２とを備える半導体試験装置のピンエレ
クトロニクス回路において、ＤＵＴのＩＣピンへ所定電
圧を印加して当該ＩＣピンに流れる電流値の測定をする
手段、即ち電圧印加電流測定手段を具備し、ＤＵＴのＩ
Ｃピンへ所定定電流を印加して当該ＩＣピンの電圧値の
測定をする手段、即ち電流印加電圧測定手段を具備し、
上記手段を各テスタチャンネル毎に備えるピンエレクト
ロニクス回路であることを特徴とする半導体試験装置が
ある。
明の構成では、通常のテスタピン・ドライバＤＲ１とコ
ンパレータＣＰ２とを備える半導体試験装置のピンエレ
クトロニクス回路において、ＤＵＴのＩＣピンへ所定電
圧を印加して当該ＩＣピンに流れる電流値の測定をする
手段、即ち電圧印加電流測定手段を具備し、ＤＵＴのＩ
Ｃピンへ所定定電流を印加して当該ＩＣピンの電圧値の
測定をする手段、即ち電流印加電圧測定手段を具備し、
上記手段を各テスタチャンネル毎に備えるピンエレクト
ロニクス回路であることを特徴とする半導体試験装置が
ある。
【００２０】第６に、上記課題を解決するために、本発
明の構成では、通常のテスタピン・ドライバＤＲ１とコ
ンパレータＣＰ２とを備える半導体試験装置のピンエレ
クトロニクス回路において、ＤＵＴのＩＣピンへ所定電
圧を印加して当該ＩＣピンに流れる電流値が所定電流以
上若しくは所定電流以下かをコンパレータＣＰ２を用い
て判定検査をする手段を具備し、ＤＵＴのＩＣピンへ所
定定電流を印加して当該ＩＣピンの電圧値が所定電圧以
上若しくは所定電圧以下かをコンパレータＣＰ２を用い
て判定検査をする手段を具備し、上記手段を各テスタチ
ャンネル毎に備えるピンエレクトロニクス回路であるこ
とを特徴とする半導体試験装置がある。
明の構成では、通常のテスタピン・ドライバＤＲ１とコ
ンパレータＣＰ２とを備える半導体試験装置のピンエレ
クトロニクス回路において、ＤＵＴのＩＣピンへ所定電
圧を印加して当該ＩＣピンに流れる電流値が所定電流以
上若しくは所定電流以下かをコンパレータＣＰ２を用い
て判定検査をする手段を具備し、ＤＵＴのＩＣピンへ所
定定電流を印加して当該ＩＣピンの電圧値が所定電圧以
上若しくは所定電圧以下かをコンパレータＣＰ２を用い
て判定検査をする手段を具備し、上記手段を各テスタチ
ャンネル毎に備えるピンエレクトロニクス回路であるこ
とを特徴とする半導体試験装置がある。
【００２１】また、電圧印加電流測定手段における電圧
印加手段としては、終端電圧源である既存のＶＴＴ可変
電源６を用いることを特徴とする上述半導体試験装置が
ある。
印加手段としては、終端電圧源である既存のＶＴＴ可変
電源６を用いることを特徴とする上述半導体試験装置が
ある。
【００２２】第１図は、本発明に係る解決手段を示して
いる。第７に、上記課題を解決するために、本発明の構
成では、通常のテスタピン・ドライバＤＲ１とコンパレ
ータＣＰ２を備え、前記テスタピン・ドライバＤＲ１か
ら出力される電圧信号路を第１線路Ｌ２とし、ＤＵＴの
ＩＣピンへ接続される線路を第２線路Ｌ４としたとき、
第１線路Ｌ２と第２線路Ｌ４間を接続するバイパス用の
制御スイッチＳ２を備え、更に、入力用の制御スイッチ
Ｓ１、第１の差動増幅器Ａ１１及び周辺の抵抗Ｒ３２、
Ｒ３３、及び出力用の制御スイッチＳ３から成る高電圧
ドライバ回路５０を備え、この高電圧ドライバ回路５０
は上記テスタピン・ドライバＤＲ１からの電圧信号を入
力用の制御スイッチＳ１を介して第１の差動増幅器Ａ１
１で受けて所定倍（例えば２倍）に増幅した電圧信号を
出力用の制御スイッチＳ３を介して第２線路Ｌ４へ出力
し、更に、第１線路Ｌ２を終端する終端電圧源であるＶ
ＴＴ可変電源６、終端抵抗Ｒ３及び接続用の制御スイッ
チＳ４を備え、上記構成手段により、ＤＵＴのＩＣピン
へ高電圧を供給可能とする半導体試験装置のピンエレク
トロニクス回路において、定電流源７０と第７の制御ス
イッチＳ１４を備えて、第１線路Ｌ２若しくは第２線路
Ｌ４へ前記定電流源７０からの定電流信号を供給する定
電流印加手段を具備し、ＤＵＴのＩＣピンへ流れる電流
を電圧に変換して出力する第２の差動増幅器Ａ１２を具
備し、前記第２の差動増幅器Ａ１２からの電圧信号を受
けて良否判定をするコンパレータＣＰ２の入力端へ接続
する第１の制御スイッチＳ１１を具備し、前記第２の差
動増幅器Ａ１２からの電圧信号、あるいは上記定電流源
７０が第２線路Ｌ４上へ出力した電圧信号の何れかを第
５の制御スイッチＳ１３、第６の制御スイッチＳ２３に
より選択的に切替えて受け、ＡＤ変換して測定値を得る
電圧測定手段８０を具備し、上記ＶＴＴ可変電源６の出
力電圧を第２の制御スイッチＳ１２を介して上記第１の
差動増幅器Ａ１１が受けて所定に増幅し、この増幅器の
出力端に電流検出用の抵抗Ｒ３２を直列に接続し、この
抵抗の出力端を第４の制御スイッチＳ２２を介して第２
線路Ｌ４へ接続してＤＵＴのＩＣピンへ定電圧を印加す
る手段を具備し、上記手段を各テスタチャンネル毎に備
えるピンエレクトロニクス回路であることを特徴とする
半導体試験装置である。
いる。第７に、上記課題を解決するために、本発明の構
成では、通常のテスタピン・ドライバＤＲ１とコンパレ
ータＣＰ２を備え、前記テスタピン・ドライバＤＲ１か
ら出力される電圧信号路を第１線路Ｌ２とし、ＤＵＴの
ＩＣピンへ接続される線路を第２線路Ｌ４としたとき、
第１線路Ｌ２と第２線路Ｌ４間を接続するバイパス用の
制御スイッチＳ２を備え、更に、入力用の制御スイッチ
Ｓ１、第１の差動増幅器Ａ１１及び周辺の抵抗Ｒ３２、
Ｒ３３、及び出力用の制御スイッチＳ３から成る高電圧
ドライバ回路５０を備え、この高電圧ドライバ回路５０
は上記テスタピン・ドライバＤＲ１からの電圧信号を入
力用の制御スイッチＳ１を介して第１の差動増幅器Ａ１
１で受けて所定倍（例えば２倍）に増幅した電圧信号を
出力用の制御スイッチＳ３を介して第２線路Ｌ４へ出力
し、更に、第１線路Ｌ２を終端する終端電圧源であるＶ
ＴＴ可変電源６、終端抵抗Ｒ３及び接続用の制御スイッ
チＳ４を備え、上記構成手段により、ＤＵＴのＩＣピン
へ高電圧を供給可能とする半導体試験装置のピンエレク
トロニクス回路において、定電流源７０と第７の制御ス
イッチＳ１４を備えて、第１線路Ｌ２若しくは第２線路
Ｌ４へ前記定電流源７０からの定電流信号を供給する定
電流印加手段を具備し、ＤＵＴのＩＣピンへ流れる電流
を電圧に変換して出力する第２の差動増幅器Ａ１２を具
備し、前記第２の差動増幅器Ａ１２からの電圧信号を受
けて良否判定をするコンパレータＣＰ２の入力端へ接続
する第１の制御スイッチＳ１１を具備し、前記第２の差
動増幅器Ａ１２からの電圧信号、あるいは上記定電流源
７０が第２線路Ｌ４上へ出力した電圧信号の何れかを第
５の制御スイッチＳ１３、第６の制御スイッチＳ２３に
より選択的に切替えて受け、ＡＤ変換して測定値を得る
電圧測定手段８０を具備し、上記ＶＴＴ可変電源６の出
力電圧を第２の制御スイッチＳ１２を介して上記第１の
差動増幅器Ａ１１が受けて所定に増幅し、この増幅器の
出力端に電流検出用の抵抗Ｒ３２を直列に接続し、この
抵抗の出力端を第４の制御スイッチＳ２２を介して第２
線路Ｌ４へ接続してＤＵＴのＩＣピンへ定電圧を印加す
る手段を具備し、上記手段を各テスタチャンネル毎に備
えるピンエレクトロニクス回路であることを特徴とする
半導体試験装置である。
【００２３】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に図面を参照して詳細に説明する。
例と共に図面を参照して詳細に説明する。
【００２４】本発明について図１〜図４、図７〜図９を
参照して以下に説明する。尚、従来構成に対応する要素
は同一符号を付す。
参照して以下に説明する。尚、従来構成に対応する要素
は同一符号を付す。
【００２５】図１は、本発明の１つのテスタチャンネル
のピンエレクトロニクス回路であり、かつ高電圧ドライ
バを備える構成例である。構成は、従来構成要素に対し
て、制御スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ
２１、Ｓ２２、Ｓ２３、Ｓ２５と、抵抗Ｒ３４と、定電
流源７０と、差動増幅器Ａ１２と、電圧測定手段８０と
を追加し、制御スイッチＳ５を削除した構成で成る。こ
こで、制御スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４、
Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２５は半導体スイッチ、例
えばフォトモス・リレーであり、発光ダイオードで電気
的に絶縁された電子スイッチが使用できる。
のピンエレクトロニクス回路であり、かつ高電圧ドライ
バを備える構成例である。構成は、従来構成要素に対し
て、制御スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ
２１、Ｓ２２、Ｓ２３、Ｓ２５と、抵抗Ｒ３４と、定電
流源７０と、差動増幅器Ａ１２と、電圧測定手段８０と
を追加し、制御スイッチＳ５を削除した構成で成る。こ
こで、制御スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４、
Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２５は半導体スイッチ、例
えばフォトモス・リレーであり、発光ダイオードで電気
的に絶縁された電子スイッチが使用できる。
【００２６】本発明による３つの機能状態、即ちＶＳＩ
Ｍ機能時、ＩＳＶＭ機能時、及び通常の高電圧ドライバ
機能時における構成要素とその動作を図３、図２、図４
を参照して説明する。
Ｍ機能時、ＩＳＶＭ機能時、及び通常の高電圧ドライバ
機能時における構成要素とその動作を図３、図２、図４
を参照して説明する。
【００２７】先ず、ＶＳＩＭ機能時における構成要素と
そのＶＳＩＭ動作を図３を参照して説明する。制御スイ
ッチＳ１１、Ｓ１２、Ｓ１３、Ｓ２２、Ｓ３はＯＮ状態
に制御し、その他はＯＦＦ状態に制御する。ところで、
終端回路５にはＶＴＴ可変電源６を備えている。この可
変電源をＶＳＩＭ機能の定電圧供給手段として共用す
る。この発生電圧を、ＤＵＴ試験におけるＶＳＩＭ機能
に必要な電圧発生範囲の可変電源とする。
そのＶＳＩＭ動作を図３を参照して説明する。制御スイ
ッチＳ１１、Ｓ１２、Ｓ１３、Ｓ２２、Ｓ３はＯＮ状態
に制御し、その他はＯＦＦ状態に制御する。ところで、
終端回路５にはＶＴＴ可変電源６を備えている。この可
変電源をＶＳＩＭ機能の定電圧供給手段として共用す
る。この発生電圧を、ＤＵＴ試験におけるＶＳＩＭ機能
に必要な電圧発生範囲の可変電源とする。
【００２８】制御スイッチＳ１２と抵抗Ｒ３４とは、図
３の経路２０１に示すように、ＶＳＩＭ機能時におい
て、差動増幅器Ａ１１の正入力端へ所望の定電圧を供給
するものである。尚、抵抗Ｒ３４は所望により無くても
良い。
３の経路２０１に示すように、ＶＳＩＭ機能時におい
て、差動増幅器Ａ１１の正入力端へ所望の定電圧を供給
するものである。尚、抵抗Ｒ３４は所望により無くても
良い。
【００２９】差動増幅器Ａ１１は、この出力端に電流検
出用の抵抗Ｒ３２を直列に接続した先の線路Ｌ９が線路
Ｌ６の電圧と同じとなるようなバッファアンプとして動
作する。そして、この線路Ｌ９から制御スイッチＳ２
２、Ｓ３を介してＤＵＴへ所定定電圧が供給される（経
路２０１）。
出用の抵抗Ｒ３２を直列に接続した先の線路Ｌ９が線路
Ｌ６の電圧と同じとなるようなバッファアンプとして動
作する。そして、この線路Ｌ９から制御スイッチＳ２
２、Ｓ３を介してＤＵＴへ所定定電圧が供給される（経
路２０１）。
【００３０】差動増幅器Ａ１２は、差動増幅器Ａ１１出
力端からＤＵＴへ流れる電流を抵抗Ｒ３２で検出し、こ
の両端の電圧信号を差動で受けて、差電圧信号を出力す
る。即ち、線路Ｌ６とＬ８とは差動増幅器Ａ１１の正・
負入力端に接続されているからして、同電位（イマジナ
リ・ショート）であり、これから、抵抗Ｒ３２の両端電
圧信号を差動増幅器Ａ１２が受けて、差の電圧信号が出
力されることとなる。尚、この差動増幅器Ａ１２の具体
回路例を図７（ｂ）に示す。
力端からＤＵＴへ流れる電流を抵抗Ｒ３２で検出し、こ
の両端の電圧信号を差動で受けて、差電圧信号を出力す
る。即ち、線路Ｌ６とＬ８とは差動増幅器Ａ１１の正・
負入力端に接続されているからして、同電位（イマジナ
リ・ショート）であり、これから、抵抗Ｒ３２の両端電
圧信号を差動増幅器Ａ１２が受けて、差の電圧信号が出
力されることとなる。尚、この差動増幅器Ａ１２の具体
回路例を図７（ｂ）に示す。
【００３１】上記差動増幅器Ａ１２からの出力電圧は、
制御スイッチＳ１３を介して電圧測定手段８０へ供給
（経路２０２）され、かつ制御スイッチＳ１１を介して
コンパレータＣＰ２へ供給（経路２０３）される。この
結果、電圧測定手段８０によりＶＳＩＭ機能におけるＤ
ＵＴのＩＣピンへ流れる電流測定が実現される。また、
コンパレータＣＰ２では、所定電流以上若しくは所定電
流以下かを判定検査する手段を備えることができる利点
が得られる。このことは、全テスタチャンネルに備えて
いるので、一括してＤＵＴの全ＩＣピンのＶＳＩＭ機能
時における良否判定ができ、スループットが向上する大
きな利点が得られることとなる。
制御スイッチＳ１３を介して電圧測定手段８０へ供給
（経路２０２）され、かつ制御スイッチＳ１１を介して
コンパレータＣＰ２へ供給（経路２０３）される。この
結果、電圧測定手段８０によりＶＳＩＭ機能におけるＤ
ＵＴのＩＣピンへ流れる電流測定が実現される。また、
コンパレータＣＰ２では、所定電流以上若しくは所定電
流以下かを判定検査する手段を備えることができる利点
が得られる。このことは、全テスタチャンネルに備えて
いるので、一括してＤＵＴの全ＩＣピンのＶＳＩＭ機能
時における良否判定ができ、スループットが向上する大
きな利点が得られることとなる。
【００３２】電圧測定手段８０は、上記差動増幅器Ａ１
２からの電圧を測定する。尚、これはＭＤＣと同程度の
実用精度の電圧測定手段であり、例えば１８ビット分解
能精度のＡＤ変換器を備える。あるいはこのＡＤ変換器
の入力側に測定レンジ切替え手段を備えて構成しても良
い。尚、差動増幅器Ａ１１や差動増幅器Ａ１２のオフセ
ット、ゲイン、温度ドリフト等の測定上の誤差要因は、
予めキャリブレーションにより除去して可能な限り測定
精度を向上するようにすることが望ましい。
２からの電圧を測定する。尚、これはＭＤＣと同程度の
実用精度の電圧測定手段であり、例えば１８ビット分解
能精度のＡＤ変換器を備える。あるいはこのＡＤ変換器
の入力側に測定レンジ切替え手段を備えて構成しても良
い。尚、差動増幅器Ａ１１や差動増幅器Ａ１２のオフセ
ット、ゲイン、温度ドリフト等の測定上の誤差要因は、
予めキャリブレーションにより除去して可能な限り測定
精度を向上するようにすることが望ましい。
【００３３】次に、ＩＳＶＭ機能時における構成要素と
そのＩＳＶＭ動作を図２を参照して説明する。制御スイ
ッチＳ１４、Ｓ２、Ｓ３、Ｓ２３はＯＮ状態に制御し、
その他はＯＦＦ状態に制御する。定電流源７０と制御ス
イッチＳ１４とは、ＩＳＶＭ機能における定電流供給手
段であり、従来のＭＤＣと同様にＤＵＴへ所定の定電流
を供給する。尚、制御スイッチＳ１４は、第１線路Ｌ２
への静電容量増加影響の観点、及び制御スイッチＳ１４
がＯＦＦ状態における自身の極小のリーク電流を無くす
る為に、フォトモス・リレーよりも、例えば図７（ａ）
に示すように、トランジスタを用いるスイッチとしても
良い。尚、定電流源７０は図７（ｃ）に示すように、外
部から所望の定電流に設定制御できる。
そのＩＳＶＭ動作を図２を参照して説明する。制御スイ
ッチＳ１４、Ｓ２、Ｓ３、Ｓ２３はＯＮ状態に制御し、
その他はＯＦＦ状態に制御する。定電流源７０と制御ス
イッチＳ１４とは、ＩＳＶＭ機能における定電流供給手
段であり、従来のＭＤＣと同様にＤＵＴへ所定の定電流
を供給する。尚、制御スイッチＳ１４は、第１線路Ｌ２
への静電容量増加影響の観点、及び制御スイッチＳ１４
がＯＦＦ状態における自身の極小のリーク電流を無くす
る為に、フォトモス・リレーよりも、例えば図７（ａ）
に示すように、トランジスタを用いるスイッチとしても
良い。尚、定電流源７０は図７（ｃ）に示すように、外
部から所望の定電流に設定制御できる。
【００３４】定電流源７０からの定電流は、制御スイッ
チＳ２を介してＤＵＴへ所定定電流が供給される（経路
１０１）。電圧測定手段８０は、ＤＵＴのＩＣピン上の
電圧信号、即ち第２線路Ｌ４上の電圧を制御スイッチＳ
３、Ｓ２３を介して受けて（経路１０２）、測定する。
チＳ２を介してＤＵＴへ所定定電流が供給される（経路
１０１）。電圧測定手段８０は、ＤＵＴのＩＣピン上の
電圧信号、即ち第２線路Ｌ４上の電圧を制御スイッチＳ
３、Ｓ２３を介して受けて（経路１０２）、測定する。
【００３５】また同時に、第１線路Ｌ２上の電圧がコン
パレータＣＰ２へ供給（経路１０３）される結果、所定
電圧以上若しくは所定電圧以下かを判定検査する手段を
備えることができる。このことは、全テスタチャンネル
に備えているので、一括してＤＵＴの全ＩＣピンのＩＳ
ＶＭ機能時における良否判定ができ、スループットが向
上する大きな利点が得られることとなる。
パレータＣＰ２へ供給（経路１０３）される結果、所定
電圧以上若しくは所定電圧以下かを判定検査する手段を
備えることができる。このことは、全テスタチャンネル
に備えているので、一括してＤＵＴの全ＩＣピンのＩＳ
ＶＭ機能時における良否判定ができ、スループットが向
上する大きな利点が得られることとなる。
【００３６】次に、通常の高電圧ドライバ機能時におけ
る動作を図４を参照して説明する。制御スイッチＳ１、
Ｓ２１、Ｓ２５、Ｓ３はＯＮ状態に制御し、その他はＯ
ＦＦ状態に制御する。尚、制御スイッチＳ４は終端回路
５を用いて試験する場合にＯＮ制御される。
る動作を図４を参照して説明する。制御スイッチＳ１、
Ｓ２１、Ｓ２５、Ｓ３はＯＮ状態に制御し、その他はＯ
ＦＦ状態に制御する。尚、制御スイッチＳ４は終端回路
５を用いて試験する場合にＯＮ制御される。
【００３７】差動増幅器Ａ１１は、経路３０１から明ら
かなように、テスタピン・ドライバＤＲ１からの電圧信
号を制御スイッチＳ１を介して受けて、抵抗Ｒ３２、Ｒ
３３により所定倍（例えば２倍）に電圧増幅し、制御ス
イッチＳ２１、Ｓ３を介してＤＵＴのＩＣピンへ供給す
る。この結果、従来の高電圧ドライバ回路と同様の機能
をする。
かなように、テスタピン・ドライバＤＲ１からの電圧信
号を制御スイッチＳ１を介して受けて、抵抗Ｒ３２、Ｒ
３３により所定倍（例えば２倍）に電圧増幅し、制御ス
イッチＳ２１、Ｓ３を介してＤＵＴのＩＣピンへ供給す
る。この結果、従来の高電圧ドライバ回路と同様の機能
をする。
【００３８】尚、本発明の構成は、上述実施の形態に限
るものではない。例えば図８の構成例に示すように、所
望により、電圧測定手段８０を削除し、代わりに、従来
のＤＣユニット１００で測定するように制御スイッチＳ
１３、Ｓ２３を接続する構成としても良い。あるいは図
９に示すように、制御スイッチＳ１３、Ｓ２３を削除す
る構成としても良い。これらの場合は、コンパレータＣ
Ｐ２に対しては良否判定する為の信号が供給されるので
各テスタチャンネル毎に備えるＶＳ機能、ＩＳ機能によ
る良否判定試験に対しては、一括して同時試験できる利
点を有している。
るものではない。例えば図８の構成例に示すように、所
望により、電圧測定手段８０を削除し、代わりに、従来
のＤＣユニット１００で測定するように制御スイッチＳ
１３、Ｓ２３を接続する構成としても良い。あるいは図
９に示すように、制御スイッチＳ１３、Ｓ２３を削除す
る構成としても良い。これらの場合は、コンパレータＣ
Ｐ２に対しては良否判定する為の信号が供給されるので
各テスタチャンネル毎に備えるＶＳ機能、ＩＳ機能によ
る良否判定試験に対しては、一括して同時試験できる利
点を有している。
【００３９】尚、上述実施の形態では高電圧ドライバを
備えるピンエレクトロニクス回路構成の具体例で説明し
たが、所望により、高電圧ドライバを備えない通常のピ
ンエレクトロニクス回路に適用しても良く、同様の利点
が得られることは言うまでもない。
備えるピンエレクトロニクス回路構成の具体例で説明し
たが、所望により、高電圧ドライバを備えない通常のピ
ンエレクトロニクス回路に適用しても良く、同様の利点
が得られることは言うまでもない。
【００４０】
【発明の効果】本発明は、上述の説明内容から、下記に
記載される効果を奏する。上述説明したように本発明に
よれば、ＤＣパラメトリック試験が可能なＶＳＩＭ機
能、ＩＳＶＭ機能を各テスタチャンネル毎に具備する構
成としたことにより、比較的安価にＤＵＴの全ＩＣピン
のＤＣパラメトリック試験が一括して可能となる利点が
得られる。更に、コンパレータＣＰ２へ供給してＶＳＩ
Ｍ、ＩＳＶＭによる良否判定試験ができる構成を備える
場合は、一括して良否判定できる結果、デバイス試験の
スループットが向上する大きな利点が得られる。従って
本発明の技術的効果は大であり、産業上の経済効果も大
である。
記載される効果を奏する。上述説明したように本発明に
よれば、ＤＣパラメトリック試験が可能なＶＳＩＭ機
能、ＩＳＶＭ機能を各テスタチャンネル毎に具備する構
成としたことにより、比較的安価にＤＵＴの全ＩＣピン
のＤＣパラメトリック試験が一括して可能となる利点が
得られる。更に、コンパレータＣＰ２へ供給してＶＳＩ
Ｍ、ＩＳＶＭによる良否判定試験ができる構成を備える
場合は、一括して良否判定できる結果、デバイス試験の
スループットが向上する大きな利点が得られる。従って
本発明の技術的効果は大であり、産業上の経済効果も大
である。
【図１】本発明の、高電圧ドライバを備える一構成例で
ある。
ある。
【図２】図１の信号経路を説明する図である。
【図３】図１の信号経路を説明する図である。
【図４】図１の信号経路を説明する図である。
【図５】ＤＣ測定系とピンエレクトロニクス回路系との
関係説明図である。
関係説明図である。
【図６】従来の、高電圧ドライバを備える一構成例であ
る。
る。
【図７】差動増幅器Ａ１２の具体回路と、定電流源供給
の具体例である。
の具体例である。
【図８】本発明の、高電圧ドライバを備える他の構成例
である。
である。
【図９】本発明の、高電圧ドライバを備える他の構成例
である。
である。
ＤＲ１ テスタピン・ドライバ Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ１１，Ｓ１２，Ｓ１
３，Ｓ１４，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２５ 制御ス
イッチ ＣＰ２ コンパレータ Ｌ２ 第１線路 Ｒ３ 終端抵抗 Ｌ４ 第２線路 ６ ＶＴＴ可変電源 Ａ１１，Ａ１２ 差動増幅器 Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４ 抵抗 ５０ 高電圧ドライバ回路 ７０ 定電流源 ８０ 電圧測定手段 １００ ＤＣユニット
３，Ｓ１４，Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２５ 制御ス
イッチ ＣＰ２ コンパレータ Ｌ２ 第１線路 Ｒ３ 終端抵抗 Ｌ４ 第２線路 ６ ＶＴＴ可変電源 Ａ１１，Ａ１２ 差動増幅器 Ｒ３１，Ｒ３２，Ｒ３３，Ｒ３４ 抵抗 ５０ 高電圧ドライバ回路 ７０ 定電流源 ８０ 電圧測定手段 １００ ＤＣユニット
Claims (7)
- 【請求項１】 通常のテスタピン・ドライバとコンパレ
ータとを備え、 該テスタピン・ドライバからの電圧信号を受けて所定倍
に電圧増幅して被試験デバイス（ＤＵＴ）のＩＣピンへ
供給する高電圧ドライバ回路を備える半導体試験装置の
ピンエレクトロニクス回路において、 ＤＵＴのＩＣピンへ所定電圧を印加して当該ＩＣピンに
流れる電流値の測定を行い、かつ同時に該電流値が所定
電流以上若しくは所定電流以下かを該コンパレータを用
いて判定検査をする手段と、 ＤＵＴのＩＣピンへ所定定電流を印加して当該ＩＣピン
の電圧値の測定を行い、かつ同時に該電圧値が所定電圧
以上若しくは所定電圧以下かを該コンパレータを用いて
判定検査をする手段と、 を各テスタチャンネル毎に備えるピンエレクトロニクス
回路であることを特徴とする半導体試験装置。 - 【請求項２】 通常のテスタピン・ドライバとコンパレ
ータとを備え、 該テスタピン・ドライバからの電圧信号を受けて所定倍
に電圧増幅してＤＵＴのＩＣピンへ供給する高電圧ドラ
イバ回路を備える半導体試験装置のピンエレクトロニク
ス回路において、 ＤＵＴのＩＣピンへ所定電圧を印加して当該ＩＣピンに
流れる電流値の測定をする手段と、 ＤＵＴのＩＣピンへ所定定電流を印加して当該ＩＣピン
の電圧値の測定をする手段と、 を各テスタチャンネル毎に備えるピンエレクトロニクス
回路であることを特徴とする半導体試験装置。 - 【請求項３】 通常のテスタピン・ドライバとコンパレ
ータとを備え、 該テスタピン・ドライバからの電圧信号を受けて所定倍
に電圧増幅してＤＵＴのＩＣピンへ供給する高電圧ドラ
イバ回路を備える半導体試験装置のピンエレクトロニク
ス回路において、 ＤＵＴのＩＣピンへ所定電圧を印加して当該ＩＣピンに
流れる電流値が所定電流以上若しくは所定電流以下かを
該コンパレータを用いて判定検査をする手段と、 ＤＵＴのＩＣピンへ所定定電流を印加して当該ＩＣピン
の電圧値が所定電圧以上若しくは所定電圧以下かを該コ
ンパレータを用いて判定検査をする手段と、 を各テスタチャンネル毎に備えるピンエレクトロニクス
回路であることを特徴とする半導体試験装置。 - 【請求項４】 通常のテスタピン・ドライバとコンパレ
ータとを備える半導体試験装置のピンエレクトロニクス
回路において、 ＤＵＴのＩＣピンへ所定電圧を印加して当該ＩＣピンに
流れる電流値の測定を行い、かつ同時に該電流値が所定
電流以上若しくは所定電流以下かを該コンパレータを用
いて判定検査をする手段と、 ＤＵＴのＩＣピンへ所定定電流を印加して当該ＩＣピン
の電圧値の測定を行い、かつ同時に該電圧値が所定電圧
以上若しくは所定電圧以下かを該コンパレータを用いて
判定検査をする手段と、 を各テスタチャンネル毎に備えるピンエレクトロニクス
回路であることを特徴とする半導体試験装置。 - 【請求項５】 通常のテスタピン・ドライバとコンパレ
ータとを備える半導体試験装置のピンエレクトロニクス
回路において、 ＤＵＴのＩＣピンへ所定電圧を印加して当該ＩＣピンに
流れる電流値の測定をする手段と、 ＤＵＴのＩＣピンへ所定定電流を印加して当該ＩＣピン
の電圧値の測定をする手段と、 を各テスタチャンネル毎に備えるピンエレクトロニクス
回路であることを特徴とする半導体試験装置。 - 【請求項６】 通常のテスタピン・ドライバとコンパレ
ータとを備える半導体試験装置のピンエレクトロニクス
回路において、 ＤＵＴのＩＣピンへ所定電圧を印加して当該ＩＣピンに
流れる電流値が所定電流以上若しくは所定電流以下かを
該コンパレータを用いて判定検査をする手段と、 ＤＵＴのＩＣピンへ所定定電流を印加して当該ＩＣピン
の電圧値が所定電圧以上若しくは所定電圧以下かを該コ
ンパレータを用いて判定検査をする手段と、 を各テスタチャンネル毎に備えるピンエレクトロニクス
回路であることを特徴とする半導体試験装置。 - 【請求項７】 電圧印加電流測定手段における電圧印加
手段としては、終端電圧源である既存のＶＴＴ可変電源
を用いることを特徴とする請求項１，２，４又は５記載
の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10138406A JPH11326441A (ja) | 1998-05-20 | 1998-05-20 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10138406A JPH11326441A (ja) | 1998-05-20 | 1998-05-20 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11326441A true JPH11326441A (ja) | 1999-11-26 |
Family
ID=15221223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10138406A Pending JPH11326441A (ja) | 1998-05-20 | 1998-05-20 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11326441A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017228A (ja) * | 2005-07-06 | 2007-01-25 | Cti Science System Co Ltd | 河床高測定装置および河床高測定方法 |
| JP2008076085A (ja) * | 2006-09-19 | 2008-04-03 | Yokogawa Electric Corp | 信号測定装置 |
| JP2008512682A (ja) * | 2004-09-09 | 2008-04-24 | フォームファクター， インコーポレイテッド | 遠隔でテストチャンネルをバッファリングする方法および装置 |
| JP2008525803A (ja) * | 2004-12-23 | 2008-07-17 | テラダイン・インコーポレーテッド | 高電圧機能を備えたピンエレクトロニクス |
| WO2011132225A1 (ja) * | 2010-04-22 | 2011-10-27 | 株式会社アドバンテスト | ピンカードおよびそれを用いた試験装置 |
| US20150254390A1 (en) * | 2014-03-04 | 2015-09-10 | International Business Machines Corporation | Shared channel masks in on-product test compression system |
| CN113728291A (zh) * | 2019-04-25 | 2021-11-30 | 泰瑞达公司 | 具有电源电流稳定的电压驱动器 |
-
1998
- 1998-05-20 JP JP10138406A patent/JPH11326441A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008512682A (ja) * | 2004-09-09 | 2008-04-24 | フォームファクター， インコーポレイテッド | 遠隔でテストチャンネルをバッファリングする方法および装置 |
| JP2008525803A (ja) * | 2004-12-23 | 2008-07-17 | テラダイン・インコーポレーテッド | 高電圧機能を備えたピンエレクトロニクス |
| JP4698680B2 (ja) * | 2004-12-23 | 2011-06-08 | テラダイン・インコーポレーテッド | 高電圧機能を備えたピンエレクトロニクス |
| JP2007017228A (ja) * | 2005-07-06 | 2007-01-25 | Cti Science System Co Ltd | 河床高測定装置および河床高測定方法 |
| JP2008076085A (ja) * | 2006-09-19 | 2008-04-03 | Yokogawa Electric Corp | 信号測定装置 |
| US8547124B2 (en) | 2010-04-22 | 2013-10-01 | Advantest Corporation | Pin card |
| WO2011132225A1 (ja) * | 2010-04-22 | 2011-10-27 | 株式会社アドバンテスト | ピンカードおよびそれを用いた試験装置 |
| KR101407821B1 (ko) * | 2010-04-22 | 2014-06-18 | 가부시키가이샤 어드밴티스트 | 핀 카드 및 이를 이용한 시험장치 |
| JP5629680B2 (ja) * | 2010-04-22 | 2014-11-26 | 株式会社アドバンテスト | ピンカードおよびそれを用いた試験装置 |
| US20150254390A1 (en) * | 2014-03-04 | 2015-09-10 | International Business Machines Corporation | Shared channel masks in on-product test compression system |
| US9355203B2 (en) | 2014-03-04 | 2016-05-31 | International Business Machines Corporation | Shared channel masks in on-product test compression system |
| US9378318B2 (en) * | 2014-03-04 | 2016-06-28 | International Business Machines Corporation | Shared channel masks in on-product test compression system |
| CN113728291A (zh) * | 2019-04-25 | 2021-11-30 | 泰瑞达公司 | 具有电源电流稳定的电压驱动器 |
| CN113728291B (zh) * | 2019-04-25 | 2023-09-29 | 泰瑞达公司 | 具有电源电流稳定的电压驱动器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
| US6954079B2 (en) | Interface circuit coupling semiconductor test apparatus with tested semiconductor device | |
| JP4290370B2 (ja) | ディスプレイを駆動する駆動デバイス及び駆動デバイスを含むディスプレイ装置 | |
| US20040119488A1 (en) | Pin driver for AC and DC semiconductor device testing | |
| WO2001079863A3 (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US6194911B1 (en) | Integrated circuit tester with compensation for leakage current | |
| US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
| US6404220B1 (en) | IC testing method and IC testing device using the same | |
| US20130049779A1 (en) | Integrated circuit | |
| JPH1130649A (ja) | 半導体回路のテスト方法及びテスト装置 | |
| JPH11326441A (ja) | 半導体試験装置 | |
| US7679390B2 (en) | Test apparatus and pin electronics card | |
| JP2000065890A (ja) | Ｌｓｉテストシステム | |
| JP4486718B2 (ja) | 半導体試験装置 | |
| US7285974B2 (en) | Large scale integrated circuit | |
| KR20000053622A (ko) | 반도체 시험 장치 | |
| JP2002107406A (ja) | 半導体試験装置 | |
| US5751141A (en) | IDDQ -testing of bias generator circuit | |
| JPS649594B2 (ja) | ||
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JP3057847B2 (ja) | 半導体集積回路 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| JPH0422306Y2 (ja) | ||
| KR20000006076A (ko) | 반도체시험장치용바이어스전원회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |