JPS649594B2 - - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えば半導体論理回路の集積回路に
対する直流特性試験に用いられ、定流電流を測定
対象へ負荷電流として供給することができ、かつ
直流電圧を発生して測定対象へ供給し、測定対象
に流れる電流を測定する定電流負荷兼定電圧印加
電流測定器に関する。

「従来技術」 半導体論理集積回路の直流特性試験において
は、被試験半導体（測定対象）に対して定電流を
印加した時のその印加端子に発生する電圧を測定
し、また定電圧を印加した時にその印加端子に流
れる電流を測定することが行われる。このような
直流特性を測定する定電流定電圧測定器は、従来
においては第３図に示すように構成されていた。

即ち例えばデジタル値を設定すると、これに対
応した定電圧又は定電流を出力するＤ／Ａ変換器
１１の出力が抵抗器１２を通じて演算増幅器１３
の反転入力側に供給される。演算増幅器１３の非
反転入力側は接地されており、出力側は電流検出
用抵抗器１４を通じ、更にスイツチ１５を通じて
出力端子１６に接続される。出力端子１６に被試
験半導体論理回路素子（以下被試験素子又は被測
定素子と記す）１７が接続される。この出力端子
１６はスイツチ１８を通じてバツフア回路１９に
接続され、バツフア回路１９の出力は抵抗器２１
を通じ、更にスイツチ２２を通じて演算増幅器１
３の反転入力側に接続されている。演算増幅器１
３の出力側は抵抗器２３を通じて演算増幅器２４
の非反転入力側に接続され、この非反転入力側は
抵抗器２５を通じて接地される。又バツフア回路
１９の出力は抵抗器２６を通じて演算増幅器２４
の反転入力側に接続され、この反転入力側と演算
増幅器２４の出力側との間に、帰還抵抗器２７が
接続される。これら抵抗器２３，２５，２６，２
７及び演算増幅器２４は電流検出回路２８を構成
している。演算増幅器２４の出力側はスイツチ２
９を通じてＡ／Ｄ変換器３１に接続される。バツ
フア回路１９の出力はスイツチ３２を通じてＡ／
Ｄ変換器３１に接続される。更に演算増幅器１３
の反転入力側はスイツチ３３を通じ、更に抵抗器
３４を通じて演算増幅器２４の出力側に接続され
ている。

試験を行う場合においてはスイツチ１５，１８
は常にONとされておき、この状態で、定電圧を
被試験素子１７に印加してその時出力端子１６に
流れる電流を測定するには、スイツチ２２と２９
とをONとし、スイツチ３２，３３はOFFとす
る。この場合抵抗器１２及び２１、更にＤ／Ａ変
換器１１の出力電圧によつて決まる定電圧が出力
端子１６に現われ、これが被試験素子１７に印加
される。この時、被試験素子１７に流れる電流は
電流検出用抵抗器１４を通る。この抵抗器１４の
両端間の電圧が電流検出回路２８により検出さ
れ、その出力はＡ／Ｄ変換器１１においてデジタ
ル信号に変換され、これが表示される。出力端子
１６の電圧とバツフア回路１９の出力電圧の出力
電圧とが等しく、従つて電流検出回路２８で検出
した電流検出用抵抗器１４の両端電圧と、抵抗器
１４の抵抗値とから出力端子１６を流れる電流を
知ることができる。

被試験素子１７に対して定電流を供給してその
時の出力端子１６の電圧を測定するには、スイツ
チ２２，２９をOFFとし、スイツチ３２，３３
をONとする。この時Ａ／Ｄ変換器１１の出力電
圧、抵抗器１２，３４及び１４の各抵抗値によつ
て決められる定電流が被試験素子１７に供給され
る。この時の出力端子１６の電圧がバツフア回路
１９を通じ、更にスイツチ３２を通じてＡ／Ｄ変
換器３１に供給されて測定される。

一方、機能試験を行う際に被試験素子に規定の
負荷条件を与えるため、つまり負荷を与えた状態
の試験を行うため、被試験素子１７の各端子ピン
と対応してそれぞれ定電流負荷回路が設けられ、
被試験素子の各端子ピンにそれぞれ予め決められ
た定電流を流すようにした試験装置がある。即ち
第４図に示すように高電位の電源端子４１に接続
された定電流源４２はダイオードブリツジ４３の
互に陽極が接続された接続端に接続され、ダイオ
ードブリツジ４３の互に陰極が接続された接続端
は定電流源４４を通じて低電位の電源端子４５に
接続される。ダイオードブリツジ４３の一方の陰
極及び陽極の接続端は電流入出力端子４６に接続
され、この電流入出力端子４６は被試験素子１７
に接続される。更にダイオードブリツジ４３の他
の陰極陽極接続端はバツフア回路４７の出力側に
接続され、バツフア回路４７の入力側は切替電圧
端子４８に接続されている。

例えば定電流源４２，４４の定電流値は等しい
値とされ、切替電圧端子４８に与える電圧V_tを
制御して、例えば入出力端子４６の電圧よりも高
くすると定電流４２の定電流の一部又は全部が入
出力端子４６より被試験素子１７に供給される。
切替電圧端子４８の電圧V_tを入出力端子４６の
電圧よりも下げると、定電流源４２の定電流の一
部又は全部をバツフア回路４７側に引き込むと入
出力端子４６を通じて被試験素子１７より定電流
源４４に電流が流れる。つまり定電流源４４の電
流が被試験素子１７に供給される。このように被
試験素子１７に定電流負荷を与えた状態におい
て、その時の入出力端子４６の電圧を比較器４
９，５１にてそれぞれ電圧V_h及びこれよりも低
い電圧V_lと比較して端子４６の電圧がV_h以上か、
V_l以下か、V_h〜V_l間かの判定が行われる。

このように定電流負荷回路が設けられているか
ら、定電流を被試験素子１７に印加してその時の
入出力端子４６の電圧を測定し、又は電圧範囲を
判定することによつて定電流印加電圧測定を行う
ことが可能となる。

「発明が解決しようとする問題点」 しかし定電流負荷回路では定電圧印加電流測定
を行うことができない。このため従来においては
第３図に示した直流特性試験器を用いていた。こ
の直流特性試験器は演算増幅器１３，１９は比較
的大きい電流を供給する必要があり、このため高
価なものとなり、またスイツチの数も多く、この
点からも価格の高いものであつた。被試験素子１
７として測定端子の多いのを試験する場合におい
ては各端子を順次切替えて測定すると、測定時間
が長くなり、何台も直流特性試験器を用いると、
全体として著しく高価なものになる。

この発明の目的は定電圧印加電流測定及び定電
流印加電圧測定の何れをも行うことができ、しか
も安価に構成することができ、従つて多数の端子
や、或は多くの被測定対象を同時に試験すること
を安価な装置で行うことができ、しかも測定時間
を大幅に減少することが可能となる定電流負荷兼
定電圧印加電流測定器を提供するものである。

「問題点を解決するための手段」 この発明によれば高電位側の定電流回路及び低
電位側の定電流回路を、ダイオードブリツジに演
算増幅器を通じて切替電圧を印加することによつ
て電流切替を行う定電流負荷回路において、演算
増幅器の反転入力側を定電流負荷回路の電流入出
端と、ダイオードブリツジの切替電圧設定端とに
スイツチによつて切替えることができるように構
成される。また演算増幅器の出力電流を電流検出
回路で検出することができるようにされる。

「実施例」 第１図はこの発明による定電流負荷兼定電圧印
加電流測定器の一例を示し、第３図及び第４図と
対応する部分には同一符号を付けてある。この実
施例においては、演算増幅器５２が設けられ、こ
れは第４図に示した回路におけるバツフア回路４
７の演算増幅器と同様に端子４８の切替電圧V_t
をダイオードブリツジ４３に設定するためのもの
であり、演算増幅器５２の非反転入力側は切替電
圧設定端子４８に接続され、反転入力側はスイツ
チ５３を通じて電流入出力端子４６に接続され、
またスイツチ５４を通じてダイオードブリツジ４
３の切替電圧設定端５５、つまり演算増幅器５２
の出力側と接続される側に接続される。更に演算
増幅器５２の出力側は電流検出用抵抗器１４を通
じてダイオードブリツジ４３の切替電圧設定端５
５に接続される。電流検出用抵抗器１４の両端は
電流検出回路２８に接続され、電流検出回路２８
の出力はＡ／Ｄ変換器３１に接続される。この例
においては電流検出用抵抗器１４のダイオードブ
リツジ４３側はバツフア回路５６を通じて電流検
出回路２８に接続されている。

この構成において定電流負荷回路として動作さ
せる場合は、スイツチ５３をOFFとしてスイツ
チ５４をONとする。これにより演算増幅器５２
の反転入力側は電流検出用抵抗器１４とダイオー
ドブリツジ４３の接続点５５に接続され、しかも
電流検出用抵抗器１４の抵抗値は小さな値であ
り、よつて演算増幅器５２は第４図におけるバツ
フア回路４７と同様に作用し、第４図に示した回
路と同様になり、端子４８における設定電圧V_t
を切替えることによつて定電流源４２の定電流を
入出力端子４６を通じて被測定素子１７に供給
し、又は定電流源４４の定電流を被電流素子１７
に供給することができる。つまり定電流を被測定
素子１７に負荷電流として供給することができ、
必要に応じてこの時の端子４６の電圧を測定する
ことによつて定電流供給電圧測定を行うことがで
きる。この場合において被測定素子１７が論理回
路の場合は比較器４９，５１によつて電圧がV_h
〜V_l間がV_h以上か、V_l以下かの判定をするのみ
でもよい。

定電圧印加電流測定を行う場合は、スイツチ５
４をOFFとしてスイツチ５３をONとする。この
場合定電圧回路となり、切替電圧設定端子４８の
電圧V_tが入出力端子４６に印加され、これが被
測定素子１７に与えられる。定電流源４２，４４
の定電流値を等しくすることによつて入出力端子
４６に流れる電流I_dと、電流検出用抵抗器１４に
流れる電流I_rとが等しくなる。従つて定電圧V_tを
被測定素子１７に印加した時に入出力端子４６に
流れる電流を、電流検出用抵抗器１４の両端間の
電圧を電流検出回路２８で検出してＡ／Ｄ変換器
３１で測定することができる。

この電流検出回路２８の出力をＡ／Ｄ変換器３
１に供給することなく、例えば第２図に示すよう
にその出力をスイツチ５７により入出力端子４６
の電圧と切替えてアナログ比較器４９，５１に供
給して、比較器４９，５１の何れからか例えば高
レベルが得られたら、オア回路５８より被測定素
子１７が不良であることを示す信号を出力するよ
うにすることもできる。つまり従来における定電
流負荷試験に用いるアナログ比較器４９，５１を
利用し、またその時の基準電圧V_h，V_lを基準と
して測定することもできる。

「発明の効果」 以上述べたようにこの発明によれば従来からア
ナログ試験装置によく用いられている定電流負荷
回路に定電流検出回路２８とスイツチ５３，５４
との僅かなものを付加するのみで構成することが
でき、第３図に示した従来の直流特性試験器と比
べその構成が簡単で、特に演算増幅器としては演
算増幅器５２のみが多少電流を必要とし、高価な
ものになるが、第３図における演算増幅器１３，
１９のように二つも必要とせず、また従来はスイ
ツチ２２，２９，３２，３３の４個を必要とした
が、スイツチ５３，５４の２個のみで良く、それ
だけ安価に構成することができる。従つてこのよ
うに比較的安価に構成できるため、多数のピン端
子や被測定素子に対して同時にそれぞれ格別に設
けて測定を行うことができ、短時間で測定が可能
となる。

【図面の簡単な説明】

第１図はこの発明による定電流負荷兼定電圧印
加電流測定器の一例を示す接続図、第２図はその
一部変形例を示す接続図、第３図は従来の定電圧
印加電流測定及び定電流印加電圧測定器を示す接
続図、第４図は従来の定電流負荷回路を示す接続
図である。 １４：電流検出用抵抗器、１７：被測定素子、
２８：電流検出回路、３２：高電位側の定電流
源、４４：低電位側の定電流源、４６：電流入出
力端子、４８：切替電圧設定端子。

Claims (1)

【特許請求の範囲】
1. １ 高電位側に接続された第１定電流回路及び低
   電位側に接続された第２定電流回路、これら定電
   流回路の電流を電流入出力端子へ切替供給するダ
   イオードブリツジ、そのダイオードブリツジに対
   して切替設定電圧を与える演算増幅器により構成
   された定電流負荷回路と、上記演算増幅器の反転
   入力側を、上記電流入出力端子と上記ダイオード
   ブリツジの切替電圧設定端とに切替接続するスイ
   ツチと、上記演算増幅器の出力電流を検出する回
   路とを具備する定電流負荷兼定電圧印加電流測定
   器。